DE2633401C2

DE2633401C2 -

Info

Publication number: DE2633401C2
Application number: DE2633401A
Authority: DE
Inventors: Ran-Fun Miami Fla. Us Chiu; James Bryon North Miami Fla. Us Sherman; Judson Truman Haileah Fla. Us Gilbert
Original assignee: MILGO ELECTRONIC CORP MIAMI FLA US
Current assignee: MILGO ELECTRONIC CORP MIAMI FLA US
Priority date: 1975-07-31
Filing date: 1976-07-24
Publication date: 1987-07-30
Also published as: FR2320009A1; SE417392B; JPS6037667B2; US4052557A; CA1088629A; GB1563395A; SE7608527L; JPS5219017A; CH616794A5; FR2320009B1; DE2633401A1

Description

Die Erfindung betrifft ein Verfahren zum Erkennen von Phasensprüngen in dem von einem mit Phasenmodulation arbeitenden Tonfrequenz-Übertragungssystem übertragenen Zeichen, das in einem Empfänger in binäre X- und Y-Komponenten umgesetzt wird, aus deren Abweichungen von binären X- und Y-Sollkomponenten durch Subtraktion der binären X- und Y-Sollkomponenten von den empfangenen binären X- und Y-Komponenten ein X- und Y-Fehlersignal abgeleitet wird.

Plötzliche Phasenveränderungen treten auf Telefonkanälen im Sprachband relativ häufig auf. Diese Phasenveränderungen können durch außerphasiges Schalten des Trägersignals oder durch den Ersatz eines Breitbandkanals mit unterschiedlicher Laufzeit hervorgerufen werden. Die Einflußnahme auf das Sprachband besteht darin, daß über alle Frequenzen hin die gleiche Phasenveränderung erzeugt wird. Derartige Phasenveränderungen werden gewöhnlich von Amplitudensprüngen während der Erholung des Dauerzustandes in dem Sprachbandkanal begleitet. Nach der Erholung bleibt jedoch die Phasenveränderung bestehen, die über sämtliche Frequenzen erzeugt worden ist.

Die für diese Sprachbänder benutzten Modems enthalten gewöhnlich Entzerrer-Schaltungen, die solche Phasensprünge kompensieren. Für Modulationskodierungen, die in der Vektor- Darstellung eine Symmetrie zu den X- und Y-Achsen in der Phasenebene besitzen, wobei die Vektoren Abstände von 45° besitzen, wird ein Phasensprung von beispielsweise 45° sich nur äußerst schwierig feststellen lassen. Ohne Feststellung und Korrektur eines derartigen Phasensprungs kann ein Entzerrer in einem Sprachband-Modem die Amplituden- und Phasenverzerrung des Sprachbandkanals nicht länger korrigieren, so daß sich Dekodierfehler einstellen. Im Ergebnis müßte der Entzerrer abgeschaltet und die Leitung wie beim ursprünglichen Einschalten erneut abgeglichen werden.

Aus der US-PS 38 78 468 ist eine Vorrichtung in der Form eines Entzerrers zum Korrigieren von Zwischenzeichenstörungen bekannt, die eine PLL-Schaltung zum Erkennen und Korrigieren von Frequenzverschiebungen und Phasenschwankungen enthält. Durch diese Vorrichtung können jedoch Phasensprünge der anfangs genannten Art nicht korrigiert werden, so daß eine Rekonstruktion des auf diese Weise gestörten Signals nicht möglich ist.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Erkennen von Phasensprüngen in Tonfrequenz- Übertragungssystemen der eingangs genannten Art vorzuschlagen, mit dem Phasensprünge erheblicher Amplitude sicher erkannt werden können, um durch entsprechende Vorkehrungen eine Korrektur des Signals vorzunehmen.

Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß ein gedrehtes X- und Y-Fehlersignal erzeugt wird, das die Differenz zwischen den binären X- und Y-Komponenten des um N Grad gedrehten, empfangenen Zeichens und den X- und Y- Sollkomponenten des gedrehten Zeichens darstellt; und daß der Wert des X- und Y-Fehlersignals mit dem gedrehten X- und Y- Fehlersignal verglichen wird. Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind den Unteransprüchen zu entnehmen.

Weitere Vorteile und Anliegen der Erfindung gehen aus der nachfolgenden Beschreibung der in den Zeichnungen erläuterten Erfindung hervor, in denen gleiche Teile mit gleichen Bezugszeichen versehen sind. Im einzelnen zeigt

Fig. 1 ein Blockschaltbild einer Einrichtung zum Feststellen und zur Korrektur von Phasensprüngen mit Signalanzeige, welche mit dem in der DE-OS 26 33 420 erläuterten Entzerrer besonders gut kooperieren kann;

Fig. 2 ein Blockdiagramm eines 0,707-Generators, der im Rahmen der Erfindung verwendet wird;

Fig. 3 ein Schaltungsdiagramm der Multiplizier- Addierschaltungen gemäß der Erfindung;

Fig. 4 ein Schaltbild eines Speichers, in welchem die gedrehten Fehler X- und Fehler Y-Werte gemäß der Erfindung gespeichert werden können;

Fig. 5 eine Logikschaltung, die zur Berechnung der Werte dient, die zur Bestimmung eines eventuell aufgetretenen 45°-Phasensprunges verwendet werden;

Fig. 6 eine Logikschaltung, mit der festgestellt werden kann, ob ein 45°-Phasensprung aufgetreten ist, und die außerdem die Signalqualität der empfangenen Vektorsymbole anzeigt.

Allgemeine Beschreibung

Das in Fig. 1 dargestellte Blockdiagramm zeigt die erfindungsgemäße Schaltung in ihrem Einsatz mit einer in der DE-OS 26 33 420 beschriebenen Schaltung zur Ausführung einer Binärentzerrung in Modems für die Übertragung eines phasenmodulierten Signals im Sprachband. Die X- und Y-Komponenten eines empfangenen Vektor-Symbols werden über Leitungen 13, 15 durch Wähler 19 und 17 empfangen. Der Ausgang des Wählers 17 auf Leitung 21 führt zu dem X-Normalisierer 25. Der Ausgang auf Leitung 23 aus dem Wähler 19 geht zum Y-Normalisierer 27.

Die Normalisierschaltung 25, 27 für die X- und Y-Komponenten wird in der DE-OS 26 33 420 im einzelnen beschrieben. Der Ausgang jeder Normalisierschaltung ist ein Kennzeichen für die Größe und das Vorzeichen der zugehörigen Komponente. Somit besitzt der Normalisierer 25 ein Vorzeichen-Signal auf Leitung 29 und ein Größensignal auf Leitung 31 für jede empfangene X-Komponente. Der Normalisierer 27 besitzt ein Vorzeichensignal auf Leitung 33 und ein Größensignal auf Leitung 35 für jede empfangene Y-Komponente.

Die Vorzeichen- und Größen-Signale aus beiden Normalisierern werden einer Multiplizier-Addier-Schaltung 36 zugeführt, bezüglich deren Wirkungsweise es hier genügt festzustellen, daß sie von der gleichen Art sein kann, wie sie als Multiplizier-Addier-Schaltung in der DE-OS 26 33 420 beschrieben ist. Die Multiplizier-Addier-Schaltung 36 multipliziert die Differenz zwischen den X- und Y-Größensignalen mit der Konstanten 0,707 und die Summe der X- und Y-Größen-Signale mit der Konstanten 0,707, so daß ein um 45° gedrehter X-Wert auf Leitung 39 und ein um 45° gedrehter Y-Wert auf Leitung 41 erzeugt werden. Ein 0,707-Konstanten- Generator 37 liefert einen binären 0,707-Wert auf Leitung 38 zu der Multiplizier-Addierschaltung 36. Die rotierten X- und Y-Werte werden als Eingänge den Wählern 17 bzw. 19 zugeführt.

Der Multiplizier-Addierer 36 kommt nur dann ins Spiel, nachdem die korrigierten X- und Y-Komponenten auf Leitungen 15 und 13 durch die Wähler 17 und 19 ausgewählt und den Normalisierern 25 und 27 zugeleitet wurden. Der Ausgang aus diesen Normalisierern dient zur Adressierung eines Stellen-Lese-Speichers (ROM) 45 sowie eines Lese-Speichers 53 für den Idealpunkt und die Phase. Der Stellen-ROM 45 wird durch das Größensignal der X-Komponente auf Leitung 31 und das Größensignal der Y- Komponente auf Leitung 35 adressiert. Der Stellenspeicher ROM 45 erzeugt binäre Signale auf Leitung 47, 49 und 51, wie in der DE-OS 26 33 420 beschrieben. Diese Information in Verbindung mit dem Vorzeichensignal auf Leitungen 29 und 31 adressiert den ROM 53 für den idealen Punkt und die Phase. Dieser Speicher enthält die Soll-X- und Y-Komponenten des empfangenen Signals und erzeugt diese X- und Y-Komponenten auf Leitungen 45 und 57. Leitung 59 führt ein Soll-Phasen- Signal des Symbol-Vektors, repräsentiert durch die X- und Y-Komponenten auf Leitungen 55 und 57. Die gesamte Operation der Erzeugung der Soll-X und Y-Komponenten und des Soll- Phasenwinkels bei Empfang der korrigierten X- und Y-Komponenten ist im einzelnen ausführlicher in der DE-OS 26 33 420 beschrieben.

Die Soll-X-Komponente auf Leitung 55 wird einem Voll-Addierer 73 zugeführt. Der andere Eingang des Addierers 73 ist die normalisierte Größe der X-Komponente aus dem Normalisierer 25. Die Soll-X-Komponente auf Leitung 55 führt den X-Wert in seiner Zweier-Komplementform. Dadurch erzeugt die Addition im Voll-Addierer 73 ein Differenzsignal auf Leitung 77, das dem De-Multiplexor 81 zugeführt wird. In ähnlicher Weise wird die Soll-Y-Komponente auf Leitung 57 einem Voll-Addierer 75 in ihrer Zweier-Komplementform zugeführt, wobei der andere Eingang des Voll-Addierers 75 das Größensignal der Y-Komponente aus dem Y-Normalisierer 27 führt. Der Ausgang des Voll- Addierers 75 auf Leitung 79 ist ein Differenzsignal zwischen diesen beiden Werten. Dieses Signal wird dem Demultiplexor 83 zugeführt.

Das Wahlsignal auf Leitung 11 leitet neben den Selektoren 17 und 19 zur Auswahl der X- und Y-Komponenten auf Leitungen 15 und 13 auch die Demultiplexor 81 und 83, um die Information auf Leitungen 77 und 79 auf die Leitungen 85 und 91 weiterzuführen. Leitungen 85 und 91 sind die Eingangsleitungen zu dem e _x Speicherregister 93 und dem e _y-Speicherregister 97.

Nachdem der e _x-Wert in dem Speicherregister 93 und der e _y-Wert in dem Register 97 gespeichert worden sind, bestimmt das Steuersignal auf Leitung 11 die Selektoren 17 und 19 dazu, die gedrehten Komponenten-Werte auf Leitungen 39 und 43 den Normalisierern 25 und 27 zuzuführen. Der Ausgang des X-Normalisierers 25 ist ein Vorzeichensignal auf Leitung 29 und ein Größensignal auf Leitung 35 bezüglich der gedrehten X-Komponente. Das Vorzeichensignal auf Leitung 33 und das Größensignal auf Leitung 35 gehören zu der gedrehten Y-Komponente. Diese gedrehten X- und Y-Komponenten stehen in Beziehung zu den X- und Y-Komponenten, die früher auf Leitung 15 und 13 empfangen worden sind, welche bewirkten, daß die gedrehten X- und Y-Komponenten von dem Multiplizier- Addierer 46 erzeugt worden sind.

Diese gedrehten X- und Y-Komponenten-Werte, dienen jetzt zum Adressieren des Stellen-ROM 45 sowie des ROM 53 für den Soll-Punkt die Soll-Phase in der gleichen Weise, wie die ungedrehten X- und Y-Komponenten-Werte benutzt wurden. Die Größen der rotierten X-Komponente auf Leitung 31 und der rotierten Y-Komponente auf Leitung 35 adressieren ROM 45 und bewirken, daß Binärinformation auf Leitungen 47, 49 und 51 ausgelesen wird. Diese Information zusammen mit dem Vorzeichen- Signal bezüglich der gedrehten X- und Y-Komponenten auf Leitungen 29 und 33 bewirken, daß der ROM 53 für die Soll-Stelle und die Soll-Phase die Soll-X und Y-Komponenten auf Leitungen 55 und 57 erzeugen. Das Wahlsignal auf Leitung 11 hindert den ROM 53 für die Soll-Phase und den Soll-Punkt daran, ein Soll-Phasensignal auf Leitung 59 jetzt zu erzeugen.

Wie in der DE-OS 26 33 420 angegeben ist, wird das Soll-Phasen-Signal in dem Phasenspeicher-Register 61 gespeichert und mit dem Soll-Phasensignal aus dem vorher empfangenen Vektor-Symbol durch den Voll-Addierer 65 verglichen, der ein Phasen-Differenz-Signal auf Leitung 67 erzeugt. Dieses Phasen-Differenz-Signal wird einem Gray-Code-Umsetzer 69 zugeführt. Dieser Gray-Code-Umsetzer 69 erzeugt nach Empfang eines Amplitudensignals auf Leitung 47 und des Phasendifferenz- Signals auf Leitung 67 binäre Daten auf Leitung 71. An dem Zeitpunkt, bei dem die gedrehten X- und Y-Komponenten zur Adressierung des Stellen-ROM 45 und des ROM 53 für die Soll- Phase und den Soll-Punkt verwendet werden, erzeugt der Gray- Code-Umsetzer 69 keine Daten.

Der Ausgang des ROM 53 für die Soll-Phase und den Soll-Punkt ist in Abhängigkeit zur Verarbeitung der gedrehten X- und Y-Komponenten eine Soll-gedrehte-X-Komponente auf Leitung 55 und eine Soll-gedrehte-Y-Komponente auf Leitung 57. Die Größe der gedrehten Y-Komponente wird auf Leitung 31 vom Voll-Addierer 73 empfangen. Das Größensignal der gedrehten Y-Komponente wird auf Leitung 35 vom Voll-Addierer 45 empfangen. Voll-Addierer 73 erzeugt ein Differenz-Signal zwischen diesen beiden Werten auf Leitung 77 für die X-Komponente und erzeugt somit einen e _x Φ-Wert. Voll-Addierer 75 erzeugt ein Differenzsignal zwischen den Y-Größen auf Leitung 55 und erzeugt damit einen e _y Φ-Wert. Demultiplexor 81 führt in Abhängigkeit vom Steuersignal auf Leitung 11 das e _x Φ-Signal auf Leitung 77, dem e _x Φ-Speicherregister 95 über Leitung 87 zu. In ähnlicher Weise gibt der Demultiplexer 83 das e _y Φ- Signal auf Leitung 79 dem e _y Φ-Register 99 über Eingangsleitung 89 weiter.

Der Inhalt des e _x-Speicherregisters 93, des e _x Φ-Speicherregisters 95, des e _y-Registers 97 und des e _y Φ-Registers 99 werden über Leitungen 101, 103, 105 und 107 einem Selektor 109 zugeleitet, der entweder die e _x-, e _y-Werte oder die e _x Φ-, e _y Φ-Werte mit seinen Ausgangsleitungen 111, 112 verbindet. Die Werte auf Leitungen 111 und 112 dienen zur Berechnung der Entzerrkonstanten, die die X- und Y-Rohkomponenten korrigieren, welche das empfangene Vektorsymbol repräsentieren. Dieser Betrieb ist im einzelnen in der DE-OS 26 33 420 beschrieben. Ob das e _x-, e _y-Signal oder das e _x Φ-, e _y Φ-Signal ausgewählt werden, hängt von dem Signal auf Leitung 153 ab, das dem Wähler 109 aus dem Flip- Flop 151 zugeführt wird.

Die e _x Φ- und e _y Φ-Werte aus den Registern 95, 99 werden nur dann gewählt, wenn bestimmt worden ist, daß ein Phasensprung auf der Übertragungsstrecke aufgetreten ist. Das folgende Verfahren dient zur Bestimmung, ob ein Phasensprung aufgetreten ist. Die e _x-, e _x Φ-, e _y-, e _y Φ-Werte in den Registern 93, 95, 97 und 99 werden der Logikschaltung 113, 115, 117, 119 zugeführt. Diese Logikschaltungen erzeugen eine absolute Größe der Binärinformation in den Registern 93, 95, 97, 99. Die absolute Größe der e _x-Werte aus der Logikschaltung 112 wird über Leitung 121 einem Voll-Addierer 129 zugeführt. Leitung 123 beliefert den Voll-Addierer 129 mit dem absoluten Betrag des e _x Φ-Signals, Leitung 125 mit dem absoluten Betrag des e _y-Wertes und die Leitung 127 mit dem absoluten Betrag des e _y Φ-Signals.

Der Voll-Addierer 129 erzeugt ein Paar Ausgangssignale, die zur Vereinfachung mit A und B bezeichnet seien, und zwar auf Leitungen 131 und 133. Das A-Signal repräsentiert die binäre Summe der absoluten Werte von e _x und e _y. Das B-Signal stellt die binäre Summe der absoluten Werte von e _x Φ und e _y Φ dar.

Mit anderen Worten, es gilt

A = |e _x| + |e _y|
B = |e _x Φ| + |e _y Φ|

Die A- und B-Werte werden einer Komparatorschaltung 135 zugeführt, die ein A<B-Signal auf Leitung 137 und ein A<B- Signal auf Leitung 139 erzeugt. Solange der B-Wert größer oder gleich dem A-Wert ist, wird angenommen, daß kein Phasensprung aufgetreten ist. Wenn jedoch der A-Wert größer als der B-Wert wird, dann ist das eine Anzeige dafür, daß ein Phasensprung aufgetreten ist.

Wenn A kleiner als B ist, dann läuft das Signal auf Leitung 139 durch eine bedingte Komplement-Logik 141 auf Leitung 143 und bewirkt, daß ein Rückstellzähler 147 ein Signal auf Leitung 149 erzeugt, das dem D-Flip-Flop 151 zugeführt wird. Das Flip-Flop 151 erzeugt ein Signal auf Leitung 153, das dem Wähler 109 zugeführt wird und bestimmt, daß der Wähler die e _x- und e _y-Werte aus den Registern 93, 97 zur Weiterleitung auf Leitungen 111 und 112 auswählt. Das Signal auf Leitung 153 wird ebenfalls einer Signalqualitätsanzeigeschaltung 157 zugeführt, die das A-Signal, das auf Leitung 131 aufgenommen wird, zu Leitung 159 weitergehen läßt, wobei der A-Wert die Qualität des empfangenen Vektor-Symbols anzeigt.

Wenn das A-Signal größer ist als das B-Signal, dann läuft das Signal auf Leitung 137 vom Komparator 135 durch die bedingte Komplement-Logik 141, die ein Signal auf Leitung 145 erzeugt, wodurch bewirkt wird, daß der Rückstellzähler 147 das Zählen beginnt. Der Zähler 147 zählt solange wie das Signal auf Leitung 145 anzeigt, daß A größer als B ist. Nach Durchlauf von zehn Vergleichen erzeugt der Zähler 147 ein Signal auf Leitung 149, das dazu führt, daß das Flip-Flop 151 ein Signal auf Leitung 153 erzeugt. Das Signal auf Leitung 153 bestimmt den Wähler 109 dazu, die e _x Φ-, e _y Φ-Werte aus den Registern 95, 99 den Leitungen 111 und 112 zuzuleiten. Der Signalausgang auf Leitung 155 des Flip-Flops 151 bestimmt die Signalqualitätsanzeige- Logik 157, das B-Signal auf Leitung 133 als den der Leitung 159 zuzuführenden Wert zu nehmen wobei der B-Wert die Qualität des empfangenen Vektorsymbols anzeigt.

Das Ausgangssignal des Flip-Flop 151 auf Leitung 153 wird der bedingten Komplementlogik 141 zurückgeführt, um Leitung 139 zu einer A-größer-als-B-Leitung und 137 zu einer A-kleiner- als-B-Leitung zu schalten, da die rotierten X- und Y-Komponenten jetzt die richtigen X- und Y-Komponenten sind, die als Bezug dienen, gegen welchen zukünftige Drehung geprüft werden muß.

Konstanten-Generator

Der Konstanten-Generator 37 besteht gemäß Fig. 2 aus einem Schieberegister mit einem Acht-Bit-parallelen Eingang und seriellem Ausgang, das das Binärsignal des Dezimalbruches 0,707 speichert. Man beachte, daß diese Konstante zur Feststellung von 45°-Phasensprüngen dient. Bei Einrichtungen, die einen anderen Abstand als 45° zwischen den Phasenvektoren verwenden, müssen natürlich geeignete Konstanten gegebenenfalls anderer Art gewählt werden. Eine Taktsignalquelle auf Leitung 167 läßt die gespeicherte Binärinformation seriell auf dem Q₈-Ausgang auf Leitung 39 des Registers 166 auftreten. Das Register 166 empfängt eine binäre Null an seinen 1-, 3-, 6- und 8-Eingängen und eine binäre Null an seinen 1-, 3-, 6- und 8-Eingängen und eine binäre Eins an seinen 2-, 4-, 5- und 7-Eingängen. Der Eins-Eingang wirkt als Vorzeichenbit. Der Zwei-Eingang ist das höchststellige Bit des Bruches 0,707. Der serielle Ausgang aus dem Register 166 beginnt mit dem höchstwertigen Bit zuerst in dieser Reihenfolge: 01011010. Diese Kette aus binären Einsen und binären Nullen stellt den Dezimalbruch 0,707 dar. Die binäre 0,707-Konstante wird aus dem Register 166 herausgetaktet, nachdem ein Ladebefehl auf Leitung 161 empfangen worden ist.

Berechnung der gedrehten X- und Y-Komponenten

Die Konstante auf Leitung 39 wird sowohl einer Multiplizier- Addierschaltung 171 für eine gedrehte X-Komponente sowie einer Multiplizier-Addier-Schaltung 173 (Fig. 3) für eine gedrehte Y-Komponente zugeführt. Ein gedrehter X- Komponentenwert wird durch die Multiplizier-Addierschaltung 171 entsprechend der Gleichung

X ^Φ = K₁X _N - K₂Y _N

erzeugt.

Der Wert der um 45° gedrehten Y-Komponente wird durch die Multiplizier-Addierschaltung 173 entsprechend der Gleichung

Y ^Φ = K₁X _N + K₂Y _N

erzeugt, wobei für eine Drehung von 45° die Werte K₁=cos 45° und K₂=sin 45° sind.

Die Multiplizier-Addierschaltung 171 zur Erzeugung der um 45° gedrehten X-Komponente auf Leitung 41 empfängt einen Multiplizier-Befehl auf Leitung 169, ein Vorzeichensignal für die Y-Komponente auf Leitung 33 sowie ein Y-Größensignal auf Leitung 35, ein Vorzeichensignal der X-Komponente auf Leitung 29 und ein X-Größensignal auf Leitung 31. Die Größen der X- und Y-Komponenten auf Leitung 31 und 35 werden in die Addier-Multiplizier-Schaltung 171 mit dem niedrigstwertigen Bit zuerst eingegeben. Die Multiplizier-Addierschaltung 173 zur Erzeugung der um 45° gedrehten Y-Komponenten auf Leitung 39 empfängt ebenfalls die Größensignale der X- und Y-Komponente mit dem niedrigstwertigen Bit zuerst auf Leitungen 31 und 35. Sie empfängt die Vorzeichensignale von X und Y auf Leitungen 29 und 33.

Die Multiplizier-Addierschaltung 171 empfängt ein Multiplizier- Befehl an den Eingängen 1 und 2. Sie empfängt das Vorzeichensignal von Y am Eingang 3, das Größensignal von Y am Eingang 4 mit dem niedrigstwertigen Bit zuerst, ein 0,707-Konstanten- Signal am Eingang 5, ein Vorzeichensignal von X am Eingang 6, ein Größensignal von X am Eingang 7 und ein 0,707-Konstanten- Signal am Eingang 8. Die Multiplizier-Addierschaltung 173 empfängt einen Multiplizierbefehl an den Eingängen 1 und 2, ein Vorzeichensignal von Y am Eingang 3, ein Größensignal von Y am Eingang 4, ein 0,707-Konstantensignal am Eingang 5, ein Vorzeichensignal von X am Eingang 6, ein Größensignal von X am Eingang 7 und ein 0,707-Konstantensignal am Eingang 8. Bei Empfang eines Multiplizier-Befehls auf Leitung 169 erzeugen die Multiplizier-Addier-Chips 171, 173 die Werte der um 45° gedrehten X-Komponente und der Y-Komponente auf Leitungen 41 und 39. Diese gedrehten X- und Y-Komponenten-Werte werden den Wählern 17 und 19 (Fig. 1) zugeführt, von wo aus sie den Normalisierern usw. wie oben erläutert zugeführt werden.

Wenn der Voll-Addierer 73 (Fig. 1) den e _x Φ-Wert erzeugt, wird das Größensignal auf parallele Leitungen 87 gegeben und in das e _x Φ-Speicherregister 95 aufgrund eines Ladebefehls auf Leitung 177 weitergereicht und es wird ein Wahlsignal auf Leitung 178 erzeugt, das den Wähler 176 (Fig. 4) dazu veranlaßt, das Signal auf den Eingangsleitungen 87 an seine Ausgänge weiterzugeben. Das e _x Φ-Register 95 ist ein Schieberegister mit parallelem Eingang und seriellem Ausgang, das die e _x Φ-Werte seriell auf Ausgangsleitung 103 erzeugt. Wenn der Voll-Addierer 75 den e _y Φ-Wert auf Leitungen 89 erzeugt, verbindet der Wähler 176 (Fig. 4) in Abhängigkeit vom Steuersignal auf Leitung 178 die Leitungen 89 mit seinen Ausgangsleitungen. Dieses Signal wird in das e _y Φ-Register 99 in Abhängigkeit von einem Ladebefehl auf Leitung 179 geladen. Das e _y Φ-Register 99 ist ein Register mit parallelem Eingang und seriellem Ausgang, das die in ihm gespeicherte binären Werte seriell auf Leitung 107 ausgibt. Zusätzlich zur Größe von e _x Φ und e _y Φ geben die Voll-Addierer 73 und 75 ein Vorzeichensignal für die e _x Φ- und e _y Φ-Werte auf Leitung 181. Diese Vorzeichensignale werden in dem Vorzeichen-Speicherregister 183 für das e _x Φ und das e _y Φ gespeichert. Diese Vorzeichensignale von jeweils ein Bit Länge stehen auf Leitungen 185 und 187 zur Verfügung.

Signalqualitätsanzeigen für das Vektor-Symbol

Um die Gleichungen

A = |e _x| + |e _y| und
B = |e _x Φ| + |e _y Φ|

zu berechnen, wobei A das Signalqualitätssymbol für ein ungedrehtes Symbol und B das Signalqualitätssymbol für das um 45° gedrehte Symbol bedeuten, müssen die e _x- und e _y-Signale aus den Speicherregistern 93 und 95, 97 und 99 (Fig. 1) in die absoluten Beträge repräsentierende Signale umgesetzt werden. Dies wird durch eine Annäherung einer Zweier-Komplement-Operation ausgeführt, bei der die e _x-, e _y- und e _x Φ- und e _y Φ-Binärsignale bedingt komplementiert werden und zwar auf der Basis des Vorzeichensignals für die jeweiligen Größen-Signale. Das e _x-Größensignal wird von einem Exklusiv-ODER-Gatter 113 auf Leitung 101 zusammen mit dem Vorzeichen von e _x auf Leitung 191 empfangen. Der Ausgang des Exklusiv-ODER-Gatters 113 ist ein absoluter Wert von e _x auf Leitung 121. Das e _y-Signal wird von einem Exklusiv-ODER-Gatter 117 empfangen, das außerdem ein Vorzeichensignal von e _y auf Leitung 193 empfängt. Der Ausgang des Exklusiv-ODER-Gatters 117 ist ein Größensignal von e _y auf Leitung 125. Das Exklusiv-ODER-Gatter 115 empfängt ein e _x Φ-Signal auf Leitung 103 und ein Vorzeichensignal von e _x Φ-Signal auf Leitung 185 und erzeugt ein Signal, das der absoluten Größe von e _x Φ entspricht, und zwar auf Leitung 115. In ähnlicher Weise empfängt ein Exklusiv-ODER-Gatter 119 ein e _y Φ-Signal auf Leitung 107 und ein Vorzeichensignal von e _y Φ auf Leitung 187 und erzeugt in Abhängigkeit dazu ein Signal auf Leitung 127, das der absoluten Größe von e _y Φ entspricht.

Ein doppelter Voll-Addierer 129 empfängt Binär-Signale auf Leitungen 121, 125, 115, 127. In Abhängigkeit von den e _x- und e _y-Signalen auf Leitungen 121 und 125 erzeugt der Voll-Addierer 129 ein A-Qualitätssignal auf Leitung 131, wobei das niedrigstwertige Bit zuerst kommt. In Abhängigkeit von dem e _x Φ- und e _y Φ-Signal auf Leitungen 115 und 127 erzeugt der Voll- Addierer 129 ein B-Qualitätssignal auf Leitung 133 mit dem niedrigstwertigen Bit zuerst.

Die Binärsignale e _x, e _y, e _x Φ und e _y Φ werden ebenfalls einem Selektor 109 über Leitungen 101, 105 und 103 und 107 zugeführt. Wenn das Steuersignal auf Leitung 153 anzeigt, daß ein 45° Phasensprung aufgetreten ist, spricht der Wähler 109 darauf an und trennt die Leitungen 101 und 105 von den Leitungen 111 und 112 und verbindet die Leitungen 103 und 107 mit den Leitungen 111 und 112. Die Leitungen 111 und 112 führen zur Logikschaltung, die in der DE-OS 26 33 420 beschrieben ist, und erlaubt die Berechnung der Entzerrkonstanten, die zur Korrektur der X- und Y- Komponenten der empfangenen Vektor-Symbole verwendet werden.

Eine alternativ bevorzugte Ausführungsform für den Generator eines Qualitäts-Anzeigesignals ist eine Vorrichtung zum Berechnen der Gleichung

A = |e _x|² + |e _y|²
B = |e _x Φ| + |e _y|²

Die Vorrichtung zur Erzeugung des Quadrates für gedrehte und ungedrehte Werte von e _x und e _y wird hier nicht im einzelnen beschrieben, weil angenommen wird, daß ein Fachmann dies sicherlich von sich aus kann.

Phasensprung-Feststellung

Die in Phase befindliche A-Abweichung und das gedrehte B- Fehlersignal werden mit dem niedrigstwertigen Bit zuerst auf Leitungen 131 und 133 von einem Exklusiv-ODER-Gatter 197 sowie einem Paar von UND-Gattern 201 und 199 (Fig. 6) empfangen. Die A- und B-Signale aus dem Voll-Addierer 129 (Fig. 5) werden gleichzeitig erzeugt, so daß vergleichbare Bits von dem Exklusiv-ODER-Gatter 197 (Fig. 6) verglichen werden. Wenn das auf Leitung 131 empfangene Bit identisch mit dem auf Leitung 133 empfangenen Bit ist, dann wird der Ausgang des exklusiven ODER-Gatters 197 auf Leitung 196 eine binäre Null sein. Die binäre Null sperrt die UND-Gatter 199 und 201 und führt dazu, daß auf Leitungen 198 und 200 binäre Nullen stehen, die zu den JK-Eingängen des JK- Flip-Flops 203 führen. Wenn ein Taktimpuls auf Leitung 195 von dem JK-Flip-Flop 203 empfangen wird, verändern sich die Ausgänge Q und des Flip-Flops nicht, und zwar wegen der binären Null-Signale auf Leitungen 198 und 200. Nimmt man jetzt an, daß das auf Leitung 131 empfangene Bit eine binäre 1 ist und daß auf Leitung 133 gleichzeitig empfangene Bit eine binäre 0 ist, dann wird der Ausgang des exklusiven ODER-Gatters 197 eine binäre 1 sein. Diese binäre 1 wird den UND-Gattern 201 und 199 zugeführt und ermöglicht, daß diese UND-Gatter vorbereitet werden. Das UND-Gatter 201 wird die binäre 1 auf Leitung 131 zur Leitung 198 weitergeben. Das UND-Gatter 199 wird die binäre 0 auf Leitung 133 auf Leitung 200 geben. Als Folge einer binären 1 auf Leitung 198 und einer binären 0 auf Leitung 200 wird bei Auftreten des nächsten Taktimpulses auf Leitung 195 das JK-Flip-Flop 203 unabhängig von den vorhergehenden Ausgängen eine binäre 1 auf Leitung 204 und einen binären Null-Ausgang auf Leitung 202 haben. Nimmt man jetzt an, daß das binäre Signal auf Leitung 131 eine binäre 0 und das gleichzeitig auf Leitung 133 stehende Signal eine binäre 1 sind, dann wird das exklusive ODER-Gatter 197 eine binäre 1 auf seinem Ausgang 196 erzeugen. Dieses binäre 1-Signal bereitet die UND-Gatter 199 und 201 vor. Als Folge leitet das UND-Gatter 201 die binäre 0 auf Leitung 131 zur Ausgangsleitung 198 weiter, während das UND-Gatter 199 eine binäre 1 auf Leitung 131 auf seine Ausgangsleitung 200 weitergibt. Eine binäre 0 auf Leitung 198 und eine binäre 1 auf Leitung 200 haben zur Folge, daß bei Auftreten des nächsten Taktsignals auf Leitung 195 das JK-Flip-Flop 203 unabhängig von seinen früheren Ausgangssignalen eine binäre 1 auf Ausgangsleitung 202 eine binäre 0 auf Ausgangsleitung 204 haben wird.

Die soweit beschriebene Wechselwirkung zwischen dem exklusiven ODER-Gatter 197, den UND-Gattern 201 und 199 sowie den JK- Flip-Flops 103 tritt für sämtliche Bits der A- und B-Signale auf. Als Folge dieser Kooperation zeigen bei Empfang der höchstwertigen Bits der A- und B-Signale der Leitungen 131 und 133 die Q- und -Ausgänge auf Leitungen 204 und 202 des Flip-Flops JK 203 an, ob das A-Binärsignal größer ist als das B-Binärsignal oder ob das B-Signal größer ist als das A-Signal. Wenn daher als Folge der höchststelligen Bits der A- und B-Signale auf Leitungen 131 und 133 das JK-Flip-Flop 203 eine binäre 1 auf -Ausgang 202 erzeugt, dann bedeutet das, daß das B-Fehlersignal größer ist als das A-Fehlersignal. Wenn andererseits das JK-Flip-Flop 203 eine binäre 1 auf Q- Ausgang 204 erzeugt, bedeutet das, daß das A-Signal größer ist als das B-Signal.

Nimmt man an, daß das System gelaufen hat, ohne daß ein Phasensprung von 45° auftritt, dann wird das D-Flip-Flop 217 ein binäres Null-Signal auf Q-Ausgangsleitung 153 und binäres Eins-Signal auf -Ausgangsleitung 218 haben. Das binäre Eins-Signal auf Leitung 218 wird einem UND- Gatter 219 zugeführt und bereitet damit dieses UND-Gatter vor, so daß ein auf Leitung 131 empfangenes A-Signal dem ODER-Gatter 221 über Leitung 224 weitergeleitet werden kann. Das binäre Null-Signal auf Leitung 153 wird dem UND-Gatter 221 zugeführt und verhindert, daß das UND-Gatter ein B-Signal weitergeben kann, das auf Leitung 133 aufgenommen worden ist. Das ODER-Gatter 223 wird das auf Leitung 224 aufgenommene Signal auf Leitung 225 weitergeben. Dieses Signal dient als Signalqualitäts-Anzeige für das empfangene Vektor-Symbol.

Der Q-Ausgang des D-Flip-Flop 217 wird im Wähler 109 (Fig. 5) als Steuersignal zur Bestimmung zugeführt, ob die e _x-, e _y- und ob die e _x Φ-, e _y Φ-Komponenten gewählt werden sollen. Das Q-Ausgangssignal wird ebenfalls zu den Eingängen zweier Exklusiv-ODER-Gatter 205 und 207 zurückgeführt. Das -Signal wird dem D-Flip-Flop 217 zurückgeleitet. Wenn das Signal auf Leitung 153 eine binäre Null ist, dann haben die Exklusiv-ODER-Gatter 205 und 207 keinen Einfluß auf die binären Signale, die auf Leitungen 202 und 204 stehen, so daß sie im Effekt auf Leitungen 206, 208 weitergeleitet werden. Die Signale auf Leitung 206 und 208 sind dann der erste Eingang für das NAND-Gatter 211 und das UND- Gatter 209. Die anderen Eingänge für das NAND-Gatter und das UND-Gatter sind ein Abtastsignal auf Leitung 213, das als eine binäre 1 nur dann vorliegt, wenn das höchstwertige Bit der A- und der B-Signale auf Leitungen 131 und 133 vorliegen.

Wenn man z. B. zur Erläuterung annimmt, daß kein Phasensprung aufgetreten ist, so daß der Q-Ausgang des Flip-Flops 217 auf Leitung 153 eine binäre Null bleibt, und der -Ausgang des JK-Flip-Flops 103 eine binäre Eins bleibt, dann wird der Q-Ausgang auf Leitung 204 eine binäre Null sein und anzeigen, daß das gedrehte Fehlersignal B größer ist als die ungedrehte A-Abweichung. Als Folge ergibt sich, daß der Ausgang des Exklusiv-ODER-Gatters 205 auf Leitung 206 eine binäre Eins ist, während der Ausgang des Exklusiv-ODER-Gatters 107 auf Leitung 208 eine binäre Null ist. Bei Auftreten einer binären Eins auf Abtastleitung 213 ist der Ausgang des NAND-Gatters 211 auf Leitung 210 eine binäre Null, während der Ausgang des UND-Gatters 209 auf Leitung 212 eine binäre Eins ist, wodurch eine logische Null in den 10-Bit-Binär-Zähler 115 eingespeichert wird.

Man nehme nun an, daß der Q-Ausgang des JK-Flip-Flops 203 eine binäre 1 auf Leitung 204 ist und daß der -Ausgang des Flip-Flops 203 eine binäre 0 auf Leitung 202 ist, was einen möglichen Phasensprung anzeigt. Der Q-Ausgang des D-Flip- Flops 217 auf Leitung 153 ist noch immer eine binäre 0, wodurch der Ausgang des exklusiven ODER-Gatters 207 auf Leitung 208 eine binäre 1 ist. Der Ausgang des exklusiven ODER-Gatters 205 auf Leitung 206 wird eine binäre 0 sein. Bei Auftreten des Abtastimpulses auf Leitung 213 wird der Ausgang des NAND-Gatters 211 auf Leitung 210 eine binäre 1 sein, während der Ausgang des UND-Gatters 209 auf Leitung 212 ebenfalls eine binäre 1 sein wird, wodurch eine logische Eins in den 10-Bit-Zähler 215 geladen wird. Wenn der Q-Ausgang des JK-Flip-Flops 213 eine binäre 1 über zehn aufeinander folgende Abtastimpulse hin bleibt, dann wird der Bereich des 10-Bit-Zählers 215 überschritten und eine binäre 1 erscheint auf Leitung 216. Man erinnere sich, daß der Abtastimpuls auf Leitung 213 jedesmal dann erscheint, wenn ein Vektor-Symbol empfangen wird.

Das Auftreten eines binären 1-Signals auf Leitung 216 ist eine Anzeige dafür, daß die ungedrehte Abweichung größer war als das um 45° gedrehte Fehlersignal über zehn aufeinanderfolgend empfangene Vektor-Symbole hin. Aus dieser Anzeige wird geschlossen, daß ein Phasensprung auftrat. Das logische 1-Symbol auf Leitung 216 wird daher den binären 1- -Ausgang des Flip-Flops 217 in den D-Eingang hineintakten, wodurch der Q-Ausgang des Flip-Flops von einer logischen 0 zu einer logischen 1 und der -Ausgang von einer logischen 1 in eine logische 0 umgewandelt werden. Als Folge dieser Zustandsveränderung wird der Selektor 109 (Fig. 5) die e _x Φ- und e _y Φ- Werte auf Leitungen 111 und 112 ausgeben, und das Q-Ausgangssignal auf Leitung 153 wird das UND-Gatter 221 so vorbereiten, daß es das B-Fehlersignal zum ODER-Gatter 223 weiterleitet und dadurch das Signal-Qualitäts-Anzeigesignal vom A- zum B- Fehlersignal verändert. Außerdem wird das binäre 1-Q-Ausgangssignal auf Leitung 153 den exklusiv ODER-Gattern 205 und 207 zugeführt, wodurch sie jede auf Leitungen 202 und 204 empfangene Binär-Information komplementieren. Als Ergebnis dieser Komplementierung repräsentiert der -Ausgang des JK-Flip- Flops 203 den Zustand A kleiner B und der Q-Ausgang wird den Term A größer B darstellen. Man sieht, daß in diesem komplementierten Modus, wenn der -Ausgang 202 des JK- Flip-Flops 203 eine binäre 1 führt, womit angezeigt ist, daß das A-Fehlersignal größer als das B-Fehlersignal ist, das B-Fehlersignal jetzt die Differenz für das 0-Phasensprungsignal bildet, wobei der 10-Bit-Zähler 215 mit einer logischen 1 geladen wird und zwar bei Auftreten des Abtastimpulses 213. Wenn diese Situation über 10 Bit-Zeiten hinweg bestehen bleibt, wird ein binäres 1-Signal der Ausgangsleitung 216 zugeführt, wodurch das logische 0-Signal von dem -Ausgang des D-Flip-Flops 217 in den D-Eingang weitergetaktet wird. Dadurch wird der Q-Ausgang auf Leitung 153 eine binäre 0 werden und wieder das A-Fehlersignal als Referenz oder 0-Phasensprung-Bezugspunkt herstellen.

Mit vorstehender Beschreibung wurde ein Phasensprung-Detektor für phasen-modulierte Binärsignale beschrieben, der einen aufgetretenen Phasensprung automatisch so kompensiert, daß der gesamte Übertragungskanal nicht bei jedem aufgetretenen Phasensprung erneut abgeglichen werden muß. Außer der Feststellung und Korrektur aufgetretener Phasensprünge schafft die Erfindung eine Möglichkeit, eine äußerst genaue Signal- Qualitätsanzeige zu haben, die die Qualität des empfangenen Vektor-Symbols repräsentiert.

Insgesamt wurde ein Übertragungssystem mit phasenmoduliertem Träger im Sprachband eines Übertragungskanals beschrieben, in welchem Phasensprünge auftreten können, wobei ein Phasensprung-Detektor das Auftreten derartiger Phasensprünge anzeigt. Eine Korrigier-Einrichtung für einen Phasensprung spricht auf das Andauern eines Phasensprunges an und korrigiert ihn ohne Abschalten und erneuten Abgleich des Übertragungskanals. Das Überwachen des ankommenden Signals auf das Auftreten von Phasensprüngen ergibt eine bequeme Signalqualitätsanzeige, die die Größe des Fehlers in dem X- und Y-Komponenten jedes empfangenen Symbols (Signals) repräsentiert.

Claims

1. Verfahren zum Erkennen von Phasensprüngen in dem von einem mit Phasenmodulation arbeitenden Tonfrequenz- Übertragungssystem übertragenen Zeichen, das in einem Empfänger in binäre X- und Y-Komponenten umgesetzt wird, aus deren Abweichungen von binären X- und Y-Sollkomponenten durch Subtraktion der binären X- und Y-Sollkomponenten von den empfangenen binären X- und Y-Komponenten ein X- und Y-Fehlersignal abgeleitet wird, dadurch gekennzeichnet, daß ein gedrehtes X- und Y-Fehlersignal erzeugt wird, das die Differenz zwischen den binären X- und Y-Komponenten des um N Grad gedrehten, empfangenen Zeichens und den X- und Y-Sollkomponenten des gedrehten Zeichens darstellt; und daß der Wert des X- und Y-Fehlersignals mit dem gedrehten X- und Y-Fehlersignal verglichen wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mit den binären X- und Y- Komponenten des empfangenen Zeichens ein Speicher adressiert wird, der die binären X- und Y-Sollkomponenten des empfangenen Zeichens enthält.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das X- und Y-Fehlersignal gespeichert wird.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die empfangene, binäre X-Komponente, vermindert um die empfangene, binäre Y-Komponente, zur Bildung der gedrehten, binären X- Komponente mit 0,707 multipiziert wird; und daß die empfangene, binäre X-Komponente, vermehrt um die empfangene, binäre Y-Komponente, zur Bildung der gedrehten, binären Y-Komponente mit 0,707 multipliziert wird.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mit den gedrehten, binären X- und Y-Komponenten ein Speicher adressiert wird, der die gdrehten, binären X- und Y-Sollkomponenten des gedrehten Zeichens enthält.

6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung eines zusammengesetzten nicht-gedrehten Fehlersignals die X- und Y- Fehlersignale addiert werden, daß zur Bildung eines zusammengesetzten gedrehten Fehlersignals die gedrehten X- und Y-Fehlersignale addiert werden und daß der Wert der zusammengesetzten nicht-gedrehten Fehlersignale mit dem Wert der zusammengesetzten gedrehten Fehlersignale verglichen wird.

7. Verfahren zum Beseitigen von Phasensprüngen von N Grad in einem mit Phasenmodulation arbeitenden Tonfrequenz-Übertragungssystem unter Anwendung eines Erkennungsverfahrens nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Auftreten eines Phasensprunges von N Grad festgestellt wird und die binären X- und Y-Komponenten der empfangenen Zeichen durch N Grad modifiziert werden.