CH616794A5

CH616794A5 -

Info

Publication number: CH616794A5
Application number: CH975176A
Authority: CH
Inventors: Ran-Fun Chiu; James Bryon Sherman; Judson Truman Gilbert
Original assignee: Milgo Electronic Corp
Priority date: 1975-07-31
Filing date: 1976-07-30
Publication date: 1980-04-15
Also published as: SE7608527L; FR2320009A1; SE417392B; JPS5219017A; DE2633401C2; FR2320009B1; GB1563395A; US4052557A; DE2633401A1; JPS6037667B2; CA1088629A

Description

Die Erfindung bezieht sich auf ein Verfahren für die Übermittlung von Nachrichten über Sprechfrequenzkanäle in einer mit Phasenmodulation arbeitenden Anlage, in welcher empfangene Vektorsymbole in ihre entsprechenden kartesischen oder Polarkoordinaten-Komponenten in Binärform umgewandelt werden.

2

5

10

15

20

25

30

35

<10

45

50

55

60

65

*

Das Verfahren ist beispielsweise anwendbar in Anlagen, die mit modifizierten Achtphasen- oder Zweipegel-Achtphasenmo-dulationssystemen arbeiten, wobei die Phasenvektoren relativ zueinander um N ° verschoben sind und bezüglich der X- und Y-Koordinaten der Phasenebene symmetrisch angeordnet sind.

Plötzliche Phasenänderungen in Telephonsprechkanälen sind etwas Alltägliches. Diese Phasenänderungen können verursacht werden durch das Aufschalten von Trägerspeisungen, die nicht in Phase liegen, oder durch das Ersetzen einer Breitbandeinrichtung durch eine andere mit abweichender Fort-pflanzungszeit. Die Auswirkung auf den Sprechkanal besteht darin, dass eine gleiche Phasenänderung in allen Frequenzen hervorgerufen wird. Im Gefolge solcher Phasenänderungen treten gewöhnlich während der Wiederherstellung des stationären Zustandes vorübergehende Amplitudenänderungen auf. Nach Wiederherstellung des stationären Zustandes bleibt die in allen Frequenzen erzeugte Phasenänderung jedoch bestehen.

In solchen Sprechkanälen verwendete Modems weisen gewöhnlich Ausgleichsschaltungen auf, die solche Phasensprünge kompensieren. In den Fällen, wo Modulationsschemata benutzt werden, in denen die Vektorsymbole bezüglich der X-Y-Achsen der Phasenebene symmetrisch liegen und die Vektorabstände 45 ° betragen, ist ein Phasensprung von 45 ° sehr schwer aufzuspüren. Ohne Aufspüren und Korrektur eines solchen Phasensprunges ist der im Modem des Sprechfrequenzbandes arbeitende Ausgleicher nicht mehr in der Lage, die im Sprechkanal vorhandene Amplituden- und Phasenver-zerrung zu korrigieren, wodurch Dekodierfehler erzeugt werden. Die Folge davon ist, dass der Ausgleicher ausgeschaltet und die Leitung wie beim ersten Einschalten von neuem ausgeglichen werden muss.

Ziel der Erfindung ist die Schaffung eines Verfahrens zum Feststellen von Phasensprüngen, durch dessen Anwendung die Notwendigkeit vermieden werden kann, den Übertragungskanal nach jedem Auftreten eines Phasensprunges von neuem auszugleichen.

Die Erfindung kann sowohl mit Polarkoordinaten als auch mit kartesischen Koordinaten verwirklicht werden.

Anhand der Zeichnungen werden nachstehend Ausführungsbeispiele der Erfindung mit kartesischen Koordinaten erläutert. In den Zeichnungen zeigen:

Fig. 1 ein Blockschema eines Phasensprungdetektors und -korrektors sowie eines Indikators für die Signalqualität in Verbindung mit einem Ausgleicher von der in der CH-PS 613 826 beschriebenen Art,

Fig. 2 ein Blockschaltbild eines 0,707-Konstantengenerators der Schaltung gemäss Fig. 1,

Fig. 3 ein Blockschaltbild der Schaltkreise einer in der Schaltung gemäss Fig. 1 verwendeten Multiplikator-Addier-Einheit,

Fig. 4 ein Blockschaltbild eines Speichers zur Speicherung der Fehlerwerte für die X- und Y-Komponenten der gedrehten Vektorsymbole,

Fig. 5 ein Logikschema und Blockschaltbild der Schaltung zur Berechnung der Werte, die dazu dienen, das Auftreten eines 45°-Phasensprunges festzustellen, und

Fig. 6 ein Logikschema und Blockschaltbild der Schaltung, die das Auftreten eines 45°-Phasensprunges feststellt und die Signalqualität der empfangenen Vektorsymbole anzeigt.

Die X- und Y-Komponenten eines empfangenen Vektorsymbols werden mit den idealen X- und Y-Komponenten dieses Symbols verglichen. Der Unterschied zwischen den empfangenen X- und Y-Komponenten und den idealen X- und Y-Komponenten ergibt je einen Fehlerwert für die X- und Y-Komponen-ten des empfangenen Symbols. Nachdem die Fehlerwerte für die X- und Y-Komponenten ermittelt worden sind, werden die

616794

X- und Y-Komponenten des empfangenen Symbols so modifiziert, dass sie ein Symbol mit Phasensprung simulieren, das um eine vorbestimmte Winkelgrösse verdreht ist. Die X- und Y-Komponenten des gedrehten Symbols werden mit den idealen X- und Y-Komponenten des gedrehten empfangenen Symbols verglichen. Die Differenz zwischen den X- und Y-Kompo-nenten des gedrehten empfangenen Symbols und den idealen X- und Y-Komponenten ergibt je einen Fehlerwert für die X-und Y-Komponenten des gedrehten Symbols. Wenn ein Phasensprung aufgetreten wäre, so würden die Fehlerwerte für die X- und Y-Komponenten des gedrehten Symbols kleiner sein als die Fehlerwerte für X und Y. Ein ständiger Vergleich der relativen Grössen der Fehlerwerte für die Komponenten des gedrehten und des nichtgedrehten Vektorsymbols dient dazu, das Auftreten eines Phasensprunges aufzuspüren. Wenn die Fehlerwerte für die Komponenten des gedrehten Symbols kleiner als die Fehlerwerte für die Komponenten des nichtgedrehten Symbols werden und diesen Zustand während einer vorbestimmten Anzahl von Symbolzeiten beibehalten, wird der Phasensprung kompensiert, indem die Komponenten X und Y des gedrehten empfangenen Symbols und die Fehlerwerte für die Komponenten des gedrehten Symbols weiterbenutzt werden. Die Fehlerwerte für X und Y stellen die Signalqualität dar; je kleiner die Grössen der Fehlerwerte für X und Y sind, um so besser ist die Qualität des Signals.

In der in Fig. 1 dargestellten Schaltung werden die X- und die Y-Komponenten eines empfangenen Vektorsymbols, die gemäss der Beschreibung in der CH-PS 613 826 korrigiert wurden, über Leitungen 15 bzw. 13 von Selektoren 17 bzw. 19 empfangen. Die Ausgangsgrösse des Selektors 17 wird über eine Leitung 21 einem Normalisator 25 für die X-Komponente zugeführt. Die Ausgangsgrösse des Selektors 19 gelangt über eine Leitung 23 in einen Normalisator 27 der Y-Komponente.

Die Schaltungen der Normalisatoren 25 und 27 für die Komponenten X und Y sind in der vorstehend erwähnten CH-PS eingehend beschrieben. Die Ausgangsgrösse jeder der Normalisatorschaltungen enthält die Grösse und die Vorzeichenangabe der Komponente. Der Normalisator 25 gibt demnach für jede empfangene X-Komponente eine Vorzeichenangabe auf eine Leitung 29 und eine Grössenangabe auf eine Leitung 31. Der Normalisator 27 liefert eine Vorzeichenangabe, auf eine Leitung 33 und eine Grössenangabe auf eine Leitung 35 für jede empfangene Y-Komponente.

Die Vorzeichen- und Grössenangaben aus den beiden Normalisatoren werden einer Multiplikator-Addier-Schaltung 36 zugeführt. Diese ist von bekannter Bauart und wird daher hier nicht näher beschrieben. Sie gehört zum gleichen Typ wie die in der genannten CH-PS beschriebene Multiplikator-Addier-Einheit. Die Multiplikator-Addier-Einheit 36 multipliziert die Differenz zwischen den Grössen X und Y mit der Konstanten 0,707 und die Summe der Grössen X und Y ebenfalls mit der Konstanten 0,707, um auf einer Leitung 39 den Wert der X-Komponente des um 45° gedrehten empfangenen Vektorsymbols und auf einer Leitung 41 den Wert der Y-Komponente des um 45° gedrehten Symbols zu erzeugen. Ein Generator für die Konstante 0,707 liefert einen binären Wert für 0,707 über eine Leitung 38 in die Schaltung 36 der Multiplika-tor-Addier-Einheit. Die X- und Y-Werte des gedrehten Vektorsymbols werden den Selektoren 17 bzw. 19 als Eingangssignale zugeführt.

Die Multiplikator-Addier-Einheit 36 kommt erst ins Spiel, nachdem die korrigierten X- und Y-Komponenten auf den Leitungen 15 und 13 von den Selektoren 17 und 19 dazu ausgewählt worden sind, in die Normalisatoren 25 und 27 eingegeben zu werden. Die Ausgangswerte dieser Normalisatoren werden zur Adressenwahl einem Stellungs-Festwertspeicher (FWS) 45 sowie einem Idealpunkt- und Phasen-Festwertspeicher 53 zugeführt. Zur Adressenwahl im Stellungs-Festwertspeicher 45 die-

3

5

10

15

20

25

30

35

40

45

50

55

60

65

616794 4

nen die Grosse der X-Komponente auf der Leitung 31 und die 57 erzeugt. Das Wählsignal auf der Leitung 11 hindert den Fest-Grösse der Y-Komponente auf der Leitung 35. Der Stellungs- wertspeicher 53 für den Idealpunkt und die Phase daran, zu die-Festwertspeicher 45 erzeugt, wie in der erwähnten CH-PS ser Zeit auf der Leitung 59 eine Idealphasenanzeige zu erzeu-

beschrieben, auf Leitungen 47,49 und 51 binäre Anzeigen. gen.

Diese Informationen dienen in Verbindung mit der Vorzeichen- 5 Wie in der erwähnten CH-PS beschrieben, wird die Anzeige information auf den Leitungen 29 und 33 zur Adressenwahl im der Idealphase in einem Phasenspeicherregister 61 gespeichert Idealpunkt- und Phasen-Festwertspeicher 53. Dieser Speicher und mit der Idealphasenanzeige aus dem früher empfangenen enthält die idealen X- und Y-Komponenten des empfangenen Vektorsymbol in einem Volladdierer 65 verglichen, der auf Symbols und erzeugt diese X- und Y-Komponenten auf Leitun- einer Leitung 67 eine Phasendifferenzanzeige erzeugt. Diese gen 55 bzw. 57. Eine Leitung 59 führt die ideale Phase des von 10 Phasendifferenz wird einer Gray-Kode-Wandlerschaltung 69 den X- und Y-Komponenten auf den Leitungen 55 und 57 reprä- zugeführt. Dieser Gray-Kode-Wandler 69 erzeugt, nachdem er sentierten Vektorsymbols. Der vollständige Vorgang dieser eine Amplitudenanzeige von der Leitung 47 und die Phasen-Erzeugung der idealen X- und Y-Komponenten und des idealen differenzanzeige von der Leitung 67 empfangen hat, binäre Phasenwinkels nach dem Empfang der korrigierten X- und Daten auf einer Leitung 71. Zu dem Zeitpunkt, zu dem die X-

Y-Komponenten ist in der erwähnten CH-PS in ausführlicher i s und Y-Komponenten des gedrehten Vektorsymbols zur Adres-Weise beschrieben. senwahl im Stellungs-Festwertspeicher 45 und im Idealpunkt-

Die ideale X-Komponente auf der Leitung 55 wird einem und Phasen-Festwertspeicher 53 benutzt werden, erzeugt der Volladdierer 73 zugeleitet. Das andere Eingangssignal des Gray-Kode-Wandler 69 keine Daten.

Addierers 73 ist die aus dem Normalisator 25 kommende nor- Das Ausgangssignal des Idealpunkt- und Phasen-Festwert-

malisierte Grösse der X-Komponente. Die Leitung 55 für die 20 Speichers 53, als Antwort auf die X- und Y-Komponenten des ideale X-Komponente führt den X-Wert in seiner Zweierkom- gedrehten Vektorsymbols, die verarbeitet werden, ist eine plementform. Dadurch erzeugt die Addition im Volladdierer 73 ideale X-Komponente für das gedrehte Symbol auf der Leitung eine Differenzanzeige auf einer Leitung 77, die einem Demulti- 55 und eine ideale Y-Komponente auf der Leitung 57. Die plexer 81 zugeführt wird. Ebenso wird die ideale Y-Kompo- Grösse der X-Komponente des gedrehten Symbols wird über nente der Leitung 57 einem Volladdierer 75 in Zweierkomple- 25 die Leitung 31 dem Volladdierer 73 zugeführt. Die Grösse der mentform zugeführt, wobei das andere Eingangssignal des Y-Komponente des gedrehten Symbols wird über die Leitung

Volladdierers 75 die Grösse der aus dem Y-Normalisator 27 35 dem Volladdierer 75 zugeführt. Der Volladdierer 73 erzeugt kommenden Y-Komponente ist. Das Ausgangssignal aus dem eine Differenzanzeige der beiden Werte auf der Leitung 77 für Volladdierer 75 auf einer Leitung 79 ist eine Differenzanzeige die X-Komponente und erzeugt dadurch einen Wert ex0. Der zwischen diesen beiden Werten. Diese Anzeige wird einem 30 Volladdierer 75 erzeugt eine Differenzanzeige der Grössen Démultiplexer 83 zugeführt. von Y auf der Leitung 55 und erzeugt dadurch einen Wert ey0.

Ein Wählsignal auf einer Leitung 11 steuert, neben den Der Démultiplexer 81 leitet als Antwort auf das Steuersignal

Selektoren 17 und 19, die zur Auswahl der X- und Y-Kompo- von der Leitung 11 die ex0-lnformation von der Leitung 77 nenten auf den Leitungen 15 und 13 dienen, die Démultiplexer über eine Leitung 87 in ein Speicherregister 95 für ex0. In glei-81 und 83 derart, dass die Information auf den Leitungen 77 und 35 cher Weise leitet der Démultiplexer 83 die ey0-lnformation 79 an Leitungen 85 bzw. 91 weitergegeben wird. Die Leitungen von der Leitung 79 über eine Eingangsleitung 89 in ein Register 85 und 91 sind die Eingangsleitungen eines ex-Speicherregisters 99 für ey0.

93 bzw. eines ey-Speicherregisters 97. Die Inhalte des ex-Speicherregisters 93, das ex0-Speicherre-

Nachdem der X-Fehlerwert ex im Register 93 und der gisters 95, des ey-Registers 97 und des ey0-Registers 99 werden

Y-Fehlerwert ey im Register 97 gespeichert worden sind, wer- «° über Leitungen 101,103,105 bzw. 107 einem Selektor 109 zuge-den die Selektoren 17 und 19 durch das Steuersignal auf der führt, der entweder die Werte ex und ey oder die Werte ex0 und Leitung 11 so gesteuert, dass die Werte der Komponenten des ey0 an seine Ausgangsleitungen 111 und 112 weitergibt. Die gedrehten Vektorsymbols von den Leitungen 39 und 41 in die Werte auf den Leitungen 111 und 112 werden benutzt, um die Normalilsatoren 25 bzw. 27 geleitet werden. Der X-Normalisa- Ausgleichskonstanten zu berechnen, die die rohen X- und tor 25 liefert auf der Leitung 29 eine Vorzeichenangabe und auf « Y-Komponenten korrigieren, welche das empfangene Vektor-der Leitung 31 eine Grössenanzeige der X-Komponente des symbol repräsentieren. Dieser Vorgang ist in der mehrfach gedrehten Symbols. Die Vorzeichenanzeige auf der Leitung 33 genannten CH-PS ausführlich beschrieben. Ob die ex-, ey-Infor-und die Grössenanzeige auf der Leitung 35 gelten für die mation oder die ex0-, ey0-lnformation gewählt wird, hängt vom

Y-Komponente des gedrehten Symbols. Diese X- und Y-Kom- Signal auf einer Leitung 153 ab, das von einem Flip-Flop 151 ponenten des gedrehten Symbols beziehen sich auf die früher w dem Selektor 109 zugeführt wird.

von den Leitungen 15 und 13 empfangenen X- und Y-Kompo- Die Werte ex0 und ey0 aus den Registern 95 bzw. 99 wer-

nenten, welche dafür sorgten, dass die X- und Y-Komponenten den nur gewählt, wenn festgestellt wurde, dass im Sprechkanal des gedrehten Symbols durch die Multiplikator-Addier-Einheit ein Phasensprung aufgetreten ist. Die Feststellung, ob ein Pha-36 erzeugt wurden. sensprung aufgetreten ist, erfolgt auf folgende Weise: Die

Diese Werte der X- und Y-Komponenten des gedrehten 55 Werte ex, ey, ex0 und ey0 in den Registern 93,97,95 bzw. 99 Vektorsymbols werden nun zur Adressenwahl im Stellungs- werden Logikschaltungen 113,117,115 bzw. 119 zugeführt. Festwertspeicher 45 und im Idealpunkt- und Phasen-Festwert- Diese Logikschaltungen erzeugen die Absolutwerte der in den Speicher 53 benutzt, und zwar in der gleichen Weise, wie dafür Registern 93,97,95 bzw. 99 befindlichen binär kodierten Infor-die ursprünglichen X- und Y-Komponenten benutzt wurden. mationen. Der Absolutwert von ex aus der Logikschaltung 113 Die Grösse der X-Komponente auf der Leitung 31 und die 60 wird über eine Leitung 121 einem Volladdierer 129 zugeführt. Grösse der Y-Komponente auf der Leitung 35 für das gedrehte Eine Leitung 123 führt den Absolutwert von ex0, eine Leitung Symbol wählen Adressen im Festwertspeicher 45 und bewir- 125 den Absolutwert von ey und eine Leitung 127 den Absolutken, dass dieser an die Leitungen 47,49 und 51 binäre Informa- wert von ey0 dem Volladdierer 129 zu.

tionen abgibt. Diese Informationen zusammen mit der Informa- Leitungen 131 und 133, die der Einfachheit halber A bzw. B tion über die Vorzeichen der X- und der Y-Komponente des 65 genannt werden. Die Anzeige A stellt die binäre Summe der gedrehten Symbols auf den Leitungen 29 bzw. 33 bewirken, Absolutwerte von ex und ey dar. Die Anzeige B stellt die binäre dass der Festwertspeicher 53 für den Idealpunkt und die Phase Summe der Absolutwerte von ex0 und ey0 dar. •

die idealen X- und Y-Komponenten auf den Leitungen 55 und Mit anderen Worten:

5

616794

A- Ie* I + ley I

B= |ex0j + |ey0|

Diese Anzeigen A und B werden einer Komparatorschal-tung 135 zugeführt, die auf einer Leitung 137 ein Signal A>B und auf einer Leitung 139 ein Signal A<B erzeugt. Solange die Anzeige B grösser oder gleich der Anzeige A ist, wird angenommen, dass kein Phasensprung aufgetreten ist. Wenn jedoch die Anzeige A grösser als die Anzeige B wird, wird ein Phasensprung angezeigt.

Wenn A kleiner als B ist, gelangt das Signal von der Leitung 139 durch eine Bedingungs-Komplementlogikschaltung 141 auf eine Leitung 143 und bewirkt, dass ein Rückstellzähler 147 ein Signal auf einer Leitung 149 erzeugt, das dem Flip-Flop 151 zugeführt wird. Das Flip-Flop 151 erzeugt auf der Leitung 153 ein Signal, das dem Selektor 109 zugeführt wird und diesen so steuert, dass er aus den Registern 93 bzw. 97 die Werte ex und ey auswählt und an die Leitungen 111 und 112 weitergibt. Das Signal auf der Leitung 153 wird auch einer Signalqualitätsan-zeige-Logikschaltung 157 zugeführt, die die von der Leitung 131 empfangene A-Anzeige auf eine Leitung 159 passieren lässt, wobei A die Qualität des empfangenen Vektorsymbols anzeigt.

Wenn die Anzeige A grösser ist als die Anzeige B, gelangt das Signal von der Leitung 137 aus dem Komparator 135 durch die Bedingungs-Komplement-Logikschaltung 141 auf eine Leitung 145 und bewirkt, dass der Rückstellzähler 147 zu zählen beginnt. Der Zähler 147 zählt solange, wie das Signal auf der Leitung 145 anzeigt, dass A grösser ist als B. Nach dem Ablauf von zehn Vergleichungen liefert der Zähler 147 ein Signal auf die Leitung 149, welches bewirkt, dass das Flip-Flop 151 auf der Leitung 153"ein Signal erzeugt. Das Signal auf der Leitung 153 steuert den Selektor 109 so, dass er die Werte ex0 und ey0 aus den Registern 95 bzw. 99 an die Leitungen 111 und 112 weitergibt. Ein Ausgangssignal des Flip-Flops 151 auf einer Leitung 155 steuert die Logikschaltung 157 für die Signalqualitätsanzeige so, dass sie die B-Anzeige auf der Leitung 133 als den Wert auswählt, der der Leitung 159 zuzuführen ist, welcher B-Wert dann die Qualität des empfangenen Vektorsymbols anzeigt.

Das Ausgangssignal des Flip-Flops 151 auf der Leitung 153 wird in die Bedingungs-Komplementlogikschaltung 141 zurückgespeist, um die Leitung 139 mit der Leitung A>B und die Leitung 137 mit der Leitung A<B zu verbinden, da die X- und Y-Komponenten des gedrehten Vektorsymbols jetzt die richtigen X- und Y-Komponenten sind, die als Normal dienen,

anhand derer künftige Drehungen festgestellt werden müssen.

Konstantengenerator

Der Konstantengenerator 37 ist in Fig. 2 dargestellt. Er besteht aus einem Achtbit-Parallel-ein/Serie-aus-Schieberegi-ster 166, das die Binäranzeigen für den Dezimalbruch 0,707 speichert. Es ist zu beachten, dass diese Konstante dazu benutzt wird, 45 °-Phasensprünge festzustellen. Bei Systemen, die andere Winkelabstände als 45° zwischen den Phasenvektoren benutzen, werden dementsprechend andere Konstanten gebraucht. Taktsignale, die über eine Leitung 167 zugeführt werden, steuern die zeitlich serielle Ausgabe der gespeicherten binären Informationen über einen Ausgang Q8 auf die Leitung 38. Das Register 166 empfängt eine binäre Null an seinen Eingängen 1,3,6 und 8 und eine binäre Eins an seinen Eingängen 2, 4,5 und 7. Die Null am Eingang Nr. 1 wirkt als Vorzeichenbit. Das Signal am Eingang Nr. 2 ist der wichtigste Bit des Bruches 0,707. Die serielle Ausgabe des Registers 166 würde in folgender Reihenfolge sein, mit dem signifikantesten Bit an erster

Stelle: 01011010. Diese Reihe binärer Eins und Null stellt den Dezimalbruch 0,707 dar. Die binäre Konstante 0,707 wird aus dem Register 166 abgerufen, nachdem über eine Leitüng 161 ein Ladebefehl empfangen wird.

Berechnung der X- und Y-Komponenten des gedrehten Vektorsymbols

Die Konstante auf der Leitung 38 wird sowohl zu einer Multiplikator-Addier-Schaltung 171 für die X-Komponenten als auch zu einer Multiplikator-Addier-Schaltung 173 für die Y-Komponenten geleitet (Fig. 3). Der Wert der X-Komponente des gedrehten Vektorsymbols wird in der Multiplikator-Addier-Schaltung 171 entsprechend der folgenden Gleichung berechnet:

X0 = KiXn-K2Yn

Der Wert der Y-Komponente des um 450 gedrehten Vektorsymbols wird von der Multiplikator-Addier-Schaltung 173 gemäss folgender Gleichung berechnet:

Y0 = KiXn + K2Yn.

Für eine Drehung von 450 ist Ki = cos 45 °, K2 = sin 45 °.

Die Multiplikator-Addierschaltung 171 zur Erzeugung des Wertes der X-Komponente des um 450 gedrehten Vektorsymbols auf der Leitung 41 empfängt einen Multiplizierbefehl über eine Leitung 169, eine Vorzeichenanzeige für die Y-Komponente über die Leitung 33, eine Grössenanzeige für Y über die Leitung 35, eine Vorzeichenanzeige für die X-Komponente über die Leitung 29 und eine Grössenanzeige für X über die Leitung 31. Die Grössen der X- und Y-Komponenten auf den Leitungen 31 bzw. 35 werden in die Multiplikator-Addier-Schaltung 171 mit dem letzten Bit voran eingespeist. Die Multiplikator-Addier-Einheit 173 zur Erzeugung der Y-Komponente des um 45 ° gedrehten Vektorsymbols auf der Leitung 39 empfängt auch die Grössensignale für die X- und Y-Komponenten auf den Leitungen 31 bzw. 35, mit dem letzten Bit voran. Sie empfängt die Vorzeicheninformationen für X und Y auf den Leitungen 29 bzw. 33.

Die Multiplikator-Addier-Einheit 171 empfängt den Multiplizierbefehl an den Eingängen 1 und 2. Sie empfängt die Vorzeicheninformation für Y am Eingang 3, die Grösseninformation für Y, mit dem letzten Bit voran, am Eingang 4, die Konstante 0,707 am Eingang 5, die Vorzeicheninformation für X am Eingang 6, die Grösseninformation für X am Eingang 7, und die Konstante 0,707 am Eingang 8. Die Multiplikator-Addier-Ein-heit 173 empfängt den Multiplizierbefehl an den Eingängen 1 und 2, die Vorzeicheninformation für Y am Eingang 3, die Grösseninformation für Y am Eingang 4, die Konstante 0,707 am Eingang 5, die Vorzeicheninformation für X am Eingang 6, die Grösseninformation für X am Eingang 7 und die Konstante 0,707 am Eingang 8. Auf einen Multiplizierbefehl auf der Leitung 169 erzeugen die Multiplikator-Addier-Chips 171 bzw. 173 die Werte der Komponenten X und Y des gedrehten Vektorsymbols auf den Leitungen 41 und 39. Diese Werte werden den-Selektoren 17 bzw. 19 zugeführt (Fig. 1), von wo sie zu den Normalisatoren und weiter, wie oben beschrieben, transportiert werden.

Nachdem der Volladdierer 73 (Fig. 1) den ex0-Wert erzeugt hat, gelangt die Grösseninformation auf die parallelen Leitungen 87 und wird durch einen Ladebefehl auf einer Leitung 177 und ein Wählsignal auf einer Leitung 178 in das Speicherregister 95 für ex0 eingespeist, wobei das Wählsignal auf der Leitung 178 einen Selektor 176 (Fig. 4) so steuert, dass die Eingangsleitungen 87 mit seinen Ausgangsleitungen verbunden werden. Das Register 95 für ex0 ist ein Parallel-ein/Seriell-aus-Schieberegister, das die Werte für ex0 in serieller Weise an die Ausgangsleitung 103 abgibt. Nachdem der Volladdierer 75 die

5

'0

15

20

25

30

35

40

45

50

55

60

65

616 794

ey0-Werte auf den Leitungen 89 erzeugt hat, verbindet der Selektor 176 (Fig. 4), als Antwort auf das Steuersignal auf der Leitung 178, die Leitungen 89 mit seinen Ausgangsleitungen. Die Information wird in das Register 99 für ey0 eingespeist als Antwort auf einen Ladebefehl auf einer Leitung 179. Das Register 99 für ey0 ist ein Parallel-ein/Seriell-aus-Schieberegister, das die gespeicherten binären Werte in serieller Weise auf der Leitung 107 abgibt. Zusätzlich zu den Informationen für die Grössen von ex0 und ey0 liefern die Volladdierer 73 und 75 eine Vorzeichenanzeige für die Werte von ex0 und ey0 auf einer Leitung 181. Diese Vorzeichenanzeigen werden in einem Vorzeichen-Speicherregister 183 gespeichert. Diese Vorzeichenanzeigen, die ein Bit lang sind, sind auf den Leitungen 185 und 187 verfügbar.

Anzeigen der Vektorsymbol-Signalqualität Für die Berechnung der Gleichungen in denen A die Anzeige der Signalqualität für ein nichtgedrehtes Symbol und B die Anzeige der Signalqualität für ein um 45 ° gedrehtes Symbol bedeuten, müssen die aus den Speicherregistern 93,95,97 und 99 (Fig. 1) empfangenen ex- und ey-Informa-tionen in die Anzeigen der Absolutwerte umgewandelt werden. Dies wird bewerkstelligt durch Approximierung einer Zweierkomplementoperation, in der die binären Informationen für ex und ey sowie ex0 und ey0 bedingt auf der Basis der Vorzeichenanzeige für die entsprechenden Grössenanzeigen ergänzt werden. Die Grössenanzeige für ex wird von einem exklusiven ODER-Gatter 113 über die Leitung 101 gleichzeitig mit der Vorzeichenanzeige für ex, die über eine Leitung 191 zugeführt wird, empfangen (Fig. 5). Das Ausgangssignal des exklusiven ODER-Gatters 113 ist die Anzeige des Absolutwertes von ex, die auf der Leitung 121 erscheint. Die Anzeige für ey wird von einem exklusiven ODER-Gatter 117 empfangen, das auch eine Anzeige des Vorzeichens von ey über eine Leitung 193 empfängt. Das Ausgangssignal des exklusiven ODER-Gatters 117 ist eine Anzeige des Absolutwertes von ey, die auf der Leitung 125 erscheint. Das exklusive ODER-Gatter 115 empfängt eine Anzeige für ex0 über eine Leitung 103 und eine Vorzeichenangabe von ex0 über eine Leitung 185 und erzeugt an der Leitung 120 die Anzeige des Absolutwertes von ex0. In gleicher Weise empfängt das exklusive ODER-Gatter 119 die ey0-Anzeige über die Leitung 107 und eine Vorzeichenanzeige für ey0 über eine Leitung 187 und erzeugt als Antwort darauf an der Leitung 127 die Anzeige des Absolutwertes von ey0.

Der Doppel-Volladdierer 129 empfängt die binären Informationen von den Leitungen 121,125,120 und 127. Als Antwort auf die ex- und ey-Informationen auf den Leitungen 121 bzw. 125 erzeugt der Volladdierer 129 die Anzeige A der Signalqualität an der Leitung 131, wobei das am wenigsten wichtige Bit als erstes ausgegeben wird. Als Antwort auf die ex0-und ey0-lnfor-mationen auf den Leitungen 120 und 127 erzeugt der Volladdierer 129 die Anzeige B der Signalqualität an der Leitung 133, wobei ebenfalls das am wenigsten wichtige Bit zuerst ausgegeben wird.

Die binären Informationen für ex, ey, ex0 und ey0 werden, über die Leitungen 101,105,103 und 107, auch dem Selektor 109 zugeleitet. Nachdem das Steuersignal auf der Leitung 153 das Auftreten eines 45°-Phasensprunges angezeigt hat, antwortet der Selektor 109 darauf mit einem Unterbruch der Verbindung zwischen den Leitungen 101 und 105 einerseits und den Leitungen 111 und 112 andererseits sowie mit einer Verbindung der Leitungen 103 und 107 mit den Leitungen 111 bzw. 112. Die Leitungen 111 und 112 führen in die Logikschaltung, die in der genannten CH-PS beschrieben ist und dazu dient, die Ausgleichungskonstanten zu berechnen, die zur Korrektur der X- und Y-Komponenten der empfangenen Vektorsymbole benutzt werden.

Eine andere bevorzugte Ausführungsform für den Generator eines Signals für die Qualitätsanzeige, ist eine Einrichtung zur Berechnung der Gleichungen

1

2

e

+

e

X

y

b = f+ Iv f •

Die Einrichtung zur Erzeugung des Quadrates der exund ey für das gedrehte und das nichtgedrehte Vektorsymbol wird hier nicht beschrieben, da deren Aufbau einem mit der einschlägigen Technik vertrauten Fachmann ohne weiteres klar sein wird.

Detektion des Phasensprunges

Die Fehleranzeigen A für in Phase und B für gedreht werden, mit dem am wenigsten wichtigen Bit voran, von den Leitungen 131 und 133 einem exklusiven ODER-Gatter 197 und zwei UND-Gattern 201 und 199 zugeführt (Fig. 6). Die A- und B-Anzeigen aus dem Volladdierer 129 (Fig. 5) werden gleichzeitig erzeugt, so dass vergleichbare Bits im exklusiven ODER-Gatter 197 (Fig. 6) verglichen werden. Immer wenn das über die Leitung 131 empfangene Bit identisch ist mit dem Bit auf der Leitung 133, ist das Ausgangssignal des exklusiven ODER-Gatters 197 auf der Leitung 196 eine binäre Null. Diese binäre Null sperrt die UND-Gatter 199 und 201 und bewirkt dadurch, dass binäre Nullen auf den Leitungen 198 und 200 erscheinen, die zum J-Eingang bzw. zum K-Eingang eines JK-Flip-Flops 203 führen. Zu dem Zeitpunkt, zu dem ein Taktimpuls auf einer Leitung 195 vom JK-Flip-Flop 203 empfangen wird, ändern sich die Signale an den Ausgängen Q und Q des Flip-Flops wegen der binären Nullsignale auf den Leitungen 198 und 200 nicht. Wird nun angenommen, dass das über die Leitung 131 empfangene binäre Bit eine binäre 1 ist, während das über die Leitung 133 empfangene Bit eine binäre Null zur gleichen Zeit ist, so ist das Ausgangssignal des exklusiven ODER-Gatters 197 ein binäre 1. Der Pegel dieser binären 1 wird den UND-Gattern 201 und 199 zugeführt und bereitet diese UND-Gatter vor. Das UND-Gat-ter 201 führt die binäre Information 1 von der Leitung 131 der Leitung 198 zu. Das UND-Gatter 199 führt die binäre Information Null von der Leitung 133 der Leitung 200 zu. Als Folge einer binären 1 auf der Leitung 198 und einer binären Null auf der Leitung 200 wird das JK-Flop-Flop 203, ungeachtet der vorherigen Ausgangssignale, zu dem Zeitpunkt, zu dem der nächste Taktimpuls auf der Leitung 195 auftritt, an die Leitung 204 ein binäres Ausgangssignal 1 und an die Leitung 202 ein binäres Ausgangssignal Null abgeben. Wenn nun angenommen wird, dass im Zeitpunkt, in dem die binäre Information auf der Leitung 133 eine binäre 1 ist, die binäre Information auf der Leitung 131 eine binäre Null ist, so wird das exklusive ODER-Gat-ter 197 an seinem Ausgang an der Leitung 196 eine binäre 1 erzeugen. Diese binäre Information 1 bereitet die UND-Gatter 199 und 201 vor. Als Folge davon lässt das UND-Gatter 201 die binäre Information NULL von der Leitung 131 an die Ausgangsleitung 198 und das UND-Gatter 199 die binäre Information 1 von der Leitung 133 an seine Ausgangsleitung 200 gelangen. Als Ergebnis einer binären Null auf der Leitung 198 und einer binären 1 auf der Leitung 200 wird das JK-Flip-Flop 203, ungeachtet seiner vorangegangenen Ausgangssignale, beim Auftreten des nächsten Taktsignals auf der Leitung 195, an der

6

5

10

15

20

25

30

35

40

45

50

55

60

65

Ausgangsleitung 202 eine binäre 1 und an der Ausgangsleitung 204 eine binäre Null erzeugen.

Das oben beschriebene Zusammenwirken zwischen dem exklusiven ODER-Gatter 197, den UND-Gattern 201 und 199 und dem JK-Flip-Flop 203 findet für alle Bits der A- und B-Anzeigen statt. Als Resultat dieses Zusammenwirkens zeigen die Q- und Q-Ausgänge an den Leitungen 204 bzw. 202 des JK-Flip-Flops 203 beim Empfang der wichtigsten Bits der A- und B-Anzeigen von den Leitungen 131 und 133 an, ob die binäre A-Anzeige grösser ist als die B-Anzeige oder ob die B-Anzeige grösser ist als die A-Anzeige. Wenn daher das JK-Flip-Flop 203, als Folge des Empfangs der wichtigsten Bits der A- und B-Anzeigen von den Leitungen 131 und 133, am Q-Ausgang 202 eine binäre Anzeige von 1 erzeugt, so bedeutet das, dass die Fehleranzeige B grösser ist als die Fehleranzeige A. Wenn andererseits das JK-Flip-Flop 203 am Q-Ausgang 204 eine binäre 1 erzeugt, so bedeutet das, dass die binäre Anzeige A grösser ist als die binäre Anzeige B.

Wenn angenommen wird, dass die Anlage ohne das Auftreten eines 45°-Phasensprunges gearbeitet hat, wird ein D-Flip-Flop 217 an der Q-Ausgangsleitung 153 ein binäres Nullsignal und an einer Q-Ausgangsleitung 218 ein binäres Signal 1 haben. Das binäre Signal 1 auf der Leitung 218 wird zu einem UND-Gatter 219 geleitet und setzt dieses dadurch in den Stand, die von der Leitung 131 empfangenen Bits der A-Anzeigen über die Leitungen 224 zu einem ODER-Gatter 223 weiterzuleiten. Das binäre Nullsignal auf der Leitung 153 wird zu einem UND-Gatter 221 geleitet und hindert dieses daran, irgendwelche von der Leitung 133 empfangene B-Informationen durchzulassen. Das ODER-Gatter 223 wird die von der Leitung 224 empfangenen Informationen an eine Leitung 225 weitergeben. Diese Information dient zur Angabe der Signalqualität für das empfangene Vektorsymbol.

Das Q-Ausgangssignal des D-Flip-Flops 217 wird zum Selektor 109 (Fig. 5) geleitet als Steuersignal für die Entscheidung, ob die Werte ex, ey oder die Werte ex0, ey0 zu wählen sind. Die Anzeige des Q-Ausgangssignals wird auch an die Eingänge der beiden exklusiven ODER-Gatter 205 und 207 zurückgeführt. Die Anzeige des Q-Signals wird an den D-Eingang des Flip-Flops 217 zurückgeführt. Wenn das Signal auf der Leitung 153 eine binäre Null ist, haben die exklusiven ODER-Gatter 205 und 207 keinen Einfluss auf die auf den Leitungen 202 und 204 erscheinenden Signale, sondern sie leiten diese einfach an die Leitungen 206 bzw. 208 weiter. Die Signale auf den Leitungen 206 und 208 sind die ersten Eingangssignale eines invertierenden UND-Gatters 211 bzw. eines UND-Gatters 209. Den anderen Eingängen des invertierenden UND-Gatters 211 und des UND-Gatters 209 wird über eine Leitung 213 ein Abtast-Signal zugeführt, das als binäre Eins nur dann vorhanden ist, wenn das wichtigste Bit der Anzeigen A und B auf den Leitungen 131 und 133 erscheint.

Es sei nun beispielsweise angenommen, dass kein Phasensprung stattgefunden hat, so dass das Q-Ausgangssignal des Flip-Flops 217 auf der Leitung 153 eine binäre Null bleibt, und dass das Q-Ausgangssignal des JK-Flip-Flops 203 eine binäre 1 ist, während das Q-Ausgangssignal auf der Leitung 204 eine binäre Null ist, was anzeigt, dass die Fehleranzeige B für das gedrehte Vektorsymbol grösser ist als die Fehleranzeige A für das nichtgedrehte Symbol. Dies bedeutet, dass das Ausgangssignal des exklusiven ODER-Gatters 205 auf der Leitung 206 eine binäre 1 ist, während das Ausgangssignal des exklusiven ODER-Gatters 207 auf der Leitung 208 eine binäre Null ist.

Beim Auftreten einer Anzeige der binären 1 auf der Abtastsig-nal-Leitung 213 ist das Ausgangssignal des invertierenden UND-Gatters 211 auf der Leitung 210 eine binäre Null, während das Ausgangssignal des UND-Gatters 209 auf der Leitung 212 eine binäre 1 ist. Dadurch wird eine logische Null in einen binären 10-Bit-Zähler 215 eingespeist.

616 794

Es sei nun angenommen, dass das Q-Ausgangssignal des JK-Flip-Flops 203 eine binäre 1 auf der Leitung 204 ist und das Q-Ausgangssignal des Flip-Flops 203 eine binäre Null auf der Leitung 202 ist, was einen möglichen Phasensprung anzeigt. Das Q-Ausgangssignal des D-Flip-Flops 217 auf der Leitung 153 ist noch eine binäre Null, die bewirkt, dass das Ausgangssignal des éxklusiven ODER-Gatters 207 auf der Leitung 208 eine binäre 1 ist. Das Ausgangssignal des exklusiven ODER-Gatters 205 auf der Leitung 206 wird eine binäre Null sein. Beim Auftreten eines Abtast-Impulses auf der Leitung 213 würde das Ausgangssignal des invertierenden UND-Gatters 211 auf der Leitung 210 eine binäre 1 sein, während das Ausgangssignal des UND-Gatters 209 auf der Leitung 212 auch eine binäre 1 sein wird, wodurch eine logische 1 in den 10-Bit-Zähler 215 eingespeist wird. Wenn das Q-Ausgangssignal des JK-Flip-Flops 203 während zehn aufeinanderfolgenden Abtast-Impulsen eine binäre 1 ist, wird der Modul des 10-Bit-Zählers 215 überschritten und auf der Leitung 216 erscheint eine Anzeige der binären 1. Es sei daran erinnert, dass der Abtast-Impuls jedesmal auf der Leitung 213 erscheint, wenn ein Vektorsymbol empfangen wird.

Das Auftreten eines Signals der binären 1 auf der Leitung 216 ist ein Anzeichen dafür, dass für 10 aufeinanderfolgende Vektorsymbole die'Fehleranzeige für das nichtgedrehte Symbol grösser war als die Fehleranzeige für das um 45° gedrehte Vektorsymbol. Daraus wird geschlossen, dass ein Phasensprung aufgetreten ist. Durch das Symbo^der logischen 1 auf der Leitung 216 wird die binäre Eins am Q-Ausgang des Flip-Flops 217 dem D-Eingang zugeführt, wodurch das Q-Ausgangssignal des Flip-Flops von einer logischen Null zu einer logischen 1 wechselt, und das Q-Ausgangssignal von einer logischen 1 zu einer logischen Null wechselt. Als Resultat dieses Zustandswechsels wird der Selektor 109 (Fig. 5) die ex0- und ey0-Werte an die Leitungen 111 und 112 abgeben und das Q-Ausgangssignal auf der Leitung 153 wird das UND-Gatter 221 veranlassen, die Fehlerinformation B zum ODER-Gatter 223 passieren zu lassen und dadurch das die Signalqualität angebende Signal von A in die Anzeige für den B-Fehler umzuwandeln. Ausserdem wird die binäre Eins vom Q-Ausgang über die Leitung 153 auch den exklusiven ODER-Gattern 205 und 207 zugeleitet und bewirkt, dass diese die von den Leitungen 202 und 204 empfangenen binären Informationen in ihr Komplement umwandeln. Als Resultat dieser Komplementbildung wird am Q-Ausgang des JK-Flip-Flops 2Ò3 die Bedingung A<B und am Q-Ausgang die Bedingung A>B erscheinen. Man erkennt, dass bei dieser Betriebsweise immer dann, wenn das Q-Ausgangssignal des JK-Flip-Flops 203 eine binäre 1 ist, welche anzeigt, dass die Fehlerangabe für A grösser ist als die Fehleranzeige für B, wobei der Fehler B nun die Referenz für das Null-Phasensprungsignal ist, der 10-Bit-Zähler 215 mit dem Pegel einer logischen 1 gespeist wird, wenn ein Abtast-Impuls auf der Leitung 213 auftritt. Wenn dieser Zustand während einer 10-Bit-Periode anhält, wird ein binäres Signal 1 an die Ausgangsleitung 216 abgegeben, wodurch die logische Null aus dem Q-Ausgang des D-Flip-Flops 217 dem D-Eingang zugeführt wird. Dies bewirkt, dass das Q-Ausgangssignal auf der Leitung 153 wieder eine binäre Null wird und die Fehleranzeige A wieder als Referenz oder Null-Phasensprungreferenz verwendet wird.

Die beschriebene Einrichtung ist ein Phasensprungdetektor für phasenmodulierte binäre Informationen, der auch Mittel für die automatische Kompensierung für das Auftreten eines Phasensprunges aufweist, derart, dass es überflüssig ist, den ganzen Übertragungskanal bei jedem Auftreten eines Phasensprunges wieder auszugleichen. Neben dem Aufspüren und Kompensieren von Phasensprüngen ist die Einrichtung in der Lage, eine genaue Anzeige für die Signalqualität zu liefern, die ein Mass für die Qualität des empfangenen Vektorsymbols ist.

7

5

10

15

20

25

30

35

40

45

50

55

60

65

G

3 Blatt Zeichnungen

Claims

616794

PATENTANSPRÜCHE

1. Verfahren für die Übermittlung von Nachrichten über Sprechfrequenzkanäle in einer mit Phasenmodulation arbeitenden Anlage, in welcher empfangene Vektorsymbole in ihre entsprechenden kartesischen oder Polarkoordinaten-Komponenten in Binärform umgewandelt werden, dadurch gekennzeichnet, dass, zum Feststellen von Phasensprüngen, je ein erster Fehlerwert (ex bzw. ey) für jede der Komponenten eines empfangenen Vektorsymbols erzeugt wird, der jeweils die Differenz zwischen der Binärform jeder Komponente des empfangenen Symbols und der Binärform der idealen betreffenden Komponente für dieses Symbol darstellt, dass für das um N Grad gedrehte empfangene Vektorsymbol je ein zweiter Fehlerwert (ex0 bzw. ey0) für jede seiner Komponenten erzeugt wird, der jeweils die Differenz zwischen der Binärform jeder Komponente des um N Grad gedrehten empfangenen Symbols und der Binärform der idealen betreffenden Komponente für dieses um N Grad gedrehte Symbol darstellt, und dass die Grössen der ersten Fehlerwerte (ex, ey) mit den Grössen der zweiten Fehlerwerte (ex0, ey0) verglichen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Erzeugung der ersten Fehlerwerte (ex, ey) folgende Schritte umfasst: Empfang der kartesischen oder Polarkoordinaten-Komponenten des empfangenen Vektorsymbols in Binärform und Subtrahieren der Binärform der idealen Komponenten von der Binärform der Komponenten des tatsächlich empfangenen Vektorsymbols.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass nach dem Empfang der Komponenten des empfangenen Vektorsymbols in Binärform diese Komponenten zur Adressenwahl in einem Speicher (53) benutzt werden, welcher die idealen Komponenten des empfangenen Vektorsymbols in Binärform enthält.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Erzeugung der zweiten Fehlerwerte (ex0, ey0) folgende Schritte umfasst: Empfang der kartesischen oder Polarkoordinaten-Komponenten des empfangenen Vektorsymbols in Binärform, Modifizierung der empfangenen Komponenten, um das um N Grad gedrehte empfangene Vektorsymbol darzustellen, und Subtraktion der Binärform der idealen Komponenten für das um N Grad gedrehte Symbol von der Binärform der modifizierten Komponenten.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Modifizierung folgende Schritte umfasst: Multiplikation der Differenz zwischen den empfangenen Komponenten eines Vektorsymbols in Binärform mit dem Faktor 0,707, um die eine der Komponenteil des um N Grad gedrehten Vektorsymbols zu erhalten, und Multiplikation der Summe der empfangenen Komponenten des Vektorsymbols in Binärform mit dem Faktor 0,707, um die andere der Komponenten des um N Grad gedrehten Vektorsymbols zu erhalten.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass nach der Modifizierung der empfangenen Komponenten die modifizierten Komponenten in Binärform zur Adressenwahl in einem Speicher (53) benutzt werden, welcher die idealen Komponenten des gedrehten Vektorsymbols in Binärform enthält.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zusätzlich zu der Feststellung von Phasensprüngen eine Anzeige für die Signalqualität durch Kombinieren der ersten Fehlerwerte (ex, ey) für die beiden Komponenten des empfangenen Vektorsymbols erzeugt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Reaktion auf die Feststellung eines Phasensprungs die empfangenen Vektorsymbole in der Phase entsprechend kompensiert werden.
9. Einrichtung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch Mittel (53,73,75) zur Erzeugung je eines ersten Fehlerwertes (ex bzw. ey) für jede der Komponenten des empfangenen Vektorsymbols, der jeweils die Differenz zwischen der Binärform jeder Komponente des empfangenen Symbols und der Binärform der idealen betreffenden Komponente für dieses Symbol darstellt, Mittel (36,53,73,75) zur Erzeugung je eines zweiten Fehlerwertes (ex0 bzw. ey0) für jede der Komponenten des um N Grad gedrehten empfangenen Vektorsymbols, der jeweils die Differenz zwischen der Binärform jeder Komponente des um N Grad gedrehten empfangenen Symbols und der Binärform der idealen betreffenden Komponente für dieses um N Grad gedrehte Symbol darstellt, und Mittel (129,135) zum Vergleichen der Grössen der ersten Fehlerwerte (ex, ey) mit den Grössen der zweiten Fehlerwerte (ex0, ey0).
10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Mittel (36,53,73,75) zur Erzeugung der zweiten Fehlerwerte (ex0, ey0) Mittel (36) enthalten zum Modifizieren der empfangenen Komponenten, um das um N Grad gedrehte empfangene Vektorsymbol darzustellen, sowie Mittel (73,75) zum Subtrahieren der Binärform der idealen Komponenten für das um N Grad gedrehte empfangene Vektorsymbol von der Binärform der modifizierten Komponenten.
11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die Modifizierungsmittel (36) folgendes umfassen: Mittel (171) zur Multiplikation der Differenz zwischen den empfangenen Komponenten eines Vektorsymbols in Binärform mit dem Faktor 0,707, um die eine der Komponenten des um N Grad gedrehten Vektorsymbols zu erhalten, sowie Mittel (173) zur Multiplikation der Summe der empfangenen Komponenten des Vektorsymbols in Binärform mit dem Faktor 0,707, um die andere der Komponenten des um N Grad gedrehten Vektorsymbols zu erhalten.
12. Einrichtung nach Anspruch 10, ferner gekennzeichnet durch Speichermittel (53) mit Adresseingängen, denen die modifizierten Komponenten in Binärform zuführbar sind, wobei diese Speichermittel (53) die idealen Komponenten des gedrehten Vektorsymbols in Binärform enthalten.
13. Einrichtung nach Anspruch 9, ferner gekennzeichnet durch Mittel (129,157) zur Erzeugung einer Anzeige für die Signalqualität durch Kombinieren der ersten Fehlerwerte (ex, ey) für die beiden Komponenten des empfangenen Vektorsymbols.
14. Einrichtung nach Anspruch 9 oder 13, dadurch gekennzeichnet, dass die Mittel (53,73,75) zur Erzeugung der ersten Fehlerwerte (ex, ey) Mittel (73,75) enthalten zum Subtrahieren der Binärform der idealen Komponenten von der Binärform der Komponenten des tatsächlich empfangenen Vektorsymbols.
15. Einrichtung nach Anspruch 13 oder 14, ferner gekennzeichnet durch Speichermittel (53) mit Adresseingängen, denen die Komponenten des empfangenen Vektorsymbols in Binärform zuführbar sind, wobei diese Speichermittel (53) die idealen Komponenten des empfangenen Vektorsymbols in Binärform enthalten.
16. Einrichtung nach Anspruch 9, ferner gekennzeichnet durch Mittel zum Kompensieren eines Phasensprunges in den empfangenen Vektorsymbolen nach Feststellung desselben.