DE2631730C3 - Empfangseinrichtung einer Zeitmultlplex-Übertragungsanordnung - Google Patents

Description

Die Erfindung betrifft eine Empfangseinrichtung einer Zeitmultiplex-Übertragungsanordn:ng, mit einer empfangsseitigen Schalteranordnung zum zyklischen Verteilen von über eine Übertragungsleitung nacheinander empfangenen analogen Meßsignalen mehrerer sendeseitiger Meßstellen über eine analoge Speicheranordnung auf eine entsprechende Anzahl Auswertestellen einer empfangsseitigen Auswerteanordnung im Takt der Abtastung der Meßstellen, wobei das empfangsseitige Auftreten eines Synchronisierimpulses selbsttätig zur Überprüfung des Synchronismus von Sende- '.ind Empfangsseite herangezogen wird.

Bei einer bekannten Empfangseinrichtung dieser Art weist die Schalteranordnung Gasentladungsröhren zur Verteilung der Meßsignale auf die Auswertestellen auf. Die Gasentladungsröhren werden zyklisch durch Impulse gezündet, die aus den übertragenen Meßsignalen abgeleitet werden. Das letzte Mebsignal eines Meßsignalzyklus ist langer als die übrigen ausgebildet und dient zur Synchronisierung von Sende- und Empfangsscile. Die Auswerteanordnung enthält einen Arbeitsspeicher aus Kondensatoren, die jeweils einer Meßstelle zugeordnet sind. Bei dieser Einrichtung besteht im Falle mangelnder Synchronisation von Sende- und Empfangsseite die Gefahr, daß vor der erneuten Synchronisierung ständig weitere Meßsigna'.e in die falschen Speicherzellen des Arbeitsspeichers der Auswcrtcannrdnung 'ibertragen werden. Infolgedessen werden auch nach der Auswertung falsche Meßergebnisse angezeigt.

Der Erfindung liegt die Aufgabe zugrunde, eine Empfangseinrichtung der eingangs genannten Art anzugeben, bei der sichergestellt ist, daß bei der Übertragung auftretende Störungen die Auswe-tung der richtigen Ivießsignale in den richtigen empfangsseitigen Auswertestellen in geringerem Maße beeinträchtigen.

Nach der Erfindung lsi diese Aufgabe dadurch gelost, daß der Speicheranordnung eine Torschaltung zugeordnet 'ist, die bei Synchronismus von Sende- und Empfangsseite die Übertragung der in der Zwischen-

speicheranordnung gespeicherten Meßsignale des unmittelbar vor dem Synchronisierimpuls liegenden Meßsignalzyklus in die Auswerteanordnung Freigibt und bei Asynchronismus sperrt.

Bei dieser Einrichtung werden jeweils nur diejenigen in der Zwischenspeicheranordnung gespeicherten Meßsignale ausgewertet, die bei Synchronismus von Sende- und Empfangsseite Übertragen wurden, dagegen diejenigen, die bei Asynchronismus gespeichert wurden, unterdrückt. Dabei bleibt auch stets die richtige Zuordnung zwischen den sendeseitigen Meßstellcn und den empfangsseitigen Auswertestellen erhalten.

Vorzugsweise ist dafür gesorgt, daß die Zwischenspeicheranordnung zwei Zwischenspeicher aufweist und die Torschaltung eine den Zwischenspeichern vorgeschaltete erste Umschalteranordnung und eine den Zwischenspeichern nachgeschaltete zweite Um-SChalicränoi'uMÜMg äüivvciM, vom denen uie LM sie Umschalteranordnung abwechselnd eine Verbindung zwischen der Übertragungsleitung und dem Eingang der beiden Zwischenspeicher und die zweite Umschalteranordnung gleichzeitig eine Verbindung zwischen dem Ausgang des jeweils nicht mit der Übertragungsleitung verbundenen Zwischenspeichers und der Auswerteanordnung herstellt, wenn Synchronismus besteht, die Umschaltung der Umschalteranordnungcn jedoch bei Asynchronismus verhindert ist. Auf diese Weise kann der Speicherinhalt des einen Zwischenspeichers abgefragt bzw. ausgewertet werden, während in den anderen Zwischenspeicher die Meßsignale des nächsten Zyklus eingespeichert werden. Wenn nach dem zweiten Zyklus Synchronismus bestellt, werden in den einen Zwischenspeicher die Meßsignale des dritten Zyklus eingegeben und die im anderen gespeicherten ausgewertet. Wenn jedoch nach der Übertragung der Meßsignale eines Zyklus Asynchronismus festgestellt wird, verden die gespeicherten Mcßsignale des vorherigen Zyklus weiterhin ausgewertet, dagegen in den anderen Zwischenspeicher laufend weitere Meßsignale übertragen, bis wieder Synchronismus fpstfTPStplll wird Dan.irh u/prrlpn Hip I Imsrhnlrpr

wieder umgeschaltet.

Im einzelnen kann vorgesehen sein, daß ein das Umschalten der Umschalteranordnung bewirkendes Umschaltsignal ß, auslösbar ist, wenn der Synchronisierimpuls auftritt und gleichzeitig die exklusive^ODER-Bedingung A_s ? K₀ erfüllt ist, in der A, gleich S₅ und K„ ein Signal ist, das nach Zählung einer der Anzahl der Meßstellen entsprechenden Anzahl von über die Übertragungsleitung übertragenen und im Takt der sendeseitigen Meßstellenabtastungen erzeugten Taktsignalen auslösbar ist. Auf diese Weise wird gleichzeitig auf Synchronismus überprüft und gegebenenfalls umgeschaltet.

Günstig ist es, wenn das L'mschaltsigna! vom inversen Ausgang eines D-Flip-Flops abgenommen ist, dessen wahrer Ausgang mit dem einen Eingang eines exklusiven ODER-Gliedes verbunden ist, daß dem zweiten Eingang des exklusiven ODER-Gliedes das Signal K₀ zuführbar ist, daß der D-Eingang des D-Flipflops mit dem Ausgang des exklusiven ODER-Gliedes verbunden ist und daß dem Takteingang des D-Flipflops der Synchronisierimpuls zuführbar ist. Dies ergibt einen besonders einfachen Aufbau der Einrichtung zur Überprüfung auf Synchronismus und Erzeugung des Umschaltsignals.

Sodann besteht eine vorteilhafte Ausbildung der Einrichtung darin, daß die Schalteranordnung zwei gleiche Schaltergruppen aufweist, von denen die eine unmittelbar dem einen Zwischenspeicher und die andere unmittelbar dem anderen Zwischenspeicher vorgeschaltet ist, daß die erste Umschalteranordnung zwei Tore aufweist, die jeweils auf der Eingangsseite einer der Schaltergruppen angeordnet sind, daß die zweite Umschalteranordnung zwei Torgruppen aufweist, die jeweils auf der Ausgangsseite eines der Zwischenspeicher angeordnet sind, und daß das Eingangstor des ersten Zwischenspeichers und die Ausgangstorgruppe des zweiten Zwischenspeichers in Abhängigkeit vom Umschaltsignal aufgetastet, dagegen das Eingangstor des zweiten Zwischenspeichers und die Ausgangstorgruppe des ersten Zwischenspeichers in Abhängigkeit vom Umschaltsignal gesperrt sind. Dies ermöglicht einen rein elektronischen Aufbau der Einrichtung mit herkömmlichen Bauteilen, insbesondere in rot in inieyi iti iei Schaltungen.

Sodann kann das Auftastsignal eines bzw. des ersten der Speicheranordnung zugeordneten Eingangstores durch UND-Verknüpfung des Umschaltsignals und das Auftastsignal eines bzw. des zweiten der Speicheranordnung zugeordneten Eingangstores durch UND-Verknüpfung des inversen Umschaltsignals ö, gleich A. mit einem aus dem Taktsignal über einen Tastsignalgeber ausgeblendeten Tastsignal gebildet sein Auf diese Weise '.si sichergestellt, daß die Eingangstore im Gegentakt aufgetastet werden, und zwar erst dann, wenn die Vorderflanke eines Meßsignals verschwunden und die Riickflanke noch nicht aufgetreten ist. Bei der Übertragung erfolgte Verzerrungen der Flanke der Meßsignale bleiben daher bei der Auswertung unberücksichtigt.

Im einzelnen kann dafür gesorgt sein, daß der Tastsignalgeber ein integrierendes Zeitglied mit nachgeschaltetem monostabilem Kippglied aufweist, dessen Rückstell-Schwellwert durch eine sägezahnähnliche Schwellwertspannung steuerbar ist. bei dem die Dauer der einen Sägezahnflanke der Dauer des Signals G & S und die Dauer dej^anderen Sägezahnflanke der Dauer rtpc ^iionnk C* X/ ^pntcnrirhl u/nhpi ί~. pin σρσρηίϊΗΐρΓ

dem Taktsignal C etwas verzögertes Taktsignal und 5 das Tastsignal ist. und daß die Laufzeit des Zeitgliedes durch das verzögerte Taktsignal Q und die des monostabilen Kippgliedes durch das Taktsignal C bestimmt ist. Dieser Tastsignalgeber sorgt selbsttätig dafür, daß das Tastsignal verschwunden bzw. die Auftastung abgeschlossen ist, bevor das durchzuschaltende Meßsignal oder der zugehörige Taktimpuls verschwunden ist. Schwankungen der Dauer des Taktimpulses haben daher keinen Einfluß auf die richtige Übertragung eines Meßsignals in die zugehörige Auswertestelle.

Eine besonders einfache Ausbildung des Tastsignalgebers kann darin bestehen, daß die Schwellwertspannung der Spannung ar^ einem Kondensator entspricht, dem das Signal Ci & S über eine in Durchlaßrichtung gepolte Diode und einen ohmschen Widerstand und das Signal Ci & 5 über eine in Sperrichtung gepolte Diode und einen ohmschen Widerstand zuführbar ist.

Sodann kann dafür gesorgt sein, daß die Sendesignale gegensinnig zu den gleichgerichteten Meßsignalen gerichtete, mit den Meßsignalen abwechselnd übertragene Steuersignale aufweisen, daß zwischen den Meßsignalen eines jeden Meßsignalzyklus übertragene Steuersignale die Taktsignale C sind und daß das zwischen zwei aufeinanderfolgenden Meßsignalzyklen übertragene Steuersignal der Synchronisierimpuls ist.

Auf diese Weise lassen sich die MeBsignale einerseits und die Steuersignale andererseits leicht empfangsseitig voneinander trennen.

Die Sendesignale können gleichzeitig über eine zweite Übertragungsleitung mit gegensinniger Phasenlage zu der der in der ersten Übertragungsleitung überlegenen Sendesignale übertragbar und die über die beiden Übertragungsleitungen getrennt übertragenen Sendesignale empfangsseitig einem Differenzver stärker zuführbnr sein. Auf diese Weise kompensieren sich gleichsinnig in die Übertragungsleiüingen cingekoppelte Störsignale bei der cmpfangsseitigen Differenzbildung im Differenzverstärker, während sich die Sundesignale empfangsseitig addieren. Dies erhöht zum einen den Störabstand und verhindert, daß bei der Übertragung eingekoppelte Störimpulsc die Empfangseinrichtung aus dem Gleichtakt mit der Sendceinrichiuiig ui lugen.

Zur Trennung der .Sendesignale nach ihrer Funktion ist vorzugsweise vorgesehen, daß die Scndesignale einer die positiven und negativen Signale trennenden Vorrichtung zuführbar sind, daß die Dauer des Sjnchronisicrimpulse.s langer als die eines Taktsignals ist und die Steuersignale einer die Taktsignale vom Synchronisierimpuls anhand ihrer unterschiedlichen Dauer trennenden Vorrichtung zuführbar sind.

Die .Sendesignale können über einen Widerstand einer Diode zuführbar sein, die so gepolt ist. daß zwischen Diode und Widerstand die Meßsignale abnelnTibiir sind, während der Verbindungspunkt zwischen Diode und Widerstand mit der Eingangsseite der Schalteranordnung verbunden ist. Auf diese Weise werden der Schalteranordnung allein die Meßsignale zugeführt und die Steuersignale nicht in die Zwischenspeicher übertragen.

Sodann können die .Sendesignale der Basis eines Transistors zuführbar sein, der allein auf das Steuersignal anspricht. Das Ausgangssignal des Transistors entspricht dann allein dem Steuersignal.

Ferner kann dafür gesorgt sein, daß der Kollektor des

Transistors i'ihpr pinpn WiHArctanrj Qn dcrr! du-Ausgangssignal abnehmbar ist. mit dem einen Pol einer Betriebsgleichspannungsquelle und der Emitter mit dem Verbindungspunkt zweier gleichsinnig in Reihe geschalteter, in Durchlaßrichtung gepolter Dioden verbunden ist. wobei das eine Ende dieser Dioden-Reihenschaltung unmittelbar mit dem Mittelpunkt der Betriebsgleichspannungsquelle und das andere Ende über einen Widerstand mit dem anderen Pol der Betriebsgleichspannungsquelle verbunden ist. Diese Anordnung stellt sicher, daß der Rest-Spannungsabfall am Transistor im voll durchgesteuerten Zustand das Ausgangssignal nicht verfälscht. Die übertragenen Impulse brauchen nur geringfügig über 0 Volt zu liegen, um den Transistor anzusteuern. Bei voller Durchsteuerung ist die Kollektorspannung wegen des Spannungsabfalls an der einen Diode gerade 0.

Weiter kann dafür gesorgt sein, daß die Dauer des Syhchronisierimpulses langer als die aller Taktsignale ist. daß das dem übertragenen Steuersignal entsprechende Ausgangssignal des Transistors an einem Integrator mit nachgeschalteter Schwellwertstufe zugeführt ist, deren Integrationszeitkonstante und Schwellwert in der Weise gewählt sind, daß das Ausgangssignal des Integrators den Schwellwert der Schwellwertstufe nur während der Dauer des Synchronisierimpulses, jedoch nicht während der Dauer eines Taktsignals erreicht. Dies ermöglicht eine einfache Trennung der Taktsignale und des Synchronisierimpulses, wobei gleichzeitig sichergestellt ist, daß die Vorderflanke des Synchronisierimpulses etwas gegenüber einem Meßsignalzyklus verzögert ist.

Hierbei kann die Entladezeitkonstante des im Integrator enthaltenen Integrationskondensators wesentlich geringer als die Ladezeitkonstante gewählt sein. Auf diese Weise ergibt sich eine sehr steile Rückflanke der sägezahnförmigen Eingangsspannung der Schwellwcrtstufe, um sicherzustellen, daß der Integralionskondensator rechtzeitig mit Beginn des .Synchronisierimpulses entladen ist.

Eine vorteilhafte Ausbildung dieser Integrator-Schwellwertstufe besteht darin, daß die dem Integrator nachgeschaltete Schwellwertstufe einen mitgekoppelten Differenzverstärker aufweist, dessen nicht umkehrender Eingang über einen Widerstand und dessen umkehrender Eingang über den integrationskondensator des Integrators und zwei diesem Integrationskondensator antiparallel geschaltete Dioden an einer konstanten Vcrglcichsspannung liegt, und daß an den umkehrenden Eingang ein l.adewiderstand angeschlossen ist. dessen nicht mit dem umkehrenden Eingang des Differenzverstärkers verbundenes Ende den Integrator-Eingang bildet. Bei dieser Ausbildung liegt die Eingangsspannung des Differenz.verstärkers stets in einem Bereich, dessen Grenzwerte durch U/±Uj bestimmt sind, wobei LVdie Vergleichsspannung und (7,/ der Spannungsabfall an den antiparallel geschalteten Dioden ist. Dies hat den Vorteil, daß die Schwellwerte zu Beginn stets genau definiert sind.

Um die sehr viel geringere Entladezeitkonstante zu erzielen, kann dafür gesorgt sein, daß dem Ladewiderstand ein Entladewiderstand in Reihe mit einer in Entladerichtung durchlässigen Diode parallel geschaltet ist. Bei der Aufladung ist diese Diode gesperrt, so daß lediglich der Ladewiderstand wirksam ist. Bei der Entladung liegen dagegen der Ladewiderstand und der Entladewiderstand parallel, so daß der Gesamtwiderstandswert bei der Entladung kleiner ist. Darüber hinaus 1/r.r.r, Aar Pnllorlm.nJorrlnn^ „_<a„_n.l^k UUIno.- "Io Λ«,

Ladewiderstand gewählt werden, ohne die Ladezeitkonstante zu beeinflussen.

Das dem Steuersignal entsprechende Ausgangssignal des Transistors kann gleichzeitig einer zweiten Integrator-Schwellwertstufe zuführbar sein, die ebenso ausgebildet ist. wie die zuerst genannte, jedoch eine wesentlich kleinere Integrationszeitkonstante aufweist. Diese Stufe leitet dann unmittelbar die Taktsignale weiter.

Sodann kann der zweiten Integrator-Schwellwertstufe ein Verzögerungsglied zugeordnet und ein Schmitt-Trigger nachgeschaltet sein. Auf diese Weise lassen sich die Taktsignale geringfügig verzögern, um die Durchschaltung der Eingangstore der Schalteranordnung erst nach Auftreten der Meßsignalvorderflanken zu bewirken.

Die Erfindung und ihre Weiterbildungen werden im folgenden an Hand von schematischen Zeichnungen eines bevorzugten Ausführungsbeispiels näher beschrieben. Es zeigt

F i g. I eine Zeitmultiplex-Übertragungsanordnung mit einer nach der Erfindung ausgebildeten Empfangseinrichtung,

Fig.2 ein ausführlicheres Schaltbild der Empfangseinrichtung,

Fi g. 3—5 Diagramme von Signalen in der Empfangseinrichtung und

Fig.6 ein vereinfachtes Blockschaltbild eines Teils der Empfangseinrichtung.

Die Zeitmultiplex-Übertragungsanordnung weist nach Fig. 1 sendeseitig eine Schalteranordnung 10 auf, die zyklisch nacheinander mehrere MeBstellen MO— M7, im dargestellten Beispiel sind es 8, abtastet, und die amplitudenanalogen Meßsignale 0—7 (vgl. F i g. 3a) nacheinander einer Übertragungsleitung 11 als den Meßwerten proportionale Ströme positiver Polarität zufuhrt. Zwischen den Meßsignalen, also in den Abtflstpausen. werden Taktsignale C und ein längerer Synchronisierimpuls 5, als Steuersignale für die Empfangsseite ebenfalls in Form von Strömen, jedoch mit negativer Polarität, übertragen. Die gleichen Signale werden einer zweiten Übertragungsleitung 12 über einen Verstärker mit einem Verstärkungsfaktor von - 1, also mit gleicher Amplitude, aber entgegengesetzter Polarität, zugeführt. Bei den Übertragungsleitungen

llgl.ll.

Empfangsseitig werden die übertragenen Ströme über zwei gleich große ohmsche Widerstände 13 und 14 geleitet, und deren gegensinnige Spannungsabfällc werden in einem Differenzverstärker 15 subtrahiert, so daß bei der Übertragung gleichsinnig eingekoppelte Störsignale kompensiert werden.

Das Ausgangssignal des Differenzverstärkers 15 wird einem Kanalverteiler 16 zugeführt, der die Meßsignale auf den einzelnen Meßstellen MO—M7 zugeordnete Aiiswertestellen A 0 — Λ 7 einer Auswerteanordnung 17 im Takt der sendeseitigen Abtastung verteilt.

F i g. 2 stellt die Empfangseinrichtung in Form eines ausführlicheren Schaltbildes dar: Der Ausgang des Differenzverstärkers 15 ist über einen Vorwiderstand mit der Basis eines Transistors 18 verbunden. Der Kollektor des Transistors 18 ist über einen Widerstand 19 mit dem positiven Pol ( + ) einer Betricbsgleichspannungsquellc verbunden. Der Emitter des Transistors 18 ist mit dem Verbindungspunkt zweier gleichsinnig in Reihe geschalteter Dioden 20, 22 verbunden. Die Anode der Diode 20 liegt am Mittelpunkt der Betriebsgle: ;hspannungsquelle (der das Bezugs-, Masse- oder F.rdnntpntKil wiiwpkM unrl dip K:»lhrtrlp Hnr DinHp 9? über einen Widerstand 24 am negativen Pol (-) der Betriebsgleichspannungsquelle. Der Kollektor des Transistors 18 ist ferner über einen Ladewiderstand 26 mit dem umkehrenden Eingang ( -) eines Differenzverstärkers 28 und über einen Ladewiderstand 30 mit dem umkehrenden Eingang (-) eines zweiten Differenzverstärkers 32 verbunden. Die Ausgänge der Differenzverstärker 28 und 32 sind jeweils über einen Widerstand 34 und 36 auf den nicht umkehrenden Eingang ( + ) des Differenzverstärkers 28 bzw. 32 zurückgekoppelt. Ferner stehen die nicht umkehrenden Eingänge der Differenzverstärker 28, 32 jeweils über einen Widerstand 38 bzw. 40 mit der Kathode einer Zener-Diode 42 in Verbindung, die über einen Vorwiderstand 44 am positiven Pol ( + ) der Betriebsgleichspannungsquelle und mit ihrer Anode am Mittelpunkt der Beiriebsgleichspannungsquelle liegt. Ο'·ζ Zener-Spannung ist so gewählt, daß sie etwa gleich der halben positiven Betriebsgleichspannung ist. Zwischen der Kathode der Zener-Diode 42 und den umkehrenden Eingängen des Differenzverstärkers 28 und 32 liegt ferner jeweils die Parallelschaltung eines Kondensators 46 bzw. 48 und zweier antiparallel geschalteter Dioden 50, 52 bzw. 54. 56. Sodann liegt parallel zum Ladewiderstand 26 die Reihenschaltung eines Entladewiderstands 58 und einer Diode 60. Die Kapazität des Kondensators 46 beträgt ein Vielfaches der Kapazität des Kondensators 48. Der Widerstandswert des Entladewiderstands 58 ist wesentlich kleiner als der des Ladewiderstands 26 gewählt.

Der Ausgang des Differenzverstärkers 28 ist ferner über ein NICHT-Glied 62 mit dem Takteingang eines D-Flipflops 64 (auch D-Kipper genannt) verbunden. Der Ausgang Q des D-Flipflops 64 steht mit dem einen Eingang eines exklusiven ODER-Gliedes 66 und dessen Ausgang mit dem D-Eingang des D-Flipflops 64 in Verbindung. Der zweite Eingang des exklusiven ODER-Gliedes 66 ist am Ausgang eines NOR-Gliedes 68 angeschlossen.

Am Ausgang des Differenzverstärkers 32 liegt eine Schaltung, bestehend aus einem Kondensator 70 und einem Widerstand 72, welche .Spannungsspitzen entkuppeln soll. Das Ausgangssignal des Differenzverstärkers 37 wird einem Schmitt-Trigger 74 zugeführt und von diesem invertiert. Der Ausgang ζ) des Schmitt-Triggers

U[LlMUM^Ll

Binärzählers 76 verbunden, dessen Rücksetzeingang K das Ausgangssignal S,i des NICMT-Gliedcs 62 ziiführbar ist. Das Ausgangssignal Ci des Schmitt-Triggers 74 wird ferner einem Eingang eines NAND-Gliedes 78 und einem NICHT-Glied 80 zugeführt, das dem einen Eingang eines NOR-Gliedes 82 vorgeschaltet ist. Die beiden anderen Eingänge der Glieder 78 und 82 erhalten das Ausgangssignal S eines monostabilen Kippgliedes 84. Der Ausgang des NOR-Gliedes 82 ist über eine Diode 86 und einen in Reihe liegenden Ladewiderstand 88 mit einem an Masse liegenden Kondensator 90 verbunden, während der Ausgang des NAND-Gliedes 78 ebenfalls über eine, jedoch entgegengesetzt zu der Diode 86 gepolte Diode 92 und einen Entladcwiderstand 94 mit dem Kondensator 90 verbunden ist. Der Verbindungspunkt zwischen den Widerständen 88, 94 und dem Kondensator 90 ist über eine Verstiirkeranordnung 96 mit einem Steuereingang des monostabilen Kippgliedes 84 verbunden, dessen Eingangssignal den Rückstcll-Schwcllwcrt des monostabilen Kippgliedes 84 bestimmt. Der Auslösecingang dss monostabilen Kippgliedes 84 ist über einen Kondensator 98 nit dem

ΜΙΠΙΤ-Γ.ΠινΙΐ'

infl

Widerstand 100 mil dem positiven Pol (+) der Betriebsglcichspannungsquellc verbunden. Einem Rückstelleingang R des monostabilen Kippgliedcs 84 wird das Ausgangssignal des Transistors 18 über ein NICHT-Glied 102 zugeführt. Der Ausgang des NICHT-Gliedes 102 ist ferner über eine Leuchtdiode 104 mit dem positiven Pol der Beiriebsgleichspannungsquellc verbunden.

Der Ausgang Q des D-Flipflops 64 steuert ebenfalls über ein NICHT-Glied 106 den Leuchtzustand einer Leuchtdiode 108.

Zwischen dem Ausgang des Differenzverstärkers 15 und dem Mittelpunkt der Betriebsgleichspannungsquelle liegt ferner die Reihenschaltung eines Widerstands 110 und einer Diode 112. Die Diode 112 ist so gepolt, daß die am Ausgang des Differenzverstärkers 15 auftretenden negativen digitalen Steuersignale kurzgeschlossen, dagegen die positiven analogen Meßsignale zu den Eingängen 114 und 116 von als INHIBIT-Gliedern ausgebildeten Toren 118 und 120 auf der Eingangsseite von Schaltergruppen 122 und 124 der Schalteranordnung weitergeleitet werden. Den Sperr- :i:igängen der Tore 118 und 120 werden die Ausgangssignale von NAND-Gliedern 130 und 132 zugeführt, von denen^ das NAND-Glied 130 das Ausgangssignal A_s = S, des D-Flipflops 64 mit dem

Ausgangssignal des monostabilen Kippgliedes 84 zu einem Signal b, und das NAND-Glied 132 das \usgangssignal Ä_s = S₅ mit dem Ausgangssigna! S des monostabilen Kippgliedes 84 zu einem Signal a, verknüpft.

Die Schaltergruppen 122 und 124 verbinden zyklisch die Eingänge von analogen Speicherzellen ZO-Z7 zweier analoger Zwischenspeicher 134 und 136 mit den Ausgängen der Umschalter bildenden Tore 118 und 120. Zu diesem Zweck weisen die Schaltergruppen 122 und 124 jeweils acht elektronische Schalter auf, die hier schematisch als Kontakte dargestellt sind. Diese Schalter werden durch die Ausgangssignale Q\, Q2, Q3 des Biniirzählers 76 nacheinander, und zwar der erste Schalter beirr: Zählerstand 000, der zweite beim Zählerstand 001, der dritte beim Zählerstand 010 usw.. durchgeschaltet. Die analogen Speicherzellen ZO-Zl sind jeweils durch die Reihenschaltung eines Widerstands !38 und dries Kondensators i4ö gebildet, die zwischen dem betreffenden Ausgang der Schaltergruppen 122, 124 und dem Mittelpunkt der Betricbsgleichspannungsquelle liegt.

ledern Zwischenspeicher 134 und 136 ist jeweils eine Gruppe 142 und 144 von Toren aus UND-Gliedern nachgeschaltct, und zwar jeder Speicherzelle je ein Tor.

Die Ausgänge der Torgruppen 142 und 144 sind paarweise parallel geschaltet und mit je einer Auswcrtestelle AO-Al der Auswerteanordnung 17 verbunden.

Die Wirkungsweise der Empfangseinrichtung nach F i g. 2 wird im folgenden an Hand der F i g. 3 bis 5 näher beschrieben.

Die über die Leitungen 11 und 12 übertragenen und schließlich am Ausgang des Differen/.vcrstärkers 15 auftretenden Signale haben etwa den in den F i g. Ja und 4a dargestellten Verlauf. Die positiven Teile der Signale bilden die Meßsignale 0 — 7 und die negativen Teile bilden die Steuersignale fund S₁. Beim Auftreten eines Mcßsignals 0—7 wird die Diode 112 gesperrt und das Mcßsignal praktisch unverändert den Eingängen 114 und 116 der Tore 118 und 120 zugeführt. Gleich/eilig

„;,_n„..i ,.„ .ι,.η ..„:.

tcntia! 0 ist; hierbei wird dor geringe Spannungsabfall am Transistor 18 praktisch durch den Spannungsabfall an der Diode 20 kompensiert. Das Kollektorpotcntial isi in Fig. 4b dargestellt.

Beim Auftreten eines negativen Signals, also eines Steuersignals, am Ausgang des Differenzverstärkers 15 ist dagegen die Diode 112 leitend und somit die IZingangsspannung der .Schaltergruppen 122 und 124 praktisch 0; dagegen ist der Transistor 18 in diesem Fall gesperrt und sein Kollektorpotential positiv. Das positive Kollektorpotential bewirkt eine Aufladung des Kondensators 46 über den Ladewiderstand 26 entsprechend dem in Fig.4e dargestellten Verlauf des Potentials am umkehrenden Eingang (—) des Differenzverstärkers 28. Hierbei ist die Diode 60 gesperrt. Der Differenzverstärker 28 wirkt aufgrund seiner Mitkopplung (positiven Rückführung) über den Widerstand 34 als Schwellwertstufe, deren mittlerer Schwellwert im wesentlichen durch die bei 5,6 Volt liegende Zener-Spannung U, der Zener-Diode 42 bestimmt ist. Unter Berücksichtigung einer Hysterese ergibt sich ein oberer Schwellwert, der etwas oberhalb der Zener-Spannung IK- liegt, und ein unterer Schwellwerk der etwas unterhalb der Zener-Spannung liegt. Jeweils beim Überschreiten des oberen Schwellwertes und beim Unterschreiten des unteren Schwellwertes kippt die Schwellwertstufe. Das gleiche Verhalten weist auch der Differenzverstärker 32 auf.

Die Spannungsabfälie an den antiparallel geschalteten Dioden 30, 52 bzw. 54, 56 legen obere und untere Grenzwerte des Potentials am umkehrende -. Eingang (—) des Differenzverstärkers 28 bzw. 32 fest, so daß sich gleich beim Einschalten der Einrichtung definiert Verhältnisse einstellen. Die Ladezeitkonstante vom Kondensator 46 und Widerstand 26 ist in Verbindung mit dem oberen Schwellwert so gewählt, daß sich der Kondensator 46 durch die kurzzeitigen, am Kollektor des Transistors 18 auftretenden Impulse, die den Taktsignalen C entsprechen, nicht bis zum oberen Sthwcllwert auflädt, sondern nur durch den langen Synchronisierimpuls 5,. Am Ausgang des Differenzverstärkers 28 tritt daher das Signal "S,, (F i g. 3f und 4f) aiii, dessen Rückflanke etwas gegenüber dem Beginn von S, verzögert ist. Dementsprechend ist auch der Beginn des am Ausgang des NiCHT-Giiedes i>2 auftretenden eigentlichen Synchronisierimpulses S, ι etwas gegenüber dem des Syncnronisierimpulses S, verzögert, so daß die Überprüfung auf Synchronisation erst nach dem letzten Takt eines Abtastzyklus erfolgt. Dagegen wirken sich alle am Kollektor des Transistors 18 auftretenden Signale mit geringerer Verzögerung am Ausgang des Differenzvcrstiirkers 32 aus. weil die Ladezeitkonstante von Widerstand 30 und Kondensator 48 sehr viel kleiner als die von Widerstand 26 und Kondensator 46 gewähl¹ ist. Den Verlauf des Potentials am umkehrenden Eingang (-) des Differenzverstärkers 32 stell; F i g. 4c dar. Der P'otentialvcrlauf C" am Ausgang des Differenzventärkeis 32 ist in F i g. 4d dargestellt: ei entspricht dem zu positiven Werten verschobenen Verlauf der Taktsignale f. jedoch mit kleiner Verzögerung. Die steile Rückflanke des Potentialverlaufs am umkehrenden Eingang ( - ) des Differen/verstärkers 28 ergibt sich dadurch, daß beim Verschwinden der Spannung am Kollektor des Transistors 18 die Diode 60 teilend wird und eine sei,, rasche Entladung des Kondensators 46 über die niederohmige Parallelschaltung der Widerstände 58 und 26 einsetzt.

auftretende verzögerte Taktsignal C" erscheir am Ausgang Q des Schmitt-Triggers 24 als invertiertes Taktsignal C (Fig. 3b). also auch verzögert gegenüber den Vorderflanken der Meßsignale 0 — 7. Diese Verzögerung hai den Zweck, die im Takt der Taktsignale aufzulastenden Tore 118 und 120 auf der Eingangsseite der Schalterynippen 122 und 124 zur Abtastung und Weiterleitung eines Meßsignals erst dann aufzutauen, nachdem die Vorderflanke des Meßsignals aufgetreten ist. um gegebenenfalls bei der Übertragung aufgetretene Flankenverzerrungen nicht in die Zwischenspeicheranordnung 134, 136 und zu den Auswertestellen durchzulassen. Aus dem gleichen Grunde sollte die Abtastung und Weiterleitung eines Meßsignals bereits abgeschlossen sein, bevor die Rückflanke des Meßsignals aufgetreten ist. Zu diesem Zweck wird das Taktsignal G der einen Tastsignalgebcr bildenden Anordnung 78—102 zugeführt.

Der Tastsignalgeber 78—102 wird daher zunächst an Hand von Fig. 5 näher beschrieben. In dieser stellt F i g. 5a das Taktsignal G dar. Das Tastsignal S(F i g. 5b) tritt am Ausgang des monostabilen Kippgliedes 84 auf. Es wird mit einem Taktsigna! G durch das NAND-Glied 78 zu dem in Fig.5c dargestellten Signal 5& G verknüpft. Durch das NICHT-Glied 80 und_ das NOR-Glied 82 wird es zu dem Signal SvG = S8c C

verknüpft, das in Fig.5d dargestellt ist. Während der Dauer Γ jedes positiven Taktimpulses des Taktsignals Ci liegt die linke Seite des Kondensators 98 aufgrund der durch das NICHT-Glied 80 erfolgenden Inversion auf OVoIt, so d/ß sich der Kondensator 98 über den Widerstand 100 auflädt, wobei gleich zu Beginn der Aufladung das monostabile Kippglied 84 ausgelöst wird und das Tastsignal S erzeugt. Sobald die Spannung am Kondensator 98 den Schwellwert des monostabilen Kippgliedes 84 erreicht, kippt dieses zurück, so daß das Tastsignal S verschwindet. Der Schwellwert wird jedoch durch die einem Einstelleingang über die Verstärkeranordnung 96 zugeführte Schwellwertspannung Ucbestimmt, deren Verlauf in Fig.5e dargestellt ist. Diese Schwellwertspannung entspricht der Spannung am Kondensator 90. Sobald das Signal S&. C, am Ausgang des NOR-Gliedes 82 vorhanden bzw. positiv ist, wird der Kondensator 90 etwa linear während der Zeit ti aufgeladen. Diese Ladung bleibt auch dann noch erhalten, wenn das positive Signal S&. Q verschwindet, also die Diode 86 gesperrt wird, aber das Signa! ü& C\ vorhanden ist und und die JDiode 92 ebenfalls gpsperrt ist. Erst wenn das Signal S8c Q verschwindet, also 0 wird, wird auch die Diode 92 leitend und der Kondensator 90 über den Widerstand 94 und die Diode 92 etwa linear entladen. Auf diese Weise ergibt sich der in Fig. 5e dargestellte sägezahnähnliche Verlauf der Spannung am Kondensator 90 bzw. am Einstelleingang des monostabilen Kippgliedes 84. Wenn die Ladespannung des anderen Kondensators 98 am Auslöseeingang des monostabilen Kippgliedes 84 diese Schwellwertspannung am Steuereingang erreicht, dann kippt das monostabile Kippglied 84 zurück, und das Tastsignal 5 verschwindet. Dieser Kippunkt wird um so früher erreicht, je weiter die Schwellwertspannung im Verlaufe der Aufladung des Kondensators 98 während eines positiven Taktimpulses Ci absinkt. Durch entsprechende Wahl der Widerstandswerte Rm und R<» der Widerstände 88 und 94 läßt sich daher erreichen, daß der Kippunkt, in dem das Tastsignal S verschwindet, etwa in der Mitte des Taktimpulses Ci liegt, und zwar unabhängig davon, wie lang die tatsächliche Dauer T des Taktimpulses Ci ist. Bezeichnet man den Ladestrom des Kondensators 90 mit ii und den Entladestrom mit /Ί, dann gilt für die zugeführte Ladung

'² ' ^h * 2 · ««η ■ '²
und für die abgeführte Ladung

'■'■'' *2-R₉₄·''· <²>

Im stabilen Zustand sind beide Ladungen einander gleich, so daß man durch Gleichsetzen der Gleichungen (I) und (2) erhält:

Mit

'2 _ Rhh

Ί "<ί4

I₁ = T-I-

erhält man durch Einsetzen von Gleichung (4) in Gleichung (3):

_t _ y

das heißt, die Dauer fi eines Tastimpulses S ist kleiner als die Dauer T eines Taktimpulses C\. Der Tastimpuls ί liegt außerdem innerhalb eines Taktimpulses C, da er gegenüber dem Taktimpuls C verzögert mit der -, Vorderflanke des Taktimpulses Ci beginnt und vor Ablauf von 7~endet.

Um sicherzustellen, daß die maximale Dauer des Tastimpulses 5(Fig.5b) die Dauer eines Taktimpulses Cnicht überschreitet, werden die inversen Taktimpulse

in C vom Kollektor des Transistors 18 dem Rückstelleingang R des monostabilen Kippgliedes 84 über das NICHT-Glied 102 als Rückstellsignal zugeführt, so daß das monostabile Kippglied nach jedem Taktimpuls C zurückgestellt wird.

ι τ Um die Auf- und Entladeströme des Kondensators 90 und dadurch die Impulstastverhältnisse konstant zu halten, werden die Änderungen der Kondensatorspannung klein gehalten. Die Änderungen sind durch antiparallelgeschaltete Dioden im Eingangskreis des

id Differenzverstärkers in der Verstärkeranordnung 96 begrenzt und durch entsprechende Wahl der Zener-Spannung der in der Verstärkeranordnung 96 enthaltenen Zener-Diode auf einen Wert etwa in der Mitte der positiven Versorgungsspannung gelegt.

:ί Das Tastsignal S tastet normalerweise, wenn Synchronismus zwischen Sende- und Empfangsseite besteht, in einem Meßsignal-Übertragungszyklus das Eingangstor 118 \ind im nächsten Übertragungszyklus das Eingangstor 120 während eines jeden Meßsignais

ic 0—7 auf. blendet also aus jedem Meßsignal einen der Dauer f, des Tastsignals Sentsprechenden Abschnitt zur Weiterleitung aus. Wenn die Tastsignale S beispielsweise dem Eingangstor 118 in einem Meßsignalzyklus zugeführt werden, ist das Eingangstor 120 gesperrt, und

Γ) die Meßsignale bzw. deren ausgeblendete Teile werden über das Eingangstor 118 und die nachgeschalteten Schalter der Schaltergruppe 122 auf die Speicherzellen ZO-Z7 des Zwischenspeichers 134 verteilt. Im nächsten Zyklus werden die Meßsignale 0—7 bzw. ihre

■»11 ausgeblendeten Teile über das Eingangstor 120 und die Schaltergruppe 124 auf die Speicherzellen ZO-Z7 des Zwischenspeichers 136 verteilt; gleichzeitig werden jedoch die im Zwischenspeicher 134 gespeicherten Meßsignale durch Öffnen der ausgangsseitigen Tor-

•»Ί gruppe 142 zu den Auswertestellen durchgeschaltet. Im folgenden Meßsignalzyklus werden die Meßsignale 0—7 wieder in den Zwischenspeicher 134 geleitet und gleichzeitig die Meßsignale des vorangegangenen Zyklus aus dem Zwischenspeicher 136 durch öffnen der

'■<i ausgangsseitigen Torgruppe 144 in die Auswerteanordnung 17 zerstörungsfrei ausgelesen.

Dieses abwechselnde Umschalten der Meßsignalzyklen auf die Zwischenspeicher 134 und 136 und das im Gegentakt hierzu erfolgende (zerstörungsfreie) Ausle-

■>') sen der Zwischenspeicher wird so lange fortgesetzt, wie Synchronismus zwischen Sende- und Empfangsseite besteht. Die Überprüfung des Synchronismus wird nach jeder Einspeicherung eines übertragenen Meßsignalzy-(3l klus durchgeführt. Wenn die Überprüfung ergibt, daß

w! kein Synchronismus mehr besteht, wird die Umschaltung verhindert, so daß weiterhin derjenige Zwischen-

(4) speicher 134 bzw. 136 mit der Auswerteanordnung 17 verbunden bleibt, der noch die Meßsignale aus dem vorherigen Zyklus speichert, in dem noch Synchronis-

hi mus bestand.

Dies soll nochmals anhand des vereinfachten

(5) Blockschaltbildes der Fig.6 näher erläutert werden. Darin sind die Tore 118 und 120 als ein Umschalter 5 1

und die Torgruppen 142 und 144 als ein Umschalter 52 dargestellt. Der Block ßl stellt die Schaltergruppe 122 mit nachgeschalteiem Zwischenspeicher 134 und der Block B 2 die Schaltergruppe 124 mit nachgeschaltetem Zwischenspeicher 136 dar. In der dargestellten Stellung der Umschalter 51 und 52 wird ein Meßsignalzyklus 0—7 in Block BX eingespeichert und gleichzeitig die vorangegangene Meßsignalfolge 0—7 aus dem Block B2 über den Umschalter 52 in die Auswerteanordnung 17 übertragen. Zwischen zwei Meßsignalzyklen wird auf Synchronismus überprüft. Gegebenenfalls werden die Schalter 51 und 52 gleichzeitig umgeschaltet, so daß der nächste Meßsignalzyklus in den Block 52 eingespeichert und gleichzeitig der vorangegangene aus dem Block B1 ausgelesen wird. Wenn kein Synchronismus festgestellt wurde, behalten die Umschalter die dargestellte Stellung bei, so daß in den Block B 2 keine neuen Meßsignale eingegeben und die noch im Block B 2 gespeicherten als gültige Meßsignale behandelt werden. Dagegen werden in den Block B1 ständig weitere Meßsignaie eingespeichert, bis wieder am Ende eines Meßsignalzyklus Synchronismus festgestellt wird. Anschließend wird das im Gegentakt erfolgende Umschalten der Umschalter 51 und 52 fortgesetzt. (Hierbei ist unberücksichtigt, daß der Umschalter 51 bei jedem Meßsignal nur kurzzeitig geschlossen wird) Auf diese Weise wird die Auswertung falscher Meßsignale in der falschen Auswertestelle verhindert.

Die Überprüfung auf Synchronismus und die Umsteuerung der Tore 118, 120, 142, 144 bzw. Umschalter 51 und 52 erfolgt mit Hilfe der Glieder 62—68, des Zählers 76 und der NAND-Glieder 130, 132. Wenn der Zähler 76 auf 000 steht, d.h. die Ausgangssignaie Q\, ζ) 2 und 0 3 alle 0 sind, erzeugt das NOR-Glied 68 ein Signal K₁, (Fi g. 31), das anzeigt, daß gerade der nullte Kanal, also das Meßsignal 0, abgetastet worden ist, was nach jedem achten Taktsignal G, das dem Zähler 76 zugeführt wird, der Fall sein sollte. Ein synchroner Zustand liegt daher vor, wenn nach acht Taktsignalen, also beim Auftreten des Signals /C„ auch der Synchronisierimpuls S,\ auftritt. In Abhängigkeit davon und von dem Schaltzustand der Umschalter wird der neue Schaltzustand bestimmt. Den jeweiligen Schaltzustand bestimmt das Ausgangssignal ö, des D-Flipflops 84. Wenn dieses Schaltsignal fl, vorhanden ist, d. h. ein I-Signal (positive Spannung) darstellt, wird dem Sperrcingang des Eingangstorcs 120 mit jedem Tastsignal 5 vom Ausgang des NAND-Gliedes 132 ein 0-Signal zugeführt, das das Tor 120 auf tastet. Der entgegengesetzte Schaltzustand wird durch das Signal /t, = ö, vom Ausgang Q des D-Flipflops 64 bestimmt. Voraussetzung für das Umschalten ist, daß die Bedingung B, & K₁, oder die Bedingung /\, U K,. d.h. die exklusive ODF.R-Bedingung /t>& K₁, .-/V & K₁, = /t, I K,η erfüllt ist. Diese /ulct/.i genannte Bedingung wird durch das exklusive ODER-Glied 66 festgestellt. Sie muß außerdem erfüllt sein, wenn der Synchmnisierimpuls 5,i auftritt. Dieser wird daher dem Takteingang des D-Flipflops 64 vom NICHT Glied 62 zugeführt, während das Aus^angssignal des exklusiven ODKR-

Gliedes 66 dem D-Eingang zugeführt wird.

Wenn der Zähler 76 acht Taktimpulse Q gezählt hat, steht er auf 000, so daß das NOR-Glied 68 das Signal K₁, abgibt. Gleichzeitig sei das Umschaltsignal B₅ vorhanden, also A, nicht vorhanden, so daß die Torgruppe 142 aufgetastet, die Torgruppe 144 gesperrt, das Tor 120 aufgetastet und das Tor 118 gesperrt wird. Dann ist auch die exklusive ODER-Bedingung erfüllt, so daß am D-Eingang des D-Flipflops 64 ein 1-Signal ansteht (F i g. 30). Wenn jetzt der Synchronisierimpuls S_}\ auftritt, wird das D-Flipflop 64 umgeschaltet (A₅ und B₅ wechseln). Mithin werden jetzt die Meßsignaie des neuen Zyklus in den Zwischenspeicher 134 geleitet und aus dem Zwischenspeicher 136 die Meßsignaie des vorherigen Zyklus ausgelesen, jedoch ohne daß der Speicherinhalt verloren geht. Dieser Fall ist am Ende des eisten Meßsignalzyklus in Fig. 3dargesteJJ'.

Zu Beginn des nächsten Zyklus, der asynchron angenommen ist, verschwindet das Signal K_n in dem Augenblick, in dem das Zählerausgangssignal Q1 wieder auftritt. Bereits nach sieben Taktimpulsen Q steht der Zähler jedoch wieder auf 000, so daß das Signal K„ wieder auftritt. Die Bedingung .4, Ψ K₁, ist nicht erfüllt. Nach dem achten Taktimpuls G ist das Signal K₁, erneut verschwunden und die Bedingung /4_S ΨK₁₁ wieder erfüllt. Dem D-Eingang des D-Flipflops 64 wird daher ein 1-Signal zugeführt. Nunmehr tritt auch der Synchronisierungsimpuls 5,i auf, der das am D-Eingang anstehende 1-Signal ins D-Flipflop 64 eingespeichert. Da bereits eine »1« gespeichert ist, d. h. .4, gleich 1 ist, ändert sich am Schaltzustand des D-Flipflops 64 nichts. Gleichzeitig bewirkt der Synchronisierimpuls 5,i. daß der Zähler auf 000 zurückgestellt wird, so daß das Signal K₁, wieder auftritt. Damit ist zwar die Bedingung A, 1 K₁, nicht mehr erfüllt, d. h. dem D-Eingang des Flipflops 64 wird ein 0-Signal zugeführt. Doch kann sich die positive Flanke des Synchronisierimpulses 5,i am Takteingang des D-Flipflops 64 nicht mehr auswirken. Das Umschaltsignal A_s bzw. ß, wechselt daher nicht. Mithin werden die Meßsignale des vorherigen Zyklus weiterhin aus dem Zwischenspeicher 136 ausgelesen und ausgewertet, dagegen die Tore 142 weiterhin gesperrt und der Speicherinhalt des Zwischenspeichers 134 nicht ausgewertet. Eine Umschaltung erfolgt erst dann wieder, wenn Synchronismus vorliegt.

Wenn die Leuchtdiode 108 ständig leuchtet oder ständig dunkel ist, bedeutet dies, daß ein Fehler vorliegt. Bei fehlerfreiem Betrieb wechselt sie in gleichmäßigen Zeitabständen ihren Leuchtzustand. Du- Leuchtdiode 104 leuchtet dagegen bei jedem Taklimpuls C auf, der am Kollektor des Transistors 18 auftritt.

Die Taktimpulsp C vom Kollektor des Transistors 18, die dem Rückstellcingang /?dcs monctabilcn Kippgliedcs 84 als Rüekstcllsignal in Form des Taktsignal C" zugeführt werden, bewirken außerdem, daß das monostabile Kippglicd nach jedem Taktsignal C zurückgestellt wird. Hierdurch wird ein Arbeiten auf der halben Frequenz der Eigenfrequenz des monoslabilen Kippgliedcs erreicht, so daß die maximale Dauer eines es eincTaktimpuIsduucr nicht überschreitet.

lliei/u \ IiIaII

Claims (20)

Patentansprüche:

1. Empfangseinrichtung einer Zeitmultiplex-Übertragungsanordnung mit einer empfangsseitigen Schalteranordnung zum zyklischen Verteilen von über eine Übertragungsleitung nacheinander empfangenen analogen Meßsignalen mehrerer sendeseitiger Meßstellen über eine analoge Speicheranordnung auf eine entsprechende Anzahl Auswertestellen einer empfangsseitigen Auswerteanordnung im Takt der Abtastung der Meßstellen, wobei das empfangsseitige Auftreten eines Synchronisierimpulses selbsttätig zur Überprüfung des Synchronismus von Sende- und Empfangsseite herangezogen wird, dadurch gekennzeichnet, daß der Speicheranordnung (134, 136) eine Torschaltung (118, 120, 142, 144) zugeordnet ist, die bei Synchronismus von Sende- und Empfangsseite die Übertragung utv in der Zwischenspeicheranordnung gespeicherten Meßsignale (0 — 7) des unmittelbar vor dem Synchronisierimpuls (S_y) liegenden Meßsignalzyklus in die Auswerteanordnung (17) freigibt und bei Asynchronismus sperrt.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicheranordnung zwei Zwischenspeicher (134, 136) aufweist und die Torschaltung eine den Zwischenspeichern vorgeschaltete erste Umschalteranordnung (118, 120) und eine den Zwischenspeichern nachgeschaltete zweite Umschalteranordnung (142, 144) aufweist, von denen die erste Umschalteranordnung (118, 120) abwechselnd eine Verbindung zwischen der Übertragungsleitung (11, 12) und dem Eingang dtr beiden Zwischenspeicher (134, 136) und die zweite Umsc.alteranordnung (142, 144) gleichzeitig eine Verbindung zwischen dem Ausgang des jeweils nicht mit der Übertragungsleitung (11) verbundenen Zwischenspeichers und der Auswerteanordnung (17) herstellt, wenn Synchronismus besteht, die Umschaltung der Unschalteranordnungen jedoch bei Asynchronismus verhindert ist.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß ein das Umschalten der Umschalteranordnung bewirkendes Umschaltsignal S, auslösbar ist, wenn der Synchronisierimpuls auftritt und gleichzeitig die exklusiveODER-Bedingung A/K„ erfüllt ist, in der A_s gleich fl, und K₁, ein Signal ist, das nach Zählung einer der Anzahl der Meßstellen (MO-Ml) entsprechenden Anzahl von über die Übertragungsleitung (11) übertragenen und im Takt der sendeseitigen Meßstellenabtastungen erzeugten Taktsignalen (Q) auslösbar ist.

4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß das Umschaltsignal (B,) vom inversen Ausgang (Q) eines D-Flipflops (64) abgenommen ist, dessen wahrer Ausgang (CV mit dem einen Eingang eines exklusiven ODER-Gliedes (66) verbunden ist, daß dem zweiten Eingang des exklusiven ODER-Gliedes (66) das Signal K„ zuführbar ist, daß der D-Eingang des D-Flipflops (64) mit dem Ausgang des exklusiven ODER-Gliedes verbunden ist und daß dem Takteingang des D-Flipflops (64) der Synchronisierimpuls (S,\) zuführbar ist.

5. Einrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Schalteranordnung zwei gleiche Schaltergruppen (122, 124) aufweist, von denen die eine (122) unmittelbar dem einen Zwischenspeicher (134) und die andere (124) unmittelbar dem anderen Zwischenspeicher (136) vorgeschaltet ist, daß die erste Umschalteranordnung zwei Tore (118, 122) aufweist, die jeweils auf der Eingangsseite einer der Schaltergruppen (122, 124) angeordnet sind, daß die zweite Umschalteranordnung zwei Torgruppen (142, 144) aufweist, die jeweils auf der Ausgangsseite eines der Zwischenspeicher (134, 136) angeordnet sind, und da!i das

ίο Eingangstor (120) des ersten Zwischenspeichers (136) und die Ausgangstorgruppe des zweiten Zwischenspeichers (134) in Abhängigkeit vom Umschaltsignal (B₅) aufgetastet, dagegen das Eingangstor (118) des zweiten Zwischenspeichers (134)

υ und die Ausgangstorgruppe (144) des ersten Zwischenspeichers (136) in Abhängigkeit vom Umschaltsignal (B₅)gesperrt sind.

6. Einrichtung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß das Auftastsignal (äl)

>n eines bzw. des ersten der Speicheranordnung zugeordneten Eingangstores (120) durch UND-Verknüpfung des Umschaltsignals (B₅) und das Auftastsignal (b_s)eines bzw. des zweiten der Speicheranordnung zugeordneten Eingangstores (118) durch_

2") UN D-Verknüpfung des inversen Umschaltsignals S, gleich A₅ mit einem aus dem Taktsignal (C) über einen Tastsignalgeber (78—102) ausgeblendeten Tastsignal ^gebildet ist.

7. Einrichtung nach Anspruch 6, dadurch gekenn-JO zeichnet, daß der Tastsignalgeber (78—102) ein integrierendes Zeitglied (98,100) mit nachgeschaltetem monostabilem Kippglied (84) aufweist, dessen Rückstell-Schwellwert durch eine sägezahnähnliche Schwellwertspannung (U₁) steuerbar ist, bei dem die

i"» Dauer der einen Sägezahnflanke der Dauer des Signals Ci & 5 und die Dauer der anderen Sägezahnflanke der Dauer des Signals C, 8: S entspricht, wobei Q ein gegenüber dem Taktsignal C etwas verzögertes Taktsignal und "das Tastsignal

w ist, und daß die Laufzeit des Zcitgliedes (98, 100) durch das verzögerte Taktsignal Ci und die des monostabilen Kippgliedes (84) durch das Taktsignal Cbestimmt ist.

8. Einrichtung nach Anspruch 7, dadurch gekenn-Γ) zeichnet, daß die Schwellwertspannung (U₁-) der

Spannung an einem Kondensator (90) entspricht, dem das Signal Ci & Süber eine in Durchlaßrichtung gepolte Diode (86) undjMnen ohmschen Widerstand (88) und das Signal G & 5 über eine in Sperrichtung V) gepolte Diode (92) und einen ohmschen Widcrsland (94) zuführbar ist.

9. Einrichtung nach einem der Ansprüche I bis 8, dadurch gekennzeichnet, daß die Scndcsigriale gleichsinnig zu den gleichgerichteten Meßsignalen

Γι (0-7) gerichtete, mit den Meßsignalcn abwechselnd übertragene Steuersignale (C, SJ aufweisen, daß zwischen den Meßsignalen eines jeden Mcßsignalzyklus übertragene Steuersignale die Taktsignale C sind und daß das zwischen zwei aufeinandcrfolgen-

Mi den Meßsignalzyklcn übertragene Steuersignal der Synchronisierimpuls (5¹J ist.

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Sendesignale gleichzeitig über eine zweite Übertragungsleitung (12) mit

h^r> gegensinniger Phasenlage zu der der in der ersten Übertragungsleitung (11) übertragenen Sendesignale übertragbar und die über die beiden Übertragungsleitungen (12, 11) getrennt übertragenen

Sendesignale empfangsseitig einem Differenzverstärker (15) zuführbar sind.

11. Einrichtung nach Anspruch 9 oder lü, dadurch gekennzeichnet, daß die Sendesignale einer die positiven und negativen Signale trennenden Vorrichtung (18—24, 110, 112) zuführbar sind, daß die Dauer des Synchronisierimpulses (S_y) länger als die eines Taktsignals (C) ist ur>d die Steuersignale einer die Taktsign^ie vom Synchronisierimpuls anhand ihrer unterschiedlichen Dauer trennenden Vorrichtung (28—60) zuführbar sind.

12. Einrichtung nach einem der Ansprüche 9 bis 11. dadurch gekennzeichnet, daß die Sendesignale über einen Widerstand (110) einer Diode (112) zuführbar sind, die so gepolt ist, daß zwischen Diode (112) und Widerstand (110) die Meßsignale (0-7) abnehmbar sind, und daß der Verbindungspunkt zwischen Diode (112) und Widerstand (110) mit der Eingangsseite der Schalteranordnung (122,124) verbunden ist.

13. Einrichtung nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß die Sendesignale der Basis eines Transistors (18) zuführbar sind, d^r allein auf das Steuersignal (C SJanspricht.

14. Einrichtung nach Anspruch 13, dadurch gekennzeichnet, daß der Kollektor des Transistors (18) über einen Widerstand (19), an dem das Ausgangssignal abnehmbar ist, mit derr einen Pol ( + ) einer Betriebsgleichspannungsquelle und der Emitter mit dem Verbindungspunkt zweier gleichsinnig in Reihe geschalteter, in Durchlaßrichtung gepolter Dioden (20, 22) verbunden ist, wobei das eine Ende dieser Dioden-Reihenschaltung unmittelbar mit dem Mittelpunkt der Betriebsgleichspannungsquelle und das andere Ende über einen Widerstand (24) mit dem anderen Pol ( —) der Betriebsgleichspannungsquelle verbunden ist.

15. Einrichtung nach Anspruch 11 oder einem der Ansprüche 13 bis 14, dadurch gekennzeichnet, daß die Dauer des Synchronisicrimpulses (S₁) langer als die aller Taktsignale (C) ist. daß das dem übertragenen Steuersignal entsprechende Ausgangssignal des Transistors (18) an einem Integrator (26, 46,58,60) mit nachgeschaheter Schwellwertstufe (28, 34, 38, 42, 50, 52) zugeführt ist. deren Integrationszeitkonstante und Schwellwert in der Weise gewählt sind, daß das Ausgangssignal des Integrators den Schwellwert der Schwellwertstufe nur während der Dauer des Synchronisierimpulses (Sf), jedoch nicht während der Dauer eines Taktsignals (Qerreicht.

16. Einrichtung nach Anspruch 15. dadurch gekennzeichnet, daß die Entladczeitkonstante des im Integrator enthaltenen Integrationskondensators (46) wesentlich geringer a's die Ladezeitkonstante gewählt ist.

17. Einrichtung nach Anspruch 15, dadurch gekennzeichnet, daß die dem Integrator (26, 46, 58, 60) nachgeschaltete Schwellwertstufe einen mitgekoppclten Differenzverstärker (28) aufweist, dessen nicht umkehrender Eingang ( + ) über einen Widerstand (28) und dessen umkehrender Eingang (-) über den Integrationskondensator (46) des Integrators und zwei diesem Integrationskondensator antiparallelgeschaltete Dioden (50, 52) an einer konstanten Verglcichsspannung (U,) liegt, und daß an den umkehrenden Eingang (-) ein l.adewiderstand (26) angeschlossen ist, dessen nicht mit dem umkehrenden Eingang(-)des Differenzverstärkers

(28) verbundenes Ende den Integrator-Eingang bildet.

18. Einrichtung nach Anspruch 17, dadurch gekennzeichnet, daß dem Ladewiderstand (26) ein Entladewiderstand (28) in Reihe mit einer in Entladerächtung durchlässigen Diode (60) parallel geschaltet ist.

19. Einrichtung nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, daß das dem Steuersignal entsiprechende Ausgangssignal des Transistors (18) gleichzeitig einer zweiten Integrator-Schwellwertstufe (30, 32, 36, 40,42,44, 48, 54, 56) zugeführt ist, die ebenso ausgebildet ist, wie die zuerst genannte, jedoch eine wesentlich kleinere IntegrationszeitJlconstante aufweist.

20. Einrichtung nach Anspruch 19, dadurch gekennzeichnet, daß der zweiten Integrator-Schwellwertstufe ein Verzögerungsglied (30, 48) zugeordnet und ein Schmitt-Trigger (~>4) nachgeschaltet ist.