DE2615306A1 - Messdatenerfassungs- und verarbeitungsanlage - Google Patents

Description

7623-01 4 Bremen, den 5· April 1976

Sm/ka

Vereinigte Flugtechnische fferke-Fokkt ·,· Gesellschaft mit beschränkter Haftum

Meßdatenarfassungs- und Verarbeitungsanlage

Die Erfindung bezieht sich auf eine Meßdatenerfassungs— und Verarbeitungsanlage mit Datenerfassungsgeräten, welche an Orten von Meßstellenhaufungen angeordnet sind und dort die einzelnen Heßgeber sequentiell abtasten und die Meßdaten über PCM-Übertragungsstrecken zur Verarbeitung einer Zentralstelle zuführen.

Datenerfassungsanlagen uerden allgemein eingesetzt, um physikalische Meßgrößen von beliebig verteilten Meßgebern zu einer Zentralstelle zu übertragen. Es kann sich dabei um die unterschiedlichsten Arten von Heßgrößen handeln, die aber in der Regel als elektrische Signale an den Meßgebern zur Verfügung stehen. Die Erfassung der Meßdaten erfordert eine Reihe von Schritten, wie Normierung der elektrischen Pegel sowie Filterung und Digitalisierung der Analogsignale. Digitale Informationen, ob codiert oder uncodiert, haben nun mal den Vorteil, sich besser fernübertragen, speichern odsr auch durch einen Prozessor unmittelbar verarbeiten zu lassen. Es ist bekannt, für die Datenerfassung sogenannte

909844/0055

i-

PCM-Konmutatoren zu benutzen, welche durch zyklisches Abfragen zugeordneter Meßgeber und durch anschließende Codierung die abgetasteten Meßdaten für eine digitale Weiterverarbeitung aufbereiten. Eine zyklische Abtastung ist aber oft nicht sinnvoll, und zwar wegen der nicht notwendigen Menge bestimmter Meßwerte einerseits und der sich daraus ergebenden Begrenzung anderer häufiger benötigter Meßwerte andererseits. Um den Tiünschen nach unterschiedlichen Datcnerfassungszyklen zu genügen, sind eine Reihe von Kommutatoren entwickelt worden, die aber wegen ihres komplizierten, manchmal eine Rechnersteuerung umfassenden Aufbaues sehr aufwendig und daher füi* viele Einsätze häufig nicht geeignet sind.

Da Meßdatenerfassungsanlagen oft in räumlich weit verteilten Systemen eingesetzt werden, liegt die eigentliche Schwierigkeit in der Übertragung zwischen Meßort und Meßwerterfassungsort bzw. zwischen Meßort und Meßwertverarbeitungsort. Um diesen Schwierigkeiten zu begegnen, sind dezentralisierte Meßwerterfassungs— und Verarbeitungssysteme vorgeschlagen worden, bei denen ein vieladriger Datenbus für eine synchrone Steuerung der Einzelkomponenten und eine entsprechende Übertragung der Daten sorgt. Für bestimmte Einsätze, zum Beispiel für Luftfahrzeuge, sind derartige Systeme ungeeignet, und zwar wegen zu großen Gewichtes und zu großem Platzbedarf. Bei Luftfahrzeugen müssen Datenerfassungsanlagen darüberhinaus noch bestimmten Sondervorschriften, und zwar den sogenannten MIL—Vorschriften, genügen, welche z.B. Serieninformationswege für den Datenverkehr zwischen den einzelnen Untersystemen vorschreiben.

Die zuvor erwähnten seriell verknüpften dezentralisierten Meßwerterfassungssysteme müssen mit hoher Informationsredundanz auf den Verbindungsstrecken arbeiten, weil die erforderlichen Leitinformationen für den Verarbeitungshinweis der Daten die Zahl der eigentlichen Daten bei wahlfreiem Zugriff zu den Einzelkomponenten, bezogen auf die Zeiteinheit, erheblich einschränken. Unbefriedigend ist auch die erforderliche Zeitsteuerung der seriellen Busleitung sowie der Aufwand in jedem Untersystem für die Informationsauswertung von der Busleitung. Obwohl die

-3-7098U/005S

26I53Q6

■'Λΐ'.-or '-cscV.ri-b:.:icn D-.tcr.crf a-.-iur.^n- ur.J. Verarbcitungssystcrnr c-in Οτΐί.Γι'Λ;Ί mi .Ki₄-Ii.chi"ei lev. darstellen, '.rerdc-n sic gleichzeitig ν: eg ο η ci~r-r üb^rzüohl r.tcr. und zu aufwendigen Ausführung als

Der Erfi:i.'^v.ir£ liegt sor.iit' die Aufgab?= zugrunde, eine leistungsfähige ar.¹ vc.iig ruf τ.-er. Ii^c; "c"cT.tcnc-rf p.ssun^s- ur.d Verarbcitungsanl a^e vor— zusshon, LgL ;'.._-r U.alenerfassun^igcri'te die einzalnen McC^cbcr soruc-.iticill abt.iäton urtl die Meßdatc-n übrr PCIi-Ulicrtragun^sstreckcn einer 7^ntralstollζ zur Verarbeitung zuführen. Genä" der Erfindung uird diese Aufgabe: di.durch gelöst, daP> die ralenr.-rf^isunrnrcräte dj^ autark und Mn-.bh^ngi^, voneinr.nder arbeitende Kommutatoren aisgebildci sind und dni? in der Zentralstelle jeder PGM-Ubertra^angsstrecke ein Takt— und Rrhr.iens/nchronisiere-r mit nach^eschaltetcni Deko.anutator zugeordnet ist, dessen den Eingängen der IConr.;utatoren entsprechende Aus- £än£Ci nit je- einem Zwischenspeicher verbunden sind.

Das erfindungsgenäße Datcnerfassun^s- und Verarbeitungssystsn vermeidet die "achteile eines durchgeschleiften seriellen Datenbusses durch eine Serien-Stern-VcrTchaltunr; und hat den Vorteil, daß der Zusatzinfor.T.ationsfluii auf ein Minimum beschränkt wird. Damit ist eine maximale watenüLerta£unt; nö^lich. Außcrden sind alle 3ytteni£lieder in logisch eir.facher ''eise organisiert, indem dia Peripherieeinheiten zur reinen Datenerfassung bzw. Signalausgabe dienen, während eine Zentralstelle als Sannelstelle fungiert und gegebenenfalls mit den notwendigen Geräten zur Direktverarbeitung und Datenorganisation ausgerüstet ist.

Die Erfindung uird anhand eines Ausführungsbeispiels näher erläutert. Es zeigen:

Figur 3. eine Cerätekonf iguration einer Meßdatenerfassungs— und Vcrarbeitungsanlage,

J09844/005S

BAD ORIGINAL

Figur 2 ein Blockschaltbild aufgeschlüsselter Systemglieder,

Figur 3 ein Blockschaltbild eines Zwischenspeichers

genäß Figur 2,

Figur 4 ein PCM-Format und

Figur 5 ein Funktionsschema eines formatorientierten

PCM-Prozessors (Zentraleinheit).

Die in Figur 1 dargestellte Gerätekonfiguration enthält einen PCM-Prozessor 10 (PCM » Puls Code-Modulation), der mit PCM-Infornationen von drei PCM-Kommutatoren 11, 12, 13 versorgt wird. Bei den PCM-Kommutatoren handelt es sich um autark und asynchron arbeitende Geräte, die jeweils eine Reihe zugeordneter Meßgeber lla, 11b..,, 12a, 12b...... 13a, 13b.... abtasten. Im PCM-Prozessor 10 werden die empfangenen Informationen dekommutiert und mit Hilfe von entsprechenden Verarbeitungsgeräten 1/;, 15 direkt verarbeitet oder einem Sender 16 zur Fernüber™ tragung■zugeführt. Die Ausgangssignale der Verarbeitungsgeräte 14, 13» in denen eine Direktverarbeitung der empfangenen PCM-Informationen stattgefunden hat, steuern zugeordnete Dekonnutatoren I7 an, welche entweder auf von Meßgebern 12a, 12b...., 13a, 13b.... überwachte Stellglieder 19 oder Anzeigegeräte 20 einwirken.

Bei dem in Figur 2 dargestellten Blockschaltbild einer PCM-Datencrfassungs- und Verarbeitungsanlage ist eine Reihe von Meßgebergruppen M- ·.., M zu sehen, die von zugeordneten PCM-Datenerfassungskommutatoren D.,...D abgetastet werden. Jeder PCM-Datenerf assungskonniutator D. ...D enthält eine Schaltstufö 25 zur Pegelndmierung, eine Filterstufe 26 und einc-n autark arbeitenden Konr,r.iiat.or 27. Die PCM-Ausgangssignale der Kommutatoren 27 werden zu einen PCM-Prozessorsysten 30 übertragen, das im wesentlichen die Zentralstation der Datenerfassungs- und Verarbeitungsanlage bildet. In Prozessorsystem ist für jede PCM-Übertragungsstufe eins Datenempfangsstufe Ii....E vorgesehen, welche jeweils einen Takt-

709844/005$

BAD

-5-

und Rahnensynchronsierer 31, einen Dekomnutator 32 und einen Datenzi.'ischenspeicher 33 enthält. Für die Bit- und Rahinensynchronisinrer können Baustufen verwendet werden, die z.ß. aus den Patentanmeldungen P 23 21 263 oder P 24 62 0Ü7 bekannt sind. Die Ausgänge der Datc-nzwischcnspeicher 33 stehen über einen Erweiterungs- und Daten- , verteilungsbus 34 und -jeweils ein Interface I.....I mit den zugeordneten Prozessoren P.....P in entsprechender Funktionsverbindun^. Zur entsprechenden Steuerung des Erweiterungs- und Datenverteilungsbusses 34 ist diesem eine Buszeitsteuerungsstufe 35» ein Rahmenzähler und eine Formatkennzeichnungsstufe 39 zugeordnet. Die einzelnen Prozessoren sind je nach zu erfüllender Aufgabe entsprechend aufgebaut. So enthält der PCM-Prozcssor P- einen Parallel-Serienkodierer, der vom zugeordneten Interface I₁ angesteuert wird. Ein Formatgenorator ί_Γ1 steuert sowohl das zugeordnete Interface I₁, als auch eine im Prozessor Pj vorgesehene Ansteuerstufe 36 zur Beeinflussung der Zwischenspeichermaskierung, die über den Erweiterungs- und Datenverteilungsbis 34 rait dem zugeordneten Datenzwischenspeicher 33 in entsprechender Funktionsverbindung steht. Das PCM-Seriensignal vom Ausgang des Parallel-^Serien-Kodierers 40 steht dann zur weiteren Verarbeitung für die Datenspeicherung oder Fernübertragung zur Verfügung.

Wie aus dem Blockschaltbild nach Figur 2 weiter zu erkennen ist, ist der Prozessor P als Steuerungs— und Rcglungsrechner aufgebaut. Das Das Ausgangssignal des Interface I gelangt hier zunächst auf eine Pufferstufe 43, welche den eigentlichen Prozessor 44 dieses Prozessors ansteuert. Das Ausgangssignal des Prozessors 44 wird, bevor es zu einer Datenverarbeitungsstufe 46 gelangt, über einen Parallel-Serien-Codierer 45 geleitet. Ih der Daten\'erarbeitungsstufe 46 wird das Eingangssignal zunächst einem Takt- und Rahraensynchronisierer 47 zugeleitet-, dessen Ausgangssignal von einem Dekommutator 48 zur Ansteuerung eines zugeordneten Stellgliedes 50 entsprechend dekommutiert wird. Das dekom— mutierte Ausgangssignal ist hierbei noch, bevor es zum Stellglied 50 gelangt, über eine Filter- und/oder Pegelanpaßstufe 49 geleitet, die vorzugsweise in der Datenverarbeitungsstufe 46 untergebracht ist. Das Stellglied 50 wird von dem zugeordneten Meßgeber der Meßgebergruppe M überwacht. ?0 9 8 4 4 / Ö0 5 S _£

Die erfindungsgemäße Meßdatenerfassungs— und Verarbeitungsanlage arbeitet mit schneller Datenzwischenspeicherung und schneller Datenverarbeitung aufgrund eines direkten Speicherzugriffs ohne Unterbrechung der Programmroutine. Im erfindungsgemäßen Prozessorsystem ist dieser Gedanke voll zum Tragen gekommen. Jedem peripheren Meßdatenerfassungsgerät· (Kommutator) ist in der Zentrale eine Datenempfangs— und Dekommutations— einrichtung (Takt- und Rahmensynchronisierer sowie Dekoramutator) und ein Meßdatenzwischenspeicher zugeordnet. Zu diesem Zwischenspeicher haben jeweils der zugeordnete Dekommutator sowie η Prozessoren direkt Zugriff. Jeder Datenzwischenspeicher arbeitet mit autarker Schreib- und Leseroutine. Diese autonomen Speicherorgane gestatten die Paralleleingabe der Meßdaten von verschiedenen Datenquellen, so daß quasi-aktuelle Informationen für die Weiterverarbeitung zur Verfügung stehen. Da für die Datenspeicherung und spätere Auswertung oft die Forderung nach einer Datenselektion sowie nach einer Datenreduktion durch Überkommutation und von der mathematischen Seite nach einer zeitgleichen Meßwerterfassung gestellt wird, wurden die Datenzwischenspeicher, wie im weiteren Verlauf noch erläutert wird, in zwei Teilspeicher aufgeteilt. Der eine Teilspeicher wird kontinuierlich mit Meßdaten gefüttert, und zwar mit dem anfallenden Datenstrom vom zugeordneten Kommutator, so daß diesem Teilspeicher stets quasi-aktuelle Meßwerte zu entnehmen sind. Der andere Teilspeicher ist als Doppelspeicher ausgebildet und kann nur, selektiv gesteuert durch eine Maskierungsstufe, mit Meßwerten aus dem Kommutatordatenstrom nachgeladen werden. Diese Tatsache ermöglicht die Erzeugung eines überkommutierten PCM-Formats, wodurch eine quasi-gleichzeitige Meßwerterfassung erfolgt.

Im vorliegenden Fall tasten die Kommutatoren die Meßwerte sequentiell mit Hochgeschwindigkeit ab, so daß, exakt gesehen, keine Gleichzeitigkeit gegeben ist. Gleichzeitigkeit würde sich mit.dem sogenannten "Sample & Hold-Verfahren" bei vermehrtem Geräteaufwand ohne weiteres durchführen lassen. Da aber die zeitliche Abwicklung beim Parallel-Betrieb mehrerer asynchroner Kommutatoren im ungünstigsten Fall (erste und letzte Messung)

§09844/0051

AO

26153Q6

höchstens den doppelten iiert der langsamsten Abtastrate erreichen würde, kann, bezogen auf die zwischenzeitliche Meßwertänderung, dann bei nicht zu schnellen Vorgängen auch ohne den Einsatz von "Sample & Hold-Bausteinen" von quasi—gleichzeitiger Meßwerterfassung gesprochen werden.

Dies trifft insbesondere für eine überkommutierte Meßwerterfassung gemäß der Erfindung zu.

Das in Figur 3 dargestellte Blockschaltbild zeigt in vereinfachter Weise den Aufbau und die Steuerung der Datenzwischenspeicher 33» die in jeder Datenempfangsstufe E vorgesehen sind. Jeder Datenzwischen— speicher 33 besteht aus zwei Teilspeichern 33a, 33b, wobei der Teilspeicher 33a als Doppelspeicher 33&1, 33a2 ausgebildet ist. Zu den Ausgängen der Teilspeicher 33al, 33a2, 33b haben alle Prozessoren P über den nicht näher dargestellten Datenbus Zugriff. Außerdem wirken die Ausgänge des Doppelspeichers 33al, 33a2 auf eine davor angeordnete Durchschaltstufe 55 ein. Die Daten zur Einspeicherung kommen vom zugeordneten Dekommutator 32, welche an den Ausgängen ein Datenregister 56 und ein Adressenregister 57 aufweisen. Wahrend die Daten vom Datenregister direkt zum Teilspeicher 33b gelangen, werden die Daten für den Doppelspeicher 33al, 33a2 über die Durchschaltstufe 55 geführt. Die Daten vom Adressenregister 57 steuern einerseits eine Schaltstufe 52 an und sie sind andererseits über eine Schaltstufe 59 zur Adressenumschaltung den Teilspeichern 33al, 33a2, 33b zugeführt. Die Schaltstufe 52, die außer-

36
dem noch durch eine Adressenstufe/des Prozessors P beeinflußt wird, dient zur Steuerung der Speichermaskierung des Teilspeichers 33al, 33a2 und beeinflußt mit ihrem Ausgang die Durchschaltstufe 55·

Das überkommutierte Zwischenspeicherverfahren (Teilspeicher 33a) hat den Vorteil für eine mathematische Datenverarbeitung, weitaus geeigneter zu sein als die bekannte Überkoramutation der Meßdaten direkt bei der Meßwert— erfassung. Da alle Meßwerte in einem Abfragezyklus des Kommutators erfaßt und zwischengespeichert werden, die Nachladung aber nur gezielt vorgenommen wird, sind die Meßdaten jeweils einer Abtastperiode aus einem

T098U/Q05S ~⁸~

Komrautator-Erfassungszyklus entnommen und gehören somit zeitlich sehr eng zusammen. Es ergibt sich somit eine Rasterung der Datenerfassung, die - wie bereits erwähnt - ohne den Einsatz von "Sample & Hold"-Bausteinen zur einer quasi-gleichzeitigen Meßwerterfassung führt. Der Teilspeicher 33a muß hierzu als Doppelspeicher im Wechselbetrieb für Schreiben und Lesen ausgeführt sein, damit es zu keiner zeitlichen Überlappung der Dateneingabe und des Datenabrufs kommt. Die umschaltung erfolgt je PCM-Rahmen vom PCM-Prozessor. Diese Betriebsart verlangt, daß der Teilspeicher 33al, 33a2 eine Duplizierungsroutine für die Datenübertragung zwischen den Speichern enthalten muß, weil die Datenblöcke gleicher Abtastfrequenz aus einem Kommutatorrahmen stammen müssen; diese aber aus beiden Teilspeichern wechselseitig auslesbar sein sollen.

Figur 4 zeigt ein Beispiel für ein überkommutiertes PCM-Format. Dieses PCM-Format ergibt sich mit Hilfe der PCM-Prozessorsteuerung der Zwischenspeicher 33a, welche die Daten vom Kommutator in der gezeichneten Weise zwischenspeichern. S, a.....f stellen die einzelnen PCM—Kanäle dar, wobei S das Kennzeichnungswort für den Rahmenanfang bedeutet. Das gezeichnete Format hat 14 Kanäle je Rahmen und 12 Rahmen je Hauptrahmen. Die Bezeichnungen a, b, c... sind Meßgebergruppen, deren Meßduten in angegebener Weise überkommutiert werden. Die dick gezeichnete Linie begrenzt nach oben hin den Bereich,, in dem alle Meßdaten einmal vorhanden sind. Dieser Verlauf entspricht einem Kommutatorrahmen und stellt somit gleichzeitig den Speicherplatzbedarf eines Teilspeichers 33a.. , 33a„, 33b dar. Am linken Rahmen der einzelnen FCM-Rahmen ist vermerkt, wie die Speicher 3Sa₁, 33a~ nachzuladen sind bzw. wo eine Duplizierung der Meßwerte erfolgen muß.

Für den PCM-Formatgenerator 41 im Prozessor P- kann grundsätzlich jeder Prozessor eingesetzt werden, wenn die entsprechende Format— "Software" gegeben und die Kanalbelegung eingelasen wird, wobei auch eine Direktverarbeitung berücksichtigt werden kann. Als einzige Randbfdingung nuß ein Echtzeitablauf gewährleistet werden, damit ein

909844/0055 „

kontinuierlicher serieller PCM-Datenfluß sichergestellt ist. Dies hat aber zur Folge, daß die zeitliche Verarbeitungsgrenze von Rechnern sehr schnell erreicht wird, da ihre hohe Flexibilität keine beliebige Kürzung der Verarbeitungsroutine zuläßt. Die zeitlich vorgegebene Datenübertragung zwingt somit unter Umständen zum Einsatz schnell arbeitender "Hartware-Routine". Bei der Erfindung ist für die PCM-Seriensignalerzeugung kein Rechner, sondern ein optimal zugeschnittener Mini-Prozessor eingesetzt, der sich von der Echtzeitforderung her hierfür anbietet, da sich eine "Hartware"-Lösung für dieses Problem mit einem variablen Taktgenerator am besten eignet. Außerdem entfällt die umfangreiche und belastend wirkende Befehlsstruktur eines Universalrechners, da lediglich für jedes PCM-Format maximal vier Verarbeitungsroutinen benötigt werden. Von Vorteil ist auch, daß der Datenfluß aus den Zwischenspeichern und die Umsetzung zur seriellen PCM-Ausgabe parallel zur PCM-Routine durchgeführt werden kann.

Im Format-Generator 41 ist daher, wie Figur 5 zeigt, ein Festwertspeicher 6O vorgesehen, dessen Inhalt die Auflistung der Zwischenspeicheradressen für die Meßdaten enthält. Diese Liste müßte genau der Reihenfolge der einzelnen Kanäle des PCM-Formats entsprechen bis zum Punkt der periodischen Wiederholung. Für überkorarautierte PCM-Formate würde aber eine derartige Speicherorganisation sehr schnell zu Speichern großen Umfangs führen. Bei der Erfindung ist daher, um diesen Trend entgegenzuwirken, eine entsprechende Routine vorgesehen, welche eine Periodizität im kleinsten Adressenfolgebereich berücksichtigt, d.h., in der Auflistung tritt die Zwischenspeicheradresse eines Meßgebers nur einmal auf. Dies wird in der PCM—Prozessorlogik mit Hilfe des formatorientierten Festwertspeichers 60 ermöglicht, welcher die Zwischenspeicheradressen der Meßdaten auflistet und zwar geordnet in Blöcke gleicher Abtastrate und lückenloser Blockfolge bei abfallender Abtastrate. Jeder Adresse ist ein Verarbeitungscqde hinzugefügt, der den Prozeßablauf zur Auffindung der dem zu erzeugenden PCM-Format

-10-

709844/0058

entsprechenden nächsten Speicheradresse sicherstellt. Als Block werden hier jeweils die Auflistung von Meßgobergruppen bzw. ihrer Zwischenspeicheradressen verstanden, welche zu einer Abtastperiode gehören (a, b, c...).

Da die Blockanfangsadressen irn Adressenspeicher bekannt sind, ergeben sich folgende. ProzeSroutinen»

1) Sukzessive Abarbeitung' eines Adressblocks,

2) Sprung zun nächsten Adressblock,

3) Blockende rcit Adressblocksprung,

4) Einmalige Anlaut?routine zur Belegung des Teilspeichers (71) mit Biockanfangsadressen.

Die Funktionsschritte dieser Routinen sind in einer Steuerstufe 6l programmiert, die formatunabhängig den Funktionsablauf steuert. Dazu wird diese Steuerstufe 6l durch einen Adressenzähler 62 angesteuert, der seinerseits durch einen Taktgenerator 63 über einen Taktteiler 64 und eine die Tal»träte bestimmende Schaltstufe 65 beeinflußt wird. Die Steuerstufe 61 steuert im Farallel-Seriencodierer einen mit zugeordneten Meßdaten versorgten Parallel-Serienwandler 66, der über einen Seriencodierer 67 cine PC'-Signala liefernde Ausgangsstufe 68 beeinflußt. Von der Steuerstufe 6l wird gleichzeitig eine Schalt- und Addierstufe 69 gesteuert, die gleichzeitig durch eine Startstufe 7'3 beeinflußbar ist« Die Startstufe 70 ist zur Belegung mit Blockanfangsadressen eines von der Schalt- und Addierstufe 69 mit Daten versorgten Arbeitsspeichers 71 erforderlich und sie liefert gleichzeitig Löschbefehle für ein dem Arbeitsspeicher 71 nachgeschaltetes Prograismschrittregistcr 72 und ein diesem nachgaschalteten Prograramschrittzähier 73· Die Ausgangsdaten des Programmschrittzählers 73 gelangen einerseits zum Festspeicher 60 und andererseits zu einer Addieretufe 74· Abi Ausgang des Festwertspeieher 60 stehen die Informationen der MeSgeberadressen für den Datenablauf von Zwischenspeicher zur Verfügung, welche gleichzeitig als Blockadresseninforir.a-

-»098U/QQ55

-11-

ORIGINAL

tionen der Gehalt- und Codierstufe 69 bzw. einem Blockadressenspeieher 75 sowie als - Instruktion c5nea die Steuerstufe 6l beeinflussenden Adressehrcgisier 76 augeführt werden. Vom Ausgang der Addierstufe ~JL gelungen die Informationen zu einem Adressenunschalter 77· Dieser Adrossenunschalter liegt im Inforraationsweg zwischen derc Blockadressenspeichsr 75 und den Arbeitsspeicher 7~ · Die an Ausgang des Festwertspeichers 6O zur Verfugung stehenden Informationen der Meßgsboradressen für den Datenabruf vom Zwischenspeicher weiterhin noch zu eine;,; Adressenkomparator 80, der einea

Rahnenzähler 81 steuert und mit diesem die Ansteuerstufe 3"5 zur Beeinflussung der Zfcisehenspc-icherr.iaskierung bildet. Der Adressenspeiclier kann zur periodischen. Kennzeichnung des PCM—Formats aus der Rahaenzähler- 3Ö und _For«atkenx?.2eichnungsstufe 39 per Adresse den Kennzeichnungsc/aoe■-abrufep.-B»e Schalt^tufen 60 bis 65 bzw. 69 bis 77 bilden den FSriiStgenerator 41 nach Figur 2.

Aus dem zuvor erläuterten-rÄechverhalt kann «an entnahmen, daß den "PCM-Prozessor nur die ArB#!ft oBlicjgt, aus einem ihm vorgegebenen forniatspezif ischeii Adresssnreservoir Zwischenspeicheradressen in der zeitlichen Reihenfolge des PCM-Foriaats an die Zwischenspeicher 33 auszugeben, dafür die MeSuerte zu erhalten und diese in ein codiertes kontinuiej^liclies PCM-Seriejis. j giya-l.. umzusetzen. Dabei kann ein Minimum an Vawpbaitungsroutinen und damit an Verarbeitungszeit nur erreicht werden, wenn das allgemein angewandte Konzept eines zentralen Speichers — wie bei der Erfindung angewendet — aufgegeben wird, da dann eine Parallelsdressicrung gleichzeitig benötigter Speicherstellen für die Dateneingabe möglich wird.

Das parallele Zusammenwirken dreier autarker.Speicher, und zwar PCM-Adressenspeichor 6O, Speicher für die Blockanfangsadressen 75 «nd der Datenzwischenspeicher 33 getaktet durch die Verarbeitungsroutine, ermöglicht dann eine schnelle unkomplizierte Datenübertragung. Als Nebenfunktion wird hierbei von einer "Zähl sr logik 81 die PCM-Rahmanadresse an

-12«

J09344/Q05I

BAD ORIGINAL

die Zwischenspeicher 33 ausgegeben und zwar für die Steuerung der Datennachladung in den PCM-formatabhängigen Speicher 33a. Die Steuerung, welcher Prozessor Zugriff zu den Datenzwischenspeichern 33 hat, wird hierbei in bekannter Weise durch die Bus-Zeitsteuerungsstufe 35 in Verbindung mit einer Bus—Interfaceadressierung durchgeführt. Auf diese Weise wird die Asynchronität aller Einheiten untereinander durch die Interfacestufen abgefangen.

- Patentansprüche -

»098U/0Q5I

Claims (10)

1. 762.3-01 Bremen, den 5· April 1976

   Sm/ka

   Patent ansprüche

   MeSdatenarfassungs- und Vei'arbeitungsanlage mit Datenerfassungsgeräten, i'fclchc· an Orten von M;ßstellenhäufungen angeordnet sind und dort die einzelnen Meßgeber sequentiell abtasten und die Meßdaton über PCM-Übertrapungsstrecken zur Verarbeitung einer Zentralstolle zuführen, dadurch gekennzeichnet , daß die Datenerfassungsgeräte (D-.,.D ) autark und unabhängig voneinander arbeitende Kommutatoren (27) enthalten und daß in der Zentralstelle jeder PC.'I-Übertragungsstrecke ein Takt- und Rahmensynchronisierer (31) mit nachgeschaltetein Dekommutator (32) zugeordnet ist, dessen den Eingängen der Kommutatoren (27) entspreoht.nde Ausgänge mit je einem Datenzwischenspeicher (33) verbunden si.nd.
2. 2.) Meßdatenerfassungs- und Verarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet , daß η mit auf bestimmte; Aufgaben zugeschnittene Prozessoren (l>) vorgesehen sind, die über einen Datenbus (3i) einen direkten Zugriff zu jedem der nit autarker Schreib- und Leseroutine arbeitenden Zwischenspeicher (33) haben.
3. 3·) Meßdatenerfassungs- und Verarbeitungsanlage nach Anspruch 2, dadurch gekennzeichnet , daß jeder Datenzwischenspeicher (33) aus zwei Teilspeichern (33a, 33b) besteht und ein Teilspeicher (33b) kontinuierlich mit Meßdaten versorgt ist und daß der für Wechselbetrieb Schreiben/Lesen als Doppelspeicher (33a, , 33a.₂) ausgebildete zweite Teilspeicher (33a) mit Daten versorgt ist, die aus dem Datcnstroiri des zugeordneten Dekonimutators (32) durch eine steuerbare Gchaltstufe (52) zur Datcnmaskierung selektiv auswählbar sind.

   -2-

   7098U/Ö055

   BAD ORIGINAL
4. 4. ) Mc-iklatenerf assungs- und Verarbeitun^sanlage nach einem der Ansprüche 1 bis 3> dadurch gekennzeichnet , daß cHc Steuerung des WechselLetriebes des Toilspe-ichers (33^₁I 33'i_o) durch üincn zugeordneten, vom PGM—Rahmen beeinflußten Prozensor (P) erfolgt, der über die Schaltstuf ei (52) zur Datennaskierung entsprechend einwirkt.
5. 5.) MeP.datencrf r.s&un^.-- und Vcrarbeitungsanlage nach einem der Anspruchs 1 bis 4, dadurch gekennzeichnet , daß die Abtastgeschwindigkeit der Kommutatoren (27) auf einen im Vergleich zur Änderung der Meßwerte derart hohen Tiert eingestellt ist, daß die Daten für die Zwischenspeicher (33) in Form übcrkonnutierter PCU-Fornatc anfallen und daß die Zwischenspeicher (33) durch die jeweilige Steuerstufe (52) zur Zwischenspeichermaskisrung die Durchschaltstufe (55) und die Schaltstufe zur Adressenunschaltung (59) derart beeinflußt sind, da sich eine quasi—aktuelle und quasi—gleichzeitige Meßerfassung ergibt.
6. 6.) Meßdatenerfassungs- und Verarbeitungsanlage nach einem der Ansprüche 1 bis 5» dadurch gekennzeichnet , daß der Forniatgenerator (41) im PGM—Prozessor (P- ) eine Steuerstufe

   (61) zur Beeinflussung des Funktionsablaufs aufweist, die durch einen Taktgenerator (63) über einen Taktteiler (64) eine Schalt— stufe (65) zur Bestimmung der Taktrate und einen Adressenzähler

   (62) entsprechend getaktet wird.
7. 7·) Meßdatenerfassungs- und Verarbeitungsanlage nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß fixe Steuerstufe (6l) eine durch eine Startstufe (70) beeinflußbare Schalt- und Addierstufe (69) steuert, die einen von einem Blockadressenspeicher (75) über einen Adressenumschalter (77) angesteuerten Arbeitsspeicher (71) mit Adresseninformationen versorgt und daß der Arbeitsspeicher (71) über ein Programmschrittregxster (72) und einen Progranmschrittzähler (73) einen Festwertspeicher (60) zur Ausgabe von Meßgeberadressen für den Datenabruf von einem Zwischenspeicher (33) beeinflußt.

   44/0055 _₃_

   BAD ORIGINAL
8. 8.) Meßdatenerfassunps- und Verarbeitungsani agc; nach einem der Ansprüche: 1 bis 7> dadurch g c k e η η ζ e i c h net , daß die Adresseninforr.iationen des Festwertspeichers (oO) der Schalt- und Addie-rstufe (63) dem Blockadresseni-.peicher (75) der 3teuerstufe (5^) für die Zvi&chenspeicherriaskd erung und als Instruktion einem auf die Steuerstufe (6l) ei nwirkcn-k-n Adresserirogister (7S) zugeführt sind.
9. 9·) Meßdatencrfassungs- und Verai-beitungsanj age nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Ausgang des Prof.raininschrittzähl er·?- (73) neb:-n der Ansteu~ erunr des Festwertspeichers (6θ) über eine Addierstufe (7A) auf die Steuerung des Adressenuraschaltsrs (77) und des Adres— senregisters (76) einwirkt.
10. 10.) Meßdatcnerf assungs- und Vcrarbeitungsf.nl age nach einem der vorhergtheiiden Ansprüche, dadurch gekennzeichnet , daß in Festuertspeicher (6o) für jedes PGM—Fornat die Meßdaten— zwischenspeicheradi-essen (nur einmal) formatspezifisch aufgelistet sind und je Adresse die Verarbeitungs.codiorung beigefügt ist.

    709844/0055

    BAD ORIGINAL