DE2606254A1 - Leitung zum transport einer ladung - Google Patents

Leitung zum transport einer ladung

Info

Publication number
DE2606254A1
DE2606254A1 DE19762606254 DE2606254A DE2606254A1 DE 2606254 A1 DE2606254 A1 DE 2606254A1 DE 19762606254 DE19762606254 DE 19762606254 DE 2606254 A DE2606254 A DE 2606254A DE 2606254 A1 DE2606254 A1 DE 2606254A1
Authority
DE
Germany
Prior art keywords
line
tap
location
taps
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762606254
Other languages
English (en)
Other versions
DE2606254C2 (de
Inventor
Kurt Dr Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE2523683A priority Critical patent/DE2523683C2/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2606254A priority patent/DE2606254C2/de
Priority to US05/689,809 priority patent/US4067001A/en
Publication of DE2606254A1 publication Critical patent/DE2606254A1/de
Application granted granted Critical
Publication of DE2606254C2 publication Critical patent/DE2606254C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/005—Arrangements for selecting an address in a digital store with travelling wave access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Description

  • Leitung zum Transport einer Ladung
  • Die Erfindung bezieht sich auf eine Leitung zum Transport einer Ladung nach dem Oberbegriff des Patentanspruches 1.
  • In der Hauptpatentanmeldung P 25 23 683.3 (unser Zeichen VPA 75 P 7075) ist eine Leitung zum Transport einer Ladung, ir.sbesondere eine Bitleitung für Speicherelemente, die ein Speicherfeld bilden, beschrieben. Dabei besteht diese Leitung aus einer auf einem halbleitenden Substrat aufgebrachten isolierenden Schicht mit einer darauf befindlichen Widerstandselektrode. Diese Elektrode ist an dem einen Ende A und an dem anderen Ende B mit jeweils einem Anschluß versehen. Beim Anlegen einer Spannung an die Elektrode am Ort A und einer Spannung an die Elektrode am Ort B wird unterhalb der MOS-Leitung eine Verarmungszone erzeugt.
  • Ist beispielsweise die Gatespannung UB )> UA, so entsteht wischen den Orten A und B ein Oberflächenpotential VS mit einer Petetlti'#1-verteilung, die ein Driftfeld E zur Folge hat. Dieses Driftfeld E verursacht ein Wandern von am Ort A eingebrachten Ladungen entlang der Halbleiteroberfläche des ftalbleitersubstrates zum Ort B hin.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine wie eingangs bereits erwähnte MOS-Leitung anzugeben, bei der die an der Hatbleiteroberfläche zu verschiebende Ladung noch schneller verschoben werden kann als bei der MOS-Leitung nach der Hauptpatenta@meldung.
  • Diese Aufgabe wird durch eine NOS-Leitung gelöst, die duich die in dem kennzeichnenden Teil des Patentanspruches 1 aufgeführten Merkm@le gekennzeichnet ist.
  • Der wesentliche Vorteil besteht darin, daß durch die Verwendulig einer erfindungsgemäßen MOS-Leitung, in der die Ladung verlustlös von dem Ort A zum Ort D wandert, am Leitungsende ein großer Spannungssprung verursacht wird, so daß Anforderungen an Regenerierschaltungen verringert werden.
  • Vorteilhafterweise kann die Übertragungszeit der erfindungsgemäßen MOS-Leitung gegenüber der MOS-Leitung nach dem Hauptpatent nch wesentlich verringert werden.
  • Im folgenden wird die Erfindung anhand der Beschreibung und der Figuren näher erläutert.
  • Die Figur 1 zeigt in schematischer Darstellung eine erfindungsgemäße integrierte MOS-Leitung mit vier Anzapfungen.
  • Die Figur 2 zeigt das Oberflächenpotential PI, als eine Funktion des Ortes x zu verschiedenen Zeiten t.
  • Die Figur 3 zeigt die beim Betrieb der erfindungsgemäßen MOS-Leitung angelegten Takte.
  • In der Figur 1 ist die erfindungsgemäße MOS-Leitung, die auf dem aus Halbleitermaterial bestehenden Substrat 1 aufgebaut ist, dargestellt. Bei dem Substrat 1 handelt es sich vorzugsweise um ein Siliziumsubstrat, das beispielsweise p-dotiert ist. Auf dem Substrat 1 ist zwischen den Punkten A und B in der aus der Figur ersichtlichen Weise die elektrisch isolierende Schicht 2, die vorzugsweise aus SiO2 besteht, aufgebracht. Auf dieser Schicht ist in der aus der Figur ersichtlichen Weise die Widerstandselektrode 3, die vorzugsweise aus dotiertem Polysilizium besteht, angeordnet. Diese Widerstandselektrode 3 ist an dem Ort A mit dem Anschlup3 31 und an dem Ort D mit dem Anschluß 34 vorsehen. Zwischon den Orten A und B ist wenigstens eine weitere Anzapfung vorgesehen. In der Anordnung nach der Figur 1 sind beispielsweise zwei weitere Anzapfungen, nämlich am Ort B die Anzapfung 32 und am Ort C die Anzapfung 33 vorgesehen. Vorzugsweise sind die Elektroden bzw. Anzapfungen durch gleiche Abstände voneinander entfernt.
  • Im folgenden wird anhand der Figuren 2 und 3 das Betriebsverfahren zum Betrieb der erfindungsgemäßen MOS-Leitung beschrieben. Die Ubertragungszeit dieser MOS-Leitung wird dadurch verringert, daß mit Hilfe der Anzapfungen 32 und 33 an der Widerstandselektrode das Driftfeld erhöht wird. Diese Anzapfungen erlauben es, die in der Figur 3 getakteten Gatespannungen zeitlich aufeinanderfolgend an die Anzapfungen 31 bis 34 anzulegen, so daß ein erhöhtes Driftfeld mit dem Ladungspaket zum Ausgang wandert. Das dabei entstehende Oberflächenpotential ist in der Figur 2 zu verschiedenen Zeiten dargestellt.
  • Die Anzapfung 31 am Ort A liegt, wie aus der Figur ersichtlich, immer an demselben Potential, beispielsweise + 5 V. Die Anzapfungen 32, 33 und 34 mögen zunächst an einem größeren Potential, beispielsweise an + 12 V liegen. Dies bewirkt, daß zwischen den Orten A und 3, d.h. zwischen den Anzapfungen 31 und 32 ein Driftfeld erzeugt wird, was bedeutet, daß an dem Ort A befindliohe ladungen zum Ort B verschoben werden. Ist das Ladungspaket am Ort B angelangt, so wird das an der Anzapfung 32 anliegende hohe Potential von + 12 V auf das niedrige Potential, nämlich auf + 5 V getaktet. Dies hat zur Folge, daß das Driftfeld nun zwischen den Orten B und a anliegt, weshalb das ladungspaket zum Ort 0 hin verschoben wird. In der entsprechenden Weise wird, wenn das ladungspaket am Ort a angelangt ist, das an der Anzapfung 33 liegende hohe Potential auf das niedrige Potential getaktet, so daß das Driftfeld dann zwischen den Anzapfungen 33 und 34 entsteht. Die Ladung wird dann zum Ort D verschoben.
  • Es können auch mehrere Anzapfungen an der MOS-Leitung vorgesehen sein. Pür die mittlere Ubertragungszeit ergibt sich: In dieser Formel bedeutet a UG den Spannungsunterschied zwischen den das Drittteld erzeugenden Anzapfungen, @ eine von der Technologie abhängige Konstante, die zwischen 0,6 und 0,8 liegt und die Beweglichkeit der Ladungsträger. m bedeutet die Anzahl der leitungsintervalle, in welche die MOS-Leitung aufgeteilt ist.
  • Wie aus der Formel ersichtlich, wird die ttbertragungszeit einer erfindungsgemäßen MOS-Leitung um den Faktor (1/m)­ verringert.
  • Zum Einbringen von Ladung in das Driftfeld der MOS-Leitung kann beispielsweise, wie in der Figur 1 der Hauptanmeldung dargestellt intj am Ort A ein Diffusionsgebiet 1 vorgesehen sein.
  • Der Ausgang 21 der MOS-Leitung kann, wie ebenfalls in der Hauptpatentanmeldung beschrieben ist, aus einem Diffusionsgebiet 2 bestehen, an das die in der Hauptpatentanmeldung beschriebenen Ausgangsstufen angeschlossen sind.
  • Gemäß den Figuren 5 und 6 der Hauptpatentanmeldung kann die erfindungsgemäße MOS-Leitung als gitleitung im Zusammenhang mit Speicherelementen, die ein Speicherfeld bilden, verwendet werden.
  • -In dem Layout nach der Figur 6 der Hauptpatentanmeldung sind dann lediglich noch weitere Anzapfungen, die ebenso ausgebildet sind, wie die dort vorgesehenen Anzapfungen an den Orten A, B und B', vorgesehen.
  • 5 Patentansprüche 3 Figuren L e e r s e i t e

Claims (5)

  1. Patentansprüche 1. Leitung zum Transport eines Ladungspaketes von einem Ort zu einem weiteren Ort nach dem fIauptpatenx P 2# 25 6tr3.3, dadurch g e -k e n n z e i c h n e t , daß zwischen den Orten (31, 34) wenigstens eine weitere Anzapfung (32, S)) vorgesehen ist.
  2. 2. Leitung nach Anspruch 1, dadurch g e k e n n z e i c h n e t daß als Substrat (1) ein Siliziumsubstrat vorgesehen ist.
  3. 3. Leitung nach Anspruch 1 oder 2, dadurch g e k e n n z e i c h -n e t , daß als elektrisch isolierende Schicht (2) eine SiO2-Schicht vorgesehen ist.
  4. 4. Leitung nach einem der Ansprüche 1 bis 3, dadurch g e k e n n -z e i c h n e t , daß als elektrisch leitende Vliderstandselektrode (4) eine dotierte Polysiliziumschicht vorgesehen ist.
  5. 5. Verfahren zum Betrieb einer MOS-Leitung nach einem der Anspruche 1 bis 4, dadurch g e L: e n n z e i c h n e t , daß die erste Anzapfung (51) am Ort A immer an einem niedrigen Potential anliegt, daß die weiteren Anzapfungen (2, SS, S4) zunächst an einem hohen Potential anliegen, wodurch die Ladung von der ersten Anzapfung (31) zur nächsten Anzapfung (32) verschoben wird, daß zur Verschiebung der Ladung von der nächsten Anzapfung (32) zur übernächsten Anzapfung (33) das hohe Potential an der nächsten Anzapfung (32) durch ein niedriges Potential ersetzt wird.
DE2606254A 1975-05-28 1976-02-17 Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes und Verfahren zum Betrieb der Leitung Expired DE2606254C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2523683A DE2523683C2 (de) 1975-05-28 1975-05-28 Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung
DE2606254A DE2606254C2 (de) 1975-05-28 1976-02-17 Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes und Verfahren zum Betrieb der Leitung
US05/689,809 US4067001A (en) 1975-05-28 1976-05-25 Line for transporting charges from storage elements in a storage field

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2523683A DE2523683C2 (de) 1975-05-28 1975-05-28 Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung
DE2606254A DE2606254C2 (de) 1975-05-28 1976-02-17 Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes und Verfahren zum Betrieb der Leitung

Publications (2)

Publication Number Publication Date
DE2606254A1 true DE2606254A1 (de) 1977-08-18
DE2606254C2 DE2606254C2 (de) 1985-10-10

Family

ID=25768953

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2523683A Expired DE2523683C2 (de) 1975-05-28 1975-05-28 Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung
DE2606254A Expired DE2606254C2 (de) 1975-05-28 1976-02-17 Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes und Verfahren zum Betrieb der Leitung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2523683A Expired DE2523683C2 (de) 1975-05-28 1975-05-28 Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung

Country Status (2)

Country Link
US (1) US4067001A (de)
DE (2) DE2523683C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0137257A2 (de) * 1983-09-08 1985-04-17 International Business Machines Corporation Logische Familie mit Widerstandstor-Feldeffekttransistoren

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2606308C2 (de) 1976-02-17 1985-05-23 Siemens AG, 1000 Berlin und 8000 München Zweidimensionaler optoelektronischer Halbleitersensor
GB1551935A (en) * 1976-08-19 1979-09-05 Philips Nv Imaging devices
GB1559312A (en) * 1976-08-26 1980-01-16 Philips Nv Photosensitive device arrangements and systems and photosensitive elements therefor
FR2483667A1 (fr) * 1980-06-03 1981-12-04 Thomson Csf Dispositif d'echantillonnage et maintien a capacite mos
US4829354A (en) * 1980-12-04 1989-05-09 Westinghouse Electric Corp. Drift field switch
US5065203A (en) * 1988-07-07 1991-11-12 Tektronix, Inc. Trench structured charge-coupled device
US4992842A (en) * 1988-07-07 1991-02-12 Tektronix, Inc. Charge-coupled device channel with countinously graded built-in potential
FI953433A (fi) * 1995-07-14 1997-01-15 Nokia Mobile Phones Ltd Kaksiulotteista hilarakennetta käyttävä kanavatransistori ja sen käyttäminen signaalin prosessointiin
US5793070A (en) * 1996-04-24 1998-08-11 Massachusetts Institute Of Technology Reduction of trapping effects in charge transfer devices
US5965910A (en) * 1997-04-29 1999-10-12 Ohmeda Inc. Large cell charge coupled device for spectroscopy

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714522A (en) * 1968-11-14 1973-01-30 Kogyo Gijutsuin Agency Of Ind Semiconductor device having surface electric-field effect

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3693003A (en) * 1970-11-19 1972-09-19 Gen Electric Storage target for an electron-beam addressed read, write and erase memory
AU461729B2 (en) * 1971-01-14 1975-06-05 Rca Corporation Charge coupled circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714522A (en) * 1968-11-14 1973-01-30 Kogyo Gijutsuin Agency Of Ind Semiconductor device having surface electric-field effect

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0137257A2 (de) * 1983-09-08 1985-04-17 International Business Machines Corporation Logische Familie mit Widerstandstor-Feldeffekttransistoren
EP0137257A3 (en) * 1983-09-08 1986-02-19 International Business Machines Corporation Resistive gate field effect transistor logic family

Also Published As

Publication number Publication date
DE2523683C2 (de) 1985-03-07
DE2606254C2 (de) 1985-10-10
DE2523683A1 (de) 1976-12-02
US4067001A (en) 1978-01-03

Similar Documents

Publication Publication Date Title
DE2107037C3 (de)
DE3301648A1 (de) Misfet mit eingangsverstaerker
DE2916884B2 (de) Programmierbare Halbleiterspeicherzelle
DE3886025T2 (de) Ladungsübertragungsanordnung mit einer verbesserten Ausgangsstufe.
DE2606254A1 (de) Leitung zum transport einer ladung
DE2503864C3 (de) Halbleiterbauelement
CH629630A5 (de) Transversalfilter mit mindestens einem analogen schieberegister und verfahren zu dessen betrieb.
DE2816259A1 (de) Analog-digital-wandler in form einer ladungsgekoppelten halbleiterschaltung
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE3926474C2 (de) Permanent-Speicherzellen-Anordnung
DE2419064C2 (de) Analoginverter
DE3231195A1 (de) Datenspeichervorrichtung
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
DE2026036A1 (de) pn-Planarhalbleiterelement für hohe Spannungen
DE2820837C2 (de) Ladungsgekoppelte Halbleiteranordung und ladungsgekoppelter Filter mit einer derartigen Halbleiteranordnung
DE2520608C3 (de) Halbleiteranordnung zum Digitalisieren eines analogen elektrischen Eingangssignals
DE2400208A1 (de) Ladungsgekoppelte uebertragungsanordnung bei der zur ladungsuebertragung majoritaetstraeger verwendet werden
DE2539967A1 (de) Logikgrundschaltung
DE2703317A1 (de) Ladungsgekoppelte korrelatoranordnung
DE2733675C3 (de)
DE2742936A1 (de) Dauerspeicher
DE2348765A1 (de) Schaltungsanordnung zum kurzschliessen eines verbrauchers
DE2727279A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2820580A1 (de) Transversalfilter mit elektronisch einstellbaren gewichtungsfaktoren
DE2303916A1 (de) Integrierte schaltung mit feldeffekttransistoren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
AF Is addition to no.

Ref country code: DE

Ref document number: 2523683

Format of ref document f/p: P

AF Is addition to no.

Ref country code: DE

Ref document number: 2523683

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8340 Patent of addition ceased/non-payment of fee of main patent