DE2603791A1

DE2603791A1 - Verfahren und schaltungsanordnungen zur deltamodulationsuebertragung

Info

Publication number: DE2603791A1
Application number: DE19762603791
Authority: DE
Inventors: Francis Paul Carrubba; Peter Anthony Franaszek; David Daniel Grossman
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1975-02-07
Filing date: 1976-02-02
Publication date: 1976-08-19
Also published as: US3971987A; GB1474865A; FR2300466B1; CA1077624A; DE2603791C3; FR2300466A1; DE2603791B2; IT1051883B; JPS51108562A; JPS5542775B2

Description

Böblingen, den 27. Januar 1976 ker-fe

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung

Aktenzeichen der Anmelderin: YO 973 005

Verfahren und Schaltungsanordnungen zur Deltamodulationsübertragung

Die Erfindung betrifft ein Verfahren zur Deltamodulationsübertra-.gung entsprechend dem Oberbegriff des Patentanspruchs 1 sowie Schaltungsanordnungen zur Durchführung dieses Verfahrens. I

Viele linearen Modulatoren oder Deltamodulatoren mit festgelegter Schrittgröße haben Schwierigkeiten bei plötzlichen Änderungen der Eingangssignalamplitude. Sobald ein abrupter übergang von ; einer Amplitude zu einer wesentlich anderen Amplitude auftritt, benötigt der Differentialcodierprozeß eine gewisse Zeit zur In- j tegration einer entsprechenden Änderung in der codierten Darstel- j lung des Signales. Dieser Zustand ist technisch als "Überziehung" ! bekannt und entsteht durch die Tatsache, daß bei konventionellen Deltamodulatoren bestimmte praktische Grenzen für die Größe der !Schritte gegeben sind, um die die Amplitude des rekonstruierten Signals von einer Abtastung zur nächsten verändert wird. Wenn der Schritt klein gehalten wird, reagiert der Modulator langsam auf steile übergänge der Amplitude des Eingangssignales und führt dadurch Phasenverschiebungen und andere Verzerrungen des rekonstruierten Signals herbei. Wenn anderersei ts der Schritt groß genug gemacht wird, damit der Codierprozeß sofort einem sehr stellen und langen übergang der Eingangssignalamplitude folgen kann, dann wird das System mit demselben großen Schritt unstabil und zeigt eine Tendenz zum überschießen und Schwingen am Ende des Übergangs selbst. Außerdem kann das sogenannte Schrot- j rauschen in unerwünschtem Ausmaß in den Intervallen erzeugt wer-

609834/0674

den , in denen die Eingangssignalamplitude konstant ist oder sich nur geringfügig ändert. Bestimmte Deltamodulatoren, die auch als adaptiv bezeichnet werden, liefern einen Differentialcodierschritt einstellbarer Größe, der immer dann klein ist, wenn das System leerläuft, und dann größer ist, wenn die Signalamplitude sich ■schnell ändert. Bei einigen herkömmlichen Deltamodulatoren wird ein Schwellwert festgelegt, mit dem die Deltaschritte verglichen werden, um den Wert zu bestimmen, um den sich das neue Vorhersagesignal ändert, während bei anderen Deltamodulatoren der Schwellwert ein von den Deltaschritten ζustandsabhängiger Wert ist. Bei der zuletzt genannten Art von Deltamodulatoren wird für jede Abtastung ein neuer Schwellwert als Deltaschritt gewählt. Ein solcher Deltamodulator ist beschrieben in der US-Patentschrift Nr. 3 628 148. Die Zahl der verfügbaren Deltaschritte und die Zahl der verfügbaren Schwellwerte werden dort bestimmt durch die Zahl von Stufen im Eingangsspeicherregister, j in dem die entsprechenden Codesymbole gespeichert werden. Um die ■ Zahl verfügbarer Deltaschritte und verfügbarer Schwellwerte zu 'erhöhen, muß die Zahl der Stufen im Speicherregister erhöht werden. In einem solchen System wächst die Zahl der Schaltkreise und der logischen Elemente entsprechend, wenn man eine optimale j Zahl von Schwellwerten und Deltaschritten zur Verfügung haben will. Daraus resultiert eine Zunahme der Kosten und Größe des I Deltamodulators.

ι Nach der Aufgabe der vorliegenden Erfindung ist ein gegenüber dem Stande der Technik verbesserter Deltamodulator vorzusehen, der eine Tabelle mit Schwellwerten sowie eine Tabelle mit verzögerten Deltaschritten benutzt, um damit anhand des Eingangs signales weitere nachfolgende Deltaschritte zu bestimmen; dabei soll ein reduzierter Aufwand vorgesehen werden.

[Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen beschrieben.

973 005"

609834/0674

mm "21 —

;Eine optimale Anzahl von Deltaschritten und Schwellwerten steht ,zur Verfügung; nicht durch Verwendung von vermehrten Speicherstulfen und größeren Tabellen, sondern durch Verwendung einer Modifi-J zierschaltung, die aus einer ganzzahlig arbeitenden digitalen Verstärkungslogik besteht, die die gespeicherten Codesymbole berücksichtigt und ein Modifizierungssignal liefert, welches den jeweiligen Deltaschritt und den jeweiligen Schwellwert modifiziert und dadurch effektiv die Größe der entsprechenden Tabellen erhöht, während der Aufwand an Schaltkreisen und logischen Elementen und somit die Kosten klein gehalten werden.

Nach dem Erfindungsgedanken wird ein Deltamodulator beschrieben, der ein Verfahren und Gerät zur Erzeugung von Codesymbolen benutzt, die Schritte des Signal Verlaufs darstellen, bei denen je_tdes Codesymbol entsprechend der Differenz des Signalpegels des Eingabesignals zu einem Vorhersagesignal bestimmt wird. Das Vorhersagesignal wird durch Akkumulation aufeinanderfolgender vorangehender Signalpegelschritte gebildet. Es ist dazu eine Einrichtung vorgesehen zum Speichern einer Folge von erzeugten Codesymbolen, die das neueste Codesymbol und eine Anzahl vorhergehender Codesymbole enthält; die Gesamtheit der Codesymbole zu einem gegebenen Zeitpunkt definiert jeweils den Zustand des Signalverlaufe. Außerdem ist eine Einrichtung vorgesehen zum Speichern einer Folge von erzeugten Codesymbolen, die das neueste Codesyra· bol und die Codesymbole zu einem gegebenen Zeitpunkt sowie den Zustand des SignalVerlaufs definieren. Außerdem ist eine Einrichtung vorgesehen zur Erzeugung von drei Signalen in Abhängigkeit vom Signalverlauf (dargestellt durch die gespeicherte Codesymbolfolge), nämlich ein Schrittsignalpegel, ein Schwellwert und ein Modifiziersignal. Außerdem ist eine Einrichtung eingeschlossen, um den Schrittsignalpegel und den Schwellwert um einen Betrag zu modifizieren, der durch das Modifiziersignal bestimmt wird. Schließlich dient eine Einrichtung zum Bilden eines neuen Vorhersagesignales durch Akkumulation aufeinander folgender modifizierter Signalpegelschritte, die mit aufeinanderfolgenden

609834/0674

modifizierten Schwellwerten summiert werden und eine weitere Einrichtung zum Erzeugen eines neuen Codesymboles aufgrund des Vergleiches des neuen Vorhersagesignales mit dem Eingabesignal.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird anschließend näher beschrieben. Es zeigen:

Fig. 1 in einem Blockdiagramm den Codiererteil des

Deltamodulators,

Fig. 2 in einem Zeitdiagramm den Betrieb des in Fig. ' und Fig. 5 gezeigten Codierers,

Fig. 3 in einem Blockdiagramm den Decodiererteil des

Deltamodulators,

; Fig. 4 ein Zeitdiagramm zur Erklärung des in den j Fign. 3 und 14 gezeigten Decodierers,

^: Fig. 5A bis D, j zusammengelegt

j gem. Fig. 5 eine detailliertere Darstellung des Codiererteils des Deltamodulators,

ι Fign. 6A und 6B,

I zusammengelegt

; gem. Fig. 6 · in einem Blockdiagramm die in Fig. 5B gezeigte

j Deltawerttabelle,

! Fig. 7A und JB₃ i zusammengelegt gemäß Fig. 7 in einem Blockdiagramm die in Fig. 5C gezeigte

^; Schwellwerttabelle,

Fign. 8A und 8B₃

zusammengelegt

gemäß Fig. 8 in einem Blockdiagramm das Tor 120 in den

Fign. 5B und 5C, YO 973 005

609834/0874

Fign. 9A und 9B,

zusammengelegt

gemäß Fig. 9 in einem Blockdiagramm das Tor 122 der Fign. 5B

und 5C,

Fign. 1OA und 10B₁ zusammengelegt gemäß Fig. 10 in einem Blockdiagramm das Tor 124 der Fign. 5B

und 5C,

Fign. HA und HB,

zusammengelegt

gemäß Fig. 11 in einem Blockdiagramm das Tor 126 in den Fign.

5B und 5C,

Fign. 12A und 12B,

zusammengelegt

gemäß Fig. 12 in einem Blockdiagramm das Tor 128 in den Fign.

5B und 5C,

Fign. 13A und 13B, ' zusammengelegt ' gemäß Fig. 13 in einem Diagramm das Tor 130 in den Fign. 5B

und 5C,

Fign. 14A bis D,

zusammengelegt

gem. Fig. 14 in einem detaillierten Blockdiagramm den Decodiere rt eil des erfindungsgemäßen Deltamodulators und

Fign. 15A bis H, '

zusammengelegt

gem. Fig. 15 in einem Blockdiagramm die in Fig. 14C dargestellr

te Filterwerttabelle.

Der beschriebene Deltamodulator ist in Form digitaler Schaltkreise dargestellt, kann jedoch durch Benutzung eines entsprechend programmierten Vielzweck-Digitalrechners oder durch andere geeignete Techniken verwirklicht werden.

YO 973 005

609834/0674

Ein Codierer 2 für den Deltamodulator ist in Pig. I gezeigt. Ein Vergleicher 4 empfängt ein Analogsignal von einer Analogquelle 6 und ein analoges Vorhersagesignal von einem D/A-Konverter 8. Zur Beschreibung wird angenommen, daß das Analogeingangssignal ein Sprachsignal ist. Das Ausgangssignal vom Vergleicher 4 auf einer Leitung 10 ist ein Codesymbolsignal, das einen ersten binären Wert (z.B. eine binäre "1") hat, wenn das Signal, das auf der Analogeingangssignalleitung erscheint, größer als der oder gleich dem Wert des Vorhersagesignales auf der anderen Eingangsleitung ist. Wenn umgekehrt das Analogeingangssignal einen Pegel hat, der kleiner ist als derjenige des Vorhersagesignales, dann hat das auf der Ausgangsleitung 10 erscheinende Codesymbolsignal den binären Wert "0". Das Codesignal vom Vergleicher 4 auf der Leitung 10 kann in der Praxis durch einen Impuls oder keinen Impuls dargestellt werden, durch einen positiven oder negativen Impuls oder durch ein zweiwegiges System, bei dem eine erste und zweite Ausgangsleitung vom Vergleicher vorhanden ist und ein Impuls auf der ersten Ausgangsleitung erscheint, wenn der Zustand einer binären "1" vom Vergleicher 4 erkannt wird, und umgekehrt ein Impuls auf der zweiten Ausgangsleitung erscheint, wenn vom Vergleicher 4 der Zustand einer binären "0" erkannt wird. Ein Tor 12 leitet die entsprechende Codesymbolfolge für "1" und "0" über eine Ausgangsleitung 14 zu einem Ausgangsanschiuß 16 und zum Eingang eines Schieberegisters 18. Das Codesymbolsignal am Anschluß 16 ist ver- !fügbar für eine Ausgangsleitung 20 und wird von dort zu einem Deltamodulator-Decodierer geleitet, der in Fig. 3 gezeigt ist.

Das Schieberegister 18 enthält eine vorgegebene Anzahl von Stufen, beispielsweise insgesamt vier Stufen. Die gespeicherte binäre Bitfolge definiert zu jeder Zeit den Zustand der Signalaktivität bezogen auf das Eingangssignal. Die Ausgabe vom Schieberegister 18 wird parallel einem Decodierer 22 zugeführt, der die im Register 18 gespeicherte Informationsfolge decodiert und über eine von 16 Ausgangsleitungen 24 ein Signal gibt, welches den gegenwärtigen Zustand der Signalaktivität anzeigt. Die Ausgabe des Decodierers 22 ist über die Leitungen 24 für die entsprechenden

YO 973 005Γ

609834/0874

Eingänge einer Deltatabelle 26, einer Verstärkungslogik 28 und einer Schwellwerttabelle 30 vorgesehen.

Die Deltatabelle 26 umfaßt eine Tabellensucheinrichtung und einen Festwertspeicher, in dem 16 ganzzahlige Werte gespeichert sind, die positive oder negative Zahlen in Form von Zweierkomplementen sein können und durch die Ausgabe des Decodierers 22 adressiert werden. Bei jeder Abtastung wird einer der Werte aufgrund der decodierten Daten gewählt und dem Eingang mehrerer Torglieder zugeführt, die zusammen als Tore 32 bezeichnet sind. Die aus der Tabelle 26 ausgewählten Deltaschritte werden akkumuliert und bestimmen das Vorhersagesignal, das dem zweiten Eingang des Vergleichers 4 zugeführt wird.

Die Schwellwerttabelle 30 ist ein anderer Festwertspeicher, der 16 ganzzahlige Werte enthält, die positive oder negative Zahlen in Form von Zweierkomplementen sein können und durch den Decodierer 22 adressiert werden, wobei der gewählte ganzzahlige Ausgangswert der Tabelle 30 dem Eingang mehrerer Torglieder zugeführt wird, die als Tore 3*t dargestellt sind. Der ganzzahlige Ausgabewert der Schwellwerttabelle 30 wird jeweils als Schwellwertoder Referenzpegel benutzt, zu dem nacheinander akkumulierte Deltaschritte zur Bildung des Vorhersagesignales addiert werden.

Die Verstärkungslogik 28 umfaßt einen Achtbitzähler und zwei Decodierer, deren Funktionen anhand der Fig. 5D noch beschrieben werden. Die Verstärkungslogik 28 spricht auf die decodierten Daten vom Decodierer 22 an und liefert daraufhin ein Modifiziersignal über eine Ausgangsleitung 36, mit dem der gewählte Deltaschritt und der gewählte Schwellwert modifiziert werden. Dieses Modifiziersignal kann beispielsweise ein Multiplikation signal sein, das den gewählten Deltaschrittwert und den gewählten Schwellwert mit einem ganzzahligen Betrag, abhängig vom Zustand der Signalaktivität, der durch die Ausgabe des Decodierers 22 dargestellt wird, multipliziert. Im gezeigten Ausführungsbeispiel können bei der Multiplikation die ganzzahligen Werte 1, 2,

it-»—8^-16 od er-32 -^benutzt werden . Die Ver&tärkungs logik 2£ -epwei-YO 973 005

609834/0674

tert somit die verfügbaren Werte aus den Tabellen 26 und 30 bei gleichzeitiger Minimierung der Anzahl der erforderlichen logischen Kreise und des Platzes im Codierer.

pie Ausgangswerte von den Toren 32 und 3^ werden in wählbaren Intervallen über die Leitung 38 dem Eingang eines Datenregisters 40 zugeführt, das in einer Periode jeweils *n modifizierten DeI-fcaschritt und in einer anderer Periode den modifizierten Schwellwert speichert. Die jeweilige Ausgabe vom Datenregister 40 erfolgt über eine Leitung 42 zum ersten Eingang eines Addierers Die Ausgabe des Addierers 44 erfolgt über eine Leitung 46 zu den Signaleingängen eines Tores 48 und eines Tores 50. Das Tor 50 liefert auf seiner Ausgangsleitung 52 modifizierte Deltaschritte, die dem Eingang eines Akkumulators 54 zugeführt werden. Die akkumulierten modifizierten Deltaschritte gelangen über eine Leitung 56 zum Eingang eines Tores 58, welches diese zum Einjgang eines Datenregisters 60 weiterleitet, das die akkumulierten !modifizierten Deltaschritte zum zweiten Eingang des Addierers !über eine Leitung 62 führt. Der Addierer 44 summiert dabei die ivorher akkumulierten modifizierten Deltasehritte mit dem neuen modifizierten Deltaschritt und dem neuen modifizierten Schwelliwert.

!Das Tor 48 leitet die aufeinanderfolgenden modifizierten Deltajsignalpegelschritte, die mit den aufeinanderfolgenden modifijzierten Schwellwerten summiert wurden, weiter und führt diese JPe ge Ischritte über eine Leitung 64 zum Eingang eines Datenregi- ^ters 66, das diese Schrittsignale über eine Leitung 68 dem JEingang eines D/A-Konverters 8 zuführt zur Bildung des analogen jVorhersagesignales für den zweiten Eingang des Vergleichers 4 ^um Vergleich mit dem Eingangssignal.

fc>as Zeitdiagramm in Fig. 2 erläutert die zeitlichen Punktionen lies in Fig. 1 dargestellten Codierers 2, Für die Initialisiierungsbedingungen des Systems wird angenommen, daß die Verstär-

YO 973 005

609834/0674

kungslogik 28 ein Ausgangssignal liefert, das die größte Multiplikation des Deltaschrittes und des Schwellwertschrittes, nämlich mit dem Wert 32, aufruft. Außerdem wird angenommen, daß der Akkumulator 54 die größte negative Zahl gespeichert hat. Die größte Verstärkung von der Logik 28 und die größte akkumulierte negative Zahl vom Akkumulator 54 werden so gewählt, daß der Codierer 2 den Wert des Eingangssignales schnell integriert, da der Pegel des Vorhersagesignales am Anfang hinter dem Pegel des Eingangssignales herläuft. Zur Impulszeit Pl wird das Schieberegister 18 angestoßen, so daß der gegenwärtig gespeicherte Inhalt in die Zwischenspeicherstufe geschoben wird. Zu dieser Zeit besteht der gespeicherte Inhalt aus lauter Nullen, 0000. Die ;Tore 34 werden selektiv geöffnet, um den Faktor zu bestimmen, 'mit dem der gegenwärtige Schwellwert zu multiplizieren ist. Wenn der Zustand der Signalaktivität durch lauter Nullen gekennzeichnet ist, wird die Verstärkungslogik 28 um die Zahl 8 erhöht, wie im einzelnen kurz beschrieben wird. Dementsprechend wird der abgelesene Schwellwert, der zu dieser Zeit -34 beträgt (Pig. 7A, Register 340), multipliziert mit dem Faktor 32 und dem Eingang ides Datenregisters 40 und von dort dem Eingang des Addierers 44 [zugeführt. Dieser Wert wird dann zu der gegenwärtig akkumulierten Summe vom Akkumulator 54 addiert.

,Der neue auf der Ausgangsleitung 46 erscheinende Wert ist die ialte Akkumulation zuzüglich dem modifizierten Schwellwert, der 'durch das Tor 48 zur Impulszeit P2 zum Datenregister 66 und zum D/A-Konverter 8 geleitet wird, um das neue analoge Vorhersagesi- ^gnal zu bilden, das dem zweiten Eingang des Vergleichers 4 zugeführt wird und ein neues Codesymbol liefert, nämlich ein binäres "lⁿ-Ausgangssignal auf der Leitung 10 zum Eingang des Tores 12. Es wird angenommen, daß das Signal eine binäre "1" ist, weil eine bestimmte Zeit benötigt wird, bis der Pegel des Vorhersagesignales den Pegel des Eingangssignales erreicht. Zur Zeit P3 wird das Tor 12 geöffnet und das binäre "1"-Codesymbolsignal auf der Ausgangsleitung 14 weitergegeben und dem Anschluß 16 und wiederum

YO 973 005

609834/0674

dem Eingang des Schieberegisters 18 zugeführt, wobei dieses Signal in der ersten Stufe des Schieberegisters 18 zur Zeit P3 gespeichert wird. Zur Impulszeit P4 reagiert die Verstärkungslogik 28 auf die decodierten Daten vom Decodierer 22. Der Achtbitzähler (Pig. 5D) wird um zwei heruntergesetzt aufgrund der binären Bedingungen 000I₃ wie es im einzelnen noch erklärt wird. Das resultierende neue Modifiziersignal wird den Toren 32 und 34 zugeführt. Zur Impulszeit P5 liegt an den Toren 32 der gesuchte Deltawert, multipliziert mit dem Multiplikationsfaktor von der Verstärkungslogik 28. Das modifizierte Deltaschrittsignal wird dem Da-* tenregister 40 und wiederum dem ersten Eingang des Addierers zugeführt zur Addition zu den vorher akkumulierten modifizierten Deltawerten. Zur Zeit P6 wird der Inhalt des Addierers 44, der die Summe der akkumulierten modifizierten Deltawerte und des neuen modifizierten Deltawertes ist, zum Eingang des Akkumulators 54 durch das Tor 50 geleitet. Zu diesem Zeitpunkt ist festzustellen, daß die akkumulierten modifizierten Deltawerte zum Akkumulator 54 und nicht durch das Tor 48 zum Datenregister 66 und den D/A-Konverter 8 geleitet werden. Das hat den Grund, daß erst die akkumulierten modifizierten Deltawerte mit dem jeweiligen modi- ;fizierten Schwellwert summiert werden, bevor sie in ein Vorher-

isagesignal umgewandelt werden. Dabei ergibt sich, daß die modijfizierten Deltawerte akkumuliert werden, wohingegen die gewählten modifizierten Schwellwerte nicht akkumuliert werden, sondern als Referenzwerte von einer Abtastung zur nächsten benutzt werden. Die durch den Addierer und Akkumulator ausgeführten Operationen erfolgen alle in Zweierkomplementrechnung. Der gerade beschriebene Zyklus wird ständig während des Deltamodulierens wiederholt.

;Das Blockdiagramm in Fig. 3 zeigt den mit der Ziffer 70 bezeichneten Decodiererteil des Deltamodulators. Die vom Codierer 2 erzeugten Codesymbolsignale werden über die Leitung 20 den ent-, sprechenden Eingängen eines Schieberegisters 72 und eines Impulsgenerators 74 zugeführt, der die Taktung des Decodierers mit den empfangenen Codesymbolen synchron durchführt. Das Schieberegister 72 ist nur zur Illustration als sechsstufiges Schieberegi-

YO 973 00? "

609 834/0874

ister für die Folge der gespeicherten Codesymbole einschließlich !des zuletzt erzeugten Codesymboles und der vorhergehenden fünf !Codesymbole dargestellt. Die Folge der gespeicherten Codesymbole !definiert zu jedem Zeitpunkt den Zustand der Signalaktivität des empfangenen Signals. Der Inhalt aller sechs Stufen wird zum ersten Decodierer 76 gegeben und der Inhalt der zweiten bis fünften Stufe zum Decodierer 78. Der Inhalt der dritten bis sechsten Stufe wird zu den Eingängen eines Decodierers 80 geleitet. Das Ausgangsergebnis vom Decodierer 76 wird zum Eingang einer Filtertabelle 82 gegeben, die eine nichtlineare Umhüllende der empfangenen Codesymbole bildet. (Eine solche Filtertabelle ist in der US-Patentanmeldung mit der Seriennummer 458 936 vom 8. April 1974 beschrieben.) Der Ausgangswert des Decodierers 80 wird dem Eingang einer Deltatabelle 84 zugeleitet, die im Betrieb identisch ist mit der in Fig. 1 gezeigten Deltatabelle 26. Die Werte vom Decodierer 78 werden dem Eingang einer Verstärkungslogik 86 zugeführt, die ähnlich aufgebaut ist und genauso funktioniert wie die in Fig. 1 gezeigte Verstärkungslogik 28. Der jeweilige Hüllwert von der Filtertabelle 82 wird einer Toranordnung 87 zugeführt, die unter Steuerung der Verstärkungslogik 86 je einen modifizierten Hüllwert liefert, der der Hüllwert vom Filter ist, multipliziert mit einem vorgegebenen ganzzahligen Wert, der durch die Verstärkungslogik 86 bestimmt wird.

Die Signalausgabe aus der Deltatabelle 84, die dem jeweiligen Schrittsignalpegel gleicht, wird zu Toren 88 geleitet, die einen modifizierten Schrittsignalausgangspegel abgeben, der der Schrittsignalpegelwert ist, multipliziert mit einem ganzzahligen Wert, der durch die Verstärkungslogik 86 bestimmt wird. Die Ausgangasignale der Tore 87 und 88.werden zu getakteten Zeiten über eine Leitung 90 zum Eingang eines Datenregisters 91 geführt, das wiederum je ein Ausgangssignal zum ersten Eingang eines Addierers 92 liefert. Dort wird mit aufeinanderfolgenden akkumulierten modifizierten Signalschrittpegeln summiert. Die Summen vom Addierer 92 werden zum Eingang eines Tores 93, zum Eingang eines

TO 9YJb

609834/0874

Tores 94 und zum Eingang eines Tores 95 geleitet. Das durch das Tor 93 geleitete Signal ist der akkumulierte modifizierte Deltaschrittwert, der mit nachfolgenden modifizierten Hüllwerten von der Filtertabelle 82 summiert wird. Dieses Signal wird dann zum Eingang eines Datenregisters 96 und weiter zu einemD/A-Konverter 97 geleitet, wobei dessen erzeugtes Analogsignal einem Analogempfänger 98 als nutzbare Reproduktion des analogen Sendesignales von der Quelle 6 gemäß Pig. I zugeleitet wird.

Die Summen vom Addierer 92 werden durch das Tor 95 zum Akkumulator 99 zur Akkumulation der modifizierten Deltawerte geleitet, die dann durch ein Tor 100 zum Eingang eines Datenregisters 101 geleitet werden, dem auch über das Tor 94 die nicht akkumulierten modifizierten Deltawerte zugeführt werden. Die am Ausgang des Datenregisters 101 erscheinenden modifizierten Deltaschrittwerte werden dem zweiten Eingang des Addierers 92 zugeführt und mit dem jeweiligen neuen modifizierten Hüllwert sum-■ miert.

J Das Zeitdiagramm in Fig. 4 erläutert die zeitlichen Funktionen des Decodierers 70, der in den Figuren 3 und 14 dargestellt ist. ; Zur Impulszeit Ql werden die im Schieberegister 72 gespeicherten Codesymbole in dessen Zwischenspeicherteil verschoben. Zur Impulszeit Q2 werden dann die in den Zwischenspeicherstufen des Registers gespeicherten Codesymbole in die nächsten Stufen geschoben und die akkumulierten modifizierten Deltaschritte aus dem Akkumulator 99 durch das Tor 100 und das Datenregister 101 zum Addierer 92 geschoben, um zum modifizierten neuen Hüllwert addiert zu werden. Zur Impulszeit Q3 wird der Decodierer 78 durch die Verstärkungslogik 86 abgefragt um festzustellen, welches Modifiziersignal aufgrund des gegenwärtigen Zustandes der Signalaktivitäfc zu erzeugen ist. Zur Impulszeit Q4 wird der jeweilige Deltaschrittwert vom Ausgang der Deltatabelle 84 modifiziert, d.h. multipliziert mit dem abgegebenen ganzzahligen Wert von der Verstärkungslogik 86, und über die Leitung 90 zum

YO 973 005

S09834/067&

Eingang des Datenregisters 91 und dann zum Adddierer 92 weitergeleitet, um mit der gegenwärtig im Register 101 gespeicherten alten Summe addiert zu werden. Zur Impulszeit Q5 wird die neue Ausgabesumme vom Addierer 92 durch das Tor 94 zum Eingang des Datenregisters 101 und durch das Tor 95 zum Eingang des Akkumulators 99 geleitet. Zur Impulszeit Q6 wird der abgelesene Hüll wert von der Filtertabelle 82 modifiziert, d.h. mittels der Tore 87 mit dem gewählten Wert von der Verstärkungslogik 86 multipliziert, und über die Leitung 90 zum Eingang des Datenregisters 91 und zum Addierer 92 geleitet, um zu der neuen Summe addiert zu werden. Zur Impulszeit Q7 wird die Ausgabe vom Addierer 92, die aus der neuen Summe zuzüglich dem modifizierten Hüllwert besteht, durch das Tor 93 zum Datenregister 96 und von dort zum D/A-Konverter 97 geleitet, um in die Analogform umgewandelt und durch den Analogempfänger 98 unter Rekonstruktion des Eingangssignales empfangen zu werden. Dieser Zyklus wiederholt sich laufend während des Betriebes. Die Deltaschritte werden also akkumuliert und summiert mit aufeinanderfolgenden modifizierten Hüllwerten zur Bildung eines Digitalsignales, welches danach in die Analogform für den Analogempfänger 98 umgewandelt wird.

In Fig. 5A ist ein Teil des Codierers 2 gezeigt, der in Fig. 1 | dargestellt ist. Der Codierer ist als zweigleisiges System dargestellt; d.h., für jedes Element im System gibt es eine erste Lei- ! tung für binäre Einersignale und eine zweite Leitung für binäre Nullsignale. Wenn ein binäres Einersignal vorhanden ist, dann liegt also ein Signal auf der ersten Leitung und kein Signal auf der zweiten Leitung. Wenn umgekehrt ein binäres Nullsignal vorhanden ist, liegt ein Signal auf der zweiten Leitung und kein ; Signal auf der ersten Leitung; d.h., wenn die erste Leitung ak- ι tiv ist, ist die zweite Leitung nicht aktiv und umgekehrt. Der : Vergleicher 4 empfängt an einem ersten Eingang das analoge Eingangssignal von der Quelle 6 auf der Leitung 102 und das Vorhersagesignal an einem zweiten Eingang über die Leitung 104, wie es

YO 973 005

609834/0674

im Zusammenhang mit Fig. 1 erklärt wurde. Wenn das analoge Eingangssignal auf der Leitung 102 größer oder gleich ist dem analogen Vorhersagesignal auf der Leitung 104, wird ein Signal auf die Leitung 106 gegeben und diese dadurch aktiviert, und die Leitung 108 ist nicht aktiv, womit der Zustand einer binären Eins dargestellt ist. Sobald das Vorhersagesignal auf der Leitung 104 größer ist als das Analogsignal auf der Leitung 102, wird ein Signal auf die Leitung 108 gegeben, so daß diese aktiv und die Leitung 106 nicht aktiv ist, wodurch der Zustand einer binären Null dargestellt wird. Zur Impulszeit P3 leitet das Tor 12 das Signal, welches auf der jeweils aktiven Leitung zu dieser Zeit erscheint, zum Schieberegister 18 und über die LeitungerßO zum Decodierer 70.

Das Schieberegister 18 besteht aus den Flipflop-Stufen 142, 144, 146 und 148. Außerdem hat es noch Zwischenspeicherstufen , die Flipflops 150, 152 und 154. Wie an der Leitung 156 gekennzeichnet ist, wird zur Impulszeit Pl der Inhalt des Flipflop 142 durch ein Tor 143 in die Speicherstufe 150, der Inhalt des Flipflop 144 durch ein Tor 145 in die Speicherstufe 152 und der Inhalt des Flipflop 146 durch ein Tor 147 in die Speicherstufe 154 geleitet.

Zur Impulszeit P3 leitet das Tor 12 das erzeugte Codesymbol vom *Vergleicher 4 in die erste Schieberegisterstufe 142. Ebenfalls wird zur Zeit P3 das Tor 151 eingeschaltet, um die im Flipflop .150 gespeicherte Information in die zweite Speicherregisterstufe 144 zu leiten; das Tor 153 wird eingeschaltet, um die Information im Flipflop 152 in die dritte Schieberegisterstufe 146 zu leiten und das Tor 155 wird eingeschaltet, um die im Flipflop 154 gespeicherte Information in die vierte Schieberegisterstufe 148 zu leiten. Der Decodierer 22 decodiert die augenblickliche Folge der im Schieberegister 18 gespeicherten Codesymbole, um den momentanen Zustand der Signalaktivität zu bestimmen, und markiert auf einer Bündelleitung 24 zu jedem Augenblick eine der l6 möglichen decodierten Kombinationen, die an einer Leitung 157 gezeigt sind. Die binären decodierten Signale werden auch auf einer Leitung 112

YO 973 005

609834/0674

,weitergegeben, die die Deltawerttabelle 26 und die Schwellwertta-,belle 30 speist. Die 16 einzelnen Informationsleitungen, die |das Bündel 157 bilden, sind in vorgegebener Weise darstellungsjgemäß mit den ODER-Gliedern 159, 161 und 163 verbunden, und deren !Ausgänge wiederum sind an die Verstärkungslogik 28 angeschlossen, jwas in Fig. 5D gezeigt ist. Das Glied 159 wird eingeschaltet, jsobald eine extreme Signalaktivität vorliegt, was sich durch .entweder lauter Nullen oder lauter Einsen in der decodierten Folge zeigt. Das Glied 161 wird eingeschaltet, sobald eine mittlere Signalaktivität vorliegt, wie beispielsweise der Zustand 0001 oder j 1110. Die anderen binären Zustände, die das Glied 161 einschalten, lassen sich aus Fig. 5A erkennen. Das Glied I63 wird eingeschaltet bei einem Zustand niedriger Signalaktivität wie beispielsweise 0100 oder 1011, wobei sich die anderen Zustände der Signalaktivität, die das Glied I63 anschalten, leicht aus Fig. 5A erkennen lassen.

Fig. 5B zeigt die Deltawerttabelle 26 und die Tore 32. Das auf einer Leitung 112 erscheinende codierte Signal aktiviert zu einem gegebenen Zeitpunkt eine der 16 möglichen Ausgangsleitungen 114 der Deltawerttabelle 26. Das Ausgangssignal von der Tabelle 26 wird gleichzeitig an die Tore 120, 122, 124, 126, 128 und 130 angelegt, von denen zu einem gegebenen Zeitpunkt jeweils nur eines eingeschaltet wird. Auf einer Leitung 36 erscheint das Multiplizierfsignal von der Verstärkungslogik 28 gemäß Darstellung in Fig. 5D.

!Zu einem gegebenen Zeitpunkt ist eine der Leitungen I8I, I83, I85, ;187, I89 oder I9I aktiv, um das aus UND-Gliedern 121, 123, 125, J127, 129 bzw. 131 ausgewählte Glied einzuschalten zur Abgabe eines Signals zur Impulszeit P5, um den jeweiligen Deltawert zu modifizieren. Für einen niedrigen Zustand der Signalaktivität, wie er durch die decodierte Folge vom Decodierer 22 angegeben wird, liefert die Verstärkungslogik 28 ein Einschaltsignal auf die Leitung I8I, damit das Glied 121 eingeschaltet wird zur Lieferung eines Signals zur Impulszeit P5, um damit das Tor 120 ein-

YO 973. 005

609834/0674

zuschalten, das einen modifizierten Deltaschritt auf eine Leitung 38 gibt. Sobald das Tor 120 eingeschaltet ist, wird der jeweilige Deltaschritt aus der Deltawerttabelle multipliziert mit 1; d.h., der Deltaschritt bleibt derselbe. Sobald ein Einschaltsignal auf der Leitung 183 liegt, wird das Glied 123 eingeschaltet und gibt einen Signalausgang zum Einschalten des Tores 122, damit der jeweilige Deltaschritt mit dem Wert 2 multipliziert wird. Sobald die Leitung I85 aktiv ist, wird das Glied 125 eingeschaltet und gibt ein Ausgangssignal zum Einschalten des Tores 124, um den Deltaschrittwert effektiv mit 4 zu multiplizieren. Sobald die Leitung I87 aktiv ist, wird 127 eingeschaltet und liefert ein Ausgangssignal zum Einschalten des Tores 126, um den Deltaschritt mit 8 zu multiplizieren. Sobald die Leitung I89 aktiv ist, wird 129 ■eingeschaltet und liefert ein Ausgangssignal zum Einschalten des Tores 128, um den Deltaschritt mit 16 zu multiplizieren. Sobald die Leitung 191 aktiv ist, wird I3I eingeschaltet, um ein Ausjgangssignal zum Einschalten des Tores 130 zu liefern und den jDeltawert mit 32 zu multiplizieren. Die Punktion der entsprecheniden Tore in den Toren 32 wird im einzelnen im Zusammenhang mit Fig. 6 beschrieben. Hier genügt die Peststellung, daß die durch die Tore 32 ausgeführten Multiplikationen in Schiebetechnik durchgeführt werden; d.h. wenn ein Deltawert mit 2 zu multiplizieren ist, wird er um eine Stelle verschoben, wenn er mit 4 zu multiplizieren ist, um zwei Stellen usw.

Die Akkumulation und die Addition, die. vom Akkumulator 54 und vom (Addierer 44 und den zugehörigen Torschaltungen und Registern ausigeführt werden, sind dieselben, wie sie in Zusammenhang mit jPig. 1 beschrieben wurden und werden daher hier nicht noch einmal beschrieben.

;In Fig. 5C sind die Schwellwerttabeile 30 und die Tore 34 dargestellt. Die Schwellwerttabeile 30 spricht auf die decodierten 'Signale auf einer Leitung 112 an und aktiviert eine der 16 Ausjgangs leitungen 118, die den jeweiligen Schwellwert an die Tore

YO 973 005

609834/067

34 bildende entsprechende Einzeltore liefern. Die Tore 34 sind den Toren 32 identisch, wobei vergleichbare Elemente in der Kennzeichnung einen Strich tragen. Daher wird ihre Arbeitsweise hier nicht im einzelnen beschrieben. Die Tore 34 übernehmen die Modifizierung zur Zeit des Impulses Pl, der auf der Leitung 184 erscheint. Ein Signal "1" wird einem Anschluß 135 zugeführt und ein Signal "0" einem Anschluß 137, um das Öffnungspotential für die Tore 32 und 34 zu liefern. In der Praxis werden die Anschlüsse 135 und 137 z.B. an eine Potentialquelle zurückgeführt; es bleibt jedoch dem Konstrukteur überlassen, eine Quelle positiven oder negativen Potentials oder eine Quelle eines positiven oder negativen Stromes zu wählen.

In Fig. 5D ist im einzelnen die Verstärkungslogik 28 gezeigt, welche das Modifiziersignal aufgrund des Zustandes der Signalaktivität wählt, die dargestellt ist durch das auf einer Leitung 24 am Ausgang des Decodierers 22 erscheinende decodierte Signal. Die Verstärkungslogik 28 enthält einen Achtbit- ^:zähler 162, der einen Niederwertteil aus den fünf ersten Stufen I des Zählers und einen Hochwertteil aus den drei hohen Stufen des !Zählers enthält. Ein Decodierer 166 spricht auf die Zahlen der ' fünf niedrigen Stufen des Zählers an und ein Decodierer 164 ι auf die Zahlen der drei hohen Stufen. Die drei hohen Stufen des Zählers werden daraufhin überwacht, daß durch die drei I werthohen Bits niemals eine größere Zahl als 5 dargestellt wird. ^; Der Decodierer 164 spricht dabei auf die Zahlen 0 bis 5 an, die !auf den Decodiererausgangsleitungen 109, 111, 113, 115, 117 bzw. j 119 abgegeben werden. Der Decodierer 166 spricht auf eine Zahl 0 auf einer Leitung 103, auf die Zahl 1 auf der Leitung 105 und auf eine Zahl größer als 24 auf einer Leitung 107 an. Der Zähler 162 kann niemals unter Null heruntergezählt werden. Die den Zustand der drei werthohen Bits anzeigende Zahl darf niemals den Wert 5 überschreiten. Zur Impulszeit P4, dargestellt auf der Leitung 192, wird eines der UND-Glieder 170, 174, 180 geöffnet, um den Zählerinhalt herauf- oder herunterzusetzen. In einigen

YO 973 005

60983A/0S74

Fällen wird der Zähler jedoch weder herauf- noch heruntergeschaltet, abhängig vom Zustand der Signalaktivität und der momentanen Zahl im Zähler. Die Logik, die sicherstellt, daß der Zähler 162 niemals unter 0 heruntergezählt wird, wird teilweise durch das Glied 171 gebildet, das Eingänge über die Leitungen IO3 und 109 hat, nämlich die Null-Zahlenleitungen der Decodierer 166 und 164. Wenn diese beiden Leitungen aktiv sind, wird ein Signal vom Tor 171 abgegeben, das durch einen Inverter 168 als negatives Signal weitergeleitet wird, das UND-Glied 170 sperrt und dadurch verhindert, daß der Zählerinhalt um 1 herungergezählt werden kann. Zu !dieser Zeit leitet auch das ODER-Glied 176 das Ausgangssignal vom 'Tor 171 weiter, das durch einen Inverter 172 invertiert wird, um das UND-Glied I80 zu blockieren, wodurch verhindert wird, daß der ,Zähler um 2 heruntergezählt werden kann. Sobald die Zahl 1 im Decodierer I66 erscheint und die Zahl 0 noch im Decodierer 164 steht, sind die Leitungen 105 und 109 aktiv und schalten 179 ein zur Abgabe eines Ausgangssignales, das über das ODER-Glied I76 geleitet und durch den Inverter 172 invertiert wird, um das UND- ;Glied I80 zu sperren, wodurch verhindert wird, daß der Zähler um zwei heruntergezählt werden und daher unter 0 herunterkommen 'kann. Da der Zähler niemals eine größere Zahl als 5 in seinen

drei werthohen Stufen enthalten soll, wird 175 eingeschaltet, sobald eine Zahl größer als 24 durch den Decodierer 126 abgefühlt, damit ein Signal über eine Leitung 107 gegeben und eine Zahl 5 durch den Decodierer 164 erkannt wird; dann steht ein Signal auf der Leitung 119 an, das das Glied 175 einschaltet zur Abgabe

I eines Ausgangssignales über den Inverter 178, um das UND-Glied ;174 zu sperren, so daß der Zähler nicht um 8 erhöht werden kann.

I Wie man sieht, wird also der Zähler 162 um 8 erhöht, sobald ein Ausgangssignal vom Tor 159 gemäß Darstellung in Pig. 5A ansteht, welches den Zustand hoher Signalaktivität anzeigt. Das UND-Glied 180 wird zum Herunterschalten des Zählerinhaltes um ,2 eingeschaltet, sobald ein Zustand mittlerer Signalaktivität !durch ein Ausgangssignal vom ODER-Glied I6I (Fig. 5A) angezeigt wird. Der Zähler wird um 1 heruntergeschaltet, wenn das UND-Glied

YO 973 005

609834/0674

170 eingeschaltet wird durch ein Ausgangssignal vom ODER-Glied I63 (Pig.'5A), das einen Zustand niedriger Signalaktivität anzeigt. Andere Steuer- oder Zählanordnungen können in der Praxis zum Wählen des Modifiziersignales ebenfalls benutzt werden.-Die Modifiziersignale, die auf den vorgesehenen Ausgangsleitungen vom Decodierer 164 dargestellt werden, haben eine aufsteigende Wertfolge für zunehmende Signalaktivität; d.h., je höher die Signalaktivität ist, umso größer ist der Multiplikatxonsfaktor, der über eine Leitung 36 zu den Toren 32 und 34 geleitet wird.

In Fig. 6a ist ein Teil der Deltawerttabelle 26 wiedergegeben. Das auf einer Leitung 112 ankommende decodierte Signal wird an eines der Schalttore 3OO, 302, 304, 306, 308, 310, 312 bzw. 314 oder der entsprechenden Tore in Fig. 6B angelegt, deren nur «je eines eingeschaltet wird. Sobald das decodierte Signal 0000 ist und dadurch ein Zustand hoher Signalaktivität angezeigt wird, wird das Schalttor 300 eingeschaltet; ein Register 30I liefert als binäre Ausgabe den ganzzahligen Wert -48, der der gewählte Deltaschritt ist und über das Tor 300 zu einer Ausgangsleitung 114 weitergeleitet wird, die zu den Toren 32 führt. Die Register 301, 303, 305, 307, 309, 3H₉ 313, 315 usw. sind alles Speicherregister oder auch Festwertspeicher, die ein binäres Ausgangssignal mit einem festen ganzzahligen Wert liefern, der durch das zugehörige Tor abhängig von dem auf einer Leitung 112 erscheinendeh binären codierten Signal geleitet wird. Die Zahlen erscheinen dabei in Zweierkomplementform; das werthöchste Bit ist das Vorzeichenbit. Wenn das werthöchste Bit eine "1" ist, ist die ganze Zahl negativ; wenn das werthöchste Bit eine "0" ist, ist die ganze Zahl positiv.

Fig. 6b zeigt den übrigen Teil der DeItawerttabeile, der genauso arbeitet wie der in Fig. 6A gezeigte Teil. Sobald die binäre Machrieht 1000 vorliegt, wird das Tor 316 geöffnet, um den Wert -12 durchzuleiten, der im Speicherregister 317 gespeichert ist. Der gewählte Deltaschritt wird dann über eine Ausgangsleitung

YO 973 Ό05

8Q9834/0674

weitergegeben, die mit den Toren 32 verbunden ist.

Fig. 7 zeigt im einzelnen die in Fig. 5C dargestellte Schwellwerttabelle 30. Fig. 7A zeigt einen Teil der Schwellwerttabeile mit den Toren 332 bis 339, die die Abgabe der Speicherregister 340 bis 347 kontrollieren und den in diesen Registern gespeicherten jeweiligen Wert weiterleiten, wenn das entsprechende Tor durch das auf einer Leitung 112 erscheinende Signal geöffnet ; wird. Wenn z.B. auf einer Leitung 112 das decodierte Signal 0000 erscheint, wird das Tor 332 geöffnet, um den im Register 340 gespeicherten binären Ganzzahlenwert -34 auf eine Ausgangsleitung 118 zu leiten und an die Tore 34 anzulegen. Wenn auf einer Leitung 112 das binäre decodierte Signal Olli erscheint, wird z.B. das : Tor 339 geöffnet, um die im Register 347 gespeicherte binäre ; ganze Zahl -1 auf eine Ausgangsleitung 118 zu leiten. Wieder werdeh die ganzzahligen Werte in Zweierkomplementform ausgedrückt.

' Fig. 7B zeigt den übrigen Teil der Schwellwerttabelle 30 und j i enthält die Tore 348 bis 355, die im geöffneten Zustand den in j I den Speicherregistern 356 bis 363 gespeicherten binären ganzzahligen Wert weiterleiten. Wenn z.B. auf einer Leitung 112 die de

j codierte binäre Zahl 1000 erscheint, wird das Tor 348 geöffnet, j um den binären ganzzahligen Wert +1 weiterzuleiten, der im Regij ster 356 gespeichert ist, und zwar auf einer Ausgangsleitung 118, J um die Tore 34 zu steuern. Wenn die auf einer Leitung 112 ersehei- ! nende binäre Zahl beispielsweise 1111-ist, wird das Tor 355 ge- _: öffnet, um den binären ganzzahligen Wert +34 zu einer Ausgangslei-I tung 118 weiterzuleiten, der im Register 363 gespeichert ist.

' Das Blockdiagramm in Fig. 8 zeigt das Tor 120, das den gewählten 'Deltaschritt mit 1 multipliziert. Das den gewählten Deltaschritt

umfassende 8 Bits große Wort auf einer Leitung 114 von der Deltawe^t-I tabelle 26 wird an das Tor 120 angelegt. Zur ersten Bitposition j gehören die Null-Leitung 364 und die Eins-Leitung 365 _a die mit I den UND-Gliedern 382 bzw. 383 verbunden sind. Das UND-Glied 382

! liefert ein Ausgangssignal, wenn die Leitung 364 und gleichzeitig ¥Ö~973~OO5 "

6Ö9834/GS74

die Leitung 4O6 aktiv ist, wodurch eine binäre Null für das erste Bit angezeigt wird. Das UND-Glied 383 liefert ein Ausgangssignal, wenn die Leitung 365 gleichzeitig mit der Leitung 4O6 aktiv ist und eine binäre Eins für das erste Bit angezeigt wird. Zum achten und werthöchsten Bit gehört die Null-Leitung 378, verbunden mit dem UND-Glied 396, und die Eins-Leitung 379» verbunden mit dem UND-Glied 397. Das achte Bit ist das Vorzeichenbit; d.h., wenn die Null-Leitung 378 aktiv ist, ist der Deltaschritt eine positive Zahl und umgekehrt ist er eine negative Zahl, wenn die Leitung 379 aktiv ist, wobei die Arithmetik in Zweierkomplementform ausgeführt wird und alle Additionen und Subtraktionen durch den Addxtionsprozeß ausgeführt werden können. Die mittleren Bits auf den Leitungen 366 bis 377 kontrollieren UND-Glieder 384 bis 395. Die Glieder 398 bis 405 enthalten Bits, die den Wert des Vorzeichenbits annehmen. Sobald der gewählte Deltaschritt eine negative Zahl ist, dargestellt durch den aktiven Zustand ■der Leitung 379, wird ein Glied 140 eingeschaltet und liefert ;eine logische Eins über eine Leitung 38I zu 399, 401, 403 und 405, um Einsen in die werthohen vier Bitpositionen zu laden. ■Wenn umgekehrt der Deltaschritt eine positive Zahl ist, angezeigt 'durch den aktiven Zustand der Leitung 378, wird ein Glied 138 !eingeschaltet und liefert eine logische Null über die Leitung !38O zu 398, 400, 402 und 4O4, um Nullen in die vier hohen Bitpo-Isitionen zu laden. Die werthöchste Bitposition der Ausgabe des 'Tores 120, d.h., die Nullausgabe vom Tor 404 oder die Eins-Aus-

gäbe vom Tor 405, enthält so das Vorzeichenbit, welches angibt, ob der modifizierte gewählte Deltaschritt eine positive oder negative Zahl ist. Aufgrund eines Ausgangssignales vom Glied 121, dargestellt durch den aktiven Zustand der Leitung 406, das die Glieder 382 bis 405 einschaltet, wird der modifizierte jeweilige Deltaschritt zu einer Ausgabeleitung 38 gegeben, die zum !Register 40 führt (Pig. 5B).

Pig. 9 zeigt im einzelnen das Tor 122, wie es in Fig. 5B darge- !stellt ist. Das Tor 122 multipliziert bekanntlich den gewählten

YO 973 005

609834/0674

Deltaschritt, der auf der Ausgangsleitung 114 von der Deltwawerttabelle 26 erscheint, mit zwei. Das erste bis achte Bit des gewählten Deltaschrittes werden auf die Leitungen 408 bis 421 gegeben, wobei die Null des ersten Bits auf der Leitung 408 und die Eins des ersten Bits auf der Leitung 409 erscheint.

Das werthöchste Bit ist das Vorzeichenbit, wobei die Leitung 422 aktiv ist, wenn der gewählte Deltaschritt eine positive Zahl ist; die Leitung 423 ist aktiv, wenn der gewählte Deltaschritt eine negative Zahl ist. Die Multiplikation mit zwei erfolgt durch Verschieben der acht Bits um eine Stelle. Die erste Bitposition der Ausgangsleitung kommt vom Ausgang eines UND-Glieds 426, das eine Null abgeben kann. Wenn der Deltaschritt eine negative Zahl ist,

' wie es durch Erregung der Leitung 423 dargestellt wird, leitet das Glied 449 die logische Quellennull über eine Leitung 453 zum ODER-Glied 425, um 426 so vorzubereiten, daß die logische Null abgegeben wird, sobald die Leitung 455 aktiv ist. Wenn der Deltaschritt eine positive Zahl ist, dargestellt durch den aktiven Zu-

_; stand der Leitung 422, leitet das UND-Glied 450 die logische

^: Quellennull zum zweiten Eingang des ODER-Gliedes 425, um wieder 426 vorzubereiten. Wenn der Deltaschritt eine positive Zahl ist, werden die drei werthöchsten Stufen auf null gezwungen, dargestellt durch das Vorbereiten von 443, 445 und 447 über die Leitung 454 aufgrund der Einschaltung des UND-Glieds 450 zum Weiter-

leiten der logischen Quellennull. Wenn umgekehrt der Deltaschritt eine negative Zahl ist, werden die Tore 444, 446 und 448 über die Leitung 452 vorbereitet aufgrund der Einschaltung des Glieds 451, um die logische Quelleneins weiterzuleiten. Eine Null wird dabei in die wertniedrigste Bitposition gezwungen, dargestellt am Ausgang des Glieds 426, und entweder eine Null oder eine Eins wird in die drei werthöchsten Bitpositionen abhängig vom Vorzeichenbit, gestellt.

Fig. 10 zeigt im einzelnen das Tor 124, das den gewählten Deltaschritt mit 4 multipliziert. Die Multiplikation mit 4 erfolgt

YO 973 005

SG9834/0S7*

durch Verschiebung der acht Bits um zwei Stellen. Die acht Bits ^: von der Deltawerttabelle 26 werden dargestellt auf den Leitungen 460 bis 476₃ wobei die Null und die Eins des ersten Bits auf den I Leitungen 460 bzw. 461 dargestellt wird, die zur dritten Position j der Ausgangsleitung führen, nämlich über die UND-Glieder 481 bzw. 482. Das werthöchste Bit ist dargestellt auf den Leitungen 475 und 476, die mit den Gliedern 496 bzw. 497 verbunden sind. Da das Tor 124 mit vier multipliziert, muß der Deltaschritt um zwei Positionen verschoben werden. Entsprechend muß in die ersten beiden Bits der Ausgabe vom Tor 124 eine Null eingezwungen werden. Sobald der Deltaschritt eine positive Zahl ist, angezeigt durch die aktive Leitung 475 ₉ wird 503 eingeschaltet und macht die Leitung j 507 aktiv, wodurch 477 und 478 zum Leiten der logischen Quellennull eingeschaltet werden, um 479 und 480 vorzubereiten. Wenn der Deltaschritt eine negative Zahl ist, dargestellt durch die aktive 'Leitung 476 _s werden 504 und 502 eingeschaltet, um die logische 'Eins bzw. Null weiterzuleiten. Die weitergeleitete logische Null schaltet 477 und 478 ein und bereitet 479 und 480 vor, um wieder Nullen in die beiden wertniedrigsten Bitpositionen zu zwingen. Die Leitung 505 wird aktiviert, um Einsen in die beiden werthöchsten Bitpositionen zu stellen; die Leitung 507 wird aktiviert, um Nullen in die beiden werthöchsten Bitpoeitionen zu stellen. Dementsprechend erfolgt die Verschiebung um 2, d.h. die Multiplikation mit 4.

Fig. 11 zeigt im einzelnen das Tor 126, das im eingeschalteten Zustand den Deltaschritt um drei Stellen verschiebt und eine Multiplikation mit 8 bewirkt.

Fig. 12 zeigt das Tor 128, das den gewählten Deltaschritt mit 16 multipliziert durch Verschiebung des Deltaschrittes um vier Stellen.

In Fig. 13 ist das Tor 130 gezeigt, das den Deltaschritt mit 32 multipliziert, d.h., ihn um fünf Stellen verschiebt. Die untersten fünf Bitpositionen werden immer auf 0 gezwungen, wenn die

YO 973 005

S0983A/0674

Leitung 627 aktiv wird. Die erste Bitposition des jeweiligen Eingabedeltas chrittes wird auf den Leitungen 610 und 611 dargestellt, die mit der sechsten Bitposition in der Ausgabe, nämlich mit 633 und 634, verbunden sind. Das werthöchste Bit, das Vorzeichenbit, das auf den Leitungen 624 und 625 einläuft, ist nicht durchverbunden, da dieses Bit effektiv einen überlauf bei der Zweierkomplementrechenweise für die Multiplikation mit 32 entsprechen würde. Die übrigen Bitpositionen des Eingabedeltaschrittes, wie sie sich auf den Leitungen 612 bis 623 darstellen, werden über 635 bis 646 durchgegeben.

Fig. 14 zeigt in einem detaillierten Blockdiagramm den Delta-Decodierer 70. Die auf einem Leiterpaar e"Pscheinende Condesymbolfolge enthält binäre Einsen, wenn die Leitung 721 aktiv ist, und : binäre Nullen, wenn die Leitung 722 aktiv ist. Die Leitungen ! 721 und 722 sind mit den Eingängen eines ODER-Gliedes 723 verbun-; den, dessen Ausgang mit dem Impulsgenerator 74 verbunden ist, um j diesen mit der empfangenen Codesymbolfolge zu synchronisieren. ! Die Eins-Leitung 721 ist mit dem Eins-Eingang und die Null-Leitung 722 mit dem Null-Eingang eines Flipflop 700 verbunden. Die Flipflops 700 bis 705 bilden die Stufen des Schieberegisters 72. Tore 706 bis 710 schieben zur Impulszeit Ql die binären Informationen aus den Flipflops 700 bis 705 in Zwischenspeicherstufen, die die Flipflops 711 bis 715 bilden. Zur Impulszeit Q2 schieben die Tore 716 bis 720 die binären Informationen aus den Flipflops 711 bis 715 in die Schieberegisterstufen 701 bis 705. Die binären Zustände der Flipflops 700 bis 705 stellen zu jeder Zeit den gegenwärtigen Zustand der Signalaktivität der empfangenen Codesymbolfolge dar. Der Decodierer 76 ist mit allen Schieberegisterstufen verbunden, um die jüngste Vergangenheit der empfangenen Codesymbolfolge zu bestimmen. Die Ausgabe des Decodierers 76 wird der in Fig. 14C gezeigten FilterwerttabelIe 82 zugeführt. Der Decodierer 80 ist mit den letzten vier Stufen des Schieberegisters 72 verbunden, d.h. mit den Flipflops 702 bis 705, und liefert Verlaufsinformationen der empfangenen Codesymbolfol-

YO 973 005

609834/067

ge an die in Pig. 14B gezeigte Deltawerttabelle 84. Der Decodierer 78 ist mit den Stufen 701 bis 704 des Schieberegisters 72 verbunden und liefert Verlaufsinformationen der empfangenen Codesymbolfolge an die Verstärkungslogik 86,

Die in Fig. l4B gezeigte Deltawerttabelle 84 und die Tore 88 ähneln der Deltawerttabelle 26 und den Toren 32 im Codiererteil des in Fig. 5B gezeigten Deltamodulators ₃ so daß sich eine detaillierte Beschreibung der Funktionsweise dieser Elemente er-]übrigt. Die Tore 87, die zu der in Fig. l4C gezeigten Filterwert- _: tabelle 82 gehören, sind ähnlich den in Fig. 5C gezeigten Toren : 34 und werden daher hier nicht mehr beschrieben. Die in Fig. 14d gezeigte Verstärkungslogik 86 ist ähnlich der in Fig. 5D gezeigten Verstärkungslogik 28 und wird daher auch nicht näher beschrieben. Die Filterwerttabelle 82 ist im einzelnen in Fig. 15 gezeigt und ihre Arbeitsweise wird beschrieben.

■ Die Verstärkungslogik 86 (Fig. 14D) reagiert auf den Zustand : der Signalaktivität j wie er durch das decodierte Signal am ; : Ausgang des Decodierers 78 (Fig. 14A) dargestellt wird, zum : \ Wählen eines neuen Modifikationssignales zur Impulszeit Q3, wenn j ; der Acht-Bit-Zähler l62^T entweder herauf- oder heruntergeschal·· j tet oder in seinem gegenwärtigen Zustand belassen wird. Das ! gewählte Modifikationssignal vom Ausgang des Decodierers 164' I wird auf einer Ausgangsleitung 724 zu den Toren 87 bzw. 88 ge- ! führt, um einen MuItiplikationsfaktor zur Veränderung des Hüllwertes bzw. des jeweiligen Deltaschrittes zu liefern. j

Eine komplette Arbeitsfolge für den Decodierer 70 wird jetzt für ₍ einen Zyklus der Deltadecodieroperation beschrieben. Zur Impulszeit Ql wird die gegenwärtig im Eingangsschieberegister 72 ge-

j speicherte empfangene Codesymbolfolge aus den Schieberegister- ! stufen 700 bis 704 gemäß obiger Beschreibung in die Zwischenspeicherstufen 711 bis 715 verschoben. Zur Impulszeit Q2 werden die Informationen von dort weitergeschoben in die Schiebe-

YO 973 005

S09834/0674

registerstufen 701 bis 705. Zur Zeit Q2 wird die im Akkumulator 99 gespeicherte alte Summe parallel durch das Tor 100 in das Datenregister 101 geschoben zur Addition zum gegenwärtig im Register 91 gespeicherten modifizierten Referenzwert. Zur Impulszeit Q3 reagiert die Vferstärkungslogik 86 auf die decodierten Daten vom Decodierer 78 (Fig. 14A) und erzeugt ein neues Modifikation signal auf einer Ausgangsleitung 724, das den Toren 87 und 88 zugeführt wird. Zur Impulszeit Q4 schaltet das Modifikationssignal auf dieser Leitung ein zu wählendes UND-Glied 121", 123", 125", 127", 129" oder 131" ein. Das durch das Modifikationssignal auf diese Weise eingeschaltete Glied verändert das jeweilige Deltaschrittsignal von der Deltawerttabelle 84. Dieser modifizierte Deltaschrittwert wird über eine Leitung 90 dem Register 91 zugeführt und zur gegenwärtig im Register 101 gespeicherten Information addiert. Zur Impulszeit Q5 wird die Summe vom Addierer 92 durch das Tor 94 geleitet und im Register 101 gespeichert zur Bildung der neuen Ausgabesumme des Addierers 92. Diese Summe wird durch das Tor 95 zum Akkumulator 99 geleitet. Zur Impulszeit Q6 wird eines der Glieder 121"', 123"', 125'", 127^ftl, 129'^lf oder 131'^lr eingeschaltet, um eines der die Tore 87 bildenden Einzeltore zu öffnen zur Modifizierung des jeweiligen Hüllwertes von der Filterwerttabelle 82. Der modifizierte Hüllwert wird über eine Leitung 90 dem Register 91 zugeführt zur Addition zu der gegenwärtig im Register 101 gespeicherten Information. Zur Impulszeit Q7 wird die Summe vom Addierer 92 durch das Tor 93 zum Register 96 und zum Digitalanalogkonverter 97 geleitet. Das das Eingangssignal in den Figuren 1 und 5 darstellende rekonstruierte Analogsignal wird so dem Analogempfänger 98 zugeführt. Diese Arbeitsfolge wiederholt sich ständig während des Betriebes.

In Fig.. 15 ist im einzelnen die Filterwerttabelle 82 der Fig. 14C dargestellt. Die Filterwerttabelle liefert auf die decodierten Signale vom Decodierer 76 jeweils einen Hüllwert für den j decodierten Deltaschritt, der entsprechend dem Zustand der Si- ; -

YO 973 005

609834/0674

gnalaktivität der empfangenen Codesymbolfolge gebildet wird. I Die Hüllwerte bestehen jeweils aus einer positiven oder negativen 'ganzen Zahl in Zweierkomplementform, die durch einen noch zu bejschreibenden Leitprozeß bestimmt wird: Wenn das decodierte Signal I den durch die binäre Konfiguration 000000 in Fig. 15A gezeigten {Zustand hat, wird ein Tor 731 geöffnet, um den ganzzahligen Wert -92 abzugeben, der in einem Speicherregister 730 gespeichert ist. Dieses Signal wird zur Modifikation gemäß obiger Beschreibung den Toren 87 zugeführt. Ein Tor 733 leitet den im Register 732 gespeicherten ganzzahligen Wert -8, sobald der decodierte Wert die binäre Konfiguration 000111 hat. Die binären Konfigurationen und die zugehörigen Tore und Register zwischen den Registern und 760 arbeiten ähnlich. Siehe dazu die Pign. 15B bis H.

Zus ammenfassung:

Es wurde ein Deltamodulator beschrieben, der Schritte von Signalpegeln darstellende Codesymbole erzeugt. Jedes Codesymbol wird bestimmt entsprechend der Differenz des Signalpegels zwischen einem Eingangssignal und einem Vorhersagesignal. Dies ergibt eine Darstellung des Eingangssignales, bei der das Vorhersagesignal durch Akkumulation aufeinanderfolgender Signalpegelschritte gebildet wird, die vom vorangehenden Signalverlauf abhängen. Eine Einrichtung zum Speichern einer Folge der erzeugten Codesymbole ist vorgesehen, bei der die Folge das zuletzt erzeugte Codesymbol und eine gegebene Anzahl vorhergehender Codesymbole enthält. Die Menge der gespeicherten Codesymbole definiert jeweils den Zustand der Signalaktivität. Dazu ist eine Einrichtung vorgesehen zur Erzeugung von drei Signalen entsprechend dem Zustand der Signalaktivität (dargestellt durch die gespeicherte Codesymbolfolge), nämlich ein Schrittsignal, ein I Schwellwert und ein Modifiziersignal. Außerdem ist eine Einrichtung vorhanden zur Änderung des Schrittsignalpegels und des Schwellwertes um einen Betrag, der durch die Signaländerung bestimmt wird. Schließlich dient eine Einrichtung zum Bilden eines neuen Vorhersagesignales durch Akkumulation aufeinander-

YO 973 005

609834/0674

Claims

PATENTANSPRÜCHE

/ 1. ' Verfahren zur DeItamodulationsübertragung eines Nachrich- \^X tens ignals,

wobei die schrittweise abzugebenden Codesymbole unter Pegeldifferenzbildung zwischen dem zu übermittelnden Nachrichten-Eingangssignal und einem Vorhersagesignal erzeugt werden

und dieses Vorhersagesignal laufend unt.er Akkumulierung \ vorangehender, aufeinanderfolgender, vom Eingangssignal abhängiger Signalschrittwerte gebildet wird, !

gekennzeichnet durch die nachstehend angegebenen Verfahrensschritte:

j a) Speicherung einer Folge erzeugter Codesymbole, die jeweils das letzte und eine gegebene Zahl vorangehend erzeugter Codesymbole enthält,

wobei die Wertmenge dieser gespeicherten Symbole laufend den Zustand der Signalaktivität erkennbar macht.

b) Auswahl dreier Signalwerte in Abhängigkeit vom Zustand Signalaktivität,

nämlich eines Schrittsignalpegels, eines Schwellwertes ; und eines Modifizierungssignals.

c) Modifizierung des Schrittsignalpegels und des Schwell- j : wertes um durch das Modifizierungssignal definierbare Größen.

• d) Laufende Bildung eines neuen Vorhersagesignals durch Akkumulierung aufeinanderfolgender modifizierter Schrittsignalpegelwerte, die ihrereseits mit aufeinanderfolgenden modifizierten Schwellwerten summiert werden.

e) Laufende Erzeugung und Abgabe neuer Codesymbole durch Vergleich des jeweiligen neuen Vorhersagesignals mit dem Nachrichten-Eingangssignal.

YO 973 005

609834/0674

Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schrittsignalpegel, der Schwellwert und das Modifizierungssignal jeweils aus Mengen vorgegebener ganzzahliger Werte ausgewählt werden und daß die Modifizierung des Schrittsignalpegels und des Schwellwertes in Form von Mulitplikationen durchgeführt wird mit dem Modifizierungssignal als Paktor.

Verfahren nach einem der Ansprüche 1 oder 2, wobei die abzugebenden Codesymbole in Form einer Folge von Binärsignalen erzeugt werden und ein erster Binärwert abgegeben wird, wenn das analoge Eingangssignal einen höheren Pegel als das Vorhersagesignal oder einen gleichgroßen Pegel aufweist, jedoch ein zweiter Binärwert abgegeben wird, wenn das analoge Nachrichten-Eingangssignal einen niedrigeren Pegel als das Vorhersagesignal aufweist, dadurch gekennzeichnet,

daß neben der in Form von Binärsignalen gespeicherten Codesymbolfolge ebenfalls der jeweilige Schrittsignalpegel, der Schwellwert und das Modifizierungssignal sowie das jeweilige Vorhersagesignal in Form von Binärwerten bestimmt werden,

daß jedoch das Vorhersagesignal vor dem Vergleich mit dem analogen Nachrichten-Eingangssignal in ein ebenfalls analoges Signal umgewandelt wird.

; 4. Verfahren zur Deltamodulationsübertragung nach einem der

vorangehenden Ansprüche unter Durchführung der zugehörigen j Demodulation,

; gekennzeichnet durch die nachstehend angegebenen Verfahrens schritte:

a) Speicherung einer Folge einlaufender Codesymbole, die jeweils das letzte und eine gegebene Zahl vorangehend erzeugter Codesymbole enthält.

YO 973 005

609834/0674

wobei die Wertmenge dieser gespeicherten Symbole laufend den Zustand der übertragenen Signalaktivität erkennbar macht.

b) Auswahl dreier Signalwerte in Abhängigkeit vom Zustand djsr Signalaktivität,

nämlich eines Schrittsignalpegels, eines Hüllwertes und eines Modifizierungssignals.

c) Modifizierung des Schrittsignalpegels und des Hüllwertes um durch das Modifizierungssignal definierbare Größen.

d) Laufende Bildung eines decodierten Signals unter Akkumulierung aufeinanderfolgender modifizierter Schritir signalpegelwerte, die ihrerseits mit aufeinanderfolgenden modifizierten Hüllwerten summiert werden.

Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Schrittsignalpegel, der Hüllwert und das Modifjr zierungssignal jeweils aus Mengen vorgegebener ganzzahliger Werte ausgewählt werden und

daß die Modifizierung des Schrittsignalpegels und des Hüllwertes in Form von Multiplikationen durchgeführt wird mit dem Modifizierungssignal als Faktor.

Verfahren nach einem der vorangehenden Ansprüche 4 oder 5_S wobei die Codesymbole in Form einer Folge von Binärsignalen einlaufen,

dadurch gekennzeichnet,

daß neben der in Form von Binärsignalen einlaufenden Codesymbolfolge ebenfalls der jeweilige Schrittsignalpegel, der Hüllwert und das Modifizierungssignal sowie das jeweilige decodierte Ausgangssignal in Form von Binärwerten bestimmt werden.

YO 973 005

$09834/0674

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das decodierte binäre Ausgangssignal vor der Abgabe in ein Analogsignal umgeformt wird.

8. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3, gekennzeichnet durch ein Eingangs-Register (Schieberegister 18) zur Speicherung einer Folge erzeugter Codesymbole,

einen durch das Eingangs-Register adressierten Speicher (Deltatabelle 26) zur Auswahl des jeweiligen Schrittsignal-^; pegels,

einen ebenso adressierten Speicher (Schwellwerttabelle j 30) zur Auswahl des jeweiligen Schwellwertes, !

eine ebenso adressierte Verstärkungslogik (28) zur Auswahl des Modifizierungssignals,

eine Modifizierungsanordnung (Tore 32, 3*0 zur Modifizierung der ausgewählten Schrittsignalpegel und Schwellwerte um durch das Modifizierungssignal definierte Größen, einen Akkumulator (54) zur Akkumulierung aufeinanderfolgender modifizierter Schrittsignalpegelwerte und einen Addierer (44) zur Summierung der jeweiligen akkumulierten Schrittsignalpegelwerte mit den ausgewählten aufeinanderfolgenden modifizierten Schwellwerten und einen Vergleicher (4), dessen erstem Eingang das zu übermittelnde Nachrichten-Eingangssignal und dessen zweitem Eingang das vom Addierer (44) abgegebene Vorhersagesignal zugeführt wird.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet,

daß die beiden adressierbaren Speicher (Deltatabelle 26, Schwellwerttabelle 30) als Pestwertspeieher ausgebildet sind, die über einen Signalaktivitäts-Decodierer (22) mittels der im Eingangs-Register (Schieberegister 18) gespeicherten Codesymbolfolge adressiert werden.

YO "973 005

609834/0674

10. Schaltungsanordnung nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet,

daß die Modifizierungsanordnung (Tore 32, 3¹O als Multiplikationsanordnung ausgebildet ist, mittels derer die zugeführten Schrittsignalpegel und Schwellwerte mit dem Wert des gewählten Modifizierungssignals als Faktor mulipliziert werden.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet,

daß bei Verwendung binärer Schrittsignalpegelwerte und

Schwellwerte die multiplizierende Modifizierungsanordnung in Form zweier Toranordnungen (32, 34) ausgebildet ist, j mittels derer binäre Multiplikationen mit ganzzahligen Faktoren durch einfache Stellenversetzungen in höhere Binärstellen durchgeführt werden.

12. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 4 bis 7, gekennzeichnet durch ein Eingangs-Register (Schieberegister 72) zur Speicherung einer Folge aufgenommener Codesymbole, einen durch dieses Eingangs-Register adressierten Speicher (Deltatabelle 84) zur Auswahl des jeweiligen Schrittsignalpegels,

einen ebenso adressierten Speicher (Filtertabeile 82) zur Auswahl des jeweiligen Hüllwertes,

eine ebenso adressierte Verstärkungslogik (86) zur Auswahl des Modifizierungssignals,

eine Modifizierungsanordnung (Tore 88, 87) zur Modifizierung der ausgewählten Schrittsignalpegel und Hüllwerte um durch das Modifizierungssignal definierte Größen,

YO 973 005

609834/0674

-34- 2803791

einen Akkumulator (99) zur Akkumulierung aufeinanderfolgender modifizierter Schrittsignalpegelwerte und einen Addierer (92) zur Summierung der akkumulierten aufeinanderföl· genden modifizierten Schrittsignalpegelwerte mit den aufeinanderfolgend ausgewählten modifizierten Hüllwerten, wobei eine das dem Codierer (2) zugeführte Nachrichten-Eingangssignal wiedergebende Schrittsignalfolge erzeugt wird, die zur Umwandlung in ein analoges Empfangs signal konvertierbar ist.

3· Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet,

j daß die beiden adressierbaren Speicher ( Deltafcabelle 84₃ Filtertabelle 82) als Pestwertspeicher ausgebildet sind, die über Decodierer (80, 76) mittels der im Eingangs-Register (Schieberegister 72) gespeicherten Codesymbolfolge.adressiert werden.

14. Schaltungsanordnung nach einem der Ansprüche 12 oder 13 _s dadurch gekennzeichnet,

daß die Modifizierungsanordnung (Tore 88, 87) als Multiplizieranordnung ausgebildet ist, mittels derer die zugeführten Schrittsignalpegel und Hüllwerte mit dem Wert des gewählten Modifizierungssignals als Faktor multipliziert werden.

15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet,

daß bei Verwendung binärer Schrittsignalpegelwerte und Hüllwerte die multiplizierende Modifizierungsanordnung in Form zweier Toranordnungen (88, 87) ausgebildet ist, mittels derer binäre Multiplikationen mit ganzzahligen Faktoren durch einfache Stellenversetzung in höhere Binärstellen durchgeführt werden.

YO 973 005

609834/0674