DE2256112A1 - Delta-modulationsverfahren - Google Patents

Description

Böblingen, 14. November 1972 ne/fr

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtl. Aktenzeichen:. ' Neuanmeldung Aktenzeichen der Anmelderin: YO 971 046

Verfahren und Vorrichtung zur modifizierten Delta-Modulation

Die Erfindung bezieht sich auf ein Delta-Modulationsverfahren, bei dem jede Amplitudenprobe eines abgetasteten Analogsignale durch ein 1-Bit oder ein O-Bit dargestellt wdrd/ das zwischen zwei alternativen Änderungswerten unterscheidet.

Codierschemata für Delta-Modulation, wie sie gegenwärtig üblich sind, haben Schwierigkeiten bei der Verarbeitung einer plötzlichen Änderung der Eingangssignalamplitude. Sobald ein abrupter übergang von einer Amplitude au einer davon sehr verschiedenen-Amplitude auftritt, benötigt der Differenz-Codierprozeß ©ine bestimmte Zeit, um eine entsprechende Änderung in der codierten Darstellung des Signales aufzubauen. Dieser Umstand entsteht aus der Tatsache, daß in einem konventionellen Delta-Modulator bestimmte praktische Begrenzungen für die Größe der Schritte ge-geben sind, um welche die Amplitude des rekonstruierten Signales

309821/1065

von einem Signalelement zum nächsten verändert werden kann. Wenn dieser Schritt zu klein gemacht wird, reagiert der Modulator langsam auf steile Amplitudenübergänge des Eingangssignals, wodurch Phasenverschiebungen und andere Verzerrungen in dem rekonstruierten Signalverlauf entstehen. Wenn andererseits dieser Schritt groß genug gemacht wird, so daß der Codierprozeß sogleich beginnt, einen sehr steilen und starken Amplitudenäderung des Eingangssignals zu folgen, dann wird das System infolge ■ des großen Schrittes instabil und neigt zum überschwingen und zu Schwingungen, wenn die Spitze des Übergangs erreicht ist und es erzeugt ein unerwünscht.starkes Störsignal während der Intervalle, in denen die Amplitude des Eingangssignal konstant ist oder sich nur geringfügig ändert.

Einige Delta-Modulatoren liefern einen Differenz-Codierschritt regelbarer Größe, der zu Zeiten, in welchen die zugeführte Signalamplitude sich kaum ändert, klein ist und größer zu Zeiten, in welchen die angelegte Signalamplitude sich schnell ändert. Bisherige Versuche, Delta-Modulatoren zu schaffen, in denen die Größe des Delta-Schrittes veränderbar ist, sind nicht sehr erfolgreich gewesen. Die Art des Ansprechens, die man aus solchen Einheiten erhält, wird vollständig durch die kumulative Aktion bestimmt, die in der integrativen Rückkopplungsschleife des Modulators auftritt, wo ein decodiertes Signal durch viele aufeinanderfolgende Additionen und Subtraktionen verschiedener Schrittwerte zum Vergleich mit einem Eingangssignal rekonstruiert wird. Wenn das System sich fehlerhafterweise auf einen großen Schritt zu einem Zeitpunkt festlegt, wenn der bis dahin erfolgte steile übergang abklingt oder sich umgekehrt, dann wird eine bestimmte Zeit vom System für die Neueinregelung benötigt, um diesen Fehler durch sukzessive Akkumulation zusätzlicher Korrekturschritte auszugleichen, von denen einige wiederum eine Überkorrektur hervorrufen können, die diesen kumulativen Neu-3inregelungsprozeß weiter verlängert.

^ΪΟ971046 309821/1065

Aufgabe der Erfindung ist es daher, ein Delta-Modulationsverfahren anzugeben, das einer abrupten Änderung der Eingangssignalamplitude folgen kann, ohne eine Phasenverschiebung und andere Verzögerrungen hervorzurufen, die aus einem verzögerten Ansprechen resultieren, und das dabei die Verzerrungen, die durch .Über-Reaktion auf einen abrupten Übergang hervorgerufen werden, vermeidet oder zumindesten sehr klein hält und das diese Ergebnisse erzielen kann, ohne daß außer den üblichen 1- und O-Bits, welche die Wahl der alternativen Delta-Schritte angeben, ■ zusätzliche codierte Information erzeugt werden muß.

Die Aufgabe der Erfindung wird gelöst durch ein Delta-Modulationsverfahren zum Erzeugen von Codesymbolen, die die änderungen einer Signalamplitude darstellen, wobei jedes Codesymbol bestimmt wird gemäß der Amplitudendifferenz zwischen einem Eingangssignal und einem durch Akkumulation der vorhergehenden Änderungen rekonstruierten Signal, und jedes Codesymbol auch von dem Muster der vorher erzeugten Codesymbole abhängt, das durch folgende Verfahrensschritte gekennzeichnet ist:

a) zeitweiliges Speichern einer Folge erzeugter Codesymbole, welche Folge das zuletzt erzeugte Codesymbol und eine vorgegebene Anzahl vorher erzeugter Codesymbole einschließt, wobei das Muster der gespeicherten Codesymbole in jedem Augenblick den sogenannten Zustand der Signalaktivität definiert,

b) für jedes erzeugte Codesymbol Auswählen eines Wertes einer Amplitudenänderung gemäß dem Zustand der Signalaktivität,

c) Addieren des so ausgewählten Änderungswertes zu der rekonstruierten Signalamplitude,

d) Festsetzen eines Schwellwertes,

e) Vergleichen des Schwellwertes mit dem Unterschied der Amplituden des Eingangs- und des rekonstruierten Signals und

fj Erzeugen eines neuen Code-Symbols, das das Ergebnis des Vergleichs darstellt.

YO 971 046

30 9 821/1065

Ein Ausführungsbeispiel ist in den Zeichnungen dargestellt und wird anschließend näher beschrieben. Es zeigt:

Fig. 1 ein allgemeines Blockschaltbild eines Delta-Modulators gemäß der Erfindung,

Fig. 2 ein Zustands-Übergangsdiagramm, in welchem Werte

für Delta (D) und den Schwellwert (T) durch den Codierer entsprechend der Änderung des Signalzustandes (S) gewählt werden können, wie durch das Bitmuster der Rückschau-Folge dargestellt,

Fign. 3 und 4 tabellarische bzw. graphische Darstellungen

der erläuternden Folge von Operationen, die durch das in Fig. 1 gezeigte System unter Verwendung der Rückschau-Einrichtung,

Fign. 5 und 6 tabellarische bzw. graphische Darstellungen

einer illustrativen Operationsfolge, ausgeführt durch.das in Fig. 1 gezeigte System mit demselben Quellensignal, das in den Fign. 3 und 4 angenommen wurde, unter zusätzlicher Verwendung der Vorausschau-Einrichtung der Erfindung,

Fign. 7 und 8 graphische Darstellungen ähnlich wie die

Fign. 4 bzw. 6, bei denen jedoch eine wesentlich höhere Amplitudenspxtze dee Eingangssignals angenommen wird und

Fign. 9, IO u.ll Schaltbilder von Einzelteilen des allgemein

in Fig. 1 dargestellten Delta-Modulators.

Fig. 1 zeigt ein allgemeines Blockschaltbild eines Delta-Modulators für Differenz-Codierung eines Eingangssignales V (nachfolgen« Quellen- oder Ursprungssignal genannt), welches z.B. ein Videosignal sein kann, in welchem die Änderungen der Signalamplitude

YO 971 046

309821/1065

die Änderungen des Graupegels aufeinanderfolgender Bildelemente darstellen. Es wird angenommen, daß das Quellensignal V aus digitalisierten Codesymbolen besteht, welche die entsprechenden Amplitudenwerte von abgetasteten Analogsignalelementen darstellen. Der Delta-Modulator wandelt aufeinanderfolgende Abtastproben des Quellensignales V in eine Folge von Ausgangs-Codebits N um. In der herkömmlichen Praxis stellen 1- und O-Codebits entsprechende positive und negative Schritte der Signalamplitude dar. Im vorliegenden Schema ist das jedoch nicht unbedingt zutreffend„ da Größe und algebraisches Vorzeichen eines jeden Schrittes von dem Zustand abhängen, der durch eine begrenzte Reihe von Codebits (d.h. die Rückschau-Folge S) dargestellt ist.

Während die Codierung im Delta-Modulator der Fig» I fortschreitet, wird in einer Rückkopplungsschleife 20 mit kumulativer oder integrierender Wirkung die codierte Bitreihe (N) direkt wieder decodiert, um ein Signal A zusammenzusetzen oder zu rekonstruieren, welches vermutlich dem Ursprungssignal entspricht« Die Elemente dieses rekonstruierten Signales A werden von gleichzeitig auftretenden Elementen eines Eingangssignales F(V) , abgeleitet vom Ursprungssignal V, subtrahiert und das Ergebnis in jedem Fall mit einem Schwellenwert T verglichen, um festzustellen, ob das nächste erzeugte N-Codebit eine 1 oder eine 0 sein sollte.

Die Delta-Modulation wird zur Datenverdichtußg benutzt« Durch Codierung nur der Differenzen zwischen den entsprechenden Amplituden von Eingangs- und rekonstruiertem Signal und nicht der absoluten Werte der Eingangsamplituden kann man ein analoges Signal als eine Reihe von 1- und O-Bits darstellen, in welchem nur ein Bit sur Darstellung eines jeden geprüften Signalelementes benötigt wird. In dieser Form codierte Daten sind sehr kompakt und können wirtschaftlich übertragen und gespeichert werden. Ob sie genau das Originalsignal darstellen, hängt von der Leistung des jeweils benutzten Codierprozessors ab.

Bei dem hier gezeigten speziellen Delta-Modulationsschema wird YO 971 046

■309821/1065

das Ursprungs- oder Quellensignal V einem "Vorausschau"-Vorprozessor 22 zugeführt, der eine Verzögerungseinrichtung zur vorübergehenden Speicherung eines Anfangsteiles dieses Signales enthält, das eine vorgegebene Anzahl von einzelnen Signalelementen umfaßt. Abhängig von den entsprechenden Amplituden dieser gespeicherten Signalelemente wird ein neues Signalelement für jedes Element der alten V-Reihe erzeugt und anstelle des entsprechenden alten Elementes zur Bildung eines neuen Eingangssignales F(V) benutzt, welches eine vordefinierte mathematische Funktion des Ursprungssignales V darstellt. Wenn z.B. im vorliegenden Ausführungsbeispiel die Vorausschau-Folge der alten Signalelemente wiedergegeben wird durch die Reihe V, , V,₊._f V, ₊~, V, _, worin k eine die Reihenfolgenummer des Ursprungssignalelementes, welches gegenwärtig die Endstufe des Vorprozessors 22 erreicht hat, bezeichnende ganze Zahl ist, dann ist der V7ert des neuen Elementes F(V) , welches anstelle von V, zu verwenden ist, gegeben durch den folgenden Ausdruck:

F(V) = (7 V_k + 5 V_k+1 + 3 V_k+2 + V_k+3)/16

Wenn allgemein eine Vorausschau-Folge mit vier Elementen, die für die meisten Zwecke eine ausreichende Genauigkeit liefert, angenommen wird, dann ist:

3 3

F(V) = £ Lj V_k+j, worin J L.. = 1

J=O J=O

Die Werte der Koeffizienten Lq, L₁ usw. können empirisch bestimmt werden. Außerdem kann die Anzahl der Vorausschau-Elemente eine andere als 4 sein oder die Funktion F kann bei Bedarf eine nichtlineare sein.

Der Vorausschau-Vorprozessor 22 übernimmt eine wertvolle Funktion, die dem Delta-Modulator eine schnelleres Ansprechen auf abrupte übergänge im Ursprungssignal V gestattet, indem ein neues Signal F(V) eingesetzt wird, worin die steilen übergänge weniger

YO 971 046

309821/1065

steil gemacht werden und in der Phase vorausgeschoben werden. Auch wenn der Vorprozessor 22 weggelassen würde und das ursprüngliche Eingangssignal V direkt dem Subtrahierer 24 zugeführt würde (wie es z.B. bei Tonsignalen erfolgen kann, die nicht phasenempfindlich sind), würde der gezeigte Delta-Modulator doch noch außergewöhnlich gut arbeiten aufgrund der anschließend beschriebenen Rückschau-Einrichtung.

Die in Fig. 1 gezeigte Rückkopplungsschleife 20 hat die Funktion · eines Decodierers und rekonstruiert aus den codierten N-Bits ein Signal A, welches das vorverarbeitete Eingangssignal F(V) simuliert. Gemäß der Erfindung weist diese Rückkopplungsschleife 20 verschiedene Merkmale auf, die den Rückkopplungsschleifen konventioneller Delta-Modulatoren fehlen. Anstatt die N-Bits direkt auf den Integrator oder Akkumulator 26 zu leiten, werden sie einer Verzögerungseinrichtung 28 zugeführt, die eine geeignete Speichereinrichtung wie ein Schieberegister zur vorübergehenden Speicherung einer Folge S von codierten Bits N,, N, , , N, ₂, N, _ zur Erstellung eines Rückschau-Musters enthält. Die Anordnung von 1- und O-Bits in diesem Rückschau-Muster gibt den Zustand der Signalaktivität an.

So zeigt ein Bitmuster aus abwechselnden 1- und O-Bits (1010 oder 0101), die zahlenmäßig gleich und auch gleichmäßig vermischt sind, eine Leerlaufbedingung an, d.h. einen Zustand, in welchem die Signalamplitude konstant oder fast konstant ist. Jede Abweichung von dieser Bedingung zeigt einen aktiveren Signalzustand an. Dieser kann sich entweder durch ein Ungleichgewicht der Einsen und Nullen oder durch eine weniger gleichmäßige Vermischung von Einsen und Nullen oder durch beides wiederspiegeln. Ein Bitmuster aus lauter Einsen oder Nullen stellt z.B. einen Zustand höchster Aktivität dar, wobei die Signalamplitude scharf nach oben oder unten wechselt. Änderungen des zwischen diesen Extremen liegenden Signalzustandes bezeichnen Zustände mittlerer Signalaktivität. Die Auswahl von vier N-Bits diente nur dem Beispiel.

Ϊ0 971 046

309821/106 5

Das in der Verzögerungseinrichtung oder dem Register 28 gespeicherte Bitmuster bewirkt bestimmte zustandsabhängige Auswählen der Delta-Werte und des Schwellwertes. Somit wird dieses Bitmuster einer Tabellensucheinrichtung 30 in Fig. 1 zugeführt zum Auswählen des laufenden Wertes des Delta-Schrittes (D), der zur Akkumulation der vorhergehenden Delta-Werte im Integrator 26 addiert wird, um die laufende Amplitude des decodierten oder rekonstruierten Signales A zu ergeben, welches durch die Rückkopplungsschleife 20 gebildet wird. Die Rückkopplungsschleife 20 ist mit dem nicht dargestellten Decodierer identisch, der auf der Empfängerseite zur Verarbeitung der codierten Bitfolge N benutzt wird, um das Originalsignal V wieder zu gewinnen.

Das im Register 28 gespeicherte Bitmuster wird auch einer Tabellensucheinrichtung 38 zugeführt, um einen Schwellwert T zu wählen. Der Schwellwert T ist ein nichtkumulativer Wert, der effektiv eine Bezugsgrenze zwischen den entsprechenden Amplituden des Eingangssignales F(V) und des decodierten oder rekonstruierten Signales A festsetzt. Wenn die Differenz F(V)-A größer als T ist, erzeugt die Vergleichsschaltung 32 ein N-Bit mit dem binären Wert 1, welches in der Praxis als positiver Ausgangsimpuls dargestellt wird. Wenn die Differenz F(V)-A kleiner oder gleich T ist, erzeugt der Vergleicher ein N-Bit mit dem binären Wert 0, welches als negativer Impuls oder in einigen DM-Systemen als O-Impuls dargestellt wird. Der Schwellwert T wird für niedrige Signalaktivität klein und für große Signalaktivität groß gehalten entsprechend den Erfordernissen des Systems.

Fig. 2 zeigt in Form eines Diagrammes die Art, in welcher verschiedene Delta-Werte (D) und Schwellwerte (T) durch die Tabellensucheinrichtungen 30 und 38 aufgrund der verschiedenen Zustände (S) der Signalaktivität, d.h. nach den Bitmustern im Register 28, ausgewählt werden. Jeder Block' in Fig. 2 enthält die Werte von D und T, die zu einem bestimmten Zustand S gehören und ist weiterhin durch eine dezimale Bezugszahl bezeichnet, die der binären Darstellung des Zustandes S in dem Block entspre-

YO 971 046

309821/1065

chen. So bezeichnen die Zahlen 5 und 10 die binären Zustände 0101 bzw. 1010. Die zwischen den Blöcken verlaufenden Pfeile bezeichnen die beiden alternativen Zustände, zu denen sich jeder Zustand verändern kann. Der Zustand 12 (S = 1100) kann sich z.B. zum Zustand. 14 (S = 1110) oder zum Zustand 6 (S = 0110) ändern, er kann sich jedoch nicht direkt in irgendeinen anderen Zustand verändern. Das folgt aus der Tatsache, daß jede Zustandsänderung aus der Zuführung eines neuen Bit in die äußerste linke Position des Registers 28 der Fig. 1 und Verschiebung der vorhergehenden Bits nach rechts resultiert. In einigen Fällen (Zustände 0 und 15) bleibt ein Zustand erhalten, wenn das neue Bit mit jedem der alten Bits im Register 28 identisch ist.

Die z-u den entsprechenden Zuständen S gehörenden D- und T-Werte sind empirisch gewählt, es läßt sich jedoch ein allgemeines Muster unterscheiden. So gehören die größeren Werte von D und T ungeachtet der Vorzeichen zu den aktivsten Zuständen, 0, 1, 14 und 15. Die weniger aktiven Zustände haben die kleineren D- und T-Werte. Die am wenigsten aktiven Zustände 5 und 10 haben jedoch nicht unbedingt die kleinsten D- und T-Werte, obwohl sie in der niedrigsten Wertgruppe liegen. Es wird hier angenommen, daß der kleinste Delta-Schritt 2 beträgt und somit ist D, wenn es nicht 0 ist, ein Vielfaches von 2 im vorliegenden Schema. Das ist jedoch keine notwendige Forderung. Außerdem sind andere brauchbare Zustandsübergangsschemata möglich und die Erfindung ist nicht auf ein Schema beschränkt, welches dem angegebenen Schema ähnelt.

Die Fign. 3 bzw. 4 zeigen in Tabellen- und Diagrammform die Arbeitsweise des in Fig» 1 gezeigten Codierers unter bestimmten angenommenen Bedingungen, .Zum leichteren Verständnis wird angenommen, daß die Funktion F(V) mit V identisch ist, d.h., keine Vorausschau-Einrichtuixg vorhanden ist und das Ursprungs- oder Quellensignal V direkt dem Subtrahierer 24 zugeleitet wird. Anschließend wird in den Figh» 5 und 6 der Wirkung des Hinzufügens der Vorausschau-Einrichtung untersucht und die in bei-

YO 971 046

309821/1065

den Fällen erzielten Ergebnisse werden verglichen. Ein ähnlicher Vergleich wird in dem in den Pign. 7 und 8 gezeigten Fall angestellt.

In den Fign. 3 und 4 stellt das Zeichen k die Reihenfolgezahl der Eingangssignalelemente dar, welches gegenwärtig der Subtrahiereinheit 24 in Fig. 1 zugeführt wird, wobei auf einen willkürlichen Anfangspunkt des abgetasteten Eingangssignals Bezug genommen wird. Im gegenwärtig betrachteten Beispiel wird angenommen, daß der Vorprozessor 22 lediglich das Eingangssignal V an die Subtrahiereinheit 24 ohne Veränderung weiterleitet, so daß F(V) = V ist. Gleichzeitig mit dem Eingangssignalelement V, wird dem Subtrahierer 24 auch ein Element A, , des rekonstruierten Signales A zugeführt, welches durch die Rückkopplungsschleife 20 zu dem Zeitpunkt erzeugt wurde, an welchem N, , (das letzte der vorhergehenden Codebits N) durch den Modulator erzeugt wurde. Das Ausgangssignal des Subtrahierers 24 ist in diesem Fall Vu^-A,, und wird als Eingangssignal an den Vergleicher 32 angelegt, der außerdem gleichzeitig als weiteres Eingangssignal den Schwellwert T, , von der Tabellensucheinrichtung 38 empfängt. Wenn V, -A, , den Schwellwert T, , überschreitet, ist das resultierende Codebit N, gleich 1, sonst ist es gleich 0. Der neue durch die Schleife 20 bei der Erzeugung von N, erzeugte Wert A, ist gleich A, , plus dem neuen Schrittwert D, , geliefert durch die Tabellensucheinrichtung 30.

Die drei Gleichungen im unteren Teil der Fig. 3 drücken diese Beziehung aus. Der neue Delta-Wert D, und der Schwellenwert T, hängen vom Zustand S, ab, dargestellt durch die Codebitfolge ^Nk' ^Nk-1' ^Nk-2' ¹W ^inFi9· ²·

In den Fign. 3 und 4 wird angenommen, daß das Eingangssignal V eine O-Amplitude an den "K" Prüfpunkten 1 bis 4 und 14 bis 20 hat. Zwischen den Punkten 5 und 13 hat V die konstante Amplitude von 48. Es wird im Beispiel angenommen, daß in dem Moment, in welchem k = 1 ist, der Zustand S des Codierers 1010 ist, welcher einer der Leerlaufzustände ist. Während k die Werte 1, 2, 3 und

309821/1065

4 annimmt, ander sich der S-Zustand zwischen 1010 (dezimal 10) und 0101 (dezimal 5), die Codebits N sind abwechselnd 1 und 0 und der Wert von A wechselt zwischen 0 und -2, wobei alle diese Vorgänge eine Leerlaufbedingung anzeigen. Wenn k den Wert 5 erreicht, steigt V abrupt von 0 auf 48 und bleibt auf diesem Wert, bis k den Wert 14 erreicht. In dem Moment, wenn V auf den Wert 48 unter den gegenwärtig angenommenen Bedingungen ansteigt (k=5), befindet sich das System noch im Leerlaufzustand (S=IOlO). Wenn jedoch bei k=6 die Differenz Vg-A₅=48 beträgt und somit den laufenden Schwellenwert T₅=3 übersteigt, dann ist das neue Codebit N_g gleich 1 und das neue Codebitmuster S,, ist IiQl und bezeichnet damit einen

aktiveren Signalzustand.

Wenn k=7 ist, dann ist N₇=I und der Zustand S ist 1110 und be- _N zeichnet eine noch größere Signalaktivität. Die rekonstruierte Signalamplitude A hat den Wert 32, was immer noch weniger ist als die Amplitude des laufenden Exngangssignales mit dem Wert 48. Der Schwellwert T- ist jedoch jetzt 34, und wie aus den Fign. 3 und 4 zu ersehen ist, übersteigt er wesentlich die Differenz zwischen dem Wert 48 des nächstfolgenden Eingangssignalelementes Vg und dem Wert 32 von A_. Daher wird das nächste Codebit N₀=O sein und

/ ο

das Codebitmuster S daran gehindert, noch aktiver zu werden, sondern es wird von 1110 nach Olli verändert, welches eine etwas geringere Aktivität ist (Fig. 2). Der Wert von Dg beträgt 12 und ist in diesem Fall klein genug, um die Summe A_+D oder

8 Ag daran zu hindern, den Wert V_Q zu überschreiten.

Die Verwendung des Schwellwertes T₇ in Fig. 4 während eines Zustandes offensichtlich zunehmender Signalaktivität ermöglichte somit dem Codierer, vorher die Tatsache festzustellen, daß das Eingangssignal V tatsächlich einen niedrigeren Pegel aufweist. Unter diesen Bedingungen muß verhindert werden, daß das den Codierzustand anzeigende Bitmuster S noch aktiver wird, und aus diesem Grund wird ein O-Codebit Ng hinter die Einer-Bitreihe N₅ bis N₇ eingeschoben. Für die nächsten Prüfperioden wechselt der Wert der N-Bits zwischen 0 und 1 und bezeichnet eine Leerlauf-

YO 971 046

309821 /1065

— 12 —
bedingung mit konstanter Amplitude.

Zu dem Zeitpunkt, in dem k=l4 ist, fällt die Amplitude des Eingangssignales V abrupt von 48 auf 0 und bleibt danach auf diesen kleinen Wert. Die Differenz V₁₄ - A₁₃, die durch den Subtrahierer 24 errechnet wird, beträgt -4 8 und ist somit wesentlich kleiner als der Schwellwert T ₃=3. Somit ist das vom Vergleicher 32 erzeugte Codebit N₁₄=O und der Zustand S wird 0101. Es folgt eine ähnliche Reihe von Schritten, wenn k=15 ist und ein Codebit N.r=0 wird erzeugt. Der Zustand S wechselt von 0101 auf 0010 und bezeichnet eine zunehmend negative Signalaktivität. Bei k=16 wird ein weiteres Codebit KLg mit dem Wert 0 erzeugt und der Zustand S (0001) ist im negativen Sinne noch aktiver. Bei k=l7 ist die Differenz V₁^-A₁- mit dem Wert -14 höher als T_1-, mit dem Wert -34; 1 / 1 υ Ib

daher ist das nächste Codebit N₁₇=I und ändert den Zustand S von 0001 auf 1000 und stoppt so den Trend zu noch aktiveren Codierzuständen. Von da an wird der Codierzustand immer weniger aktiv, bis wieder ein Leerlaufzustand erreicht ist.

Wie aus Fig. 4 zu ersehen ist, hat der stark gestufte Teil des rekonstruierten oder decodierten Signales A (schraffierter Bereich der Kurve) dieselbe annähernde Größe und dieselbe allgemeine Konfiguration wie der rechteckige Teil des Eingangssignales V und ist gegenüber diesem lediglich phasenverschoben. Die Kombination der durch die vom Zustand abhängige Schwellwerteinstelleinrichtung 38 ausgeübten Steuerwirkungen und der kumulativen Rückkopplungsschleife 20 mit ihrer zustandsabhängigen Einrichtung zur Bestimmung der Größe der Änderung hat daher Breite, Amplitude und allgemeine Form des steil ansteigenden Eingangsimpulses V mit genügender Genauigkeit beibehalten. Das ist durch die Rückschau-Einrichtung möglich, welche die Benutzung des Registers 28 zur Anzeige der vorhergehenden Signalaktivität, dargestellt durch das Muster der dort vorübergehend gespeicherten Codebits N^, N. ^ usw., und zur deraentsprechenden Steuerung des Zustandes der Codieroperationen mit sich bringt.

YO 971 04 6

3098 2 1/1065

Während der obere Teil des reproduzierten Signales A eine gute Formtreue aufweist, zeigt er doch eine gewisse Phasenverschiebung gegenüber dem entsprechenden Teil des Signals V. In Fig. 4 erreicht die Amplitude des Signales V den Wert 48 zum Zeitpunkt, in dem k=5, die Amplitude des Signales A jedoch erst bei k=9 und nähert sich diesem Wert auch erst bei k=8. In ähnlicher Weise fällt die Amplitude von V auf den Wert 0 zu dem Zeitpunkt, in dem k=14, die Amplitude von A nähert sich dem Wert 0 jedoch erst bei k=17. Betrachtet man die Stufenbreite des Signals'V, die sich in diesem Fall über neun Zeitintervalle für die Probennahme erstreckt, so ist diese Phasenverschiebung nicht groß, bei wesentlich schmaleren Signalschritten wird sie jedoch beachtlicher. Um eine solche Phasenverschiebung so klein wie möglich zu halten, wurde die anschließend beschriebene Vorausschau-Einrichtuhg vorgesehen.

In der Beschreibung wurde bisher angenommen, daß der in Fig. 1 gezeigte Vorprozessor 22 keinen Einfluß auf das ursprüngliche Eingangssignal V hat und demzufolge zu allen Zeiten F(V)=V ist. In dem jetzt zu beschreibenden Beispiel unterscheidet sich F(V) jedoch zu den Zeitpunkten von V, an welchen sich die Amplitude des Ursprungssignales ändert und ähnelt V nur zu den Zeitintervallen, in denen die Amplitude des Ursprungssignales konstant bleibt. Die Beziehung zwischen V und F(V) ist zur Illustration durch folgende Gleichung gegeben:

F(V) - (7V_k + 5 V_k+1 + 3 V_k+2 + V_k+3)/16

Diese Funktionsbeziehung etwies sich in der Praxis als brauchbar, ist jedoch nicht die einzig anwendbare«.

Der Vorprozessor 22 hat eine Einrichtung zum Speichern einer Folge von vier aufeinanderfolgenden Darstellungen von Signalamplituden oder Signalelementen, von denen die Darstellung in der letzten Vorprosessorstufe das Element Vj, ist, welches momentan zu codieren ist= Wenn alle diese vier Elemente denselben Wert haben, dann ist offensichtlich F(V)=V^,. Wenn V_fc jedoch^

'Ί )/l O|(i

-J 0 0 8 2 1/10 6 5

von einem der nachfolgenden drei gespeicherten Elemente V.,,, V, und V^₊₃ verschieden ist, dann hat F(V) einen veränderten Wert, der anstelle von V, zu verwenden ist, um so den Codierer für ein schnelles Ansprechen vorzubereiten, das mindestens teilweise eine Tendenz zur Phasenverschiebung ausgleicht. F(V) ist daher das neue Eingangssignal. Das Beispiel einer solchen Operation ist in den Fign. 5 und 6 gezeigt, wobei angenommen wird, daß derselbe Satz von Bedingungen vorherrscht wie in den Fign. 3 und 4 mit der Ausnahme, daß die Vorprozessorfunktion (F) jetzt aktiv ist.

Wenn zu dem Zeitpunkt, zu dem k=2 ist (Fig. 6), der in Fig. 1 dargestellte Vorprozessor die Tatsache feststellt, daß die Eingangsspannung V schließlich vom Wert 0 auf den Wert 48 steigt, weil die gespeicherten V-Werte 0, Ö, 0, 48 sind, dann beginnt der Wert von F(V) zu steigen, wenn k=2 ist und steigt weiter bis k=5 ist, wenn F(V) gleich dem Wert von V wird, nämlich 48. Da F(V) vom Zeitpunkt k=2 bis zum Zeitpunkt k=5 ansteigt, beginnt der obere Teil des rekonstruierten oder decodierten Rückkopplungssignales A sich zu einem früheren Zeitpunkt aufzubauen als sonst, relativ zu den anderen Teilen des Signales A. In ähnlicher Weise stellt der Vorprozessor die Annäherung an die Rückflanke des Rechteckimpulses im Signal A fest und die Amplitude des Signales F(V) beginnt abzunehmen, bevor die Amplitude von V abzunehmen beginnt. In gleicher Weise beginnt die Amplitude von A früher abzunehmen als sie es sonst in Beziehung zu den anderen Teilen von A tun würde.

Das Ergebnis der oben beschriebenen Vorgänge besteht darin, daß der obere Teil des decodierten Signales A ungefähr dieselbe Phasenbeziehung zu den anderen Teilen dieses Signales aufweist wie die entsprechenden Teile des Signales V. Graphisch ist diese Beziehung in Fig. 6 dargestellt, wo der große schraffierte Bereich A relativ zum rechteckigen Teil des Impulses V (korrigiert bezüglich der Verzögerung im Vorprozessor 22) gut zentriert ist. Somit wurde die Phasenverschiebung vermieden oder zumindesten auf einen vernachlässigbaren Wert reduziert und die Formverzerrung wurde

YO 97L (M6

3 f) Π Π 2 1 / 1 O C S

- 15 gleichfalls in tragbaren Grenzen gehalten.

In den oben beschriebenen Beispielen konnte der Codierprozeß den Änderungen des· Exngangssignales ohne überschwingen folgen. In der Praxis können jedoch Fälle auftreten, wo aufgrund der Größe eines steilen Impulses im Ursprungssignal das decodierte Signal momentan überschwingt. Jede übermäßige Abweichung des decodierten Signales soll durch die vorliegende Erfindung so klein wie möglich gehalten und gedämpft werden. Die Fign. 7 und 8 zeigen eine solche Bedingung, wobei die Fig. 7 «inen Vorgang ohne Verwendung einer Vorausschau-Schaltung und Fig. 8 den Einfluß einer Vorausschau-Einrichtung zeigen. Das Ursprungssignal V steigt auf eine maximale Amplitude von 80 an. Unter Verwendung der hier angenommenen Tabellenwerte für D und T steigt das decodierte Signal A eine kurze Zeit auf einen Pegel von etwas über 90. Allgemein hat das Signal A jedoch eine Form, die der des Signales V.sehr ähnlich ist und auch unter diesen recht·extremen Bedingungen tritt kein Schwingen auf.

Die Funktion F(V) wird auf der Basis der Erfahrung bestimmt. Gute Ergebnisse wurden durch Anwendung der Funktionsbeziehung erzielt,' die in den unteren Teilen der Fig. 5 und 6 gezeigt ist. Es kann jedoch beobachtet werden, daß in diesem speziellen Beispiel gleich gute Ergebnisse auch zu erzielen sind mit ^F (^v) ^=νν+2 * ^DaS ^^ nicht allgemein und die praktische Erfahrung muß zeigen, welche Formel für jede spezielle Signalklasse am besten geeignet ist.

Die Arbeitsweise des gezeigten Delta-Modulators wurde bisher beschrieben ohne genauer zu erklären, was unter dem Ausdruck Signalamplitude zu verstehen ist. SignalampIituden können auf verschiedene Weise ausgedrückt werden. In diesem Fall von Videosignalen kann man z.B. eine Skala von Grauwerten festlegen, die 256 verschiedene Grauschattierungen aufweist. Diese können bei Bedarf absolute Werte sein, die der Einfachheit halber in Codesymbolen aus 6.oder acht Bits codiert sind. Oft zieht man es jedoch vox-, solche Werte in einem logarithmischen Maß auszudrücken

Yu 97] Ο46

.309821/1065

und nutzt dabei die Tatsache aus, daß die menschlichen Sinne besser zum Erkennen exponentieller Änderungen als zum Erkennen kleinerer Schritte eines absoluten Wertes geeignet sind.

Zusammenfassend weist der offenbarte Delta-Modulator folgende vorteilhafte Merkmale auf:

a) Zustandsabhängige Steuerung des Änderungsschrittes Delta (D), wobei das Muster der zuletzt erzeugten Codebits die Größe des nächsten ÄnderungsSchrittes Delta bestimmt, der der decodierten Signalamplitude hinzugefügt wird, wobei dies erreicht wird, ohne daß das Erzeugen von mehr als der üblichen Anzahl von Codebits (eines pro Signalelement) erforderlich ist;

b) Zustandsabhängige Schwellwertwahl, wobei das gleiche Muster erzeugter Codebits dazu dient, geeignete Schwellwerte auszuwählen zum Begrenzen oder Verhindern starker Amplitudenausschläge im decodierten Signal, wenn große Änderungsschritte Delta verwendet werden;

c) Vorverarbeitung des Eingangssignals, um den Codierer auf die erwarteten Änderungen der Signalamplitude vorzubereiten, wie sie das Muster der eintreffenden Signalelemente zeigt.

Die Merkmale a) und b) sind verschiedene Aspekte des vorher als "Rückschau" bezeichneten Vorgangs. Das Merkmal c) ist der als "Vorausschau" bezeichnete Vorgang. Jedes dieser Merkmale trägt zu der stark verbesserten Wirkungsweise bei, die für das offenbarte Delta-Modulationssystem charakteristisch ist. Dessen Arbeitsweise wird als "modifizierte Delta-Modulation" (MDM) bezeichnet, um sie von älteren Delta-Modulationsverfahren zu unterscheiden, die die genannten Merkmale nicht besitzen.

Die Fign. 9, IO und 11 zeigen die Schaltung des in Pig. I allgemein dargestellten Delta-Modulators genauer. In den verschiedenen Ansichten wurden soweit wie möglich dieselben Teile mit den gleichen Bezugszahlen bezeichnet. In Pig. 9 1st z.B. die Verzögerungseinrichtung 28 als vierstufiges Schieberegister mit einem Satz

YO 971 046

30 9 821/1065

von vier ersten Bitspeicherzellen dargestellt, die entsprechend mit Nj^, N^_-1, N_k_2 und Ν^_₃ bezeichnet sind und einem Satz von weiteren Bitspeicherzellen mit den entsprechenden Bezeichnungen N^*, N.*, N_k_2* ^{und N}t-3*' wobei die zuletzt genannten Zellen deshalb vorgesehen sind, um Eingabe- und Schiebeoperationen gleichzeitig in diesem Register ausführen zu können, wie noch erläutert wird.

Die Tabellensucheinrichtungen 30 und 38 der Fig. 1 sind in Fig. als kombinierte Tabellensucheinrichtung 40 mit zwei Diodenmatrixteilen dargestellt, die entsprechend mit den Zahlen 30 und 38 in Fig. 10 bezeichnet sind. Die Tabellensucheinrichtung 40 enthält auch den in Fig. 10 gezeigten Decodierer 42, der die 4 Bit große S-Codedarstellung, die im Register 28 gespeichert ist, in einen 1 aus 16 Ausgabecode umsetzt, welcher dargestellt wird durch Anlegen einer positiven Erregung an eine von 16 Ausgangsleitungen mit den Nummern 0 bis 15 des Decodierers 42. Dadurch wird die
binäre 4 Bit-Darstellung des Zustandes S in ihr dezimales Äquivalent umgesetzt. Die Erregung einer der Ausgangsleitungen 0 bis 15 veranlaßt die Diodenmatrizen 30 und 38 in Fig. 10 zur Erzeugung der D- und T-Werte für den entsprechenden S-Zustand gemäß Darstellung in Fig. 2. Jeder dieser Werte wird in Form eines
8 Bit großen Binärcodes durch entsprechende Erregung ausgewählter Leitungskombinationen mit den Bezeichnungen D und T, wobei sich in jedem dieser beiden Leitungssätze acht Leitungen befinden,
dargestellt.

Die D- oder Delta-Schrittwerte werden in einen Akkumulator 26 · ■ zur Rekonstruktion des Signales A eingegeben, welches dann in
Form eines 8 Bit großen Code als ein Eingangssignal an den Subtrahierer 24 angelegt wird. Das andere Eingangssignal zum Subtrahierer 24 ist das Funktionseingangssignal F (V), welches durch den Vorprozessor 22 vom ursprünglichen Eingangssignal V abgeleitet ist. Es wird hier angenommen, daß die Werte der Amplitudenproben des Signales V in Form von acht binären Bits codiert sind und
der Vorprozessor 22 entsprechend seiner eingebauten mathematischen

YO 971 046

309821/1066

Funktion diese 8 Bit großen V-Eingangscodes in entsprechende 8 Bit große F (V)-Ausgangscodes umwandelt, die als Eingangssignale dem Subtrahierer 24 zugeführt werden. Das Ausgangssignal F (V)-A, codiert in Form von acht binären Bits, wird als Eingangsignal an den Vergleicher 32 zum Vergleich mit dem Schwell- oder T-Wert angelegt und ein 1 oder O-Ausgangs-Codebit (N) entsprechend dem Vergleichsergebnis erzeugt.

Alle Additions-, Subtraktions- und Vergleichsoperationen werden durch Rechnen mit dem Zweierkomplement ausgeführt. Sobald der negative Wert einer gegebenen binären Zahl in eine Recheneinheit einzugeben ist, wird die Ziffer in jeder Stelle dieser Zahl in ihr Einerkomplement umgewandelt und in der untersten Stelle eine addiert. Zur Darstellung von Zahlen werden nur sieben der acht Stellen benutzt und die achte Stelle für das rechnerische Vorzeichen reserviert. Eine 0 bezeichnet in dieser Stelle ein positives Vorzeichen, eine 1 ein negatives.

Die Schaltung des Vorprozessors 22 in den Fign. 1 und 9, der die Vorausschau ausführt, ist in Fig. 11 gezeigt. Er enthält drei Sätze von je acht Bitspeicherzellen mit den Bezeichnungen 43, 44 und 45. Jeder Satz empfängt parallel ein aus 8 Bits bestehendes Eingangssignal, das in binärer Codeform den Wert einer Amplitudenprobe des Eingangssignales V darstellt. Zu jedem gegebenen Zeitpunkt speichert der Zellensatz 43 den Wert V. , der Satz 44 den Wert V_k+1 und der Satz 45 den Wert V_k+2< Ein viertes Eingangssignalelement V. ., ist auf dem Satz Eingangsleitungen 46 in Fig. 11 vorhanden. Ein Multiplizier-Akkumulator 48 empfängt gleichzeitig vier Eingangssignale, von denen jedes aus einem der vier Signalelemente multipliziert mit einem gewählten Faktor besteht. Der Ausgang der Einheit 48 ist der Funktionswert F (V), der an den Subtrahierer 24 anstelle des Wertes V^ der Ursprungssignalamplitude angelegt wird, die gleichzeitig in der letzten Stufe 43 der Verzögerungsleitung oder Schieberegister 43, 44, 45 und 46 gespeichert wird.

YO 971 046

309821/1065

In jeder-Rechnung empfängt der Multiplizier-Akkumulator 4Ö der Fig. 11 nacheinander vier Multiplikanden, und entsprechend vier Multiplikatoren. Im Ausführungsbeispiel sind die Multiplikatoren für V_k, V_k+1# V_k+2 und V_k+3 entsprechend 7, 5, 3 und 1. Die akkumulierten Produkte der vier Multiplikationen sind 16 F (V.) und müssen zur Erzielung des Endwertes F (V) durch 16 dividiert werden. Die Division durch 16 erfolgt durch einfache Ignorierung der Ausgangssignale von den vier untersten Binärstellen des Multiplizier-Akkumulators 48 und Verwendung nur der Ausgangssignale der acht höchsten binären Stellen. Diese Art der Division ist sehr einfach und praktisch genau genug. Für andere Werte der Multiplikatorkoeffizienten ist ein anderes Divisionsschema zu benutzen. Es ist nützlich, wenn die Summe der Multiplikatorkoeffizienten, d.h. des Enddivisors eine Potenz von zwei ist.

Arbeitsweise

Die Arbeitsweise des in den Fign. 9, 10 und 11 im Detail gezeigten Codiergerätes wird gesteuert durch einen Haupttaktgeber 50 in Fig. 9, der eine Reihe von Taktimpulsen Cl bis ClO abgibt und die Erzeugung von N-Codebits bewirkt. In der nachfolgenden Beschreibung der Arbeitsweise wird jeder Operationsschritt durch die Taktimpulszahl bezeichnet, bei welcher er eingeleitet wird. Die Leitungen, die diese Taktimpulse führen, sind in Fig. 9 in gleicher Weise bezeichnet.

Schritt Cl:

Taktgeber 50 sendet einen Impuls Cl an den Akkumulator 48 in Fig. 11, um eine neue Berechnung von F (V) vorzubereiten durch Löschen eines dort gespeicherten früheren Wertes von F (V).

Schritt C2;

Der Taktimpuls C2 wird an eine Leitung 53 in Fig. 11 angelegt und dadurch dem Akkumulator 48 der Empfang des in den Zellen 43 gespeicherten Eingangs-Multiplikanden V_k zusammen mit einem

YO 971 046

309821/1065

Multiplikatoreingangssignal von 7 ermöglicht, um dann das Produkt 7 V_k zu erhalten, welches im Akkumulatorteil der Einheit 48 gespeichert wird.

Schritt C3:

Der Taktimpuls C3 erregt die Leitung 54 in Fig. 11, wodurch der in den Zellen 44 gespeicherte Multiplikand V, . und der Multiplikator 5 in den Akkumulator 48 eingegeben und diesem die Berechnung des Produktes 5 V_k+1 ermöglicht wird, welches zur Produktakkumulation addiert wird. Durch Erregung der Leitung 54 wird außerdem der Inhalt der Zellen 44 parallel In die Zellen 43 übertragen, so daß der Wert V. ₊. in die nächste Stufe geschoben wird, um zum neuen V,-Wert während einer nachfolgenden Codieroperation zu werden.

Schritt C4:

Durch Erregung der Leitung 56 in Fig. 11 mit dem Taktimpuls C4 wird der in den Zellen 45 gespeicherte Multiplikand V, ,- und der Multiplikator 3 in die Einheit 48 eingegeben und diese errechnet dann das Produkt 3 V.₊₂ und addiert zur Produktakkumulation. Gleichzeitig wird der Wert V. _ in die Zelle 44 geschoben und wird zum neuen Wert V, .,.

Schritt C5: - '

Der Taktimpuls C5 erregt die Leitung 58 in Fig. 11. Dadurch wird der durch die Eingangsleitungen 46 geführte Wert V^₊₃ in die Einheit 48 als Multiplikand zusammen mit dem Multiplikator 1 eingegeben. Dadurch wird der Wert V. ₊₃ effektiv zur Produktakkumulation in der Einheit 48 addiert und damit die Summierung abgeschlossen. Außerdem wird V.₊₃ in die Zellen 45 geschoben und wird zum neuen Wert Vj.j. Der nächste geprüfte Wert, der auf den Eingangsleitungen 46 erscheint, wird dann der neue Wert

Nach Beendigung des Schrittes C5 ist der Wert 16 F (V_k) errechnet worden und steht auf den Ausgangsleitungen der Multipli-

YO 971 046

309821/1065

256112

zier-Akkumulatoreinheit 48 zur Verfügung. In diesem Fall werden jedoch nur die acht werthöchsten Ausgangs.leitungen zur übertragung des Wertes F (V) benutzt, da die in der Einheit 48 akkumulierte Produktensumme durch 16 oder 2 dividiert werden soll. Wenn der Divisor eine andere Potenz von 2 ist, ist eine entsprechende Anzahl der wertniederen Ausgangsleitungen nicht zu beachten. -

Schritt C6:

Der Taktimpuls C6 schaltet den Subtrahierer 24 in Fig. 9 zur Berechnung der Differenz F (V) - A., ein und leitet das Ergebnis als Eingangssignal dem Vergleicher 32 zu.

Schritt C7:

Der Taktimpuls C7 schaltet den Vergleicher 32 zum Vergleich F (V) - A. . mit T. , ein. Wenn F (V) - A,, den Wert T. . überschreitet/ ist das Ausgangs-Codebit N. = 1, sonst ist es = 0.

Schritt C8:

Der Taktimpuls C8 schaltet die obere Reihe von UND-Gliedern im Schieberegister 28 der Fig. 9 ein, um das·neu erzeugte Codebit N, in die Speicherzelle N, * einzugeben und die vorhergehenden Werte von N, in -Nj- und N. , in die anderen Speicherzellen N. j* in N,_2* und N._₃* der oberen Zeile zu schieben.

Schritt C9:

Das Anlegen des Taktimpulses C9 an die untere Reihe von UND-Gliedern im Schieberegister 28 der Fig. 9 schaltet diese Glieder durch, so daß die neuen Werte von N₁ , N₁ . , N₁ ,. und N_{1 o} aus der oberen Reihe von Speicherzellen in die untere Reihe von Speicherzellen dieses Registers geleitet werden. Die Zellen in dieser unteren Reihe liefern den S-Eingang (oder die Zustandsinformation) an die Tabellensucheinheit 40 in den Fign. 9 und 10 zur Steuerung der Wahl der neuen Delta-Werte (D) und Schwellenwerte (T), die

YO 971 046

309821/1065

bei der Ausführung der nächsten Codefait-Erzeugung zu benutzen .sind. Die Tabellensuchelnrichtung 40 läuft dauernd und benötigt keinen Einschaltimpuls.

Schritt ClO:

Der in Fig. 9 gezeigte Akkumulator 26 wird eingeschaltet zur Addition des D-Schrittes zu den vorher akkumulierten Schrittwerten, um einen neuen Α-Wert (rekonstruierte Signalamplitude) zu erhalten, der dem Subtrahierer 24 zugeführt wird.

Der gerade beschriebene Codierprozeß ist kontinuierlich und die obigen 10 Schritte werden für jedes N-Bit ausgeführt, welches erzeugt wird.

Das oben beschriebene Prinzip der modifizierten Delta-Modulation läßt sich auch in Fällen anwenden, wo mehr als eine Veränderliche durch die Eingangsdaten dargestellt werden. Bei Farbfernseh-Bildelementen existieren im allgemeinen zwei farborientierte Achsen, längs denen Veränderungen in unterschiedlichem Maße auftreten können. Die Veränderung längs jeder Achse kann durch ein modifiziertes Delta-Modulationssystem codiert werden, wobei die Ausgänge der separaten Systeme dann nach Bedarf entsprechend verschachtelt oder getrennt werden. Ein anderes Beispiel für ein mehrfach veränderliches Signal ist ein Tonsignal, bei welchem der Grad der Lautstärke ein zusammen mit der Wellenform zu berücksichtigender Faktor ist. In diesem Fall kann man eine modifizierte Delta-Modulationssteuerung vorsehen, um der Wellenform in Verbindung mit einer Verstärkungssteuerung für Intisitätsänderungen zu folgen und automatisch die relativen Effekte einzustellen, die diese beiden Steuerungen auf den Codierprozeß haben, abhängig davon, ob die Eingangs-Signalamplitude über einem Bereich hoher Intensität, niedriger Intensität oder einem mittleren Bereich liegt. Das modifizierte Delta-Modulationssystem wurde als digitales Datenverarbeitungsgerät beschrieben. Es kann auch als analoges System konzipiert werden, in welchem alle Werte mit Ausnahme der Ausgangsbits N und der Darstellung des Zustandes S in analoger Form erscheinen.

YO 971 046

309821/1065

Claims (6)

1. - 23

   PA-TEWTA N S, P RÜCHE

   Delta-Modulationsverfahren zum Erzeugen von CodeSymbolen, die die Änderungen einer Signalamplitude darstellen, wobei jedes Codesymbol bestimmt wird gemäß der Araplitudendifferenz zwischen einem Eingangssignal und einem durch Akkumulation der vorhergehenden Änderungen rekonstruierten Signal, und jedes Codesymbol auch von dem Muster der vorher erzeugten Codesymbole abhängt, gekennzeichnet durch folgende Verfahrensschritte;

   a) zeitweiliges Speichern einer Folge erzeugter Codesymbole, welche Folge das zuletzt erzeugte Codesymbol und eine vorgegebene Anzahl vorher erzeugter Codesymbole einschließt, wobei das Muster der gespeicherten Codesymbole in jedem Augenblick den sogenannten Zustand der Signalaktivität definiert,

   b) für jedes erzeugte Codesymbol Auswählen eines Wertes einer Amplitudenänderung gemäß dem Zustand der Signalaktivität,

   c) Addieren des so ausgewählten Änderungswertes zu der rekonstruierten Signalamplitude,

   d) Festsetzen eines Schwellwertes,

   e) Vergleichen des Schwellwertes mit dem Unterschied der Amplituden des Eingangs- und des rekonst^ierten Signals und

   f) Erzeugen eines neuen Code-Symbols, das das Ergebnis des Vergleichs darstellt.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schwellwert gemäß der Signalaktivität ausgewählt wird.
3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Amplitude des Eingangssignal eine vorgegebene arithmetische Funktion einer Folge von Amplitudenwerten

   YO 971 046 309821/1065

   eines Quellensignals ist, und der Verlauf des Eingangssignals die vorausgesehenen Änderungen des Verlaufs

   des Quellensignals darstellt.
4. 4. Vorrichtung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 3, gekennzeichnet durch:

   a) eine Verzögerungsvorrichtung (28, Fig. 1) zur zeitweiligen Speicherung einer Folge erzeugter Codesymbole, welche Verzögerungsvorrichtung eine Eingangsstufe zur Aufnahme des gerade erzeugten Codesymbols und eine vorgegebene Anzahl nachfolgender Stufen aufweist zur nacheinanderer erfolgenden Speicherung der vorhergehenden erzeugten Codesymbole,

   b) eine Wert-Auswählvorrichtung (30), die abhängig vom gerade in der Verzögerungsvorrichtung gespeicherten Signalzustand Werte auswählt zur Erzeugung einer Darstellung einer Amplitudenänderung,

   c) eine Vorrichtung (26) zum Akkumulieren der Darstellungen der Amplitudenänderungen, um die laufende Amplitude des rekonstruierten Signals zu bestimmen,

   d) eine Vorrichtung (38) zum Festsetzen eines Schwellwertes und

   e) eine Rechenvorrichtung (24) zur Erzeugung eines Codesymboles, das die Beziehung des Schwellwertes zu der Differenz zwischen den Amplituden des Eingangs- und des rekonstruierten Signals darstellt.
5. 5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß Vorrichtung (38) zur Festsetzung des Schwellwertes eine Vorrichtung ist, die den Schwellwert in Abhängigkeit von dem Zustand der Signalaktivität auswählt, der gegenwärtig in der Verzögerungsvorrichtung gespeichert ist.
6. 6. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß ein Vorprozessor (22) zur Lieferung des Eingangssignals als eine arithmetische Funktion eines abgetasteten Quellen-

   YO 971 046 309821/1065

   signals vorgesehen ist und daß der Vorprozessor eine Verzögerungsvorrichtung (43, 44, 45, Fig. 11) zur Speicherung einer Folge der zuletzt abgetasteten Amplitudenwerte des Quellensignals enthält sowie eine Rechenvorrichtung (48) zur Erzeugung von Darstellungen der Amplitude des Eingangssignals, wobei jeder dargestellte Wert eine vordefinierte arithmetische Funktion der Amplitudenwerte des in der Verzögerungseinrichtung gespeicherten Quellensignals ist, wodurch der Verlauf des Eingangssignals die vorher gesehenen Änderungen im Verlauf des Quellensignals darstellt.

   046 309821/1065

   Le e rs e ι te