DE2603791C3 - Verfahren und Schaltungsanordnungen zur Deltamodulationsübertragung - Google Patents

Description

kumulierung aufeinanderfolgender modifizierter geführten Schrittsignalpegel und Glättungswerte

Schrittsignalpegelwerte und einen Addierer (44) zur mit dem Wert des gewählten Modifizierungssignals

Summierung der jeweiligen akkumulierten Schrittst- als Faktor multipliziert werden,

gnalpegelwerte mit den ausgewählten aufeinander- 15. Schaltungsanordnung nach Anspruch 14, da-

folgenden modifizierten Schwellwerten und io durch gekennzeichnet, daß bei Verwendung binärer

einen Vergleicher (4), dessen erstem Eingang das zu Schrittsignalpegelwerte und Glättungswerte die

übermittelnde Nachnchten-Eingangssignal und des- multiplizierende Modifizierungsanordnung in Form

sen zweitem Eingang das vom Addierer (44) abgege- zweier Toranordnungen (88,87) ausgebildet ist, mit-

bene Vorhersagesignal zugeführt wird. tels derer binäre Multiplikationen mit ganzzahligen

9. Schaltungsanordnung nach Anspruch 8, da- 15 Faktoren durch einfache Stellenversetzung in höhe-

durch gekennzeichnet, daß die beiden adressierba- re Binärstellen durchgeführt werden,
ren Speicher (Deltatabelle 26, Schwellwerttabelle

30) als Festwertspeicher ausgebildet sind, die über

einen Signalaktivitäts-Decodierer (22) mittels der im
Eingangs-Register (Schieberegister 18) gespeicher- 20
I ten Codesymbolfolge adressiert werden. Die Erfindung betrifft ein Verfahren ζι«τ Deitamodu-I 10. Schaltungsanordnung nach einem der Ansprü- lationsübertragung entsprechend dem Oberbegriff des If ehe 8 oder 9, dadurch gekennzeichnet, daß (Xe Modi- Patentanspruchs 1 sowie Schaltungsanordnungen zur % fizierungsanordnung (Tore 32, 34) als Multiplika- Durchführung dieses Verfahrens.
I tionsanordnung ausgebildet ist, mittels derer die zu- 25 Viele üneare Modulatoren oder Deltamodulatoren I geführten Schrittsignalpegel und Schwellwerte mit mit festgelegter Schrittgröße haben Schwierigkeiten bei I dem Wert des gewählten Modifizierungssignals als plötzlichen Änderungen der Eingangssignalamplitude. ja Faktor multipliziert werden. Sobald ein abrupter Übergang von einer Amplitude zu p 11. Schaltunganordnung nach Anspruch 10, da- einer wesentlich anderen Amplitude auftritt, benötigt 3 durch gekennzeichnet, daß bei Verwendung binärer 30 der Differentialcodierprozeß eine gewisse Zeit zur Inte- |j Schrittsignalpegelwerte und Schwellwerte die multi- gration einer entsprechenden Änderung in der codier-I plizierende Modifizierungsanordnung in Form zwei- ten Darstellung des Signals. Dieser Zustand ist technisch ^;] er Toranordnungen (32, 34) ausgebildet ist, mittels als »Oberziehung« bekannt und entsteht durch die Tat- 'S derer binäre Multiplikationen mit ganzzahligen Fak- sache, daß bei konventionellen Deitamodulatoren be-I toren durch einfache Stellenversetzungen in höhere 35 stimmte praktische Grenzen für die Größe der Schritte ij Binärstellen durchgeführt werden. gegeben sind, um die die Amplitude des rekonstruierten I 12. Schaltungsanordnung zur Durchführung des Signals von einer Abtastung zur nächsten verändert $ Verfahrens nach einem der Ansprüche 4 bis 7, ge- wird. Wenn der Schritt klein gehalten wird, reagic/t der ^:' kennzeichnet durch Modulator langsam auf steile Übergänge der Amplitude ein Eingangs-Register (Schieberegister 72) zur Spei- 40 des Eingangssignals und führt dadurch Phasenverschieflj cherung einer Folge aufgenommener Codesymbole, bungen und andere Verzerrungen des rekonstruierten I einen durch dieses Eingangs-Register adressierten Signals herbei. Wenn andererseits der Schritt groß gev| Speicher (Deltatabelle 84) zur Auswahl des jeweili- nug gemacht wird, damit der Codierprozeß sofort einem ρ gen Schrittsignalpegels, sehr steilen und langen Übergang der Eingangssignal- V. einen ebenso adressierten Speicher (Filtertabelle 82) 45 amplitude folgen kann, dann wird das System mit dem- ψ zur Auswahl des jeweiligen Glättungswertes, selben großen Schritt unstabil und zeigt eine Tendenz I eine ebenso adressierte Verstärkungslogik (86) zur zum Überschießen und Schwingen am Ende des Oberfl Auswahl des Modifizierungssignals, gangs selbst. Außerdem kann das sogenannte Schrot-Pj eine Modifizierungsanordnung (Tore 88,87) zur Mo- rauschen in unerwünschtem Ausmaß in den Intervallen H difizierung der ausgewählten Schrittsignalpegel und 50 erzeugt werden, in denen die Eingangssignalamplitude i| Glättungswerte um durch das Modifizierungssignal konstant ist oder sich nur geringfügig ändert. Bestimmte ''■ definierte Größen, Deltamodulatoren, die aurh als adaptiv bezeichnet wer- ;,. einen Akkumulator (99) zur Akkumulierung aufein- den, liefern einen Differentialcodierschritt einstellbarer h anderfolgender modifizierter Schrittsignalpegelwer- Größe der immer dann klein ist, wenn das System leer- '4 te und einen Addierer (92) zur Summierung der ak- 55 läuft, und dann größer ist, wenn die SignalampHtude sich ' kumulierten aufeinanderfolgenden modifizierten schnell ändert Bei einigen herkömmlichen Deltamodu- \x. Schrittsignalpegelwerte mit den aufeinanderfolgend latoren wird ein Schwellwert festgelegt, mit dem die % ausgewählten modifizierten Glättungswerten, wobei Deltaschritte verglichen werden, um den Wert zu beeine das dem Codierer (2) zugeführte Nachrichten- stimmen, um den sich das neue Vorhersagesignal ändert Eingangssignal wiedergebende Schrittsignalfolge 60 während bei anderen Deltamodulatoren der Schwell-•: erzeugt wird, die zur Umwandlung in ein analoges wert ein von den Deltaschritten 2Ustandsabh£ngiger t Empfangssignal konvertierbar ist Wert ist Bei der zuletzt genannten Art von Deltamodu-13. Schaltungsanordnung nach Anspruch 12, da- latoren wird für jede Abtastung ein solcher Schwellwert durch gekennzeichnet, daß die beiden adressierba- als Deltaschritt gewählt Ein solcher Oeltamodulator ist ren Speicher (Dcltatabelle 84, Filtertabelle 82) als 05 beschrieben in der US-Patentschrift Nr. 36 28 148. Bei Festwertspeicher ausgebildet sind, die über Deco- ihm erfolgt die Auswahl eines Delta^chrittes für einen dierer (80, 76) mittels der im Eingangs-Register Vergleich mit der AbtastproUe in Abhängigkeit von (Schieberegister 72) gespeicherten Codesymbolfol- dem gerade übertragenen Codesymb^Ql und einigen vor-

5 6

her übertragenen Codesymbolen. Dazu ist eine kombi- vorhergehender Codesymbole enthält; die Gesamtheit natorische Schaltung vorgesehen, der der Inhalt eines der Codesymbole zu einem gegebenen Zeitpunkt defi-Speicherregisters, das die zuletzt übertragenen Code- niert jeweils den Zustand des Signalverlaufs. Außerdem Symbole enthält, zur Auswahl eines Deltaschrittes züge- ist eine Einrichtung vorgesehen zum Speichern einer führt wird. Die Zahl der verfügbaren Deltaschritte und 5 Folge von erzeugten Codesymbolen, die das neueste die Zahl der verfügbaren Schwellwerte werden dort be- Codesymbol und die Codesymbole zu einem gegebenen stimmt durch die Zahl von Stufen im Eingangsspeicher- Zeitpunkt sowie den Zustand des Signalverlaufs dePnieregister, in dem die entsprechenden Codesymbole ge- ren. Außerdem ist eine Einrichtung vorgesehen zur Erspeichert werden. Um die Zahl verfügbarer Deltaschrit- zeugung von drei Signalen in Abhängigkeit vom Signalte und verfügbarer Schwellwerte zu erhöhen, muß die io verlauf (dargestellt durch die gespeicherte Codesymbol-Zahl der Stufen im Speicherregister erhöht werden. In folge), nämlich ein Schrittsignalpegel, ein Schwellwert einem solchen System wächst die Zahl der Schaltkreise und ein Modifiziersignal. Außerdem ist eine Einrichtung und der logischen Elemente entsprechend, wenn man eingeschlossen, um den Schrittsignalpegel und den eine optimale Zahl von Schwellwerten und Deltaschrit· Schwellwert um einen Betrag zu modifizieren, der durch ten zur Verfügung haben will. Daraus resultiert eine is das Modifiziersignal bestimmt wird. Schließlich dient Zunahme der Kosten und Größe des Deltamodulators. eine Einrichtung zum Bilden eines neuen Vorhersagesi-

Ein verbesserter Deltamodulator, der die Zunahme gnals durch Akkumulation aufeinanderfolgender modider Kosten und Größe des Aufwandes einschränkt, ist in fizierter Signalpegelschritte, die mit aufeinanderfolgender DE-OS 22 56 112 beschrieben. Nach deren Lehre den modifizierten Schwellwerten summiert werden und werden Schwellwerte und Deltaschritte in Tabellen be- 20 eine weitere Einrichtung zum Erzeugen eines neuen Coreitgehalten und in Abhängigkeit von der jeweiligen desymbols aufgrund des Vergleiches des neuen Vorher-Signalaktivität aus diesen Tabellen zur weiteren Ver- sagesignals mit dem Eingabesignal, wendung ausgelesen. Ein erheblicher technischer Auf- Ein Ausführungsbeispiel der Erfindung ist in den wand ist aber immer noch erforderlich, wenn ein gege- Zeichnungen dargestellt und wird anschließend näher benes Wertevolumen bereitgestellt werden soll. Des 25 beschrieben. Es zeigt

weiteren ist nach der Lehre dieser DE-OS eine getrenn- F i g. 1 in einem Blockdiagramm den Codiererteil des

te Verwendung der Schwellwerte in einem Vergleicher Deltamodulators,

und der akkumulierten Deltaschritte in einer Subtra- F i g. 2 ein einem Zeitdiagramm den Betrieb des in

hierschaliung angegeben. Vorteilhafter wäre es, die F i g. 1 und F i g. 5 gezeigten Codierers,

Schwellwerte und akkumulierten Deltaschrittpegel 30 Fig.3 in einem Blockdiagramm den Decodiererteil

schon vorher zu verknüpfen und so dem nur einmal des Deltamodulators,

vorhandenen Vergleicher zur Erstellung der abzuge- Fig.4 ein Zeitdiagramm zur Erklärung des in den

benden Codesymbole zuzuführen. F i g. 3 und 14 gezeigten Decodierers,

Die Aufgabe der vorliegenden Erfindung ist demnach F i g. 5A bis 5D, zusammengelegt gemäß F i g. 5 eine ein gegenüber dem Stande der Technik verbesserter 35 detailliertere Darstellung des Codiererteils des Delta-Deltamodulator, der eine im Umfang eingeschränkte modulators.

Tabelle mit Schwellwerten sowie eine ebenfalls einge- Fig.ÖA und 6B, zusammengelegt gemä« Fig.6 in schränkte Tabelle mit verzögerten Deltaschritten be- einem Blockdiagramm die in Fig.5B gezeigte Deltanutzt, um damit anhand des Eingangssignals in einer werttabelle.

einzigen Vergleicherstufe abzugebende Codesymbole 40 F i g. 7A und 7B zusammengelegt gemäß F i g. 7 in

zu bestimmen; dabei ist es das höchste Ziel, eine weitere einem Blockdiagramm die in F i g. 5C gezeigte Schwell-

Reduktion des Aufwandes zu ermöglichen. werttabelle. Die Lösung dieser Aufgabe ist im Patentanspruch 1 F i g. 8A und 8B, zusammengelegt gemäß F i g. 8 in

gekennzeichnet. Vorteilhafte Ausgestaltungen sind in einem Blockdiagramm das Tor 120 in den F i g. 5B und

den Unteransprüchen beschrieben. 45 5C,

Eine optimale Anzahl von Deltaschritten und Fig.9A und 9B, zusammengelegt gemäß Fig.9 in Schwellwerten steht zur Verfugung; nicht durch Ver- einem Blockdiagramm das Tor 122 der F i g. 5B und 5C.

wendung von vermehrten Speicherstufen und größeren F i g. 1OA und 1OB, zusammengelegt gemäß F i g. 10 in

Tabellen, sondern durch Verwendung einer Modifizier- einem Blockdiagramm das Tor 124 der F i g. 5B und 5C,

schaltung, die aus einer ganzzahlig arbeitenden digitalen 50 F i g. 11A und 11B, zusammengelegt gemäß F i». 11 in

Verstärkungslogik besteht, die die gespeicherten Code- einem Blockdiagramm das Tor 126 in den F i g. 5B und Symbole berücksichtigt und ein Modifizierungssignal 5C,

liefert welches den jeweiligen Deltaschritt und den je- F i g. 12A und 12B, zusammengelegt gemäß F i g. 12 in

weiligen Schwellwert modifiziert und dadurch effektiv einem Blockdiagramm das Tor 128 in den F i g. 5B und

die Größe der entsprechenden Tabellen erhöht, wäh- 55 5C,

rend der Aufwand an Schaltkreisen und logischen EIe- Fig. 13Aund 13B, zusammengelegt gemäß F ig. 13 in

menten und somit die Kosten klein gehalten werden. einem Diagramm das Tor 130 in den F i g. 5B und 5C,

Nach dem Erfindungsgedanken wird ein Deltamodu- F i g. 14A bis 14D, zusammengelegt gemäß F i g. 14 in

lator beschrieben, der ein Verfahren und Anordnungen einem detaillierten Blockdiagramm den Decodiererteil

zur Erzeugung von Codesymbolen benutzt, die Schritte 60 des erfindungsgemäßen Deltamodulators und

des Signalverlaufs darstellen, bei denen jedes Codesym- F i g. 15A bis 15H, zusammengelegt gemäß F i g. 15 in

bol entsprechend der Differenz des Signalpegels des einem Blockdiagramm die in Fig. 14C dargestellte FiI-

Eingabesignals zu einem Vorhersagesignal bestimmt terwerttabelle.

wird. Das Vorhersagesignal wird durch Akkumulation Der beschriebene Deltamodulator ist in Form digita-

aufeinanderfoigender vorangehender Signaipegei- 65 ier Schaltkreise dargestellt kann jedoch durch Benut-

schritte gebildet Es ist dazu eine Einrichtung vorgese- zung eines entsprechend programmierten Vielzweck-

hen zum Speichern einer Folge von erzeugten Code- Digitalrechners oder durch andere geeignete Techniken

Symbolen, die das neueste Codesymbol und eine Anzahl verwirklicht werden.

Ein Codierer 2 für den Deltamodulator ist in Fig. 1 gezeigt. Ein Vergleicher 4 empfängt ein Analogsignal von einer Analogquelle 6 und ein analoges Vorhersagesignal von einem D/A-Konverter 8. Zur Beschreibung wird angenommen, daß das Analogeingangssignal ein Sprachsignal ist. Das Ausgangssignal vom Vergleicher 4 auf einer Leitung 10 ist ein Codesymbolsignal, das einen ersttti binären Wert (z. B. eine binäre »1«) hat, wenn das Signal, das auf der Analogeingangssignalleitung erscheint, größer als der oder gleich dem Wert des Vorhersagesignals auf der anderen Eingangsleitung ist. Wenn umgekehrt das Analogeingangssignal einen Pegel hat, der kleiner ist als derjenige des Vorhersagesignals, dann hat das auf der Ausgangsleitung 10 erscheinende Codesymbolsignal den binären Wert »0«. Das Codesignal vom Vergleicher 4 auf der Leitung 10 kann in der Praxis durch einen Impuls oder keinen Impuls dargestellt werden, durch einen positiven oder negativen Impuls oder durch ein zweiwegiges System, bei dem eine erste und zweite Ausgangsleitung vom Vergleicher vorhanden ist und ein Impuls auf der ersten Ausgangsleitung erscheint, wenn der Zustand einer binären »1« vom Vergleicher 4 erkannt wird, und umgekehrt ein Impuls auf der zweiten Ausgangsleitung erscheint, wenn vom Vergieicher 4 der Zustand einer binären »0« erkannt wird. Ein Tor 12 leitet die entsprechende Codesymbolfolge für »1« und »0« über eine Ausgangsleitung 14 zu einem Ausgangsanschluß 16 und zum Eingang eines Schieberegisters 18. Das Codesymbolsignal am Anschluß 16 ist verfügbar für eine Ausgangsleitung 20 und wiro von dort zu einem Deltamodulator-Decodierer geleitet, der in F i g. 3 gezeigt ist

Das Schieberegister 18 enthält eine vorgegebene Anzahl von Stufen, beispielsweise insgesamt vier Stufen. Die gespeicherte binäre Bitfolge definiert zu jeder Zeit den Zustand der Signalaktivität bezogen auf das EingSugSSignat. lsic j-iü3gaLr€ VOUi oCui€irCi Cg!3t€r 10 Vriiu parallel einem Decodierer 22 zugeführt, der die im Register 18 gespeicherte Informationsfolge decodiert und über eine von 16 Ausgangsleitungen 24 ein Signal gibt, welches den gegenwärtigen Zustand der Signalaktivität anzeigt Die Ausgabe des Decodieren 22 ist über die Leitungen 24 für die entsprechenden Eingänge einer Deltatabelle 26, einer Verstärkungslogik 28 und einer Schwellwerttabelle 30 vorgesehen.

Die Deltatabelle 26 umfaßt eine Tabellensucheinrichtung und einen Festwertspeicher, in dem 16 ganzzahlige Werte gespeichert sind, die positive oder negative Zahlen in Form von Zweierkomplementen sein können und durch die Ausgabe des Decodierers 22 adressiert werden. Bei jeder Abtastung wird einer der Werte aufgrund der decodierten Daten gewählt und dem Eingang mehrerer Torglieder zugeführt, die zusammen als Tore 32 bezeichnet sind Die aus der Tabelle 26 ausgewählten Deltaschritte werden akkumuliert und bestimmen das Vorhersagesignal, das dem zweiten Eingang des Yergleichers 4 zugeführt wird.

Die Schwellwerttabelle 30 ist ein anderer Festwertspeicher, der ganzzahlige Werte enthält, die positive oder negative Zahlen in Form von Zweierkomplementen sein können und durch den Decodierer 22 adressiert werden, wobei der gewählte ganzzahlige Ausgangswert der Tabelle 30 dem Eingang mehrerer Torglieder zugeführt wird, die als Tore 34 dargestellt sind. Der ganzzahlige Ausgabewert der Schwcilwerttabeik 30 wird jeweils als Schwellwert- oder Referenzpegel benutzt, zu dem nacheinander akkumulierte Deltaschritte zur Bildung des Vorhersagesignals addiert werden.

Die Verstärkungslogik 28 umfaßt einen Achtbitzähler und zwei Decodierer, deren Funktionen anhand der F i g. 5D noch beschrieben werden. Die Verstärkungslogik 28 spricht auf die decodierten Daten vom Decodierer 22 an und liefert daraufhin ein Modifiziersignal über eine Ausgangsleitung 36, mit dem der gewählte Deltaschritt und der gewählte Schwellwert modifiziert werden. Dieses Modifiziersignal kann beispielsweise ein Multiplikationssignal sein, das den gewählten Delta-

ίο schrittwert und den gewählten Sthwellwert mit einem ganzzahligen Betrag, abhängig vo.n Zustand der Signalaktivität, der durch die Ausgabe des Decodierers 22 dargestellt wird, multipliziert. Im gezeigten Ausführungsbeispiel können bei der Multiplikation die ganz- zahligen Werte 1,2,4,8,16 oder 32 benutzt werden. Die Verstärkungslogik 28 erweitert somit die verfügbaren Werte aus den Tabelle 26 und 30 bei gleichzeitiger Minimierung der Anzahl der erforderlichen logischen Kreise und des Platzes im Codierer.

Die Ausgangswerte von den Toren 32 und 34 werden in wählbaren Intervallen über die Leitung 38 dem Eingang eines Datenregisters 40 zugeführt, das in einer Periode jeweils den modifizierten Deltaschritt und in einer anderen Periode den modifizierten Schwellwert speichert. Die jeweilige Ausgabe vom Datenregister 40 erfolgt über eine Leitung 42 zum ersten Eingang eines Addierers 44. Die Ausgabe des Addierers 44 erfolgt über eine Leitung 46 zu den Signaleingängen eines Tores 48 und eines Tores 50. Das Tor 50 liefert auf seiner Ausgangsleitung 52 modifizierte Deltaschritte, die dem Eingang eines Akkumulators 54 zugeführt werden. Die akkumulierten modifizierten Deltaschritte gelangen über eine Leitung 56 zum Eingang eines Tores 58, welches diese zum Eingang eines Datenregisters 60 weiter- leitet, das die akkumulierten modifizierten Deltaschritte zum zweiten Eingang des Addierers 44 über eine Leitung 62 führt. Der Addierer 44 summiert dabei die vor= her akkumulierten modifizierten Deltaschritte mit dem neuen modifizierten Deltaschritt und dem neuen modifi zierten Schwellwert.

Das Tor 48 leitet die aufeinanderfolgenden modifizieiten Deltasignalpegelschritte, die mit den aufeinanderfolgenden modifizierten Schwellwerten summiert wurden, weiter und führt diese Pegelschritte über eine Leitung 64 zum Eingang eines Datenregisters 66, das diese Schrittsignale über eine Leitung 68 dem Eingang eines D/A-Konverters 8 zuführt zur Bildung des analogen Vorhersagesignals für den zweiten Eingang des Vergleichers 4 zum Vergleich mit dem Eingangssignal.

so Das Zeitdiagramm in F i g. 2 erläutert die zeitlichen Fenktionen des in F i g. 1 dargestellten Codierers 2. Für die Initialisierungsbedingungen des Systems wird angenommen, daß die Verstärkungslogik 28 ein Ausgangssignal liefert, das die größte Multiplikation des Delta- Schrittes und des Schwellwertschrittes, nämlich mit dem Wert 32, aufruft Außerdem wird angenommen, daß der Akkumulator 54 die größte negative Zahl gespeichert hat Die größte Verstärkung von der Logik 28 und die größte akkumulierte negative Zahl vom Akkumulator 54 werden so gewählt, daß der Codierer 2 den Wert des Eingangssignals schnell integriert, da der Pegel des Vorhersagesignals am Anfang hinter dem Pegel des Eingangssignals herläuft Zur Impulszeit P1 wird das Schieberegister 18 angestoßen, so daß der gegenwärtig ge- speicherte Inhalt in die Zwischenspeicherstufe geschoben wird. Zu dieser Zeit besteht der gespeicherte Inhalt aus lauter Nullen, 0000. Die Tore 34 werden selektiv geöffnet, um den Faktor zu bestimmen, mit dem der

gegenwärtige Schwellwert zu multiplizieren ist Wenn der Zustand der Signalaktivität durch lauter Nullen gekennzeichnet ist, wird die Verstärkungslogik 28 um die Zahl 8 erhöht, wie im einzelnen kurz beschrieben wird. Dementsprechend wird der abgelesene Schwellwert, der zu dieser Zeit —34 beträgt (F i g. 7A, Register 340), multipliziert ^!nit dem Faktor 32 und dem Eingang des Datenregister s 40 und von dort dem Eingang des Addierers 44 zugeführt Dieser Wert wird dann zu der gegenwärtig akkumulierten Summe vom Akkumulator 54 addiert.

Der neue auf der Ausgangsleitung 46 erscheinende Wert ist die alte Akkumulation zuzüglich dem modifizierten Schwellwert, der durch das Tor 48 zur Impulszeit Pl zum Datenregister 66 und zum D/A-Konverter 8 geleitet wird, um das neue analoge Vorhersagesignal zu bilden, das dem zweiten Eingang des Vergleichers 4 zugeführt wird und ein neues Codesymbol liefert, nämlich ein binäres »1 «-Ausgangssignal auf der Leitung 10 zum Eingang des Tores 12. Es wird angenommen, daß das Signal eine binäre »1« ist, weil eine bestimmte Zeit benötigt wird, bis der Pegel des Vorhersagesignals den Pegel des Eingangssignals erreicht. Zur Zeit P3 wird das Tor 12 geöffnet und das binäre »!«-Codesymbolsignal auf der Ausgangsleitung 14 weitergegeben und dem Anschluß 16 und wiederum dem Eingang des Schieberegisters 18 zugeführt, wobei dieses Signal in der ersten Stufe des Schieberegisters 18 zur Zeit P3 gespeichert wird. Zur Impulszeit PA reagiert die Verstärkungslogik 28 auf die decodierten Daten vom Decodierer 22. Der Achtbitzähler (F i g. 5D) wird um zwei heruntergesetzt aufgrund der binären Bedingungen 000!, wie es im einzelnen noch erklärt wird. Oas resultierende neue Modifiziersignal wird den Torer. 32 und 34 zugeführt. Zur Impulszeit PS liegt an den Toren 32 der gesuchte Deltawert, multipliziert mit dem Multiplikationsfaktor von der Verstärkungsiogik 2s. Das modifizierte Deltaschrittsignal wird dem Datennregister 40 und wiederum dem ersten Eingang des Addierers 44 zugeführt zur Addition zu den vorher akkumulierten modifizierten Deltawerten. Zur Zeit Pb wird der Inhalt des Addierers 44, der die Summe der akkumulierten modifizierten Deltawerte und des neuen modifizierten Deltawertes ist, zum Eingang des Akkumulators 54 durch das Tor 50 geleitet. Zu diesem Zeitpunkt ist fesuustellen, daß die akkumulierten modifizierten Deltawerte zum Akkumulator 54 und nicht durch das Tor 48 zum Datenregister 66 und den D/A-Konverter 8 geleitet werden. Das hat den Grund, daß erst die akkumulierten modifizierten Deltawerte mit dem jeweiligen modifizierten Schwellwert summiert werden, bevor sie in ein Vorhersagesignal umgewandelt werden. Dabei ergibt sich, daß die modifizierten Deitawerte akkumuliert werden, wohingegen die gewählten modifizierten Schwellwerte nicht akkumuliert werden, sondern als Referenzwerte von einer Abtastung zur nächsten benutzt werden. Die durch den Addierer und Akkumulator ausgeführten Operationen erfolgen alle in Zweierkomplementrechnung. Der gerade beschriebene Zyklus wird ständig während des Deltamodulierens wiederholt

Das Blockdiagramm in F i g. 3 zeigt den mit der Ziffer 70 bezeichneten Decodiererteil des Deltamodulators. Die vom Codierer 2 erzeugten Codesymbolsignale werden über die Leitung 20 den entsprechenden Eingängen eines Schieberegisters 72 und eines Impulsgenerators 74 zugeführt der die Taktung des Decodierers mit den empfangenen Codesymbolen sychron durchführt Das Schieberegister 72 ist nur zur Illustration als sechsstufiges Schieberegi.-'ier für die Folge der gespeicherten Codesymbole einschließlich des zuletzt erzeugten Codesymbols und der vorhergehenden fünf Codesymbole dargestellt. Die Folge der gespeicherten Codesymbole

s definiert zu jedem Zeitpunkt den Zustand der Signalaktivität des empfangenen Signals. Der Inhalt aller sechs Stufen wird zum ersten Decodierer 76 gegeben und der Inhalt der zweiten bis fünften Stufe zum Decodierer 78. Der Inhalt der dritten bis sechsten Stufe wird zu den

to Eingängen eines Decodierers 80 geleitet Das Ausgangsergebnis vom Decodierer 76 wird zum Eingang einer Filtertabelle 82 gegeben, einen nichtlinearen Glättungsweri für die empfangenen Codesymbole bildet. (Eine solche Filtertabelle ist in der US-Patentanmeldung mit der Seriennummer 4 58 936 vom 8. April 1974 (USPS 39 16 314) beschrieben.) Der Ausgangswert des Decodierers 80 wird dem Eingang einer Deltatabelle 84 zugt leitet, die im Betrieb identisch ist mit der in Fig. 1 gezeigten Deltatabelle 26. Die Werte vom Decodierer 78 werden dem Eingang einer Verstärkungslogik 86 zugeführt, die ähnlich aufgebaut ist und genauso funktioniert wie die in F i g. 1 gezeigte Verstärkungslogik 28. Der jeweilige Glättungswert von der Filtertabelle 82 wird einer Toranordnung 87 zugeführt, die unter Steuerung der Verstärkungslogik 86 je einen modifizierten Glättungswert liefert, der der Glättungswert vom Filter ist. multipliziert mit einem vorgegebenen ganzzahligen Wert, der durch die Verstärkungslogik 86 bestimmt wird.

Die Signalausgabe aus der Deltatabelle 84. die dem jeweiligen Schrittsignalpegel gleicht, wird zu Toren 88 geleitet die einen modifizierten Schrittsignalausgangspegel abgeben, der der Schrittsignalpegeiwert ist, multipliziert mit einem ganzzahligen Wert, der durch die Ver-Stärkungslogik 86 bestimmt wird. Die Ausgangssignale der Tore 87 und 88 werden zu getakteten Zeiten über eine Leitung 9ö zum Eingang eines Daienregisien» Si geführt, das wiederum je ein Ausgangssignal zum ersten Eingang eines Addierers 92 liefert Dort wird mit aufeinanderfolgenden akkumulierten modifizierten Signalschrittpegeln summiert Die Summen vom Addierer 92 werden zum Eingang eines Tores 93. zum Eingang eines Tores 94 und zum Eingang eines Tores 95 geleitet. Das durch das Tor 93 geleitete Signal ist der akkumulierte modifizierte Deltaschrittwert der mit nachfolgendem modifizierten Glättungswert von der Filtertabelle 82 summiert wird. Dieses Signal wird dann zum Eingang eines Datenregisters 96 und weiter zu einem D/A-Konverter 97 geleitet, wobei dessen erzeugtes Analogsignal einem Analogempfänger 98 als nutzbare Reproduktion des analogen Sendesignals von der Quelle 6 gemäß F i g. 1 zugeleitet wird.

Die Summen vom Addierer 92 werden durch das Tor 95 zum Akkumulator 99 zur Akkumulation der modifizierten Deltawerte geleitet die dann durch ein Tor 100 zum Eingang eines Datenregisters 101 geleitet werden, dem auch über das Tor 94 die nicht akkumulierte:. modifizierten Deitawerte zugeführt werden. Die am Ausgang des Datenregisters 101 erscheinenden modifizierten Deltaschrittwerte werden dem zweiten Eingang des Addierers 92 zugeführt und mit dem jeweiligen neuen modifizierten Glättungswert summiert

Das Zeitdiagramm in F i g. 4 erläutert die zeitlichen Funktionen des Decodierers 70, der in den F i g. 3 und 14 dargestellt ist Zur impuiszeit Q1 werden die im Schieberegister 72 gespeicherten Codesymbole in dessen Zwischenspeichertei! verschoben. Zur Impulszeit QT. werden dann die in den Zwischenspeicherstufen des Re-

gisters gespeicherten Codesymbole in die nächsten Stufen geschoben und die akkumulierten modifizierten Deltaschritve aus dem Akkumulator 99 durch das Tor 100 und das Datenregister 101 zum Addierer 92 geschoben, um zum modifizierten neuen Glättungswen addiert zu werden. Zur Impulszeit Q 3 wird der Decodierer 78 durch die Verstärkungslogik 86 abgefragt um festzustellen, welches Modifiziersignal aufgrund des gegenwärtigen Zustandes der Signalaktivität zu erzeugen ist. Zur Impulszeit Q4 wird der jeweilige Deltaschrittwert vom Ausgang der Deltatabelle 84 modifiziert, d. h. multipliziert mit dem abgegebenen ganzzahligen Wert von der Verstärkungslogik 86, und über die Leitung 90 zum Eingang des Daten registers 91 und dann zum Addierer 92 weitergeleitet, um mit der gegenwärtig im Register 101 gespeicherten alten Summe addiert zu werden. Zur Impulszeit QS wird die neue Ausgabesumme vom Addierer 92 durch das Tor 94 zum Eingang des Datenregisters

«Λ« ..— ~J j..»l_ -i τ* ne r?: j α i.i ι·

ivi uifu UUiCIi luu lui :x-j L·uιn Umgang un /\ftnuiiiumtors 99 geleitet. Zur Impulszeit Q 6 wird der abgelesene GlättungswL; t von der Filtertabelle 82 modifiziert, d. h. mittels der Tore 87 mit dem gewählten Wert von der Verstärkungslogik 86 multipliziert, und über die Leitung 90 zum Eingang des Datenregisters 91 und zum Addierer 92 geleitet, um zu der neuen Summe addiert zu werden. Zur Impulszeit Q 7 wird die Ausgabe vom Addierer 92, die aus der neuen Summe zuzüglich dem modifizierten Hüllwert besteht, durch das Tor 93 zum Datenregister 96 und von dort zum D/A-Konverter 97 geleitet, um in die Analogform umgewandelt und durch das Analogempfänger 98 unter Rekonstruktion des Eingangssignal empfangen zu werden. Dieser Zyklus wiederholt sich laufend während des Betriebes. Die Deltaschritte werden also akkumuliert und summiert mit aufeinanderfolgenden modifizierten Glättungswerten zur Bildung eines Digitalsignals, welches danach in die Analogform für den Analogempfänger 98 umgewandelt wird.

In F i g. 5A ist ein Teil des Codierers 2 gezeigt, der in F i g. 1 dargestellt ist Der Codierer ist als zweigleisiges System dargestellt; d. h, für jedes Element im System gibt es eine erste Leitung für binäre Einersignale und eine zweite Leitung für binäre Einersignale und eine zweite Leitung für binäre Nullsignale. Wenn ein binäres Einersignal vorhanden ist, dann liegt also ein Signal auf der ersten Leitung und kein Signal auf der zweiten Leitung. Wenn umgekehrt ein binäres Nullsignal vorhanden ist. liegt ein Signal auf der zweiten Leitung und kein Signal auf der ersten Leitung; d. h, wenn die erste Leitung aktiv ist, ist die zweite Leitung nicht aktiv und umgekehrt. Der Vergleicher 4 empfängt an einem ersten Eingang das analoge Eingangssignal von der Quelle 6 auf der Leitung 102 und das Vorhersagesignal an einem zweiten Eingang über die Leitung 104, wie es im Zusammenhang mit F i g. 1 erklärt wurde. Wenn das analoge Eingangssignal auf der Leitung 102 größer oder gleich ist dem analogen Vorhersagesignal auf der Leitung 104, wird ein Signal auf die Leitung 106 gegeben und diese dadurch aktiviert, und die Leitung 108 ist nicht aktiv, womit der Zustand einer binären Eins dargestellt ist. Sobald das Vorhersagesignal auf der Leitung 104 größer ist als das Analogsignal auf der Leitung 102, wird ein Signal auf die Leitung 108 gegeben, so daß diese aktiv und die Leitung 106 nicht aktiv ist, wodurch der Zustand einer binären Null dargestellt wird. Zur Impulszeit P3 leitet das Tor 12 das Signal, welches auf der jeweils aktiven Leitung zu dieser Zeit erscheint, zum Schieberegister 18 und über die Leitungen 20 zum Decodierer 70.

Das Schieberegister 18 besteht aus den Flipflop-Stufen 142, 144, 146 und 148. Außerdem hat es noch Zwischenspeicherstufen, die Flipflops 150,152 und 154. Wie an der Leitung 156 gekennzeichnet ist, wird ^ur Impulszeit P1 der Inhalt des Flipflops 142 durch ein Tor 143 in die Speicherstufe 150, der Inhalt des Flipflops 144 durch ein Tor 145 in die Speicherstufe 152 und der Inhalt des Flipflops 146 durch ein Tor 147 in die Speicherstufe 154

ίο geleitet.

Zur Impulszeit P3 leitet das Tor 12 das erzeugte Codesymbol vom Vergleicher 4 in die erste Schieberegisterstufe 142. Ebenfalls wird zur Zeit P3 das Tor 151 eingeschaltet, um die im Flipflop 150 gespeicherte Information in die zweite Speicherregisterstufe 144 zu ieiten; das Tor 153 wird eingeschaltet, um die Information im Flipflop 152 in die dritte Schieberegisterstufe 146 zu leiten und das Tor 155 wird eingeschaltet, um die im Flipilöp J34 ge&peicheric !niofrriäiiöri in die vierie Schieberegisterstufe 148 zu leiten. Der Decodierer 22 decodiert die augenblickliche Folge der im Schieberegister 18 gespeicherten Codesymbole, um den momentanen Zustand der Signalaktivität zu bestimmen, und mar kiert auf einer Bündelleitung 24 zu jedem Augenblick eine der 16 möglichen decodierten Kombinationen, die an einer Leitung 157 gezeigt sind. Die binären decodierten Signale werden auch auf einer Leitung 112 weitergegeben, die die Deltawerttabelle 26 und die Schwellwerttabelle 30 speist Die 16 einzelnen Informationsleitungen, die das Bündel 157 bilden, sind in vorgegebener Weise darstellungsgemäß mit den ODER-Gliedern 159, 161 und 163 verbunden, und deren Ausgänge wiederum sind an die Verstärkungslogik 28 angeschlossen, was in F i g. 5D gezeigt ist. Das Glied 159 wird eingeschaltet, sobald eine extreme Signalaktivität vorliegt, was sich durch entweder lauter Nullen oder lauter Einsen in der decodierter. Folge zeigt. Das Güed !61 wird eingeschaltet, sobald eine mittlere Signalaktivilät vorliegt, wie beispielsweise der Zustand OCOl oder 1110. Die anderen binären Zustände, die das Glied 161 einschalten, lassen sich aus F i g. 5A erkennen. Das Glied 163 wird eingeschaltet bei einem Zustand niedriger Signalaktivität wie beispielsweise 0100 oder 1011, wobei sich die anderen Zustände der Signalaktivität, die das Glied 163 anschalten, leicht aus F ä g. 5A erkennen lassen.

F i g. 5B zeigt die Deltawerttabelle 26 und die Tore 32. Das auf einer Leitung 112 erscheinende codierte Signal aktiviert zu einem gegebenen Zeitpunkt eine der 16 möglichen Ausgangsleitungen 114 der Deltawerttabelle

so 26. Das Ausgangssignal von der Tabelle 26 wird gleichzeitig an die Tore 120,122,124,126,128 und 130 angelegt, von denen zu einem gegebenen Zeitpunkt jeweils nur eines eingeschaltet wird. Auf einer Leitung 36 erscheint das Multipliziersignal von der Verstärkungslogik 28 gemäß Darstellung in F i g. 5D.

Zu einem gegebenen Zeitpunkt ist eine der Leitungen 181,183,185,187,189 oder 191 aktiv, um das aus UND-Gliedern 121, 123, 125, 127, 129 bzw. 131 ausgewählte Glied einzuschalten zur Abgabe eines Signals zur Impulszeit P5, um den jeweiligen Deltawert zu modifizieren. Für einen niedrigen Zustand der Signalaktivität, wie er durch die decodierte Folge vom Decodierer 22 angegeben wird, liefert die Verstärkungslogik 28 ein Einschaltsignal auf die Leitung 181, damit das Glied 121 eingeschaltet wird zur Lieferung eines Signals zur Impulszeit P5, um damit das Tor 120 einzuschalten, das einen modifizierten Deltaschritt auf eine Leitung 38 gibt Sobald das Tor 120 eingeschaltet ist wird der je-

weilige Deltaschritt aus der Deltawerttebelle multipliziert mit 1; d. k, der Deltaschritt bleibt derselbe. Sobald ein Einschaltglied auf der Leitung 183 liegt, wird das Glied 123 eingeschaltet und gibt einen Signalausgang zum Einschalten ties Tores 122, damit der jeweilige Deltaschritt mit dem Wert 2 multipliziert wird. Sobald die Leitung 185 aktiv ist, wird das Glied 125 eingeschaltet und gibt ein Ausgangssignal zum Einschalten des Tores 124, um den Deltaschrittwert effektiv mit 4 zu multiplizieren. Sobald die Leitung 187 aktiv ist, wird 127 eingeschaltet und liefert ein Ausgangssignal zum Einschalten des Tores 126, um den Dekaschritt mit 8 zu multiplizieren. Sobald die Leitung 189 aktiv ist, wird 129 eingeschaltet und liefert ein Ausgangssignal zum Einschalten des Tores 128, um den Deltaschritt mit 16 zu multiplizieren. Sobald die Leitung 191 aktiv ist, wird 131 eingeschaltet um ein Ausgangssignal zum Einschalten des Tores 130 zu liefern und den Deltawert mit 32 zu multiplizieren. Die Funktion der entsprechenden Tore in den Toren 32 wird im einzelnen im Zusammenhang mit F i g. 6 beschrieben. Hier genügt die Feststellung, daß die durch die Tore 32 ausgeführten Multiplikatünen in Schiebetechnik durchgeführt werden; d.h. wenn ein Deltawert mit 2 zu multiplizieren ist, wird er um eine Stelle verschoben, wenn er mit 4 zu multiplizieren ist, um zwei Stellen usw.

Die Akkumulation und die Addition, die vom Akkumulator 54 und vom Addierer 44 und den zugehörigen Torschaltungen und Registern ausgeführt werden, sind dieselben, wie sie in Zusammenhang mit Fig. 1 beschrieben wurden und werden daher hier nicht noch einmal beschrieben.

In Fig.5C sind die Schwellwerttabelle 30 und die Tore 34 dargestellt. Die Schwellwerttabelle 30 spricht auf die decodierten Signale auf einer Leitung 112 an und aktiviert eine der 16 Ausgangsleitungen 118, die den jeweiligen Schwellwert an die Tore 34 bildende entsprechende Einzeltore liefern. Die Tore 34 sind den Toren 32 identisch, wobei vergleichbare Elemente in der Kennzeichnung einen Strich tragen. Daher wird ihre Arbeitsweise hier nicht im einzelnen beschrieben. Die Tore 34 übernehmen die Modifizierung zur Zeit des Impulses Pi, der auf der Leitung 184 erscheint Ein Signal »1« wird einem Anschluß 135 zugeführt und ein Signal »0« einem Anschluß 137, um das Offnungspotential für die Tore 32 und 34 zu liefern. In der Praxis werden die Anschlüsse 135 und 137 z. B. an eine Potentialquelle zurückgeführt; es bleibt jedoch dem Konstrukteur überlassen, eine Quelle positiven oder negativen Potentials oder eine Quelle eines positiven oder negativen Stromes zu wählen.

In F i g. 5D ist im einzelnen die Verstärkungslogik 28 gezeigt, welche das Modifiziersigna] aufgrund des Zustandes der Signalaktivität wählt die dargestellt ist durch das auf einer Leitung 24 am Ausgang des Decodierers 22 erscheinende decodierte Signal. Die Verstärkungslogik 28 enthält einen Achtbitzähler 162, der einen Niederwertteil aus den fünf ersten Stufen des Zählen und einen Hochwertteil aus den drei hohen Stufen des Zählen enthält. Ein Decodierer 166 spricht auf die Zahlen der fünf niedrigen Stufen des Zählers an und ein Decodierer 164 auf die Zahlen der drei hohen Stufen. Die drei hohen Stufen des Zählers werden daraufhin überwacht, daß durch die drei werthohen Bits niemals eine größere Zahl als 5 dargestellt wird. Der Decodierer 164 spricht dabei auf die Zahlen 0 bis 5 an, die auf den Decodicrerausgangsleitungen 109, 111, 113, 115, 117 bzw. 199 abgegeben werden. Der Decodierer 166 spricht auf eine Zahl 0 auf einer Leitung 103, auf die Zahl 1 auf der Leitung 105 und auf eine Zahl größer als 24 auf einer Leitung 107 an. Der Zähler 162 kann niemals unter Null heruntergezählt werden. Die den Zustand der drei werthohen Bits anzeigende Zahl darf niemals den Wert 5 überschreiten. Zur Impulszeit PA, dargestellt auf der Leitung 192, wird eines der UND-Glieder 170,174,180 geöffnet um den Zählerinhalt herauf- oder herunterzusetzen. In einigen Fällen wird der Zähler jedoch weder ίο herauf- noch heruntergeschaltet abhängig vom Zustand der Signalaktivität und der momentanen Zahl im Zähler. Die Logik, die sicherstellt daß der Zähler 162 niemals unter 0 heruntergezählt wird, wird teilweise durch das Glied 171 gebildet das Eingänge über die Leitungen 103 und 109 hat nämlich die Null-Zahlenleitungen der Decodierer 166 und 164. Wenn diese beiden Leitungen aktiv sind, wird ein Signal vom Tor 171 abgegeben, das durch einen Inverter 168 als negatives Signal weitergeleitet wird, das UND-Glied 170 sperrt und dadurch verhindert daß der Zählerinhalt um 1 heruntergezählt wer den kann. Zu dieser Zeit leitet auch das ODER-Glied 176 das Ausgangssignal vom Tor 171 weiter, das durch einen Inverter 172 invertiert wird, um das UND-Glied 180 zu blockieren, wodurch verhindert wird, daß der Zähler um 2 heruntergezählt werden kana Sobald die Zahl 1 im Decodierer 166 erscheint und die Zahl 0 noch im Decodierer 164 steht sind die Leitungen 105 und 109 aktiv und schalten 179 ein zur Abgabe eines Ausgangssignals, das über das ODER-Glied 176 geleitet und durch den Inverter 172 invertiert wird, um das UND-Glied 180 zu sperren, wodurch verhindert wird, daß der Zähler um zwei heruntergezählt werden und daher unter 0 herunterkommen kann. Da der Zähler niemals eine größere Zahl als 5 in seinen drei werthohen Stufen enthalten soll wird 175 eingeschaltet sobald eine Zahl größer als 24 durch den Decodierer 126 abgefühlt damit ein Signal über eine Leitung 107 gegeben und eine Zahl 5 durch den Decodierer 164 erkannt wird; dann steht ein Signal auf der Leitung 119 an, das das Glied 175 einschaltet zur Abgabe eines Ausgangssignals über den Inverter 178, um das UND-Glied 174 zu sperren, so daß der Zähler nicht um 8 erhöht werden kana -

Wie man sieht, wird also der Zähler 162 um 8 erhöht sobald ein Ausgangssignal vom Tor 159 gemäß Darstellung in Fig.5A ansteht welches den Zustand hoher Signalaktivität anzeigt Das UND-Glied 180 wird zum Herunterschalten des Zählerinhaltes um 2 eingeschaltet sobald ein Zustand mittlerer Signalaktivität durch ein Ausgangssignal vom ODER-Glied 161 (Fig.5A) angezeigt wird. Der Zähler wird um 1 heruntergeschaltet wenn das UND-Glied 170 eingeschaltet wird durch ein Ausgangssignal vom ODER-Glied 163 (Fig.5A), das einen Zustand niedriger Signalaktivität anzeigt. Andere Steuer- oder Zählanordnungen können in der Praxis zum Wählen des Modifiziersignals ebenfalls benutzt werden. Die Modifiziersignale, die auf den vorgesehenen Ausgangsleitungen vom Decodierer 164 dargestellt werden, haben eine aufsteigende Wertfolge für zunehmende Signalaktivität; d. h„ je höher die Signalaktivität ίο ist, um so größer ist der Multiplikationsfaktor, der über eine Leitung 36 zu den Toren 32 und 34 geleitet wird.

In Fig.6A ist ein Teil der Deltawerttabelle 26 wiedergegeben. Das auf einer Leitung 112 ankommende decodierte Signal wird, an eines der Schalttore 300,302, 304, 306, 308,310, 311' bzw. 314 oder der entsprechenden Tore in F i g. 6B angelegt, deren nur je eines eingeschaltet wird. Sobald das decodierte Signal 0000 ist und dadurch ein Zustand hoher Signalaktivität angezeigt

15 16

wird, wird das Schalttor 300 eingeschaltet; ein Register die Eins-Leitung 379, verbunden mit dem UND-Glied

301 liefert als binäre Ausgabe den ganzzahligen Wert 397. Das achte Bit ist das Vorzeichenbit; d. h, wenn die

—48, der der gewählte Deltaschritt ist und Ober das Tor Null-Leitung 378 aktiv ist, ist der Deltaschritt eine posi-

300 zu einer Ausgangsleitung 114 weitergeleitet wird, tive Zahl und umgekehrt ist er eine negative Zahl, wenn

die zu den Toren 32 führt Die Register 301, 303, 305, 5 die Leitung 379 aktiv ist, wobei die Arithmetik in Zwei-

307, 309,311,313,315 usw. sind alles Speicherregister erkomplementform ausgeführt wird und alle Additionen

oder auch Festwertspeicher, die ein binäres Ausgangssi- und Subtraktionen durch den Additionsprozeß ausge-

gnal mit einem festen ganzzahligen Wert liefern, der führt werden können. Die mittleren Bits auf den Leitun-

durch das zugehörige Tor abhängig von dem auf einer gen 366 bis 377 kontrollieren UND-Glieder 384 bis 395.

Leitung 112 erscheinenden binären codierten Signal ge- ίο Die Glieder 398 bis 405 enthalten Bits, die den Wert des

leitet wird. Die Zahlen erscheinen dabei in Zweierkom- Vorzeichenbits annehmen. Sobald der gewählte Delta-

plementform; das werthöchste Bit ist das Vorzeichenbit schritt eine negative Zahl ist dargestellt durch den akti-

Wenn das werthöchste Bit eine »1« ist ist die ganze Zahl ven Zustand der Leitung 379, wird ein Glied 140 einge-

negativ; wenn das werthöchste Bit eine »0« ist ist die schaltet und liefert eine logische Eins über eine Leitung

ganze Zahl positiv. 15 381 zu 399,401,403 und 405, um Einsen in die wertho-

F i g. 6B zeigt den übrigen Teil der Deltawerttabelle, hen vier Bitpositionen zu laden. Wenn umgekehrt der

der genauso arbeitet wie der in Fi g. 6A gezeigte TeiL Deltaschritt eine positive Zahl ist angezeigt du-ch den

Sobald die binäre Nachricht 1000 vorliegt wird das Tor aktiven Zustand der Leitung 378, wird ein Glied 138

316 geöffnet um den Wert —12 durchzuleiten, der im eingeschaltet und liefert eine logische Null über die Lei-

Speieherregister 317 gespeichert ist. Der gewählte Del- 20 tung 380 zu 398,400,402 und 404. um Nullen in die vier

taschritt wird dann über eine Ausgangsleitung 114 wei- hohen Bitpositionen zu laden. Die werthöchste Bitposi-

tergegeben, die mit den Toren 32 verbunden ist tion der Ausgabe des Tores 120, d. h, die Nullausgabe

F i g. 7 zeigt im einzelnen die in F i g. 5C dargestellte vom Tor 404 oder die Eins-Ausgabe vom Tor 405, ent-Schwellwerttabelle 30. Fig. 7 A zeigt einen Teil der hält so das Vorzeichenbit, welches angibt, ob der modifi-Schwellwerttabelle mit den Toren 332 bis 339, die die 25 zierte gewählte Deltaschritt eine positive oder negative Abgabe der Speicherregister 340 bis 347 kontrollieren Zahl ist Aufgrund eines Ausgangssignals vom Glied und den in diesen Registern gespeicherten jeweiligen 121, dargestellt durch den aktiven Zustand der Leitung Wert weiterleiten, wenn das entsprechende Tor durch 406, das die Glieder 382 bis 405 einschaltet wird der das auf einer Leitung 112 erscheinende Signal geöffnet modifizierte jeweilige Deltaschritt zu einer Ausgabeleiwird. Wenn z.B. auf einer Leitung 112 das decodierte 30 tung 38 gegeben, die zum Register 40 führt (F ig. 5B). Signal 0000 erscheint wird Das Tor 332 geöffnet, um F i g. 9 zeigt im einzelnen das Tor 122, wie es in den im Register340gespeicherten binären Ganzzahlen- Fig. 5B dargestellt ist Das Tor 122 multipliziert bewert —34 auf eine Ausgangsleitung 118 zu leiten und an kanntlich den gewählten Deltaschritt der auf der Ausdie Tore 34 anzulegen. Wenn auf einer Leitung 112 das gangsleitung 114 von der Deltawerttabelle 26 erscheint binäre decodierte Signal Olli erscheint wird z.B. das 35 mit zwei. Das erste bis achte Bit des gewählten Delta-Tor 339 geöffnet um die im Register 347 gespeicherte Schrittes werden auf die Leitungen 408 bis 421 gegeben, binäre ganze Zahl — 1 auf eine Ausgangsleitung 118 zu wobei die Null des ersten Bits auf der Leitung 408 und leiten. Wieder werden die ganzzahligen Werte in Zwei- die Eins des ersten Bits auf der Leitung 409 erscheint erkomplementform ausgedrückt Das werthöchste Bit ist das Vorzeichenbit wobei die

F ig. 7 B zeigt den übrigen Teil der Schwell wert tabel- <o Leitung 422 aktiv ist, wenn der gewählte Deltaschritt Ie 30 und enthält die Tore 348 bis 355, die im geöffneten eine positive Zahl ist; die Leitung 423 ist aktiv, wenn der Zustand den in den Speicherregistern 356 bis 363 ge- gewählte Deltaschritt eine negative Zahl ist Die Multispeicherten binären ganzzahligen Wert weiterleiten. plikation mit zwei erfolgt durch Verschieben der acht Wenn z. B. auf einer Leitung 112 die decodierte binäre Bits um eine Stelle. Die erste Bitposition der Ausgangs-Zahl 1000 erscheint wird das Tor 348 geöffnet um den 45 leitung kommt vom Ausgang eines UND-Glieds 426. binären ganzzahligen Wert +1 weiterzuleiten, der im das eine Null abgeben kann. Wenn der Deltaschritt eine Register 356 gespeichert ist und zwar auf einer Aus- negative Zahl ist, wie es durch Erregung der Leitung 423 gangsleitung 118, um die Tore 34 zu steuern. Wenn die dargestellt wird, leitet das Glied 449 die logische Quelauf einer Leitung 112 erscheinende binäre Zahl bei- lennull Ober eine Leitung 453 zum ODER-Glied 425, um spielswetse 1111 ist wird das Tor 355 geöffnet um den so 426 so vorzubereiten, daß die logische Null abgegeben binären ganzzahligen Wert +34 zu einer Ausgangslei· wird, sobald die Leitung 455 aktiv ist. Wenn der Deltatung 118 weiterzuleiten, der im Register 363 gespeichert schritt eine positive Zahl ist dargestellt durch den aktiist. ven Zustand der Leitung 422, leitet das UND-Glied 450

Das Blockdiagramm in F i g. 8 zeigt das Tor 120, das die logische Quellennull zum zweiten Eingang des

den gewählten Deltaschritt mit 1 multipliziert Das den 55 ODER-Gliedes 425, um wieder 426 vorzubereiten,

gewählten Deltaschritt umfassende 8 Bits große Wort Wenn der Deltaschritt eine positive Zahl ist, werden die

auf einer Leitung 114 von der Deltawerttabelle 26 wird drei werthöchsten Stufen auf Null gezwungen, darge-

an das Tor 120 angelegt Zur ersten Bitposition gehören stellt durch das Vorbereiten von 443,445 und 447 über

die Null-Leitung 364 und die Eins-Leitung 365, die mit die Leitung 454 aufgrund der Einschaltung des UND-

den UND-Gliedern 382 bzw. 383 verbunden sind. Das 60 Glieds 450 zum Weiterleiten der logischen Quellennull.

UND-Glied 382 liefert ein Ausgangssignal, wenn die Wenn umgekehrt der Deltaschritt eine negative Zahl ist, Leitung 364 und gleichzeitig die Leitung 406 aktiv ist werden die Tore 444,446 und 448 über die Leitung 452

wodurch eine binäre Null für das erste Bit angezeigt vorbereitet aufgrund der Einschaltung des Glieds 451,

wird. Das UND-Glied 383 liefert ein Ausgangssignal, um die logische Quelleneins weiterzuleiten. Eine Null

wenn die Leitung 365 gleichzeitig mit der Leitung 406 65 wird dabei in die wertniedrigste Bitposition gezwungen,

aktiv ist und eine binäre Eins für das erste Bit angezeigt dargestellt am Ausgang des Glieds 426, und entweder

wird. Zum achten und werthöchsten Bit gehört die Null- eine Null oder eine Eins wird in die drei werthöchsten

Leitune 378. verbunden mit dem UND-Glied 396, und Bitpositionen abhängig vom Vorzeichenbit gestellt.

17 18

Fi g. 10 zeigt im einzelnen das Tor 124, das den ge- Zustande der Flipflops 700 bis 705 stellen zu jeder Zeit

wählten Deltaschritt mit 4 multipliziert Die Multiplika- den gegenwärtigen Zustand der Signalaktivität der

tion mit 4 erfolgt durch Verschiebung der acht Bits um empfangenen Codesymbolfolge dar. Der Decodierer 76

zwei Stellen. Die acht Bits von der Deltawerttabelle 26 ist mit allen Schieberegisterstufen verbunden, um die

werden dargestellt auf den Leitungen 460 bis 476, wobei 5 jüngste Vergangenheit der empfangenen Codesymbol-

die Null und die Ons des ersten Bits auf den Leitungen folge zu bestimmen. Die Ausgabe des Decodieren 76

460 bzw. 461 dargestellt wird, die zur dritten Position wird.der m Fig. 14C gezeigten Filterwerttabelle82 zu-

der Ausgangsleitungen führen, nämlich über die UND- geführt Der Decodierer 80 ist mit den letzten vier Stu-

Glieder 481 bzw. 482. Das werthöchste Bit ist dargestellt fen des Schieberegisters 72 verbunden, d h. mit Sen FIi-

auf den Leitungen 475 und 476, die mit den Gliedern 496 10 pflops 702 bis 705, und liefert Verlaufsinformationen der

bzw. 497 verbunden sind Da das Tor 124 mit vier multi- empfangenen Codesymbolfolge an die in F i g. 14B ge-

pliziert, muß der Deltaschritt um zwei Positionen ver- zeigte Deltawerttabelle 84. Der Decodierer 78 ist mit

schoben werden. Entsprechend muß in die ersten beiden den Stufen 701 bis 704 das Schieberegisters 72 verbun-

Bits der Ausgabe vom Tor 124 eine Null eingezwungen den und liefert Verlaufsinfonnationen der empfangenen

werden. Sobald der Deltaschritt eine positive Zahl ist, t5 Codesymbolfolge an die Verstärkungslogik 86.

angezeigt durch die aktive Leitung 475, wird 503 einge- Die in F i g. 14B gezeigte Deltawerttabelle 84 und die

schaltet und macht die Leitung 507 aktiv, wodurch 477 Tore 88 ähneln der Deltawerttabelle 26 und den Toren

und 478 zum Leiten der logischen Queilennull einge- 32 im Codiererteil des in F i g. 5B gezeigten Dehamodu-

schaltet werden, um 479 und 480 vorzubereiten. Wenn lators, so daß sich eine detaillierte Beschreibung der

der Deltaschrijt eine negative Zahl ist, dargestellt durch 20 Funktionsweise dieser Elemente erübrigt Die Tore 87,

die aktive Leitung 476, werden 504 und 502 eingeschal- die zu der in Fi g. i4C gezeigten Fiiterwerttabelie 82

tet, um die logische Eins bzw. Null weiterzuleiten. Die gehören, sind ähnlich den in F i g. 5C gezeigten Toren 34

weitergeleitete logische Null schalter 477 und 478 ein und werden daher hier nicht mehr beschrieben. Die in

und bereitet 479 und 480 vor, um wieder Nullen in die Fig. 14D gezeigte Verstärkungslogik 86 ist ähnlich der

beiden wertniedrigsten Bitpositionen zu zwingen. Die 25 in Fig.5D gezeigten Verstärkungslogik 28 und wird

Leitung 505 wird aktiviert, um Binsen in die beiden daher auch nicht näher beschrieben. DIs Filterwertu-

werthöchsten Bitpositionen zu stellen; die Leitung 507 belle 82 ist im einzemen in Fig. 15 gezeigt und ihre

wird aktiviert, um Nullen in die beiden werthöchsten Arbeitsweise wird beschrieben.

Bitpositionen zu stellen. Dementsprechend erfolgt die Die Verstärkungslogik 86 (F ig. 14D) reagiert auf den Verschiebung um 2, d h. die Multiplikation mit 4. 30 Zustand der Signalaktivität, wie er durch das decodierte

F i g. 11 zeigt ί·η einzemen das Tor 126, das im einge- Signal am Ausgang des Decodieren 78 (F i g. 14A) darschalteten Zustand den Deltaschrirt um drei Stellen ver- gestellt wird, zum Wählen eines neuen Modifikationssischiebt und eine Multiplikation mit 8 bewirkt gnals zur Impulszeit Q 3, wenn der Acht-Bit-Zähler 162'

Fig. 12 zeigt das Tor 128, das d^ngewählten Delta- entweder herauf- oder heruntergeschaltet oder in seischritt mit 16 multipliziert durch Verschiebung des Del- 35 nem gegenwärtigen Zustand belassen wird Das gewähltaschrittes um vier Stellen. te Modifikationssignal vom Ausgang des Decodierer*

In F i g. 13 ist das Tor 130 gezeigt, das den Deltaschritt 164' wird auf einer Ausgangsleitung 724 zu den Toren

mit 32 multipliziert, d h, ihn um fünf Stellen verschiebt 87 bzw. 88 geführt, um einen Multiplikationsfaktor zur

Die untersten fünf Bitpositionen werden immer auf 0 Veränderung des Glättungswertes bzv». des jeweiligen

gezwungen, wenn die Leitung 627 aktiv wird Die erste 40 Deltaschrittes zu liefern.

Bitposition des jeweiligen Eingabedeltaschrittes wird Eine komplette Arbeitsfolge für den Decodierer 70 auf den Leitungen 610 und 611 dargestellt, die mit dtr wird jetzt für einen Zyklus der Deltadecodieroperation sechsten Bitposition in der Ausgabe, nämlich mit 633 beschrieben. Zur Impulszeit Q1 wird die gegenwärtig und 634, verbunden sind Das werthöchste Bit, das Vor- im Eingangsschieberegister 72 gespeicherte empfangezeichenbit, das auf den Leitungen 624 und 625 einläuft, 45 ne Codesymbolfolge aus den Schieberegisterstufen 700 ist nicht durchverbunden, da dieses Bit effektiv einen bis 704 gemäß obiger Beschreibung in die Zwischenüberlauf bei der Zweierkomplementrechenweise für speicherstufen 711 bis 715 verschoben. Zur Impulszeit die Multiplikation mit 32 entsprechen würde. Die übri- Q 2 werden die Informationen von dort weitergeschogen Bitpositionen des Eingabedeltaschrittes, wie sie sich ben in die Schieberegisterstufen 701 bis 705. Zur Zeit auf den Leitungen 612 bis 623 darstellen, werden über 50 Q 2 wird die im Akkumulator 99 gespeicherte alte Sum-635 bis 646 durchgegeben. me parallel durch das Tor 100 in das Datenregister 101

F i g. 14 zeigt in einem detaillierten Blockdiagramm geschoben zur Addition zum gegenwärtig im Register den Delta-Decodierer 70. Die auf einem Leiterpaar er- 91 gespeicherten modifizierten Referenzwert. Zur Imscheinende Codesymbolfolge enthält binäre Einsen, pulszeit Q 3 reagiert die Verstärkungslogik 86 auf die wenn die Leitung 722 aktiv ist Die Leitungen 721 und 55 decodierten Daten vom Decodierer 78 (Fig. 14A) und 722 sind mit den Eingängen eines ODER-Gliedes 723 erzeugt ein neues Modifikationssignal auf einer Ausverbunden, dessen Ausgang mit dem Impulsgenerator gangsleitung 724, das den Toren 87 und 88 zugeführt 74 verbunden ist, um diesen mit der empfangenen Code- wird Zur Impulszeit Q 4 schaltet das Modifikationssisymbolfoige zu synchronisieren. Die Eins-Leitung 721 gnal auf dieser Leitung ein zu wählendes UND-Glied ist mit dem Eins-Eingang und die Null-Leitung 722 mit 60 121", 123", 125", 127", 129" oder 131" ein. Das durch dem Null-Eingang eines Flipflop 700 verbunden. Die das Modifikationssignal auf diese Weise eingeschaltete Flipflops 700 bis 705 bilden die Stufen des Schieberegi- Glied verändert das jeweilige Deltaschrittsignal von der sters 72 Tore 706 bis 710 schieben zur Impulszeit Q1 Deltawerttabelle 84. Dieser modifizierte Deltaschrittdie binären Informationen aus den Flipflops 700 bis 705 wert wird über eine Leitung 90 dem Register 91 zugein Zwischenspeicherstufen, die die Flipflops 711 bis 715 65 führt und zur gegenwärtig im Register 101 gespeicherbilden. Zur Impulszeit Q 2 schieben die Tore 716 bis 720 ten Information addiert. Zur Impulszeit QS wird die die binären Informationen aus den Flipflops 711 bis 715 Summe vom Addierer 92 durch das Tor 94 geleitet und in die Schieberegisterstufen 701 bis 705. Die binären im Register 101 gespeichert zur Bildung der neuen Aus-

gabesumme des Addierers 92. Diese Summe wird durch das Tor 95 zum Akkumulator 99 geleitet Zur Impulszeit <?6 wird eines der Glieder 121'", 123'", 125'", 127'", 129'" oder 131'" eingeschaltet, um eines der die Tore 87 bildenden Einzeltore zu öffnen zur Modifizierung des jeweiligen Glättungswertes von der Filterwerttabelle 82. Der modifizierte Glättungswert wird Ober eine Leitung 90 dem Register 91 zugeführt zur Addition zu der gegenwärtig irn Register 101 gespeicherten Information. Zur Impulszeit Q 7 wird die Summe vom Addierer 92 durch das Tor 93 zum Register 96 und zum Digitalanalogkonverter 97 geleitet Das das Eingangssignal in den F i g. 1 und 5 darstellende rekonstruierte Analogsignal wird so dem Analogempfänger 98 zugeführt Diese Arbeitsfolge wiederholt sich standig während des Betriebes.

In F i g. 15 ist im einzelnen die Fikerwerttabelle 82 der Fig. 14C dargestellt Die Filterwerttabelle liefert auf die decodierten Signale vom Decodierer 76 jeweils einen Glättungswert für den decodiertea Deltaschritt, der entsprechend dem Zustand der Signalaktivität der empfangenen Codesymbolfolge gebildet wird. Die Glättungswerte bestehen jeweils aus einer positiven oder negativen ganzen Zahl in Zweikomplementform, die durch einen noch zu beschreibenden Leitprozeß bestimmt wird: Wenn das decodierte Signal den durch die binäre Konfiguration 000000 in F i g. 15A gezeigten Zustand hat, wird ein Tor 731 geöffnet um den ganzzahligen Wert —92 abzugeben, der in einem Speicherregister 730 gespeichert ist Dieses Signal wird zur Modifikation gemäß obiger Beschreibung den Toren 87 zugeführt Ein Tor 733 leitet den im Register 732 gespeicherten ganzzahligen Wert —8, sobald der decodierte Wert die binäre Konfiguration 000111 hat Die binären Konfigurationen und die zugehörigen Tore und Register zwisehen den Registern 730 und 760 arbeiten ähnlich. Siehe dazu die F ig. 15Bbisl5H.

gnals mit dem Eingangssignal. — Des weiteren ist ein ähnlich arbeitender Delta-Demodulator beschrieben.

Zusammenfassung

40

Es wurde ein Deltamodulator beschrieben, der Schritte von Signalpegeln darstellende Codesymbole erzeugt Jedes Codesymbol wird bestimmt entsprechend der Differenz des Signalpegels zwischen einem Eingangssignal und einem Vorhercagesignal. Dies ergibt eine Darstellung des Eingangssignals, bei der das Vorhersagesignal durch Akkumulation aufeinanderfolgender Signalpegeischritte gebildet wird, die vom vorangehenden Signalverlauf abhängen. Eine Einrichtung zum Speichern einer Folge der erzeugten Codesymbole ist vorgesehen, bei der die Folge das zuletzt erzeugte Codesymbol und eine gegebene Anzahl vorhergehender Codesymbole enthält Die Menge der gespeicherten Codesymbole definiert jeweils den Zustand der Signalaktivität Dazu ist eine Einrichtung vorgesehen zur Erzeugung von drei Signalen entsprechend dem Zustand der Signalaktivität (dargestellt durch die gespeicherte Codesymbolfolge), nämlich ein Schrittsignal, ein Schwellwert und ein Modifiziersignal. Außerdem ist eine Einrichtung vorhanden zur Änderung des Schrittsignalpegels und des Schwellwertes um einen Betrag, der durch die Signaländerung bestimmt wird. Schließlich dient eine Einrichtung zum Bilden eines neuen Vorhersagesignals durch Akkumulation aufeinanderfolgender modifizierter Signalpegelwerte, die mit aufeinanderfolgenden modifizierten Schwellwerten summiert werden, und schließlich eine Einrichtung zum Erzeugen eines neuen Codesymboles aufgrund eines Vergleiches des neuen Vorhersagesi-Hierzu 37 Blatt Zeichnungen

Claims (14)

Patentansprüche:

1. Verfahren zur Deltamodulationsübertragung eines Nachrichtensignals, s wobei die schrittweise abzugebenden Codesymbole unter Pegeldifferenzbfldung zwischen dem zu übermittelnden Nachrichten-Eingangssignal und einem Vorhersagesignal erzeugt werden, unter Durchführung der nachstehend angegebenen Verfahrens- schritte:

a) Speicherung einer Folge erzeugter Codesymbole, die jeweils das lebte und eine gegebene Zahl vorangehend erzeugter Codesymbole enthält,

wobei die Wertemenge dieser gespeicherten Symbole laufend den Zustand der Signalaktivität erkennbar macht;

b) Auswahl zweier Signalwerte in Abhängigkeit vom Zustand der Signaiaktivität, nämiich eines Schrittsignalpegels und eines Schwellwertes;

c) laufende Bildung eines neuen Vorhersagesignals unter Akkumulierung aufeinanderfolgender Schrittsignalpegelwerte;

d) laufende Erzeugung und .Abgabe neuer Codesymbole durch Vergleich des jeweiligen neuen Vorhersagesignals mit dem Nachrichten-Eingangssignal;

30

dieses Verfahren ist dadurch gekennzeichnet, ~ "

daß der jeweils ausgewählte Schrittsignalpegel und ebenso der jeweils ausgewählte ?chwellwert mittels eines ausgewählten Modifizierungssignals zusätzlich in Abhängigkeit vom augenblicklichen Zustand und den vorangegangenen Zuständen der Signalaktivität modifiziert werden, wobei die in zwei Festwertspeichern sowohl für die Schrittsignalpegel als auch für die Schwellwerte zum Abruf bereitgehaltenen Werte vor deren nachfolgender Verknüpfung zum jeweiligen Vorhersagesignal in ihrem Werteumfang erweiterbar sind, und

daß die akkumulierten, modifizierten Schrittsignalpegelwerte mit den aufeinanderfolgenden, ebenfalls modifizierten Schwellwerten zum jeweiligen Vorhersagesignal vor dessen nachfolgendem Vergleich mit dem Nachrichten-Eingangssignal summierend zusammengefaßt werden.

2. Verfahren nach Anspruch 1, dadurch gekenn- so zeichnet,

daß der Schrittsignalpegel, der Schwellwert und das Modifizierungssignal jeweils aus Mengen vorgegebener ganzzahliger Werte ausgewählt werden und daß die Modifizierung des Schrittsignalpegels und des Schwellwertes in Form von Multiplikationen durchgeführt wird mit dem Modifizierungssignal als Faktor.

3. Verfahren nach einem der Ansprüche 1 oder 2, wobei die abzugebenden Codesymbole in Form ei- eo ner Folge von Binärsignalen erzeugt werden und

ein erster Binärwert abgegeben wird, wenn das analoge Eingangssignal einen höheren Pegel als das Vorhersagesignal oder einen gleich großen Pegel aufweist, jedoch ein zweiter Binärwert abgegeben wird, wenn das analoge Nachrichten-Eingangssignal einen niedrigeren Pegel als das Vorhersagesignal aufweist,

dadurch gekennzeichnet,

daß heben der in Form von Binärsignalen gespeicherten Codesymbolfolge ebenfalls der jeweilige Schrittsignalpegel, der Schwellwert und das Modifizierungssignal sowie das jeweilige Vorhersagesignal in Form von Binärwerten bestimmt werden, daß jedoch das Vorhersagesignal vor dem Vergleich mit dem analogen Nachrichten-Eingangssignal in ein ebenfalls analoges Signal umgewandelt wird.

4. Verfahren zur Deltamodulationsübertragung nach einem der vorangehenden Ansprüche unter Durchführung der zugehörigen Demodulation, gekennzeichnet durch die nachstehend angegebenen Verfahrensschritte:

a) Speicherung einer Folge einlaufender Codesymbole, die jeweils das letzte und eine gegebene Zahl vorangehend erzeugter Codeiymbole enthält,

wobei die Wertmenge dieser gespeicherten Symbole laufend den Zustand der übertragenen Signalaktivität erkennbar macht

b) Auswahl dreier Signalwerte in Abhängigkeit vom Zustand der Signaiaktivität

nämlich eines Schrittsignalpegels, eines Glättungswertes und eines Modifizierungssignals.

c) Modifizierung des Schrittsignalpegeis und des Glättungswertes um durch das Modifizierungssignal definierbare Größen.

d) Laufende Bildung eines decodierten Signals unter Akkumulierung aufeinanderfolgender modifizierter Schrittsignalpegelwerte, die ihrerseits mit aufeinanderfolgenden modifizierten Glättungswerten summiert werden.

5. Verfahren nach Anspruch 4. dadurch gekennzeichnet,

daß der Schrittsignalpegel, der Glättungswert und das Modifizierungssignal jeweils ..:1:2s Mengen vorgegebener ganzzahliger Werte ausgewählt werden und

daß die Modifizierung des Schrittsignalpegels und des Glättungswertes in Form von Multiplikationen durchgeführt wird mit dem Modifizierungssignal als Faktor.

6. Verfahren nach einem der vorangehenden Ansprüche 4 oder 5, wobei die Codesymbole in Form einer Folge von Binärsignalen einlaufen, dadurch gekennzeichnet, daß neben der in Form von Binärsignalen einlaufenden Codesymbolfolge ebenfalls der jeweilige Schrittsignalpegel, der Glättungswert und das Modifizierungssignal sowie das jeweilige decodierte Ausgangssignal in Form von Binärwerten bestimmt werden.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das decodierte binäre Ausgangssignal vor der Abgabe in ein Analogsignal umgeformt wird.

8. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche t bis 3. gekennzeichnet durch

ein Eingangs-Register (Schieberegister 18) zur Speicherung einer Folge erzeugter Codesymbole, einen durch das Eingangs-Register adressierten Speicher (Deltatabelle 26) zur Auswahl des jeweiligen Schrittsignalpegels,

einen ebenso adressierten Speicher (Schwellwerttabelle 30) zur Auswahl des jeweiligen Schwellwertes, eine ebenso adressierte Verstärkungslogik (28) zur

3 4

Auswahl des Modifizierungssignals, ge adressiert werden.

eine ModifizierungsanordnungfTore 32,34) zur Mo-

14. Schaltungsanordnung nach einem der Ansprfi-

difiziening der ausgewählten Schrittsignalpegel und ehe 12 oder 13, dadurch gekennzeichnet daß die

Schwellwerte um durch das Modifizierungssignal Modifizierungsanordnung (Tore 88,87} als Multipli-

definierte Größen, einen Akkumulator (54) zur Ak- 5 zieranordnung ausgebildet ist, mittels derer die zu-