DE2258725C3 - Konverter zur Umwandlung eines analogen Signals in ein deltamoduliertes digitales Signal - Google Patents

Description

als zwei).

Bei den sich schnell ändernden Teilen des ursprünglichen analogen Signals ist ein Kompromiß notwendig. Er muß einerseits berücksichtigen, daß die Stufenhöhe möglichst klein sein soll, um das visuell wahrnehmbare Quantisierungsrauschen gering zu halten. Andererseits soll die Stufenhöhe groß genug sein, um eine gute Simulation des ursprünglichen analogen Signals zu erreichen. Die größte Stufenhöhe unterscheidet sich dabei von der kleinsten im allgemeinen um den Faktor 2 bis 5.

Es ist ferner bekannt (M. R. Winkler, »Picorial Transmission with HIDM«, 1965 IEEE Internat. Conv. Record, Part 1, S. 285 bis 291), daß man einen stabilen Betrieb des Stufenhöhen-Signal-Generators nicht erreicht, wenn nicht die Siufennöhen Si, a₂...a„ für aufeinanderfolgende gleiche digitale Werte 1,2,... η des deltamodulierten Signals der Gleichung

a\ + a₂ + ... + a,_ ι > a_fc

wobei /größer als zwei und kleiner als η ist, genügen.

Das Quantisierungsrauschen hat bei der PCM-Technik eine Leistung von 2d/\2; dabei ist d die kleinste Stufenhöhe oder die Stufenhöhen-Einheit für die Quantisierung; es liegt innerhalb des Rauschfrequenzbandes unterhalb der halben Abtastfrequenz. Die halbe Abtastfrequenz ist die höchste Frequenz des PCM-Signalbandes. Daraus folgt, daß das Quantisierungsrauschen im gesamten Übertragungsband vorhanden ist. Man muß ferner beachten, daß das'Quantisierungsrauschen nicht einheitlich innerhalb des Rauschfrequenzbandes verteilt ist, sondern daß das Spetrum des Quantisierungsrauschens für die sich langsam ändernden Bereiche des ursprünglichen analogen Signals im unteren Frequenzbereich vorhanden ist, der vom menschlichen Auge eher wahrgenommen wird. Bei der Deltamodulation liegt die Hälfte der Abtastfrequenz so viel höher als die höchste Frequenz des Übertragungsbandes, daß lediglich ein kleiner Teil des Rauschens des Quantisierungsspektrums in das Übertragungsband fällt; dennoch ist das Quantisierungsrauschen innerhalb des Signaibandes noch wahrnehmbar.

Man hat seither die Verwendung von Analog/Digital-Konvertern für eine Konvertierung bei der prädiktiven analogen kompandierten deltamodulation, bei der eine Summierung aufeinanderfolgender analoger Werte eines Stufenhöhen-Signals erfolgt, als nicht wünschenswert angesehen, da man keine guten Übertragungseigenschaften erreichen konnte. Die Ursache dafür ist das Rauschen, und zwar das Quantisierungsrauschen und das Überbelastungs-Rauschen (»overload noise«: Dieser Begriff bezeichnet das Rauschen, das dadurch entsteht, daß die Quantisierung einem steilen Anstieg des analogen Signals nicht schnell genug folgen kann), das dem analogen \^forhersagesignal überlagert ist. Außerdem erzeugt ein analoger Stufenhöhen-Signal-Generator in einem Analog/Digital- oder Digital/Analog-Konverter notwendigerweise einen Fehler im analogen Stufenhöhen-Signal, der bei der Summierung akkumuliert wird, deshalb sehr groß werden kann und zu dem am Ausgang angegebenen digitalen oder analogen Signal addiert wird. Bei den beschriebenen Konvertern bereitet es ferner Schwierigkeiten, die größte Stufenhöhe gegenüber der kleinsten Stufenhöhe um mehr als um den Faktor 2 größer zu machen. Ansonsten würden die Fehler bei der Erzeugung der Stufenhöhen zu einem zu starken Rauschen führen. Außerdem war es praktisch bis jetzt unmöglich, einen analogen Stufenhöhen-Signal-Generator zu bauen, der über einen beträchtlichen Zeitraum hinweg die jeweils vorhergehende Stufenhöhe mit dem Faktor P multiplizieren konnte.

Bei einem aus der DE-OS 21 22 194 bekannten Konverter der eingangs genannten Art erfolgt die Änderung der Impulshöhe zwischen zwei benachbarten Extremwerten, also vorzugsweise in zwei Schritten, wobei eine Änderung zum höheren oder niederen

H) Schritt entsprechend der Differenz zwischen einer vorbestimmten Anzahl von Bits und der vorhergehenden Anzahl besteht. Bei diesem bekannten Konverter kann zwar die Anzahl der Stufenhöhen endlich sein, jedoch erfolgt dort im wesentlich keine diskrete Auswahl der entsprechenden Stufenhöhen, sondern es wird eine sich praktisch unendlich wiederholende Multiplikation vorgenommen. Außerdem handelt es sich bei diesem bekannten Konverter um analoge Stufenhöhen. Insoweit ergeben sich auch hier die o. g.

Schwierigkeiten und insbesondere der Nachteil, daß er hinsichtlich seiner Leistungsfähigkeit zu wünschen übrig läßt.

Ähnliches gilt für den aus der DE-AS 2126172 bekannten Konverter, bei dem darüber hinaus nicht die Impulshöhe, sondern die Impulsbreite der Delta-Modulierten Impulse verändert wird.

Aufgabe der vorliegenden Erfindung ist es, einen Konverter der eingangs genannten Art zu schaffen, bei dem der Abstand der größten gegenüber der kleinsten Stufenhöhe wesentlich erhöht werden kann, ohne daß dies zu einem starken Rauschen führt, und der eine verbesserte Leistungsfähigkeit besitzt. Diese Aufgabe wird durch die im Kennzeichen des Anspruches 1 angegebenen Merkmale gelöst

Der erfindungsgemäße Konverter wählt also drei diskrete Stufenhöhen mit jeweils positivem und negativem Vorzeichen nach einem bestimmten vorgegebenen Schema aus. Dies macht es möglich, daß das Quantisierungsrauschen erheblich geringer ist und daß

•40 die Fehler am Ausgang auf ein Mindestmaß reduziert sind, wodurch sich hervorragende Übertragungseigenschaften ergeben, die zum Teil darauf zurückzuführen sind, daß die größte im Vergleich zur kleinsten Stufenhöhe bei der Quantisierung um einen Faktor zwischen zwei und fünf größer gemacht werden kann. Da eine sich unendlich wiederholende Multiplikation der vorhergehenden Stufengröße um einen vorgegebenen Faktor vermieden ist, besitzt der Konverter auch eine ausgezeichnete Leistungsfähigkeit

Es wurde zwar schon in der älteren De-OS 21 31 083 ein Konverter mit insgesamt sechs Quantisierungsstufen vorgeschlagen, jedoch wird dort die Auswahl der Stufenhöhe nach einem anderen Muster getroffen. Während gemäß vorliegender Erfindung die Auswahl der Stufenhöhe von der Ausbildung der Ein-Bit-Impulse abhängig ist, erfolgt dies bei dem älteren Vorschlag bereichsweise, wobei jede nach Bereich, in welchem die Eingangshöhe liegt eine spezielle Umkodierung erfolgt Ausführungsbeispiele der Erfindung werden im folgenden unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es stellen dar:

F i g. 1: Ein Blockschaltbild eines ersten Ausführungsbeispiels der Erfindung sowie eine Abwandlung desselben,

bi Fig. 2: Ein Schema für die Veränderung der Stufenhöhe,

F i g. 3: Einen beim Ausführungsbeispiel nach F i g. 1 gegebenen Signalverlauf,

Fig.4: Ein Blockschallbild eines zweiten Ausführungsbeispiels sowie eine Abwandlung desselben,

Fig.5: Den Veraluf verschiedener Signale im Ausführungsbeispiel nach F i g. 4,

Fig.6: Eine Darstellung verschiedener Signale bei ·> der Abwandlung des zweiten Ausführungsbeispiels,

F i g. 7: Ein Blockschaltbild eines dritten Ausrührungsbeispiels,

Fig.8: Ein Blockschallbild eines vierten Ausführungsbeispiels,

Fig.9: Ein Blockschaltbild eines fünften Ausführungsbeispiels,

Fig. 10: Einen Vergleicher,

F i g. II: Einen digitalen Stufenhöhen-Signal-Generator,

Fig. !2: Einen Zwcirichiungszählcr in Kombination mit einem Addierer und einem Speicher,

Fig. 13. Einen örtlichen Digital/Analog-Konverter,

Fig. 14: Eine Offset-Schaltung,

Fig. 15: Eine analoge Summationsschleife, 2u

Fig. 16: Einen Rückstellcode-Generator,

Fig. 17: Einen Rückslellcode-Detektor,

Fig. 18: Einen digitalen Begrenzer,

Fig. 19: Einen weiteren digitalen Begrenzer im Zusammenwirken mit einem separaten Speicher und -'5 einem Addierer,

F i g. 20: Einen digitalen Begrenzer im Zusammenwirken mit einem Speicher und einem Addierer.

F i g. 1 zeigt das erste Ausführungsbeispiel. Der dann gezeigte Analog/Digital-Konverter ist beispielsweise JO für die Konvertierung eines selbstkorrelierten analogen Fernseh-Bildsignals in ein deltamoduliertes digitales Signal geeignet. Das selbstkorrelierte analoge Signal gelangt an die Eingangsklemme 31, Abtastimpulse an die Eingangsklemme 32. Der Vergleicher 33 wird von den Abtastimpulsen getastet und vergleicht die momentanen analogen Werte des Analogsignals mit dem eines prädiktiven Signals (Vorhersagesignal), das ihm von einem örtlichen Digital/Analog-Konverter 38 her zugeführt wird. Der Vergleicher gibt eine Folge von -4Ci Ein-Bit-Impulsen ab, die die Werte »1« oder »0« haben können. Welchen Wert sie haben, hängt davon ab, welcher der beiden verglichenen Werte größer ist als der andere. Den Ausgang des Analog/Digital-Konverters bildet die Ausgangsklemme 34. An ihr erscheint die aus Ein-Bit-Impulsen bestehende Impulsfolge als das deltamodulierte digitale Signal.

Der digitale Stufenhöhen-Signal-Generator 35 spricht auf den jeweiligen digitalen Wert der Folge von Ein-Bit-Impulsen an und gibt in Abhängigkeit davon ein digitales Stufenhöhen-Signal ab, das zumindestens drei verschiedene Werte annehmen kann, die bestimmte Stufenhöhen darstellen und der schrittweisen Quantisierung des selbstkorrelierten analogen Signals zu Grunde gelegt werden.

Im Speicher 36 wird ein digitales Summensignal gespeichert und von diesem wieder abgegeben. Der Addierer 37 bildet die algebraische digitale Summe des vom Speicher 36 abgegebenen digitalen Signals und des Stufenhöhen-Signals; er bildet somit das digitale e><> Summensignal, das dem Speicher 36 zugeführt wird.

Der örtliche Digital/Analog-Konverter 38 wandelt das im Speicher 36 gespeicherte und von diesem abgegebene digitale Signal in ein analoges Signal (örtliches analoges Signal) um, das dem Vergleicher 33 < >> als analoges Vorhersage-Signal zugeführt wird.

Eine Modifikation dieses ersten Ausführungsbeispiels sieht vor, daß der Konverter noch eine Offset-Schaltung 39 aufweist, durch die die Stufenhöhen versetzt werden können. Im einzelnen wird dies noch weiter unten erläutert werden. Ferner enthält das Ausführungsbeispiel nach Fig. 1 einen Digital/Analog-Konverter. Seiner Eingangsklemme 41 wird das deltamodulierte digitale Signal von dem im vorgehenden beschriebenen Analog/Digital-Konverter über die gestrichelt eingezeichnete Leitung zugeführt. An der Ausgangsklemme 44 wird das analoge Ausgangssignal abgegeben, das in ihm aus dem deltamodulierten digitalen Signal wiedergewonnen wurde. Ferner weist er ebenfalls einen Stufenhöhen-Signal-Generator 45 auf. Er spricht auf den jeweiligen Wert des ihm zugehenden digitalen Signals an und erzeugt ein entsprechendes digitales Stufenhöhen-Signal, dessen verschiedene Werte diejenigen Stufenhöhen repräsentieren, weiche auch, in dem Analog/Digital-Konverter verwendet werden, von dem her das deltamodulierte Signal zugeführt wird. Der Speicher 46 speichert ein digitales Summensignal und gibt das gespeicherte digitale Signal wieder ab. In den Addierer 47 wird die digitale algebraische Summe des im Speicher 46 gespeicherten digitalen Signals und des Stufenhöhen-Signals gebildet. Dieses digitale Summensignal wird dann im Speicher 46 gespeichert. Es ist ferner ein örtlicher Digital/Analog-Konverter 48 vorgesehen, der das in dem Speicher 46 gespeicherte Digitalsignal in ein analoges Signal umwandelt, das dann an die Ausgangsklemme 44 gelangt.

F i g. 2 zeigt ein Beispiel der Veränderung der Stufenhöhen. Sie wird benutzt, wenn die digitalen Werte »1« bzw. »0« der vom Vergleicher 33 abgegebenen und dem Stufenhöhen-Signal-Generator zugeführten Folge von Ein-Bit-Impulsen bedeutet, daß das selbstkorrelierte analoge Signal größer bzw. kleiner als das analoge Vorhersage-Signal ist Dieses Schema entspricht dem HI DM-System von Winkler, das in der Einleitung bereits erwähnt wurde. Die eingangs erwähnten Faktoren fund Q sind dabei 2 bzw. - 1/2. Damit kann die Stufenhöhe zwischen einer Mindeststufenhöhe von ±1, einer mittleren Stufenhöhe ±2 und einer maximalen Stufenhöhe ±4 (relative Stufenhöhe) derart jeweils in einem Wert auf einen anderen geändert werden, wie dies durch Pfeile in F i g. 2 angedeutet ist. Die Veränderung erfolgt in Abhängigkeit von den digitalen Werten des deltamodulierten digitalen Signals, das jeweils entlang der Pfeile angeschrieben ist. Die Schaltung der beiden digitalen Stufenhöhen-Signal-Generatoren 35 bzw. 45, mit deren Hilfe dieses Schema verwirklicht wird, wird weiter unten an Hand von F i g. 11 beschrieben. Dieses Schema genügt den eingangs unter Bezugnahme auf die Veröffentlichung von Winkler wiedergegebenen Bedingungen und vermeidet die unbegrenzt wiederholte Multiplizierung der jeweils vorangehenden Stufenhöhe um den Faktor P.

In Fig.3 stellen die kurzen vertikalen nebeneinanderliegenden Striche in der unteren Hälfte der Zeichnung die Abtastimpulse dar. Es sei nun angenommen, daß das selbstkorrelierte analoge Signal sich jeweils in einem Abtastintervall nur um einen Wert verändert, der hinreichend Meiner als eine Stufenhöhen-Einheit oder der absolute Wert der Mindeststufenhöhe ist. Das ist bei einem analogen Signal, das dem Hintergrund eines Fernsehbildes entspricht, der Fall.

Im folgenden wird nun jeweils von »Versetzen« (Offset) gesprochen, wenn sich die Mindeststufenhöhe in positiver Richtung oder die Mindeststufenhöhe — 1 in negativer Richtung von der Stufenhöhen-Einheit um

1/(2"') unterscheidet; (m ist eine vorbestimmte positive ganze Zahl). Wählt man z. B. 5/4 und -1 als Mindeststufenhöhen in positiver bzw. negativer Richtung, dann kann man erreichen, daß das equivalente Quantisierungsrauschen gleich dem Quantisierungsrauschen ist, das von der Differenz zwischen 5/4 und | — 11 bestimmt wird und nicht mehr gleich demjenigen Quantisierungsrauschen ist, das von den Werten 5/4 oder | —1| bestimmt wird. Auf diese Weise wird das gesamte visuell wahrnehmbare Rauschen vermindert. Das bedeutet, daß ein analoges Vorhersage-Signal, das einem selbstkorrelierten analogen Signal konstanter Spannung oder einem analogen Gleichspannungs-Signal entspricht, zwei aufeinander folgende Abweichungen von insgesamt —2 innerhalb eines definierten Zeitraumes von neun Abtastintervaüen wiederholt (neun ist dabei die kleinste integrale Summe von 5/4 und I - 11). Dieser Vorgang ist in F i g. 3 in durchgezogener Linie dargestellt. Daraus folgt, daß der Durchschnittswert, der im folgenden als »Offset«-Welle bezeichnet wird, einen sägezahnfömigen Verlauf (s. die gestrichelt eingezeichnete Linie in F i g. 3) mit derselben Periodendauer hat und damit dem selbstkorrelierten analogen Signal folgt.

Wie bereits in der Einleitung erwähnt, ist in dem versetzten deltamodulierten digitalen Signal auch ein Quantisierungsrauschen mit einer elektrischen Leistung von 2d/\2 vorhanden. Der Offset-Vorgang schiebt jedoch das Spektrum des Quantisierungsrauschens für den Hintergrund in die Nachbarschaft der Frequenz der Offset-Welle. Durch Auswahl der Frequenz dieser Welle am äußeren Rand des Signalbandes wird es daher möglich, das Spektrum des Quantisierungsrauschens von dem Bereich niedriger Frequenz in einen Bereich höherer Frequenz zu verschieben und auf diese Weise das visuell wahrnehmbare Hintergrundrauschen erheblich zu reduzieren. Eine Verringerung der Differenz zwischen den Mindeststufenhöhen in positiver und in negativer Richtung verringert auch das restliche niederfrequente Quantisierungsrauschen. Das verringert jedoch die Frequenz der Offset-Welle. Aus diesem Grunde ist es wünschenswert, die Differenz so zu bestimmen, daß sowohl das Quantisierungsrauschen als auch das rediduelle niederfrequente Rauschen hinreichend klein wird. Im Hinblick darauf, daß man den Wert von Spitze zu Spitze des residuellen niederfrequenten Rauschens üblicherweise kleiner als 1% der Amplitude des Bildsignals macht (so z. B. in der o. a. Veröffentlichung von O'Neal), wählt man die Mindeststufenhöhe vorzugsweise im Bereich zwischen 2% und 5% der Amplitude des Bildsignals.

Die Frequenz der Offeset-Welle nach F i g. 3 beträgt ca. 670 kHz im Fa¹Ie einer Abtastfrequenz von 6 MHz und fällt in das Band des Bildsignals von 1 mHz. Selbst wenn die Frequenz der Offset-Welle 2/3 der höchsten Bildsignalfrequenz, die in das Band des Bildsignals fällt, beträgt, ist das residuelle visuelle wahrnehmbare Rauschen dann weniger als 15 dB des niederfrequenten Rauschens. Die Offset-Schaltung 39, die diesen Vorgang realisiert, wird weiter unten noch im Zusammenhang mit F i g. 14 erläutert werden.

Fig.4 zeigt ein zweites Ausführungsbeispiel. Das selbstkorrelierte analoge Signal gelangt an die Eingangsklemme 31. Die Abtastimpulse werden über die Eingangsklemme 32 zugeführt Der Vergleicher ist wiederum mit 33, die Ausgangsklemme mit 34 bezeichnet Ferner ist ein Stufenhöhen-Signal-Generator 35, ein Speicher 36, ein Addierer 37 und ein örtlicher Digital/Analog-Konverter 38 vorgesehen. Die Funtkionen dieser Bauteile entsprechen denjenigen nach Fig. 1.

Der Analog/Digital-Konverter nach Fig.4 weist

ferner eine Verzögerungsleitung 51 auf, die zur Verzögerung des digitalen Stufenhöhen-Signals um ein Abtastintervall dient. Es ist ferner ein analoger Stufenhöhen-Signal-Generator 52 vorgesehen, wie er in den herkömmlichen prädiktiven Analog/Digital-Konvertern bei einer analog arbeitenden kompandierten

ίο Deltamodulation verwendet wird. An diesen analogen Stufenhöhen-Signal-Generator gelangt das verzögerte digitale Stufenhöhen-Sginal, das der digitale Stufenhöhen-Signal-Generator 35 abgibt und das das örtliche digitale Signal zur Erzeugung eines analogen Stufenhöhen-Signals ist. Es ist ferner ein analog arbeitender Addierer 53 vorgesehen, der die analoge algebraische Summe des an analogen Signals, welches durch Digital/Analog-Wandlung im örtlichen Digital/Analog-Konverter 38 aus dem vom Speicher 36 abgegebenen digitalen Signal gewonnen wird (im folgenden: örtliches analoges Signal), und des analogen Stufenhöhen-Signals bildet. Aus dieser Summierung entsteht das analoge Vorhersage-Signal.

Obwohl mit der Offset-Deltamodulation bei sich sehr langsam ändernden analogen Signalen eine hervorragende Verringerung des visuell wahrnehmbaren Rauschens erzielt wird, wird die Fähigkeit dieses Verfahrens zur Verringerung des Rauschens geringer, wenn die Veränderungen des selbstkorrelierten analogen Signals schneller werden. Es tritt eine Erhöhung des niederfrequenten Rauschens ein, wenn sich das analoge Signal mit einer Steigung ändert, die gleich der Steigung der sägezahnförmigen Offset-Welle ist. Es ergeben sich dabei große Fehler bei analogen Signalen, deren Steigung eine der Steigung der Offset-Welle entgegengesetzte Polarität hat. Außerdem erhält man dabei noch zusätzliches Rauschen mit näherungsweise flachem Rauschspektrum.
Das zweite Ausführungsbeispiel weist die Nachteile nicht mehr auf. Es reduziert das visuelle Rauschen nicht durch ein Offset-Verfahren, sondern durch die Addition eines verzögerten Stufenhöhen-Signais; dadurch wird die Mindeststufenhöhe in ihrer Wirkung für ein selbstkorreliertes analoges Signal beliebiger Steigung auf ungefähr auf die Hafte reduziert, sofern dessen Steigung nicht so groß ist, daß eine Überbelastung (»overload«, siehe S. 6) des Stufenhöhen-Signd-Generators 35 entsteht.

In Fig.5 zeigt (a) das am Eingang eingegebene analoge Signal (dünne ansteigende Linie) und ein ohne Addition eines analogen Stufenhöhen-Signals gewonnenes Vorhersage-Signa! (starke treppenförmige Linie), (b) zeigt das entsprechende deltamodulierte digitale Signal; (c) und (d) zeigen ein deltamoduliertes digitales Signal und ein analoges Stufenhöhen-Sginal unter Verwendung des Ausführungsbeispiels nach Fig.4; (e) zeigt die Signale bei einer Addition des analogen Stufenhöhen-Signals. Dabei stellt die treppenförmig verlaufende durchgezogene Linie das örtliche analoge

bo Signal und die schraffierten Bereiche zwischen der treppenförmigen durchgezogenen Linie und der kurzen gestrichelten Linie das analoge Stufenhöhen-Signal, das algebraische zum örtlichen analogen Signal hinzuaddiert wird, so daß man das analoge Vorhersage-Signal

b5 erhält, das durch die schraffierten kurzen Linien dargestellt wird. Das zeigt, daß die Addition des analogen Stufenhöhen-Signals gleichbedeutend damit ist, daß man einen Teil der Stufenhöhe während

derjenigen Abtastintervalle, in denen das eingegebene analoge Signal größer als das örtliche analoge Signal ist, wegläßt und diesen weggelassenen Teil zu dem örtlichen analogen Signal während denjenigen Abtastintervalle wieder hinzuaddiert, in denen das eingegebene analoge Signal geringer als das örtliche analoge Signal ist. Damit wird das innerhalb des Signalbandes auftretende Quantisierungsrauschen auf ungefähr die Hafte reduziert.

Im Ausführungsbeispiel nach Fig.4 kann man |₀ zwischen dem digitalen Stufenhöhen-Signal-Generator 35 und dem analogen Stufenhöhen-Signal-Generator 52 eine Signalleitung 54 vorsehen, so daß sowohl das momentane als auch das verzögerte digitale Stufenhöhen-Signal dem analogen Stufenhöhen-Generator 42 als örtliches digitales Signal zugeführt werden. Neben der verzögerten Addition erfolgt auch eine sorfortige Addition des analogen Stufenhöhen-Signals, das direkt von dem digitalen Stufenhöhen-Signal-Generator abgeleitet ist, der Digital/Analog-Konverter nach F i g. 4 wird so für eine höhere Geschwindigkeit adaptiert. Dann hängt das kleinste erreichbare Abtastintervall von der Zeit ab, die zwischen dem Vergleich des analogen Signals am Eingang mit dem analogen Vorhersage-Signal im Vergleicher 33, ausgelöst durch die Abtastimpulse, und der Erzeugung des darauf folgenden nächsten !momentanen analogen Wertes des analogen Vorhersage-Signals vergeht; ferner ist diejenige Verzögerung, ,die durch den analogen Stufenhöhen-Signal-Generator 52 und den analogen Addierer 53 der nicht verzögernden Summierungsschleifen (Signalleitung 54) erfolgt wesentlich kurzer als diejenige Verzögerung, die durch den digitalen Addierer 37, den Speicher 36 und den örtlichen Digital/Analog-Konverter 38 herbeigeführt wird.

In F i g. 6 zeigt (a) in zeitlicher Beziehung zueinander das Auftreten des /-ten, des (;'+ l)-ten und des (;+2)-ten Abtastimpulses, (b) das Auftreten des (/-I)-ten. des /—ten, des (/+ l)-ten und des (;+2)-ten der Ein-Bit-Impulse, die vom Vergleicher 33 abgegeben werden, (c) die digitalen Werte der digitalen Stufenhöhen-Signale, die im digitalen Siufenhöhen-Signal-Generator 35 aus diesen Ein-Bit-Impulsen abgeleitet werden, (d) die momentanen Werte des örtlichen analogen Signals, (e) die momentanen Werte des analogen Vorhersage-Signals, das vom analogen Addierer 53 abgegeben wird.

F i g. 7 zeigt ein drittes Ausführungsbeispiel, das besonders für die Übertragung von solchen selbstkorrelierten analogen Signalen, beispielsweise von Bildsignalen, geeignet ist, die im wesentlichen periodisch eine Kombination von vorbestimmten analogen Werten annehmen. Es ist wieder eine Eingangsklemme 31 für das eingehende analoge Signal und eine Eingangsklemme 32 für die Abtastimpulse vorgesehen. Ferner ist ein Vergleicher 33, eine Ausgangsklemme 34 zur Abgabe des digitalen Ausgangssignals, ein digitaler Stufenhöhen-Signal-Generator 35, ein Speicher 36, ein Addierer 37 und ein örtlicher Digital/Analoger-Konverter 38 vorgesehen, deren Funktion gleich der Funktion der mit denselben Bezugszeichen bezeichneten Bauteile in F i g. 1 und 4 ist. Eine Abweichung besteht insofern als der Speicher 36 mit einer Anschlußklemme R versehen ist, über die er rückgestellt werden kann.

Der Analog/Digi^al-Konverter nach F i g. 7 enthält ferner zusätzlich zu den vorbesprochenen Ausführungsbeispielen einen Analogwertdetektor, der einen vorbestimmten Analogwert feststellt Er wird durch den Horizontal-Synchronisierungs-Signal- Detektor 56 gebildet. Er stellt jede Kombination vorbestimmter analoger Werte fest und gibt ein Detektor-Signal ab, das an die Anschlußklemme R geführt wird und den Inhalt des Speichers 36 auf einen vorgeschriebenen digitalen Wert zurückstellt. Dieser Wert entspricht dem Pegel des horizontalen Synchronisierungs-Signals. Ferner weist das Ausführungsbeispiel nach Fig.7 zwischen dem Vergleicher 33 und der Ausgangsklemme 34 eine Code-Substitutionsschaltung 57 auf. Sie spricht auf das Detektor-Signal an und substituiert einen speziellen Code, den man als Rückstellcode bezeichnen kann, nämlich eine Folge der digitalen Werte »0«, die mit dem digitalen Wert »1« endet, für dasjenige digitale deltamodulierte Signal, das beim Auftreten jeder Kombination der vorbestimmten analogen Werte erzeugt wird.

Zur Decodierung des digitalen deltamodulierten Signals, in das in wesentlichen periodischen Abständen ein Rückstellcode oder eine Kombination vorbestimmter digitaler Werte eingeschoben ist, weist das Ausführungsbeispiel nach Fig. 7 einen Digital/Analog-Konverter auf, er wird durch die Eingangsklemme 41, die Ausgangsklemme 44, an der das analoge Ausgangssignal abgegeben wird, dem digitalen Stufenhöhen-Signal-Generator 45, dem Speicher 46, dem Addierer 47 und dem örtlichen Digital/Analog-Konverter 48 gebildet, die Funktion dieser Bauteile sind gleich denjenigen der entsprechenden Bauteile des Analog/Digital-Konvertersim selben Ausführungsbeispiel.

Der Digital/Analog-Konverter enthält ferner einen Digitalwert- bzw. Rückstellcode-Detektor 61, der auf jeden der Rückstellcodes anspricht und bei deren Auftreten ein Detektor-Signal erzeugt, das der Anschlußklemme R des Speichers 46 zugeführt wird und dessen Inhalt auf einen vorgeschriebenen digitalen Wert zurückstellt. Ferner ist eine Verzögerungsleitung 62 vorgesehen, die das eingehende digitale Signal um einen Betrag verzögert, der gleich der Dauer jedes der Rückstellcodes ist. Es ist außerdem zwischen einer Verzögerung 62 und dem digitalen Stufenhöhen-Signal-Generalor 45 eine besondere Code-Substitutionsschaltung 63 vorgesehen. Sie spricht auf das Detektor-Signal an und substituiert einen speziellen Code, nämlich den !für stationäre Analogwerte repräsentative stationären Signalcode »101010... 10", der für jeden der Rücksteilcodes, der in dem verzögerten digitalen Signal enthalten ist. Der Schaltaufbau des erwähnten Horizontal-Synchronisierungs-Detektors 56, der Code-Substitutionsschaltung 57, des Rückstellcodes-Detektors 61. der Verzögerungsleitung 62 und der Code-Substitutionsschaltung 63, die im Ausführungsbeispiel nach F i g. 7 vorgesehen sind, wird weiter unten noch an Hand von F i g. 16 und 17 erläutert werden.

Grundsätzlich repräsentiert bei den Schaltungen nach Fig. 1, 4 und 7 das von den Analog/Digital-Konverter abgegebene digitale deltamodulierte Signail lediglich eine Veränderung des diesem zugeführten selbstkorrelierten analogen Signals bzw. — streng genommen — des analogen Vorhersage-Signals. Ohne besondere Maßnahmen, wie sie beim Ausführungsbeipsiel nach F i g. 7 vorgesehen sind, gilt nun folgendes: Tritt nun nur hinsichtlich eines einzigen Bits in dem vom Analog/Digital-Konverter zum korrespondierenden Digital/Analog-Konverter übertragenen Signals ein Fehler auf, dann ergibt sich beispielsweise als Folge einer Fehlübermittlung einer »0« anstelle einer »1«, daß sich der Inhalt des Speichers 46 des Digital/Analog-Konverters entsprechend vom Inhalt des korrespondierenden

Speichers unterscheidet das analoge Signal an der Ausgangsklemme 41 ist dann ebenfalls entsprechend fehlerbehaftet. Hat der Speicher 46 des Digital/Analog-Konverters eine endliche Kapazität, dann bewirkt ein solcher Fehler, daß ein Teil des reproduzierten analogen Signals fehlt oder daß das analoge Signal am Ausgang erheblich verzerrt ist. Das Ausführungsbeispiel nach F i g. 7 weist diesen Nachteil nicht mehr auf. Grundsätzlich wird eine derartige Fehlübermittlung dadurch vermieden, daß entweder die Speicher 36 und 46 zu bestimmten Zeitpunkten auf einen vorbestimmten digitalen Wert zurückgestellt werden. Dies geschieht zu denjenigen Abtastzeitpunkten, die Signalen zugeordnet sind, die die Signalübermittlung nur wenig beeinträchtigen. Alternativ kann man einen Leckpfad zu jedem der Speicher 36 und 46 vorsehen, über den der Inhalt der Speicher um eine vorbestimmte Rate reduziert wird. Das Ausführungsbeispiel nach Fig.7 verwendet eine solche Rückstellung in den Zeitabständen der horizontalen Synchronisierung. Der Rückstellcode »000000 ... 01« wird gewählt, weil er nie als digitaler einen Bildpunkt repräsentierender Wert erscheinen wird. Der stationäre Signalcode »101010... 10« ist so gewählt, daß das Rauschen in dem gespeicherten digitalen Signal, das vom Speicher 46 abgegeben wird, möglichst gering wird.

Die Schaltung nach F i g. 7 ist für selbstkorrelierte analoge Signale anwendbar, in die Signalabschnitte eingefügt sind, die auf der Sendeseite festgestellt (Horizontal-Synchronisierungs-Detektor 56) und auf der Empfangsseite leicht reproduziert (Code-Substitutionsschaltung 63) werden können. Es ergibt sich lediglich die zusätzliche Bedingung, daß diese Signalabstände so kurz sind, daß das von einem Fehler erzeugte Rauschen in dem gespeicherten digitalen Signal nicht über eine Toleranzgrenze anwächst oder daß das analoge Signal durch die Überlegung von Rauschsignalen eines bestimmten Ausmaßes an denjenigen Teilen des deltamodulierten digitalen Signals, die den Signalabschnitten des analogen Signals entsprechen, nicht wesentlich beeinflußt wird.

Fig.8 zeigt ein viertes Ausführungsbeispiel. Der darin vorgesehenen Analog/Digital-Konverter weist wiederum eine Eingangsklemme 31 zur Zuführung des analogen Signals, eine Eingangsklemme 32 zur Zuführung der Abtastimpulse, einen Vergleicher 33, eine Ausgangsklemme 34, an der das digitale Ausgangssignal abgegeben wird, einen digitalen Stufenhöhen-Signal-Generator 35, einen Speicher 36, einen Addierer 37 und einen örtlichen Digital/Analog-Konverter 38 auf, deren Funktionen den entsprechenden Bauteilen in den F i g. 1 und 4 entsprechen. Es ist ferner ein digitaler Begrenzer 66 vorgesehen; er begrenzt das an dem Speicher 36 weitergegebene digitale Summensignal auf ein Niveau, das gleich oder kleiner als die maximale Kapazität des Speichers 36 weniger der maximalen Stufenhöhe ist. Der digitale Begrenzer 36 ist ferner in der Lage das digitale Summensignal auf ein Niveau zu begrenzen, das gleich oder größer der Mindestkapazität des Speichers 36 zusätzlich der maximalen Stufenhöhe ist. Damit wird verhindert, daß das digitale Summensignal die Mindestoder Höchstkapazität des Speichers 36 unter- bzw. überschreitet, und zwar auch dann, wenn eine maximale Stufenhöhe zu dem im Speicher gespeicherten digitalen Signal zum jeweils nächstfolgenden Abtastzeitpunkt addiert und von ihm subtrahiert wird.

Der Digital/Analog-Konverter nach F i g. 8 weist eine Eingangsklemme 41, der das digitale Signal zugeführt wird, eine Ausgangsklemme 44, die das analoge Ausgangssignal-abgibt, einen digitalen Stufenhöhen-Signal-Generator 45, einen Speicher 46, einen Addierer 47 und einen örtlichen Digital/Analog-Konverter 48 auf, deren Funktionen denjenigen derselben Bauteile bei dem ersten und zweiten Ausführungsbeispiel entsprechen. Der Digital/Analog-Konverter enthält ferner den digitalen Begrenzer 67, der in seiner Funktion dem Begrenzer 66, der oben beschrieben wurde, entspricht. Beide Begrenzer 66 und 67 werden weiter unten noch im Zusammenhang mit den Fig. 18 und 19 im einzelnen beschrieben werden.

Das Ausführungsbeispiel nach Fig.8 vermeidet falsche Reproduktionen des analogen Signals als eine Folge von Fehlern die in dem digitalen Wert bzw. in den digitalen Werten des deltamodulierten Signals während der Übertragung verursacht werden. Das erfolgt grundsätzlich dadurch, daß dem Speicher 46 des Digital/Analog-Konverters eine Möglichkeit zur Begrenzung zugeordnet wird, die es so erlaubt, ein digitales Summensignal zu bewältigen, das die maximale bzw. minimale Kapazität des Speichers 46 über- bzw. unterschreitet, und es als Eingangssignal mit maximaler bzw. minimaler Kapazität zu behandeln. Dabei wird der Gleichstrompegel unvermeidlich um den Fehlerbetrag des digitalen Wertes bzw. der digitalen Werte verschoben. Es ist aber dennoch für die Übertragung selbstkorrelierter wechselnder analoger Signale praktisch. Der Begrenzer 66 des Analog/Digital-Konverters bestimmt die maximalen bzw. die minimalen Pegel des eingegebenen analogen Signals und macht es somit möglich, einen Speicher 36 mit zumindest vernünftiger Speicherkapazität zu verwenden. Die Begrenzer 66 und 67 erhöhen jedoch die Verzögerung in der Betriebsweise der Schaltung.

Fig.9 zeigt ein fünftes Ausführungsbeispiel. Der darin vorgesehene Analog/Digital-Konverter bzw. der darin vorgesehene Digital/Analog-Konverter sind ähnlich aufgebaut wie bei dem vierten Ausführungsbeispiel mit der Ausnahme, da- die digitalen Begrenzer 66 bzw. 67 mit den Speichern 36 bzw. 46 parallel geschaltet sind. Damit wird die soeben erwähnte Zunahme der Verzögerung vermieden.

Fig. 10 zeigt ein Ausführungsbeispiel eines Vergleichers 33. Er enthält einen Differenzialverstärker 101, dem das selbstkorrelierte analoge Signal über die Eingangsklemme 31 und das analoge Vorhersage-Signal entweder vom örtlichen Digital/Analog-Konverter 38, wie in Fig. 10 angedeutet, oder von dem Addierer 53 (vgl. F i g. 4) zugeführt wird. Im Vergleicher 33 entsteht ein Differenzsignal, dessen Polarität davon abhängt, welches der zugeführten anaSogen Signale größer ist als das andere. Es ist ferner eine Kippstufe 102 vorgesehen, der die Abtastimpulse von Eingangsklemme 32 her an ihrem Eingang Czugeführt werden. Der Kippstufe wird das Differenzsignal vom Differenzialverstärker 101 am Eingang D zugeführt. Die Polarität des Differenzsignals wird gespeichert. Vom Ausgang Q gelangt eine Impulsfolge von Ein-Bit-Impulsen an die Ausgangsklemme 34 des Konverters; eine komplementäre Impulsfolge entsteht am Ausgang Q und gelangt von dort an die Ausgangsklemme 103 des Vergleichers.

F i g. 11 zeigt die digitalen Stufenhöhen-Signal-Generatoren 35 bzw. 45. Sie enthalten ein Schieberegister, das aus sechs Kippstufen 111,112,113,114,115 und 116 und dem Exclusiv-ODER-Glied 117 besteht Den Eingängen C der Kippstufen 111 bis 116 werden die Abtastimpulse entweder über die entsprechende Ein-

gangsklemme 32 oder von einem (nicht gezeigten) Taktimpulsregenerator zugeführt, dem die deltamodu-Iierten digitalen Signale seinerseits von der Eingangsklemme 41 zugeführt werden und in dem daraus die Abtastimpulse in bekannter Weise regeneriert werden. Der Eingang D der ersten Kippstufe 111 und einer der beiden Eingänge des Exclusiv-ODER-Gliedes erhalten die tatsächliche Folge von Ein-Bit-Impulsen entweder von der Ausgangsklemme 34 des Analog/Digital-Konverters oder von der Eingangsklemme 41 des Digital/ \o Analog-Konverters.

Im folgenden wird der Ausdruck »gesetztes Ausgangssignal« für ein Ausgangssignal verwendet, das dann auftrifft, wenn am Eingang des entsprechenden logischen Gliedes die Funktion erfüllt ist, die an dem betreffenden Ausgang zu einem Ausgangsimpuls »L« führt; das gilt nicht nur für Verknüpfungsglieder, wie z. B. das Exclusiv-ODER-Glied 117, sondern auch für die Kippstufen 111 bis 116, die ein »gesetztes Ausgangssignal« vom Werte »L« abgeben, wenn an ihren Eingängen D diese Werte vorliegen und damit eine bestimmte Funktion erfüllt ist. Es handelt sich dabei um die Abhängigkeil der Ausgangsvariablen an den Ausgängen Q. Q von den Variablen an den Eingängen D, bzw. bei den Kippstufen z. B. nach Fi g. \2 an den Eingängen / und K. An den Ausgängen Q entsteht jeweils ein Ausgangssignal, das dem Ausgangssignal am Ausgang Q komplementär ist, aus diesem also durch Negation gewonnen wird. Es wird im folgenden als NICHT-Ausgangssignal einer Kippstufe bezeichnet. Es handelt sich bei den Kippstufen, soweit sie einen Eingang C aufweisen (clock-Eingang) um getaktete Kippstufen.

Das gesetzte Ausgangssignal des Ausgangs Q der ersten Kippstufe 111 gelangt an den zweiten Eingang des Exclusiv-ODER-Gliede 117. Das gesetzte Ausgangssignal des Exclusiv-ODER-Gliedes 117 und die gesetzten Ausgangssignale der zweiten bis fünften Kippstufen 112 bis 115 gelangen an die Eingänge D der zweiten bis sechsten Kippstufen 112 bis 116. Das gesetzte Ausgangssignal des Exclusiv-ODER-Gliedes 117. das am Eingang D der zweiten Kippstufe 112 zugeführt wird, nimmt die Werte »1« bzw. »0« an, wenn zwei aufeinander folgende Impulse des deltamodulierten digitalen Signals denselben digitalen Wert bzw. verschiedene digitale Werte haben. Die digitalen Stufenhöhen-Signal-Generatoren 35 bzw. 45 weisen ferner erste bis fünfte UND-Glieder 121, 122, 123, 124 und 125 auf; ferner sind (inklusive) ODER-Glieder 127 und 128 vorgesehen.

Das erste UND-Glied 121, dem die gesetzten Ausgangssignale des Exciusiv-ODER-Gliedes 117 und der zweiten Kippstufe 112 zugeführt werden, gibt einen Ausgangsimpuls vom Wert »1« ab, wenn drei aufeinander folgende Impulse des deltamodulierten digitalen Signals entweder »000« oder »111« sind. Das zweite UND-Glied 122, dem das NICHT-Ausgangssignal des Exclusiv-ODER-Gliedes 117 und das gesetzte Ausgangssignal der zweiten bis vierten Kippstufe 112 bis 114 zugeführt werden, gibt einen Ausgangsimpuls vom Wert »1« ab, wenn fünf aufeinander folgende Impulse des deltamodulierten digitalen Signals entweder den Wert »00001« oder »11110« haben. Das dritte UND-Glied 123, dem das NICHT-Ausgangssignal der zweiten Kippstufe 112 und die gesetzten Ausgangssignale der dritten bis fünften Kippstufe 113 bis 115 zugeführt werden, gibt einen Ausgangsimpuls vom Wert »1« ab, wenn sechs aufeinander folgende Impulse des deltamodulierten digitalen Signals entweder »000011« oder »111100« sind. Das ODER-Glied 127, dem die Ausgangsimpulse der ersten bis dritten UND-Glieder 122 bis 123 zugeführt werden, gibt ein Signal vom Wert »1« als gesetztes Ausgangssignal an die Ausgangsklemme 127 A und einen Impuls vom logischen Wert »0« als NICHT-Ausgangssignal an die Ausgangsklemme 127 B ab, wenn das deltamoduJierte digitale Signal eine Folge der Werte »000«, »00001«, »000011«, »111«, »11110« oder »111100« aufweist Wie sich noch zeigen wird, bilden diese Ausgangsimpulse digitale Stufenhöhen-Impulse, die eine mittlere Stufenhöhe von 2 oder —2 repräsentieren.

Das vierte UND-Glied 124, dem die gesetzten Ausgangssignale des Exclusiv-ODER-Gliedes 117 und der zweiten sowie der dritten Kippstufe 112 und 1J3 zugeführt werden, gibt einen Ausgangsimpuls vom Wert »1« ab, wenn vier aufeinander folgende Impulse des deltamodulierten digitalen Signals entweder »0000« oder »1111« sind.

Dem fünften UND-Glied 125 werden als Eingänge die gesetzten Ausgangssignale des Exclusiv-ODER-Gliedes 117 und der zweiten Kippstufe 112, das NICHT-Ausgangssignal der dritten Kippstufe 113 und die gesetzten Ausgangssignale der vierten bis sechsten Kippstufe 114 bis 116 zugeführt. Das fünfte UND-Glied 125 gibt demgemäß ein Ausgangssignal vom logischen Wert »1« ab, wenn sieben aufeinander folgende Impulse des deltamodulierten digitalen Signals entweder »0000111« oder »1111000« sind. Das ODER-Glied 128, dem die Ausgangsimpulse des vierten UND-Gliedes 124 und des fünften UND-Gliedes 125 zugeführt werden, gibt einen Ausgangsimpuls vom Wert »1«, an die den gesetzten Ausgang darstellende Ausgangsklemme 128 A einen NICHT-Ausgangsimpuls vom Wert »0« an die Ausgangsklemme 128 B wenn das deltamodulierte digitale Signal eine Folge von digitalen Werten »0000«, »0000111«, »1111« oder »1111000« ist

Diese Ausgangsimpulse werden im folgenden als digitale Stufenhöhen-Impulse verwendet, die die maximale Stufenhöhe 4 oder —4 repräsentieren.

Bei dieser Ausführung der digitalen Stufenhöhen-Signal-Generatoren 35 und 45 gibt jeweils das erste ODER-Glied 127 einen Impuls vom Wert »1« bzw. »0« ab, wenn immer das zweite ODER-Glied 128 einen Impuls vom logischen Wert »1« bzw. »0« abgibt Das funktioniert zufriedenstellend, wenn der Speicher 36 und der Addierer 37 zusammen durch einen Akkumulator gebildet werden, der ein Zweirichtungszähler ist Verwendet man für den Speicher 36 und den Addierer 37 separat je ein Register und einen Addierer, dann müssen zwei (nicht gezeigte) Inhibitions-Glieder vorgesehen werden, denen die von den zweiten Ausgangsklemmen 128 A und 128 B abgeleiteten digitalen Stufenhöhen-Impulse derart zugeführt werden, daß sie die von den ersten Ausgangsklemmen 127 A und 127 S abgeleiteten digitalen Stufenhöhen-Impulse unterdrükken.

Fig. 12 zeigt einen Zweirichtungszähler als Kombination der Speicher 36 bzw. 46 mit den Addierern 37 bzw. 47. Er wird durch sechs JK-Kippstufen 131, 132, 133,134,135 und 136 gebildet

Es ist ferner eine Eingangsklemme 139 vorgesehen, der ein Impuls zugeführt wird, der zum Versetzen der Mindeststufenhöhe dient Der Zweirichtungszähler weist ferner erste bis sechste Eingangstorschaltungen 141 bis 146, eine Eingangsklemme 148, der ein Impuls für mittlere Stufenhöhe zugeführt wird, eine Eingangsklem-

me 149, der ein Impuls für die maximale Stufenhöhe zugeführt wird, erste bis fünfte Ausgangstorschaltungen 151 bis 155, sowie eine Eingangsklemme 159 zur Zuführung eines Taktimpulses auf. Betreibt man die Schaltung nach dem oben beschriebenen »Offset«-Betrieb dann wird den Eingangsklemmen 139,148,149 und 159 jeweils ein entsprechendes Signal zugeführt Diese Signale werden noch weiter unten im Zusammenhang mit der Beschreibung der Offset-Schaltung 39 anhand von Fig. 14 erläutert Macht man von dem Offset-Betrieb keinen Gebrauch, dann kann man die Eingangsklemme 149 und die zugeordneten Verbindungsleitungen zu den Eingangstorschaltungen 141 bis 146 vernachlässigen. (Hier und im folgenden wird jeweils der Begriff »Torschaltung« für die in den Figuren dargestellte Kombination von Verknüpfungsgliedern der Einfachheit halber nach ihrer schaltungsmäßigen Aufgabe zu bezeichnen.)

Die Abtastimpulse werden entweder der Eingangsklemme 32 oder direkt von einem Taktimpuls-Regenerator der Eingangsklemme 159 zugeführt. Sie werden dann verzögert. Das ist in Fi g. 12 durch die gestrichelte Linie angedeutet Die Verzögerungszeit ist gleich derjenigen Verzögerung, die entweder durch die zum Vergleicher gehörende Kippstufe 102 und den digitalen Stufenhöhen-Signal-Generator 35 oder nur durch den letzteren hervorgerufen wird. Die Abtastimpulse gelangen dann an die Eingänge Cder /K-Kippstufe 131 bis 136 als Taktimpulse.

Die Abtastimpulse werden jedoch ohne Verzögerung eingesetzt, wenn in der oben erwähnten Modifizierung des zweiten Ausführungsbeispiels ein Zweirichtungszähler verwendet wird, bei dem eine augenblickliche Addition des analogen Stufenhöhen-Signals stattfindet.

Das digitale Stufenhöhen-Signal, das eine mittlere Stufenhöhe von 2 oder —2 repräsentiert, wird von der Ausgangsklemme 127 B des digitalen Stufenhöhen-Generators 35 bzw. 45, die dessen NICHT-Ausgang dargestellt, direkt an die Eingangsklemme 148 und von dort an die erste Eingangstorschaltung 141 geleitet. Es dient dort als Inhibitionssignal (das NICHT-Ausgangs-Signal des ersten ODER-Gliedes 127 liegt gleichzeitig an dem ersten Eingang der Eingangstorschaltung 141). Das digitale Stufenhöhen-Signal gelangt ferner an die erste Ausgangstorschaltung 151 als eines von deren Eingangssignalen.

Das digitale Stufenhöhen-Signal, das eine maximale Stufenhöhe von 4 oder -4 repräsentiert, gelangt von der Ausgangsklemme 126 B, die den NICHT-Ausgang des ODER-Gliedes 128 darstellt, direkt an die Eingangsklemme 149 und von dort an die zweite Eingangstorschaltung 142 und an die zweite Ausgangstorschaltung 152. Die Ausgangstorschaltungen 151 bis 155 werden auf diese Weise gesteuert von den gesetzten deltamodulierten digitalen Ausgangssignalen und dem entsprechenden invertierten deltamodulierten digitalen Ausgangssignal (N ICHT-Ausgangssignal), die entweder an den Ausgangsklemmen 34 und 103 des Vergleichers 33 oder von der Eingangsklemme 41 und von einem zugeordneten (nicht gezeigten) Inverter abgegeben werden, welch letzterer zur Ableitung des invertierten deltamodulierten digitalen Signals dient. Auf diese Weise gesteuert, wählen die Ausgangstorschaltungen 151 bis 155 die gesetzten oder deren invertierte (NICHT-)Ausgangssignale der zugeordneten JK-K\ppstufen 131 bis 135 aus und leiten sie den jeweils nachfolgenden /K-Kippstufen 132 bis 136 über die zugeordneten Eingangstorschaltungen 142 bis 146 zu, die für einen solchen parallelen Transport ausgelegt sind. Das Ergebnis dieser Addition wird jeweils in den

ersten bis sechsten /K-Kippstufen 131 bis 136

akkumuliert und an den Ausgängen Q und Q an (nicht gezeigten) Ausgangsleitungen abgegeben. Dieses Beispiel geht davon aus, daß der maximale bzw. der minimale digitale Wert des im Zweirichtungszähler akkumulierten digitalen Signals 111111 bzw. 000C00 ist
Fig. 13 zeigt einen der örtlichen Digital/Analog-Konverter 38 bzw. 48. Er hat sechs Eingangsklemmenpaare 161-171, 162-172, 163-173, 164-174,J 65-175 und 166-176, die mit den Ausgängen Q bzw. Q jeweils der ersten bis sechsten zum Speicher gehörenden /K-Kippstufen 131 bis 136 verbunden sind. Es sind ferner sechs Konstantstromschalter 181, 182, 183, 184, 185 und 186 vorgesehen. Sie werden jeweils durch zwei Transistoren gebildet, von denen jeder mit seiner Basis mit einem der Eingangsklemmenpaare 161-171 bis 166-176 verbunden ist Es sind ferner sschs Widerstände 191, 192, 193, 194, 195 und 196 vorgesehen. Sie dienen dazu, den Emittern der Transistoren ein gemeinsames konstantes Potential — E aufzuprägen. Es ist ferner ein aus Widerständen bestehendes Netzwerk 198 vorgesehen, das die Konstanistromschalter 181 bis 186 verbündet. Die Ausgangsklemme ist mit 199 bezeichnet.

Das vom Speicher 36 abgegebene aus sechs Bits bestehende Signal wird dem Konstantstmm-Generator zugeführt, der von dem Konstantstromschalter 181 bis 186 und die Widerstände 191 bis 196 gebildet wird; dieser gibt seinerseits diese Ströme an das Netzwerk 198 ab; in ihm entsteht ein analoges Signal, das an die Ausgangsklemme 199 abgegeben wird. Von dort gelangt es entweder direkt zu derjenigen Eingangsklemme des Vergleichers 33, durch die diesem das Vorhersage-Signal zugeführt wird, oder zu der Ausgangsklemme 44, an der das analoge Ausgangssignal abgegeben wird.

F i g. 14 zeigt ein Beispiel der Offset-Schaltung 39, die in F i g. 1 gezeigt ist und gleichermaßen bei den anderen Ausführungsbeispielen Anwendung finden kann. Sie enthält eine Verzögerungsleitung 201. Darin werden die Abtastimpulse verzögert, die ihr entweder über die Eingangsklemme 32 oder von einem Taktimpuls-Regenerator zugeführt werden. Die Verzögerung beträgt ein halbes Abtastintervall. Sie enthält ferner ein als »Tor« wirkendes ODER-Glied 202, die die Abtastimpulse demgemäß mit verdoppelter Frequenz an die Eingangsklemme 159 des Zweirichtungszählers als dessen Taktimpulse abgibt. Ferner ist eine erste und eine zweite //(-Kippstufe 203 bzw. 204 vorgesehen; sie sprechen auf die verzögerten Abtastimpulse an, die ihren Eingängen C zugeleitet werden. Die gesetzten deltamodulierten digitalen Signale, die entweder von der Ausgangsklemme 34 des Analog/Digital-Konverters oder von der Eingangsklemme 41 des Digital/Analog-Konverters herkommen, gelangen an die Eingänge / und K. Den /K-Kippstufen 203 bzw. 204 sind ferner als Tore wirkende UND-Glieder zugeordnet; dadurch wird jedem Stufenhöhen-Impuls mit der Mindeststufenhöhe 1 in positiver Richtung ein Viertel-Stufenhöhe 'Λ hinzu addiert. Ferner ist ein Impulsformer 205 vorgesehen. Er leitet aus den Abtastimpulsen eine Folge von Steuerimpulsen mit den Werten »1« bzw. »0« in der ersten bzw. der letzteren Hälfte jedes Abtastintervalles ab. Es ist ferner eine Auswahl-Torschaltung 206 vorgesehen, der diese Folge von Steuerimpulsen, sowie die an den Ausgängen Q der y/C-Kippstufen 203 und 204 entstehenden Ausgangssignale und ferner die invertier-

ten digitalen Stufenhöhen-Impulse (NICHT-Ausgangsimpulse), die eine mittlere bzw. die maximale Stufenhöhe repräsentieren, zugeführt werden. Sie gibt an die Eingangsklemme 139 den Mindeststufenhöhen-Offset-I mpuls ab. An die Eingangsklemmen 148 and 149 gibt sie ferner Impulse vom Wert »1« ab, diese repräsentieren die mittlere bzw. die maximale Stufenhöhe. Das geschieht jeweils in der ersten Hälfte jedes Abtastintervalles; in der letzteren Hälfte jedes Abtastintervalles gibt sie Impulse mit dem Wert »0« ab. Derselbe Impulsformer 205, der die Zeitteilung jedes Abtastintervalles vornimmt, ermöglicht die Verwendung einer Vielzahl von Stufenhöhen, die von dem Wert 2" (wobei π eine ganze positive Zahl ist) abweichen kann, also von den Werten 1,2 und 4, wie oben erläutert.

F i g. 15 zeigt die analoge Summationsschleife, die bei einer Modifizierung des zweiten Ausführungsbeispiels der Erfindung Verwendung findet. Sie dient zur Addition des momentanen und des verzögerten analogen Slufenhöhen-Signals. Sie enthält ein erstes UND-Glied 211, der der gesetzte einer mittleren Stufenhöhe entsprechende Ausgangsimpuls des ersten ODER-Gliedes 127 des digitalen Stufenhöhen-Signal-Generators 35 (bzw. 45) und das gesetzte deltamodulierte Digitale Signal zugeführt wird; das letztere wird entweder von der Ausgangsklemme 34 des Analog/Digital-Konverters oder der Eingangsklemme 41 des Digital/Analog-Konverters abgegeben. Dieses erste UND-Glied 211 addiert über einen zugeordneten Widerstand 212 ein die Mindeststufenhöhe in negativer Richtung von der Größe —1 repräsentierendes Signal zu dem örtlichen analogen Signal hinzu, das an der Ausgangsklemme 199 des örtlichen Digital/Analog-Konverters 38 bzw. 48 vorhanden ist, wenn der Stufenhöhen-Signal-Generator 35 bzw. 45 einen digitalen Stufenhöhen-Impuls erzeugt, der eine mittlere Stufenhöhe in negativer Richtung, d. h. von der Größe

— 2 und ferner die maximale Stufenhöhe von der Größe

— 4 repräsentiert.

Es ist weitet ein erstes NAND-Glied 213 vorgesehen, dem die gesetzten mittleren Stufenhöhen-Impulse und die invertierten deltamodulierten digitalen Signale (NICHT-Signale) entweder von der Ausgangsklemme 103 des Vergleichers her oder über einen Inverter zugeführt werden. Mit Hilfe des zugeordneten Wider-Standes 214 wird darin zu dem örtlichen analogen Signal ein weiteres Signal hinzuaddiert, das die Mindeststufenhöhe 1 in positiver Richtung repräsentiert, wenn der Stufenhöhen-Signal-Generator 35 bzw. 45 einen digitalen Stufenhöhen-Impuls abgibt, der eine mittlere Stufenhöhe 2 und gleichermaßen die maximale Stufenhöhe 4, jeweils in positiver Richtung, repräsentiert. Es ist ferner ein zweites UND-Glied 215 und ein ihm zugeordneter Widerstand 216 vorgesehen; damit wird zu dem örtlichen analogen Signal ein Signal hinzuaddiert, das eine mittlere Stufenhöhe —2 in negativer Richtung repräsentiert, wenn der Stufenhöhen-Signal-Generator 35 bzw. 45 ein digitales Stufenhöhen-Signal abgibt, das die maximale Stufenhöhe —4 in negativer Richtung repräsentiert. Ferner ist ein zweites NAND-Glied 217 und ein ihm zugeordneter Widerstand 218 vorgesehen; damit wird 7, itm örtlichen analogen Signa! ein Signal hinzuaddiert, das eine mittlere Stufenhöhe 2 in positiver Richtung repräsentiert, wenn der Stufenhöhen-Signal-Generalor 35 bzw. 45 ein digitales Stufenhöhen-Signal abgibt, das die maximale Stufenhöhe 4 in positiver Richtung repräsentiert. Der Widerstand 220 dient d&i' Zuführung des gesetzten deltamodulierten digitalen Signals; damit wird zum örtlichen analogen Signal ein Signal hinzuaddiert, das die Mindeststufenhöhe — 1 und 1 in negativer bzw. in positiver Richtung repräsentiert, wenn der Stufenhöhen-Signal-Generator 35 bzw. 45 ein digitales Stufenhöhen-Signal erzeugt, das die Mindeststufenhöhen, die mittleren Stufenhöhen oder die maximalen Stufenhöhen, jeweils in positiver und in negativer Richtung, also Stufenhöhen mit den Werten -1,-2 oder -4 und 1, 2 oder 4 repräsentiert.

Die erwähnten Verknüpfungen und Widerstände sorgen also dafür, daß zu dem örtlichen analogen Signal jeweils momentan ein analoges Stufenhöhen-Signal mit den Werten ±4, ±2 und ±1 hinzuaddiert wird, wenn das digitale Stufenhöhen-Signal die Stufenhöhen ±4, ±2 bzw. +1 repräsentiert. Die Summationsschleife enthält ferner ein drittes NAND-Glied 221. Ihr wird das gesetzte Ausgangssignal des ersten ODER-Gliedes 127 des digitalen Stufenhöhen-Signal-Generators 35 bzw. 45 zugeführt. An sie gelangt ferner das Ausgangssignal vom Ausgang Q der fünften Kippstufe 115. Damit wird über dem zugeordneten Widerstand 222 zum örtlichen analogen Signal ein Signal hinzuaddiert, das den Wert '/4 bzw. -V₄ repräsentiert, wenn der Stufenhöhen-Signal-Generator 35 bzw. 45 ein digitales Stufenhöhen-Signal erzeugt, das den Mindeststufenhöhen 1 bzw. — 1 in positiver oder negativer Richtung entspricht, und wenn gleichzeitig die fünfte Kippstufe 115 an ihrem Ausgang Q ein Signal vom Wert »1« bzw. »0« abgibt. Das Ausgangssignal der Summationsschleife gelangt an die Eingangsklemme des Vergleichers 33 als Vorhersage-Signal oder an die Ausgangsklemme 44, von der es als analoges Ausgangssignal abgegeben wird.

Fig. 16 zeigt einen Rückstellcode-Detektor, und zwar als Kombination des Horizontal-Synchronisierungs-Detektors 56 und der Code-Substitutionsschaltung 57, wie sie im dritten Ausführungsbeispiel verwendet werden. Darin ist ein Pegeldetektor 231 vorgesehen, der auf das über die Eingangsklemme 3! zugeführte analoge Bildsignal anspricht und der ein Bezugspotential Er aufweist. Er gibt ein Ausgangssignal ab, wenn das horizontale Synchronisierungs-Signal auftritt. Ferner ist ein Differenzierglied 231 vorgesehen, das bei jedem Aufbau eines Ausgangssignals des Pegeldetektors 231 einen Impuls abgibt. Ferner ist eine einstellbare und rückstellbare Kippstufe 234 vorgesehen, die durch den Impuls gesetzt wird, der ihr von dem Differenzierglied 232 zugeleitet wird. Ferner ist ein UND-Glied 235 vorgesehen. Ihm wird das vom Ausgang Q der Kippstufe 234 abgegebene Signal zugeführt. Werden dem UND-Glied 235 ferner über die Eingangsklemme 32 die Abtastimpulse zugeführt, so kann das vom Ausgang Q abgegebene Ausgangssignal das UND-Glied 235 passieren. Ein hexadezimaler Zähler 236 zählt die Abtastimpulse, die ihm von dem UND-Glied 235 zugeführt werden. Er gibt einen Impuls mit dem Wert»l« für die Dauer desjenigen Abtastintervalles ab, das fünfzehn Abtastintervalle nach dem Setzen der Kippstufe auftritt. Dadurch wird die Kippstufe 234 und der Speicher 36 zurückgestellt. Es ist ferner ein erstes UND-Glied 237 vorgesehen. Seinen einen Eingang bildet einmal der Ausgang Q der Kippstufe 234; an diesen Eingang gelangt ein Signal vom Wert »1« für die Dauer von sechszehn AbtastintervaSlen, so wird dafür gesorgt, daß der Ausgangsimpuls des hexadezimalen Zählers 236 durch das erste als Tor wirkende UND-Glied 237 passieren kann. Ferner ist ein zweites UND-Glied 238 vorgesehen. Seinem ersten

Eingang wird das Ausgangssignal vom Ausgang C? der Kippstufe 234 zugeführt. Ist der Ausgang Q gesetzt, dann kann das vom Vergleicher 33 abgehende digitale deltamodulierte Signal das zweite UND-Glied 238 passieren. Ferner ist das ODER-Glied 239 vorgesehen, über das das deltamodulierte Signal, in das der aus fünfzehn Bits des Wertes »0« und .einem Bit des Wertes »1« bestehende Rückstellcode eingefügt ist, während jedes horizontalen Synchronisierungs-Zeitraumes an die Ausgangsklemme 34 des Vergleichers abgegeben wird.

Fig. 17 zeigt den Rückstellcode-Detektor 61 wie er im dritten Ausführungsbeispiel verwendet worden ist, zusammen mit der zugeordneten Verzögerungsleitung 62 und der stationären Code-Substitutionsschaltung 63. Der Rücksteücode-Detektor enthält ein ! «stufiges Schieberegister 241. Seinem Eingang C werden Taktimpulse von einem Taktimpuls-Regenerator her zugeführt. Das Schieberegister 241 gibt ein gesetztes Ausgangssignal von seiner ersten Stufe ab. Die zweite bis sechzehnte Stufe gibt ihren inneren Zustand jeweils als invertiertes Signal (NICHT-Ausgangssignal) ab. Ferner gibt die sechszehnte Stufe ein gesetztes Ausgangssignal ab.

Ferner ist ein mit sechzehn Eingängen versehenes UND-Glied 242 vorgesehen. Ihr werden die gesetzten Ausgangsimpulse der ersten Stufe und die invertierten Ausgänge (N ICHT-Ausgangsimpulse) der zweiten bis sechszenten Stufe des Schieberegisters zugeführt. Auf diese Weise entsteht am Ausgang des UND-Gliedes 242 jedesmal dann ein Impuls, wenn ein Rückstellcode im Register 241 registriert wird, durch den der Speicher 46 zurückgestellt wird. Es ist ferner eine Kippstufe 245 vorgesehen, die gesetzt und wieder zurückgestellt werden kann. Sie wird gesetzt, wenn ein Impuls mit dem Wert »1« eines Rückstellcodes die erste Stufe erreicht; sie wird zurückgestellt, wenn dieser Impuls mit dem Wert einer logischen »1« die sechzehnte Stufe erreicht hat. Es ist ferner ein zwei Eingänge aufweisendes UND-Glied 246 vorgesehen. Seinem einen Eingang wird das gesetzte Ausgangssignal der sechzenten Stufe des Schieberegisters zugeführt, das das um die Dauer des Rückstellcodes verzögerte deltamodulierte digitale Signal ist Dem zweiten Eingang des UND-Gliedes 246 wird das Ausgangssignal vom Ausgang Q der Kippstufe 245 zugeführt, es nimmt den Wert »1« an, wenn dieser Wert »1« für den Rückstellcode im Schieberegister 241 nicht vorhanden ist So kann also das verzögerte deltamodulierte digitale Signal das als Tor wirkende UND-Glied 246 passieren. Ferner ist ein ODER-Glied 247 vorgesehen. Einen ihrer Eingänge bildet der Ausgang des UND-Gliedes 246: der andere Eingang wird durch den Ausgang Q der Kippstufe 245 gebildet Über diesen Eingang gelangen während der Dauer von sechzehn Abtastintervallen Impulse an das ODER-Glied 247. Der Vorgang beginnt in dem Zeitpunkt, zu dem ein Impuls vom Wert »1« eines Rückstellcodes die erste Stufe erreicht hat, so daß diese einen Impuls vom Wert »1« abgibt Das dauert an für die Dauer eines Rückstellcodes, bis Impulse mit dem Wert »1« des deltamoduHerten digitalen Signals die Eingangsklemme 41 erreichen. Es ist ferner eine /^-Kippstufe 249 vorgesehen. An ihren Eingang C gelangen die Taktimpulse. An den Eingang /gelangen die Ausgangsimpulse des ODER-Gliedes 247. An den Eingang K gelangen die vom invertierten Ausgang der sechzehnten Stufe des Schieberegisters abgegebenen Impulse (NICHT-Ausgangsimpulse). So wird ein aus'sechszehn Bits bestehender stationärer Signalcode »101010 ... 10« für jeden der. Rückstellcodes in dem verzögerten dellamodulierten digitalen Signal substituiert. Dieses substituierte digitale Signal gelangt an den Digitalen Stufenhöhen-Generator.

Fig. 18 zeigt die digitalen Begrenzer 66 bzw. 67, die im vierten Ausführungsbeispiel verwendet werden und ihr Zusammenwirken mit den Zweirichtungszählern, die in Fig. 12' dargestellt worden sind. Ein solcher

ίο Begrenzer enthält ein durch verschiedene Torschaltungen gebildetes Netzwerk 261, das mit der sechsten /K-Kippstufe 136 des Zweirichtungszählers verbunden ist. Es ist ferner entweder mit den Ausgangsklemmen 34 bzw. 103 des Analog/Digital-Konverters vgl. Fig. 10) oder mit der Eingangsklemme 41 des Digital/Analog-Konvcrters und einem zugeordneten. Inverter 41 verbunden (vgl. die Eingänge der dritten bis fünften Ausgangs-Torschallungen 153 bis 155, Fig. 12). Es ist ferner ein UND-Glied 262 vorgesehen. Seinen Eingän-

2U gen werden die Ausgangssignale der ersten bis fünften Ausgangs-Torschaltungen 151 bis 155 sowie des Netzwerkes 261 zugeführt. Es wird so ein »Überlaufwund »Borge«-Signal (im folgenden: Überlaufsignal)

. erzeugt. Es ist ferner ein UND-Glied 266 vorgesehen,

dessen einem Eingang das Überlaufsignal zugeführt wird. Seinem anderen Eingang wird das gesetzte deltamodulierte digitale Signal zugeführt. Am Ausgang dieses UND-Gliedes 266 entsteht ein Rückstellimpuls, der den Setzeingängen S der ersten bis sechsten /K-Kippstufen 131 bis 136 zugeführt wird (vgl. F i g. 12). Damit gelangt an die Speicher 36 oder 46 ein digitales Signal, das den binären Wert 111111 hat. Dies erfolgt jedes Mal, wenn die Summe des digitalen Stufenhöhen-Signals und des zum vorhergehenden Abtastzeitpunkt gespeicherten digitalen Signals die maximale Kapazität überschritten hat. Ferner ist ein Rückstell-UN D-Glied 267 vorgesehen. Ihr wird das Überlaufsignal für- das siebte Bit und das invertierte deltamodulierte digitale Signal, also bei Nicht-Auftreten als NICHT-Signal, zugeführt. Es wird also ein Rückstellimpuls abgegeben, der Rückstelleingängen R des ersten bis sechsten Kippstufen 131 bis 136 zugeführt wird. Die Speicher 36 oder 46 erhalten so ein gespeichertes digitales Signal, das den binären Wert 000000 entspricht, zu jedem Zeitpunkt in dem die algebraische Summe des digitalen Stufenhöhensignals und des vorhergegangenen gespeicherten digitalen Signals die Mindestkapazität nicht erreicht

Das »Überlauf«- und »Borge«-Signal entsteht also nicht nur, wenn die Speicherkapazität überschritten und

dadurch bei dem siebten Bit ein Überlauf erzeugt wird, sondern auch, wenn die Mindestkapazität noch nicht erreicht wird. Dann zeigt dieses Signal an, daß die

^e niedrigste Speicherstelle noch nicht besetzt ist Bei dem beschriebenen Ausführungsbeispiel ist es unnötig, das in dem Speicher 36 oder 46 akkumulierte digitale Summensignal zu begrenzen, da das digitale Stufenhöhen-Signal zum akkumulierten digitalen Signal im nächsten Abtastzeitpunkt hinzuaddiert wird.

F i g. 19 zeigt die digitalen Begrenzer 66 und 67, die im vierten Ausführungsbeispiel verwendet werden, im Zusammenwirken mit einem 8-Bit-Speicher 36 oder 46 und einem digitalen 8-Bit-ParalIel-Addierer 37 oder 47. Diese Begrenzer sprechen auf die vier signifikanteren Bits der aus acht parallelen Bits bestehenden digitalen Impulse des neuen digitalen Summensignals an und ändern die weniger signifikanten vier Bits des gespeicherten digitalen Signals in die Werte »0« bzw.

»1«, wenn das neue digitale Stufenhöhensignal den binären Wert 1110000 oder bzw. den binären Wert 0001111 oder weniger annimmt. Die Speicher 36 oder 46 enthalten Kippstufen 271, 272, 273, 274, 275, 276, 277 und 278, die den einzelnen Bit-Stellen zugeordnet sind, so die Kippstufe 271 dem ersten am wenigsten signifikanten Bit, die Kippstufe 278 dem achten und signifikantesten Bit. Diese Kippstufen sprechen an, wenn ihren Eingängen C die Abtastimpulse zugeführt werden. Sie speichern dann das erste bis achte Bit der digitalen Impulse des neuen digitalen Summensignals, dessen einzelne Bits den Eingängen D zugeführt werden. Der Addierer 37 oder 47 addiert das digitale Stufenhöhen-Signal und das gespeicherte digitale Signal; es entsteht so das neue digitale Summensignal. Der Begrenzer 66 oder 67 weist ferner ein erstes UND-Glied 281 auf. Ihm werden als Eingang die gesetzten fünften bis siebten digitalen, ein Bit des neuen digitalen Summensignals enthaltenden Impulse zugeführt. Ferner wird ihm der dem achten Bit entsprechende Impuls invertiert als NICHT-Impuls zugeführt. Am Ausgang entsteht ein Rückstell-Impuls, der an die Rückstelleingänge R der ersten bis vierten Kippstufen 271 bis 274 gelangt. Er bewirkt, daß deren Inhalt den Wert »0« zu jedem Zeitpunkt annimmt, in dem das neue digitale Summensignal den binären Wert 01 WXXXX hat; dabei bedeutet X entweder »1« oder »0«. Die Begrenzer 66 oder 67 enthalten ferner ein zweites UND-Glied 282, dem die fünften bis siebten Bits der digitalen Summe invertiert, also als NICHT-Impulse zugeführt werden. Ferner wird diesem UND-Glied der gesetzte, dem achten Bit der digitalen Summe entsprechende Impuls des neuen digitalen Summensignals zugeführt. Damit entsteht am Ausgang ein Setzimpuls, der an die Setzeingänge 5 der ersten bis vierten Kippstufen 271 bis 274 gelangt und dessen Inhalt jedesmal dann auf den Wert »1« verändert, wenn das neue digitale Summensignal den binären Wert lOOOXAXYhat.

F i g. 20 zeigt digitale Begrenzer 66 und 67, die im fünften Ausführungsbeispiel verwendet werden, im Zusammenwirken mit einem 8-Bit-Speicher 36 oder 46 und einem 8-Bit-Parallel-Addierer 37 oder 47. Beide sind ähnlich wie in Fig. 19 aufgebaut. Sie enthalten ein NAND-Glied 291. Ihm werden die gesetzten, dem fünften bis siebten Bit des gespeicherten digitalen Signals entsprechenden Impulse und der dem achten Bit entsprechende Impuls invertiert, d. h. als NICHT-Impuls als Eingänge zugeführt. Am Ausgang entsteht dann ein dem maximalen Pegel entsprechender Impuls vom Werte »1«, wenn das gespeicherte digitale Signal nicht die binäre Zahl OlliXXXX ist, ansonsten entsteht am Ausgang ein Signal vom Wert »0«. Ferner weisen die beiden Begrenzer 66 oder 67 ein UND-Glied 292 mit vier Eingängen auf. Den Eingängen werden die dem fünften bis siebten Bit des gespeicherten digitalen Signals entsprechenden Impulse invertiert, d. h. als NICHT-Impuls und der gesetzte Impuls, der dem achten Bit des gespeicherten digitalen Signals entspricht, zugeführt. Derart entsteht ein Impuls vom Wert »1«, der dem minimalen Pegel entspricht, wenn das gespeicherte digitale Signal die binäre Zahl XWdXXXX repräsentiert; ansonsten entsteht ein Signal vom Wert »0«. Ferner sind vier ODER-Glieder 301, 302, 303 und 304 vorgesehen. Sie lassen die dem minimalen Pegel entsprechenden Impulse vom Wert »1« hindurch; andererseits lassen sie auch die dem ersten bis vierten Bit des gespeicherten digitalen Signals entsprechenden Impulse passieren. Ferner sind erste bis vierte als Tor wirkende UND-Glieder 311, 312, 313 und 314 vorgesehen. An ihren Ausgängen entstehen Signale, wenn ihnen der dem maximalen Pegel entsprechende Impuls vom Werte »1« zugeführt wird; dann gelangen die Ausgangsimpulse vom Werte »1« vom Ausgang der ODER-Glieder 301 bis 304 an die Addierer 37 oder 47 als dem ersten bis vierten Bit des digitalen Signals entsprechende Impulse, dabei ist der Pegel dieses gespeicherten digitalen Signals begrenzt.

Hierzu 9 Blatt Zeichnungen

Claims (12)

Patentansprüche:

1. Konverter zur Umwandlung eines ersten analogen Signals in einen Ein-Bit-Impulszug und umgekehrt, dessen Ein-Bit-Impuis zu jedem Abtastzeitpunkt einen ersten oder einen zweiten Digitalwert repräsentiert, der von der Differenz zwischen dem ersten und einem zweiten Analogsignal abhängig ist, das durch das erste Analogsignal an aufeinanderfolgenden Abtastpunkten vorhergesagt ist, mit einem Digitalspeicher zum Akkumulieren eines digitalen Signals, mit einem Dighal/Ar.alog-Konverter zum Umwandeln des digitalen Akkumulations-Signals in ein umgewandeltes Analogsignal, mit einer ersten Vorrichtung zum Herleiten des ersten Analogsignals aus dem umgewandelten Analogsignal, mit einem digitalen Stufenhöhen-Signalgenerator, der in Abhängigkeit des Ein-Bit-lmpulszuges ein die digitalen Stufenhöhen kennzeichnendes, digitales Stufenhöhen-Signal erzeugt, und mit einer zweiten Vorrichtung zum Ändern des Akkumulations-Signals zu aufeinanderfolgenden Abtastzeitpunkten in Abhängigkeit von den digitalen Stufenhöhen, dadurch gekennzeichnet, daß der digitale Stufenhöhen-Signalgenerator (35, 45) die digitalen Stufenhöhen aus einer Gruppe auswählt, die erste bis dritte Stufenhöhen mit jeweils positivem und negativem Vorzeichen enthält, wobei die zweite und dritte Stufenhöhe in Absolutwerten um einen Faktor, der zumindest gleich zwei ist, größer sind als die erste bzw. zweite Stufenhöhe mit demselben Vorzeichen, ausgenommen die erste Stufenhöhe eines vorbestimmten Vorzeichens, daß die dritte Stufenhöhe entweder dann ausgewählt )■> wird, wenn die Ein-Bit-lmpulse den ersten Digitalwert für die vier neuesten der aufeinanderfolgenden früheren Abtastzeitpunkte repräsentieren oder dann, wenn die Ein-Bit-lmpu'.se den ersten Digitalwert für die drei neuesten der letztgenannten -Hi Abtastzeitpunkte und den zweiten Digitalwert für vier aufeinanderfolgende Abtastzeitpunkte repräsentieren, die den drei neuesten Abtastzeitpunkten unmittelbar vorhergehen, daß die zweite Stufenhöhe entweder dann ausgewählt wird, wenn die Ein-Bit-Impulse den ersten Digitalwert für die drei neuesten der aufeinanderfolgenden früheren Abtastzeitpunkte repräsentieren oder dann, wenn die Ein-Bit-lmpuise den ersten Digitalwert für die zwei neuesten der zuletzt genannten Abtastzeitpunkte und den v> zweiten Digitalwert für vier aufeinanderfolgende Abtastzeitpunkte repräsentieren, die den beiden neuesten Abtastzeitpunkten unmittelbar vorhergehen, und daß die erste Stufenhöhe auf andere Weise ausgewählt wird.

2. Konverter nach Anspruch 1, dadurch gekennzeichnet, daß die ersten bis dritten Stufenhöhen im Verhältnis von 1:2:4 zueinander stehen.

3. Konverter nach Anspruch I₁ dadurch gekennzeichnet, daß die ersten bis dritten Stufenhöhen des w> vorbestimmten Vorzeichens im Verhältnis von χ: 2 :4 zueinander stehen und daß die ersten bis dritten Stufenhöhen des entgegengesetzten Vorzeichens im Verhältnis von 1:2:4 zueinander stehen, wobei Af eine Zahl darstellt, die von der Einheit um (1/2)™ verschieden ist, wobei m wiederum eine ganze Zahl darstellt.

4. Konverter nach Anspruch 3, dadurch gekenn

zeichnet, daß die ganze Zahl m=2 ist.

5. Konverter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mit dem digitalen Stufenhöhen-Signalgenerator (35, 45) ein Verzögerungskreis (51) verbunden ist, der dem digitalen Stufenhöhensignal eine Verzögerung 5/on einer Abtastperiode erteilt, so daß ein verzögertes digitales Stufenhöhensignal erzeugt wird, daß mit dem Verzögerungskreis (51) ein analoger Stufenhöhen-Signalgenerator (52) verbunden ist, der das verzögerte digitale Stufenhöhensignal in ein analoges Stufenhöhensignal umwandelt, und daß die erste Vorrichtung (Schaltkreis zwischen 38 und 33 oder 48 und 44) einen analogen Addierer (53) enthält, der als erstes Analogsignal ein Summensignal aus dem umgewandelten Analogsignal und dem analogen Stufenhöhensignal erzeugt (F i g. 4).

6. Konverter nach Anspruch 5, dadurch gekennzeichnet, daß parallel zum Verzögerungskreis (51) eine Überbrückungsleitung (54) vorgesehen ist, so daß sowohl ein analoges Stufenhöhensignal als Reaktion auf das zuerst genannte digitale Stufenhöhensignal als auch das verzögerte digitale Stufenhöhensignal erzeugt wird.

7. Konverter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Vorrichtung (Schaltkreis zwischen 35 und 36 oder 45 und 46) einen Begrenzer (66, 67) enthält, der das digitale Akkumulationssignal auf einen vorgewähl- <en Digitalwert begrenzt (F i g. 8,9).

8. Konverter, bei dem ein Digitalspeicher eine Kapazität zum Akkumulieren des digitalen Akkumulationssignals bis zu einem vorbestimmten Digitalwert besitzt, nach Anspruch 7, dadurch gekennzeichnet, daß der vorgewählte Wert gleich dem vorgeschriebenen Digitalwert minus der größten digitalen Stufenhöhe ist.

9. Konverter nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Begrenzer (66,67) zwischen dem digitalen Stufenhöhen-Signalgenerator (35, 45) und dem Digitalspeicher (36, 46) geschaltet ist (F ig. 8).

10. Konverter nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Begrenzer (66, 67) im Nebenschluß zum Digitalspeicher (36,46) geschaltet ist (F ig. 9).

11. Konverter zur Umwandlung des zweiten Analogsignals in den Ein-Bit-Impulszug, wobei das zweite Analogsignal zu bestimmten Zeitpunkten Synchronisiersignale enthält, nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Synchronisierungssignal-Detektor (56) vorgesehen ist, der mit dem zweiten Analogsignal zum Abtasten der Synchronisierungssignale gespeist wird und ein Abtastsignal erzeugt, daß der Digitalspeicher (36) durch das Abtastsignal rückstellbar (R) ausgebildet ist, und daß ein Code-Substitutions-Schaltkreis (57) vorgesehen ist, der mit dem Ein-Bit-Impulszug gespeist wird und als Antwort auf das Abtastsignal eine Vielzahl von aufeinanderfolgenden Ein-Bit-Impulsen ersetzt, die einen bestimmten Code für eine entsprechende Anzahl von aufeinanderfolgenden Ein-Bit-Irnpulsen des Ein-Bit-Impulszuges repräsentieren, so daß ein substituierter Ein-Bit-Impulszug erzeugt wird (F i g. 7).

12. Konverter zur Umwandlung des substituierten Ein-Bit-lmpulszuges, in das zweite Analogsignal, nach Anspruch 11, dadurch gekennzeichnet, daß ein

Codedetektor (61) vorgesehen ist, der mit dem substituierten Ein-Bit-Impulszug gespeist wird, um den spezifischen Code abzutasten und ein zweites Abtastsignal zu erzeugen, daß der Digitalspeicher (46) durch das zweite Abtastsignal rückstellbar (R) ausgebildet ist, und daß ein zweiter Code-Substitutions-Schaltkreis (63) vorgeseher, ist, der mit dem substituierten Ein-Bit-Impulszug gespeist wird, um die aufeinanderfolgenden Ein-Bit-Impulse zu substituieren, und zwar in gleicher Zahl wie die Vielzahl derer, Jie einen stationären Wert für die aufeinanderfolgenden Ein-Bit-Impulse des spezifischen Codes repräsentieren, um den Ein-Bit-Impulszug zu erzeugen, der dem digitalen Stufenhöhen-Signalgenerator (45) zugeführt wird.

Die vorliegende Erfindung bezieht sich auf einen Ein-Bit-Impulszug und umgekehrt nach dem Oberbegriff des Anspruches 1.

Bei der Differenz-Puls-Code Modulation (DPCM) ist die Verwendung von prädiktiven Kodieren bei der Umwandlung eines selbstkorrelierten analogen Signals in digitale aus mehreren Bits bestehende Signale bekannt (J. R. O'Neal, »Predicative Quantizing Systems for the Transmission of Television Signals«, The Bell System T. J. Vol. 45 [1966], S. 689 bis 721). Dabei wird der erwartete Momentanwert des analogen prädikativen bzw. Vorhersagesignals auf der Grundlage des vorhergehenden Wertes eines von dem selbstkorrelierten Analogen Signals ableitenden digitalen Signals geschätzt. Die Differenz des Wertes des Vorhersagesignals und des tatsächlichen Wertes des nächsten selbstkkorrelierten analogen Signals wird in einen aus mehreren Bits bestehenden digitalen Wert umgewandelt. Dieser neue digitale Wert wird der Bestimmung des digitalen Signals zugri'nde gelegt, das dem Momentanwert des nächsten analogen Signals entspricht.

Analog/Digial-Konverter sind auch bei der kompandierten Deltamodulation bekannt (R. H. Bosworth/J. C. Candy, »A Companded One-Bit Coder for Television Transmission«, The Bell System Techn., J. Bd. 48 [1969], S. 1459 bis 1479). Sie sind im Aufbau einfach und haben dennoch gute Konvertierungseigenschaften. Dabei wird die Differenz des Wertes des Vorhersage-Signals und des tatsächlichen nächsten Momentanwertes des selbstkorrelierten analogen Signals dazu benützt, einen digitalen Ein-Bit-Impuls zu erzeugen, der »1« oder »0« sein kann. Zur Schätzung des nächsten Momentanwertes des analogen Signals wird aus dem Ein-Bit-Impuls ein analoger Differenzwert gewonnen, der eine kompandierte Stufenhöhe (Quantisierungs-Ereite) repräsentiert. Er wird dazu benützt, den Momentanwert des analogen Signals zu quantisieren. Ferner wird die Summe des Differenzsignals und des analogen Vorhersage-Signal gebildet. Sie stellt die Schätzung des nächsten analogen Wertes, also das nächste Vorhersage-Signal dar. Dieser Analoß/Digital-Konverter ist, worauf im einzelnen noch '■ .i Laufe der Beschreibung der Erfindung zurückzukommen ist, im Grundsatz wie folgt aufgebaut: das selbstkorrelierte analoge Signal wird einer ersten Eingangsklemme über eine Folge von Abtastimpulsen einer zweiten Eingangsklemme zugeführt. Ein von den Abtastimpulsen getasteter Vergleicher vergleicht das analoge Signal mit dem analogen

Vorhersage-Signal. An seinem Ausgang entsteht eine Folge von Ein-Bit-Impulsen. Der Wert jedes einzelnen Bits zeigt an, welcher der zu einem Abtastzeitpunkt miteinander verglichenen analogen Momentanwerte größer ist als der andere. Diese Folge von Ein-Bit-Impulsen wird als digitales deltamoduliertes Ausgangssignal an einer Ausgangsklemme abgegeben. Ein Stufenhöhen-Signal-Generator erzeugt aufgrund des jeweiligen Wertes eines Bits, das in der Folge von Ein-Bit-Impulsen auftritt, ein analoges Stufenhöhen-Signal, das zur sukzessiven Quantisierung des selbstkorrelierten analogen Signals dient. Ein Addierer bildet dann die algebraische Summe des analogen Vorhersage-Signal und des analogen Stufenhöhen-Signals und damit das neue analoge Vorhersage-Signal. In einem Speicher wird das neue analoge Vorhersage-Signal gespeichert, das nach Ausgabe aus dem Speicher als analoges Vorhersage-Signal dient. Die Rückumwandlung des digitalen deltamodulierten Signals in ein analoges Signal wird in einem Digital/Analog-Konverter vorgenommen, dem das digitale deltamodulierte Signal als Eingang zugeführt wird. Ferner ist wiederum ein analoger Stufenhöhen-Signal-Generator vorgesehen. In einem Addierer wird die algebraische Summe des analogen Vorhersage-Signals (s. unten) und des analogen Stufenhöhen-Signals und damit ein neues analoges Vorhersage-Signal bildet, das als analoges Vorhersage-Signal für den nächsten Momentanwert dient und dem Addierer wieder als solches zugeführt wird. Dies wird in einem Speicher als Reproduktion des selbstkorrelierten analogen Signals gespeichert und diesem abgegeben. Dieser bekannte Aufbau eines prädiktiven Konverters für eine kompandierte Deltamodulation geht also bei der prädiktiven Konvertierung einerseits von einem digitalen Wert einer Folge von Ein-Bit-Impulsen aus, welche aus den analogen Momentanwerten eines selbstkorrelierten analogen Signals zu den Abtastzeitpunkten gebildet werden. Sie verwendet andererseits ein analoges Vorhersage-Signal, dessen Wert aus einer bestimmten Stufenhöhe abgeleitet wird. Die Bildung des Stufenhöhen-Signals wird dabei höchstens eine vorbestimmte Zahl aufeinanderfolgender digitaler Werte der Folge von Ein-Bit-Impulsen zugrunde gelegt und der Wert des analogen Vorhersage-Signals auf der Grundlage der Abtastung zu den jeweils vorhergehenden Abtastzeitpunkten bestimmt.

Bei der kompandierten Deltamodulation ist die visuelle Wahrnehmung aus einem Bildsignal gewonnener Bilder von demjenigen Rauschen, das mit einer sehr schnellen Veränderung des Signals verbunden ist (schnelle horizontale Veränderung der Bildhelligkeit), weniger beeinträchtigt als von dem Rauschen, das bei einer langsamen Veränderung des Signals (langsame horizontale Veränderung des Bildhelligkeit) entsteht. Daher macht man die Stufenhöhe bei sich schnell verändernden bzw. sich langsam verändernden Teile (den »Hintergrund«-Signalen) des Signals jeweils entsprechend größer bzw. geringer. So folgi das digitale deltamodulierte Signal dem ursprunglichen analogen Signal so eng wie möglich mit geringstem Quantisierungsrauschen. Ist der jeweilige digitale Wert des deltamodulierten Signals gleich dem vorhergehenden Wert, so wird die vorhergehende analoge Stufenhöhe mit einem Faktor P(PiSt im allgemeinen größer als eine Einneit) multipliziert; bei Auftreten eines digitalen Wertes, der vom vorhergehenden abweicht, erfolgt eine Multiplikation der vorhergehenden analogen Stufenhöhe mit dem Faktor — !/(?((? ist im allgemeinen kleiner