DE2600198A1 - Eingabestufe - Google Patents

Eingabestufe

Info

Publication number
DE2600198A1
DE2600198A1 DE19762600198 DE2600198A DE2600198A1 DE 2600198 A1 DE2600198 A1 DE 2600198A1 DE 19762600198 DE19762600198 DE 19762600198 DE 2600198 A DE2600198 A DE 2600198A DE 2600198 A1 DE2600198 A1 DE 2600198A1
Authority
DE
Germany
Prior art keywords
input
connection
mis
transistor
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762600198
Other languages
English (en)
Other versions
DE2600198C3 (de
DE2600198B2 (de
Inventor
Hiroto Kawagoe
Kosei Nomiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2600198A1 publication Critical patent/DE2600198A1/de
Publication of DE2600198B2 publication Critical patent/DE2600198B2/de
Application granted granted Critical
Publication of DE2600198C3 publication Critical patent/DE2600198C3/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/02Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

PATENTANWÄLTEN
SCHIFF ν. FÜNER STREHL SCH ÜBEL-HOPF EBBINGHAUS
MÜNCHF.N 90, MARIAHILFPLATr: 2 & 3 POSTADRESSE: D-8 MÜNCHEN 05, POSTFACH S5 O1 CO
Hitachi, LtcL
DA-H 942 · 5, Januar 1976
Eingäbestufe
Die Erfindung betrifft eine Eingabestufe.
Insbesondere betrifft die Erfindung eine Eingnbestufe für eine hoohintegrierte Halbleiterschaltung (im. folgenden LGl), die Feldeffekttransistoren mit isolierter Steuerelektrode (im folgenden MIS-FET) enthält oder aus diesen aufgebaut ist.
Das Leitwerk der neueren elektronischen Taschenrechner wird gebrauchIicharweise in MIS--FET-LSl-Technik hergestellt. Der in solchen Taschenrechnern verwendete Anzeigetreiber muss jedoch eine relativ hoho Ausgangsspannung liefern. Es v/ar daher lange Zeit nicht möglich, den Treiber mit dern Leitwerk und dem Rechenwerk auf einem einzigen Halhleifcerplättchen zu integrieren. Mit fortschreitender LSI-Technik gelang es jedoch in jüngerer Zeit, auch Treiber mitzuintegrieren, die hohe Ausgangsspannunge.n liefern.
Um die erforderliche Zahl von Anschlüssen in Taschenrechnern möglichst gering zu halten, war es bislang gebrauch .liehe Praxis t Ausgangssignale für die Anzeigesteuerung auch für andere funktionelle Erfordernisse, insbesondere zur Ablaufsteuerung, abzugreifen und zu verwerten. Dieser Abgriff erfolgte bislang problemlos auf dem relativ niedrigen Signalpegel an den Ausgangsanschlüssen des MIS-FET-LSI-Bauslementes. Das auf Signalpegel abgegriffene Signal konnte direkt als Eingangssignal für Folgesteuerungen verwendet werden. Mit der Integration des
609828/0919
NACHGERÜCKT
Treibers standen jedoch statt der Signalpegelausgangsanschlüsse nur noch die relativ hohe Spannungen führenden Treiberausgangsanschlüsse zur Verfügung. Eine Eingabe der Treiberausgangsspannungssignale auf den Eingang eines MIS-FET vjürde bei gebräuchlicher Auslegung der Taschenrechnertreiber zum dielektrischen Durchschlag und zur Zerstörung der MIS-FET-Steuerung führen. Ein Beispiel für die Verwendung der Treiberausgangssignale als Steuersignale ist weiter unten im Zusammenhang mit der Fig. 2 näher erläutert.
Der Erfindung liegt die Aufgabe zugrunde, eine Eingabestufe zu schaffen, die einen relativ hohen Signalamplitudenpegel aufnehmen kann, ohne ihn zu erniedrigen und ohne dass die angeschlossene MIS-FET-LSI-Baugruppe zerstört wird.
Zur Lösung dieser Aufgabe wird eine Eingabestufe vorgeschlagen, die erfindungsgemäss gekennzeichnet ist durch mindestens einen selbstsperrenden MIS-FET M1, der zwischen den Eingangsanschluss und den Versorgungsspannungsanschluss der Eingabestufe geschaltet ist, und zwar so, dass sein Steueranschluss am Versorgungsspannungsanschluss liegt, und durch mindestens einen MIS-FET M2, der zwischen den Eingangsanschluss der Eingangsstufe und den Steueranschluss eines MIS-FET H4 geschaltet ist, der das eigentliche Eingabeglied is-ξ wobei der Steueranschluss des MIS-FET M2 am Versorgimgsspamiungsanschluß liegt.
Das Wesen der Erfindung liegt also darin, dass die Eingangsstufe den der MIS-LSI-Struktur zuzuführenden hohen Signalamplitudenpegel nicht erniedrigt, sondern so ausgelegt ist, dass der hohe Signalamplitudenpegel erst und nur innerhalb des MIS-LSI-Bauelementes erniedrigt wird. Dies wird in der Weise bewirkt, dass zwischen einem Eingangsanschluss und einem Versorgungsspannungsanschluss der Eingabestufe
60Θ828/0919
j NACHd-IK-IQHT
zumindest ein selbstsperrender MIS-FET M1 geschaltet ist, dessen Steueranschluss ebenfalls am Versorgungsspannungsanschluss liegt, und dass zumindest ein MIS-FET M2, dessjen Steueranschluss auf den VersorgungsspannungsanSchluss geschaltet ist, zwischen den Eingangsanschluss und die Steuerelektrode eines MIS-FET M4 geschaltet ist. Dabei wird ein dielektrischer Durchschlag im Steuerbereich des MIS-FET M^ der das eigentliche Eingabeglied ist, verhindert.
Sowohl der Stand der Technik als auch die Erfindung sind im folgenden anhand von Ausführungsbeispielen in Verbindung mit der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Ausführungsbeispiel der Er
findung und
Fig. 2 eine Tastatureingabestufe eines
Taschenrechners nach dem Stand der Technik.
Zunächst sei in Verbindung mit Fig. 2 ein konkretes Beispiel für die Verwendung von Anzeigetreiber-Ausgangssignalen als Eingangssignal zu Steuerzwecken erläutert. In der Fig. 2 ist eine Tastatureingabestufe dargestellt, die ohne einen speziellen Binärcodierer arbeitet. Die Verknüpfungsglieder G1 bis G4 werden von einem Eingabetastenschalter 3 angesteuert. Die Tasteneingabe wird mit einem Ziffernsignal synchronisiert, das als Ausgangssignal einer integierten Halbleiterschaltung 1 auftritt. Dieses Ziffernsignal dient als Treibersignal für das numerische Anzeigeelement 2. Gleichzeitig werden die Verknüpfungsglieder G1 bis G4 auf dem anderen Eingang durch den Inhalt eines Ziffernzählers 4 gesteuert. Das über die Taste 3 eingetastete Zeichen gelangt auf diese Weise als der Eingabetaste zugeordneter Wert in das Eingabepufferregister 6. · ·"■-■;".
609828/0919
-A-
Im Decoder 5 wird das Ziffernsignal gebildet, das an den Ausgangsstufen DR1 bis DRn auf dem relativ hohen Treiberspannungspegel auftritt.
Das auf die Eingabestufe geprägte Signal ist also das über den Tastenschalter 3 aufgeprägte Ziffernsignal, das am Ausgang des Anzeigetreibers auftritt. Es handelt sich also um ein Signal relativ hoher Spannung. Die auf das Anzeigeelement 2 geprägte Treiberspannung liegt gebräuchlicherweise bei 30 bis 35 V, bezogen auf den Signa].-amplitudenpegel. Dieses Signal wird auf die Eingangsschaltung 7 der Eingabestufe geprägt. Bei dieser Spannung muss eine Zerstörung des Steuerbereichs des MIS-FET vermieden werden, ohne den Signalpegel zu beeinflussen. Diesem Zv/eck dient die Eingabestufe der Erfindung.
Ein Ausführungsbeispiel der Erfindung ist in Fig. 1 für die Anwendung in der Eingabestufe eines elektronischen Taschenrechners oder Tischrechners dargestellt^
Über die MIS-FETs M5 und M6 wird ein Treibersignal VDISP für das Anzeigeelement 2 mit hoher Signalamplitude, gebräuchlicherweise im Bereich von etwa 30 bis 35 V, erzeugt. Dieses Signal gelangt über den Tastenschalter 3 auf den Eingangsanschluss IN. Dieses Signal mit der hohen Signalamplitude wird auf einen Treiber-MIS-FET M4_geprägt, der Teil des Eingabekreises ist. Der dielektrische Durchschlag im Steuerbereich des Treiber-MIS-FET M4 aufgrund des hohen Signalamplitudenpegels wird dabei wie folgt verhindert:
Zwischen dem Eingangsanschluss IN, auf den das Signal mit der hohen Signalamplitude geprägt wird, und dem Versorgungs-Spannungsanschluss VGG der Eingangsstufe, an dem eine relativ niedrige Versorgungsspannung, gebräuchlicherweise im Bereich von etwa 14 V, liegt, sind in Reihe ein selbst-
609828/0919
260C198
sperrender MIS-FET M1 und ein Widerstand R1 geschaltet. Die Steuerelektrode des MIS-FET M1 liegt ebenfalls am Versorgungsspannungsanschluss VGG. Zwischen dem Eingangsanschluss IN und der Steuerelektrode des Treiber-MIS-FET M4 des Eingabegliedes liegen in Reihe ein Widerstand R2 und ein MIS-FET M2. Dex'Steueranschluss des MIS-FET M2 ist auf den Versorgungsspannungsanschluss VGG geschaltet.
Die in Reihe zu den- MIS-FETs M1 und M2 liegenden Widerstände R1 bzw. R2 verhindern einen dielektrischen Durchschlag im Steuerbereich der MIS-FETs M1 und M2, Die Widerstandswer~e dieser beiden Widerstände liegen gebräuchlicherweise im Bereich von 1 bis 2 kOhm. Im Rahmen integrierter Halbleiterschaltungen können sie auf dem Halbleitersubstrat durch Dotierungsdiffusion gleichzeitig mit der Diffusionsherstellung der Quellen und Senken der MIS-FETs hergestellt werden. Der MIS-FET M2- kann dabei sowohl selbstsperrend als auch selbstleitend sein (Anrejcherungstyp oder Verarmungstyp).
Beim Auftreten eines Signals mit hohem Signalpegel am Eingang des MIS-FET M1 tritt eine Elektrodenfunktionsvertauschung ein. Gebräuchlicherweise ist die Elektrode auf der Eingangsseite des MIS-FET MI als Quellenelektrode ausgebildet. Die Elektrode, an der die Versorgungsspannung liegt, ist üblicherweise die Senkenelektrode. Beim Auftreten eines Eingangssignals an der Eingangselektrode des MIS-FET M1, das einen Pegel aufweist/ der grosser als der Pegel auf der Seite der Versorgungsspannung ist, kehrt sich die Quellen-Senken-Funktion um, so dass die Eingangsseite als Senke und die Versorgungsspannungsseite als Quelle wirkt. Da unter diesen Bedingungen die Qualle und der' Steuerbereich auf gleichem Potential liegen, ist der MIS-FET M1 gesperrt. Zwischen der "Hochspannungsquelle" und der "Niederspannungsquelle" fliesst in diesem Augenblick kein
609828/0919
ο —
Strom über den MIS-FET M1. Die auf das Anzeigeelement zu prägende Spannung am Treiberausgang bleibt also auch bei geschlossenem Tastenschalter 3 erhalten.
Durch die Wirkung des MIS-FET M2 gelangt jedoch gleichzeitig auf den Steueranschluss des Treiber-MIS-FET M4 des Eingangsgliedes eine Spannung, die nicht grosser als VGG~Vth2 ist. An der Steuerelektrode des MIS-FET M2 tritt lediglich die relativ niedrige Versorgungsspannung VGG auf. Die Spannung Vth2 ist dabei die Schv/ellenspannung des MIS-FET M2. Wenn der MIS-FET M2 also selbstsperrend ist, wird die Steuerspcumuiig für den MIS-FET M4 lediglich gleich dem Absolutwert der Differenz VGG-Vth2. Wenn der MIS-FET M2 dagegen selbstleitend ist, wird die Steuerspannung gleich dem Absolutwert der Summe von VGG+Vth2. Der dem Steueranschluss des MIS-FET M4 aufgeprägte Signalpegel bestimmt sich also lediglich durch die Grossen der Versorgungsspannung und der Schwellenspannung des MIS-FET M2. Der hohe Spannungspegel, der am Eingang der Eingabestufe auftritt und gehalten wird, gelangt also nicht auf die Steuerelektrode des Treiber-MIS-FET M4. Damit ist auch kein dielektrischer Durchschlag im Steuerbereich des MIS-FET M4 zu befürchten.
Ausserdem bestimmt der MIS-FET M1 auch den bei geöffnetem Tastenschalter 3 auf den Treiber-MIS-FET M4 geprägten Spannungspegel.
Das vorstehend beschriebene Ausführungsbeispiel der Erfindung kann in verschiedenster Weise abgewandelt werden. So brauchen beispielsweise die Widerstände R1 und R2 zum Schutz der MIS-FETs M1 und M2 keine durch Diffusion hergestellten integrierten Widerstände zu sein, sondern können externe beliebige Widerstände sein. Bei ausreichend durchschlag- ' festen MIS-FSTs M1 und M2 können die Widerstände RI und R2
609828/0919
-V-
auch ganz fehlen.
Die Erfindung ist nicht nur auf die Anwendung iia Zusammenhang mit Taschenrechnern oder Tischrechnern beschränkt. Sie kann vielmehr auch in Verbindung mit beliebigen anderen Geräten verwendet werden, bei denen das Problem auftritt, auf ein MIS-LSI-Bauelement ein Signal mit hohem Signalamplituden-pegel aufzuprägen, wenn dieser Signaltimplitüdenpegel nicht erniedrigt werden darf und nur im MIS-LSI-Baueleiuent gesenkt werden muss.
609828/0919

Claims (3)

Patentansprüche
1. Eingabestufe, gekennzeichnet durch mindestens einen selbstsperrenden Feldeffekttransistor mit isoliertem Steueranschluss (M1), der zwischen den Eingangsanschluss und den Versorgungsspannungsanschluss der Eingabestufe geschaltet ist, und zwar so, dass sein Steueranschluss am Versorgungsspannungsanschluss liegt, und durch mindestens einen Feldeffekttransistor mit isoliertem Steueranschluss (M2), der zwischen den Eingangsanschluss der Eingangsstufe und den Steueranschluss eines Feldeffekttransistors (.M4) mit isoliertem Steueranschluss geschaltet ist, der das eigentliche Eingabeglied ist, wobei der Steueranschluß des zweiten Feldeffekttransistors (M2) am Versorgungsspannungsanschluß liegt (Fig. 1).
2. Eingabestufe, gekennzeichnet durch einen selbstsperrenden Feldeffekttransistor (MI) mit isoliertem Steueranschluss und einem in Reihe zum Transistor M1 geschalteten Widerstand R1 zum Schutz der Steuerbereichsisolation im Transistor, wobei der Transistor M1 und der Widerstand R1 in Reihe zwischen einen Eingangsanschluss und einem Versorgungsspannungsanschluss der Eingabestufe geschaltet sind und der Widerstand R1 auf der Eingangsseite des Transistors M1 liegt, und durch einen Feldeffekttransistor M2 mit isoliertem Steueranschluss und einem in Reihe zu diesem Transistor M2 geschalteten Widerstand R2 zum Schutz der Isolation des Steuerbereichs des Transistors M2# wobei der Widerstand R2
609828/0919
und der Transistor M2 in Reihe geschaltet sind zwischen dem Eingangsanschluss der Eingabestufe und der Steuerelektrode eines Felderfekttrcmsirjtors MI reit isolierter Steuerelektrode, der das eigentliche Eingabeglied ist, wobei weiterhin der Widerstand R2 auf der Eingangsseite des Transistors M2 liegt und die Steuerelektrode des Transistors M2 mit dem Versorgungsspannungsanschlu^s verbunden ist.
3. Verwendung der Eingabe.ytu.fe nach einem dftr Ansprüche 1 oder 2 als Tastatureingabestufe für ein numerisches oder alphanumerisches Anzeigeelement.
609828/0919
AO
Leerse ite
DE19762600198 1975-01-06 1976-01-05 Eingabestufe für eine integrierte MISFET-Schaltung Granted DE2600198B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10375A JPS5550421B2 (de) 1975-01-06 1975-01-06

Publications (3)

Publication Number Publication Date
DE2600198A1 true DE2600198A1 (de) 1976-07-08
DE2600198B2 DE2600198B2 (de) 1978-03-02
DE2600198C3 DE2600198C3 (de) 1978-10-26

Family

ID=11464749

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762600198 Granted DE2600198B2 (de) 1975-01-06 1976-01-05 Eingabestufe für eine integrierte MISFET-Schaltung

Country Status (5)

Country Link
JP (1) JPS5550421B2 (de)
DE (1) DE2600198B2 (de)
GB (1) GB1534521A (de)
HK (1) HK57481A (de)
MY (1) MY8200172A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54148364A (en) * 1978-05-12 1979-11-20 Nec Corp Input/output circuit
JPS5514744A (en) * 1978-07-17 1980-02-01 Nec Corp Output circuit
JPS6138001Y2 (de) * 1980-06-25 1986-11-04
JPS5750109A (en) * 1980-09-10 1982-03-24 Toshiba Corp High impedance circuit for integrated circuit
JPS5826933A (ja) * 1981-08-07 1983-02-17 Matsushita Electric Ind Co Ltd 加熱調理器
JPS5848530A (ja) * 1981-09-18 1983-03-22 Nec Corp 入力回路

Also Published As

Publication number Publication date
DE2600198C3 (de) 1978-10-26
MY8200172A (en) 1982-12-31
DE2600198B2 (de) 1978-03-02
JPS5550421B2 (de) 1980-12-18
GB1534521A (en) 1978-12-06
HK57481A (en) 1981-12-04
JPS5179524A (de) 1976-07-10

Similar Documents

Publication Publication Date Title
DE2312414A1 (de) Verfahren zur herstellung von integrierten mos-schaltkreisen
EP0076963B1 (de) Schaltungsanordnung zur Erzeugung eines von Schwankungen einer Versorgungsgleichspannung freien Gleichspannungspegels
DE2252371B2 (de) Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren
DE69206335T2 (de) Unter niedriger Spannung betriebener Stromspiegel.
DE2647892A1 (de) Eingabepufferschaltung
DE2840892A1 (de) Pufferschaltung
DE3243674C2 (de) Bezugsspannungsschaltung
DE2556683B2 (de) Negativ-Widerstandsnetzwerk
DE19954329C1 (de) Analogschalter mit zwei komplementären MOS-Feldeffekttransistoren
DE2600198A1 (de) Eingabestufe
DE1088544B (de) Schaltungsanordnung mit einem Koinzidenzgatter aus mehreren parallel geschalteten Gleichrichtern zur Ausuebung verschiedener logischer Funktionen
DE2835692B2 (de) Binäres logisches ODER-Glied für programmierte logische Anordnungen
DE3323446A1 (de) Eingangssignalpegelwandler fuer eine mos-digitalschaltung
DE1956485A1 (de) Elektronischer Frequenzteiler
DE2349525A1 (de) Impulspegel-korrekturschaltung
DE2059934B2 (de) Kippschaltung
DE3717922C2 (de)
DE69001185T2 (de) Regelbarer Widerstand in MOS-Technik.
DE3913801C2 (de) Logikgatter
DE2851825C2 (de) Integrierte Halbleiterschaltung mit MIS-Feldeffekttransistoren
DE2055487A1 (de) Statisches mehrstufiges Schiebe register
DE2128536B2 (de) Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau
DE3823738A1 (de) Logikschaltung
DE2654575A1 (de) Elektronische beruehrungsschaltvorrichtung
DE2758758A1 (de) Nichtlineare funktionsschaltung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent

Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee