DE2549738A1 - Verfahren zur herstellung von lichtemittierenden dioden - Google Patents

Verfahren zur herstellung von lichtemittierenden dioden

Info

Publication number
DE2549738A1
DE2549738A1 DE19752549738 DE2549738A DE2549738A1 DE 2549738 A1 DE2549738 A1 DE 2549738A1 DE 19752549738 DE19752549738 DE 19752549738 DE 2549738 A DE2549738 A DE 2549738A DE 2549738 A1 DE2549738 A1 DE 2549738A1
Authority
DE
Germany
Prior art keywords
gap
layer
substrate
gap layer
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752549738
Other languages
English (en)
Other versions
DE2549738C2 (de
Inventor
Bernard Michael Kemlage
Jerry Macpherson Woodall
William Carl Wuestenhoefer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2549738A1 publication Critical patent/DE2549738A1/de
Application granted granted Critical
Publication of DE2549738C2 publication Critical patent/DE2549738C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/059—Germanium on silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/067—Graded energy gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/119—Phosphides of gallium or indium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

Verfahren zur Herstellung _von_ lix;hj^ei^^tiejrenden_ Dioden
Die Erfindung betrifft ein Verfahren zur Herstellung von lichtemittierenden Dioden, die aus einem Si-Substrat bestehen; auf das epitaktisch eine GaAsP-Schicht aufgewachsen ist.
In der technischen Literatur findet sich eine Fülle von Berichten, die sich mit heteroepitaktischen Aufwachsprozessen befassen. Es sind verschiedene Arten von Schicht-Substrat--Strukturen angegeben, an denen Bauelemente mit materialverschiedenen Halbleiterübergängen, wie beispielsweise Heterodioden, oder die Herstellung von Bauelementen in der epitaktisch aufgewachsenen Schicht untersucht wurden. Bei der Auswahl des Substratmaterials geht man insbesondere im letzten Fall von wirtschaftlichen Überlegungen aus. Außerdem stellt man bestimmte Eigenschaften des Substrats in den Vordergrund, da es nur als Träger für die aktive Schicht verwendet wird. Ein besonders attraktives Gebiet heteroepitaxialer Prozeßstuaien ist das epitaxiale Aufwachsen von lichtemittierendem Halbleitermaterial auf Si-Substraten, da Si in Form von großflächigen Substraten zur Verfügung steht und bei hoher Qualität nur niedrige Kosten verursacht. Es ist bereits eine Reihe von Aufwachsmethoden versucht worden, um lichtemittierende Dioden aus einer GaP-Schicht auf Si-Substraten monolytisch zu integrieren.
609827/0566
Ein Halogenid-Transportprozeß [Ga-PCl3 - (88% H3, 12% H3)J wurde bespielsweise bereits im Juni 1964 beschrieben (Technical Report ECOM-2471 , :'Research on Hetero j unctions" , U.S. Army Electronics Command). Es wurden Schwierigkeiten festgestellt, insbesondere in Verbindung mit der Herstellung von SiO2 auf dem Si-Substrat. Die typische Aufwachsteniperatur betrug 700-750 C. Durch geringe Aufwachsraten, in der Größenordnung von 0,7 /a/min, konnte eine Rißbildung in Schichten bis zu einer Dicke von 22 u verhindert werden. Ein geringfügig abgeänderter Halogenid-Transportprozeß, bei dem GaP und PCl3 als Material für die Quelle verwendet wurde, ist unter dem Titel "Growth of Heteroepitaxial GaP on Si Substrates by a Chloride Transport Process" in den Siemens Forschungs- und Entwicklungsberichten Band 2 (1973) , Nr. 3 veröffentlicht. Auch hier wurden aufgrund des Vorhandenseins von Oxid auf dem Si-Substrat Schwierigkeiten beim Aufwachsprozeß festgestellt. Der Aufwachsprozeß gelang bei einer Temperatur von 800 bis 85O°C, wenn (110^ -orientierte Substrate verwendet wurden und die Substrate einem speziellen Hochtemperaturprozeß unterworfen wurden. Dieser Prozeß führte bei ^100/ orientierten Substraten nicht zum Erfolg.
Eine Aufdampfmethode für Schichten geringer Ausdehnung wurde unter dem Titel "Heteroepitaxial Growth of GaP and Si Substrates by Evaporation Method" in Turnal of Applied Physics 41, 3190 (1970) veröffentlicht. Die im Bereich von eine Abmessung von etwa 70 mal 200 μ aufweisenden öffnungen in einer SiO3 Schicht aufgedampften Schichten sind ohne Rij3bildung, solange die Schichtdicke unter 5 p. liegt.
Auch ein pyrolitisches Verfahren, durchgeführt bei einer Aufwachstemperatur von 485°C, wurde unter dem Titel "Growth of Single Crystal GaP from Organometallic Sources" im Journal of Electrocheift. Society,· Vol. 116, Nr. 10# Seite 1449 (1969) veröffentlicht. Die erzielte Aufwachsrate (0,0025 u/min.) und die
Fi 974 022 609827/056S
Schichtdicke (0,5 u) sind jedoch von geringem praktischem Wert für eine Anwendung bei GaP-Dioden.
Weitere Verfahren, die im Zusammenhang mit der Herstellung von HeteroStrukturen mit GaF-Schichten auf Si-Substraten angewendet wurden, führten ebenfalls nicht zu brauchbaren praktischen Ergebnissen, insbesondere nicht, wenn hohe Integrationsdichten angestrebt werden. Erwähnt seinen beispielsweise der unter dem Titel
Epitaxial Layers of Gallium Phosphide on Silicon" in Phys. Stat. Sol. 3A K229 (1970) Transportprozeß, der unter dem Titel "The Growth of Ge-GaAs und GaP-Si Heterojunctions by Liquid Phase Epitaxie" in Journal of Electrochem. Society, Vol. 119, Nr. 8, Seite 1119, (1972) veröffentlichte eutektische Aufwachsprozeß und der unter dem Titel "The Synthesis and Epitaxial Growth of GaP by Fused Salt Electrolysis" in Journal of Electrochem. Society, Vol. 115 χ. 7 (1967) veröffentlichte elektrolytische Aufwachsprozeß.
Weiterhin seien die US-Patentsehriften 3 312 570, 3 582 410 und 3 366 517 genannt, die sich ebenfalls mit der Schaffung geeigneter Bedingungen zur Erzielung eines heteroepitaxialen Wachstums (befassen. Es sind nur wenige Materialeigenschaften näher bejtrachtet, da sich die meisten Materialien nicht für entsprechende essungen und Analysen eignen. Die Angaben beschränken sich auf ie entlang der Grenzflächen auftretende Rißbildung, auf HaIlssungen und auf oberflächliche strukturelle und optische Daten.
Durch die US-Patentschrift 3 766 447 ist eine Methode bekannt, durch die das durch die Fehlanpassung zwischen Si und GaP hervorgerufene Problem überwunden werden soll. Dabei wird zwischen die beiden Schichten eine Zwischenschicht aus einer Legierung von Si und Ge eingebracht. Die Ge-Konzentration steigt dabei von 0 % an der Grenzfläche zum Si-Substrat auf etwa 8% an der Grenzfläche zur GaP-Schicht an. Dieses bekannte Verfahren führt von dem immer angestrebten Ziel weg, direkt durch epitaktisches Aufwachsen einer elektrolumineszenten Halbleiterschicht auf ein Si-Sub-
Fi "974 022 609827/0S6G
- 4 itrat ein zufriedenstellendes Ergebnis zu erreichen.
Zusammengefaßt kann festgestellt werden, daß der genannte Stand der Technil: kein Verfahren angibt,- das ein epitaktisches Aufwachsen von GaAsP als lichtemittierendem Halbleitermaterial auf ein Si-Substrat ermöglicht und damit die Herstellung qualitativ hochwertiger, lichtemittierender Dioden gestattet. Hervorgehoben werden das pyrolitische Verfahren oder das Disproportionierungsverf ahren. Beim pyrolitischen Verfahren erhält man nur Materialien geringerer struktureller und elektrischer Qualität. Beim Disproportionierungsverfahren ergeben sich beträchtliche Schwierigkeiten in der Kristallkernbildung.
Bisher wurden Epitaxieschichten hoher Qualität nur auf GaAs-- und GaP-Substraten erzielt. Vorzuziehen wäre die Verwendung von nonokristallinen Si--Substraten, da diese zumindest kostenmäßig weniger aufwendig sind als Substrate aus GaAs und GaP. Da außerdem die moderne integrierte Halbleitertechnologie auf Si als Halbleitermaterial beruht, wäre es wünschenswert, lichtemittierende Halbleiterbauelemente in dieser Tech nik integrierbar zu machen.
Es ist die der Erfindung zugrunde liegende Aufgabe, ein zuverlässiges, kostenunaufwendiges Verfahren zur Herstellung lichtemittierender Dioden anzugeben, bei dem auf einem Si-Substrat das lichtemittierende Halbleitermaterial direkt epitaktisch aufgebracht wird und Bauelemente hoher Qualtität erzielt werden.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß eine erste dünne epitaktische GaP-Schicht pyrolitisch auf ein Si-Substrat aufgebracht wird, daß auf die erste eine zweite GaP-Schicht durch einen Halogenid-Transportprozeß aufgebracht wird, wobei durch Zusatz von AsH- der Bandabstand von GaP verändert wird, bis eine GaAsP-Schicht konstanter Zusammensetzung erreicht
974 022 609827/U566
5Ä9 7T8"
wird, und daß anschließend eine die Wellenlänge der Diode bestimmende GaAsP-Schicht konstanter Zusammensetzung aufgebracht wird.
Vorteilhafte Ausgestaltungen des erfindungsgeniäßen Verfahrens sind in den Unteransprüchen niedergelegt.
Die Erfindung wird in; folgenden anhand der Zeicänng erläutert. ils zeigen;
Fig. 1 ein Äblaufdiagramm des erfindunysgeuiäßen
Verfahrens ,
Fig. 2 eine Schnittansicht einer erfindungsgemäß
hergestellten lichtemittiereiiücn Anordnung und
Fig. 3 die schematische Ansicht einer Einrichtung
zum pyrolitischen Aufwachsen einer GaP--Schicht auf einem Si-Substrat entsprechend dem ersten erfindungsgemäßen Verfahrensschritt.
Wie aus dem Ablauf diagramm der Fig. 1 zu ersehen ist, v/ird im ersten Verfahrensschritt auf ein Si-Substrat auf pyrolitischem Wege eine GaP-Schicht aufgebracht. Diese Schicht dient als eine Art Zwischenschicht. Die bei diesem ersten Prozeßschritt verwendete Reaktionsgefäß 10, typischerweise aus Quarz mit einem Durchmesser von etwa 50 mm, ist normalerweise waagrecht angeordnet. Beim erfindungsgemäßen Verfahren wird die Reaktionsgefäß jedoch in vertikaler Lage betrieben, wie es in Fig. 3 dargestellt ist. Als Einlasse dienen zwei Röhren 12 und 14. Über das innere Rohr 12 werden die Reaktionsgase zugeführt. Über das äußere Rohr 14 erfolgt die Zufuhr von H0, das den
Reaktanzgasstrom nach Art eines Vorhanges umgibt und einen
Fi 974 022 609827/0586
Miederschlag an den Wänden des Reaktionsgefäßes weitgehend verhindert. Die Si~Substrate 16 werden auf einen hochreinen Graphit-Träger 13 gelegt und über eine Induktionsspule 20 erhitzt.
Regelorgane H steuern den Fluß der Reaktionsgase, der über Flußmesser F und Magnetventile S selektiv überwacht wird. Vor dem eigentlichen pyrolitisehen Niederschlag wird ein Hochtemperaturprozeß in H2-ümgebung bei einer Dauer von etwa 2 Minuten und einer Temperatur von etwa 1100°C durchgeführt, um anschließend eine kontinuierliche Schicht zu erhalten. Der pyrolitische Niederschlagsprozeß wird dann so lange durchgeführt, bis eine Epitaxieschicht von etwa 1 bis 2 um auf der Oberfläche des Si-Substrats entstanden ist. Diese erste dünne epitaktische GaP-Schicht bildet eine Grund- oder Zwischenschicht, auf der die weiteren Schichten aufgebracht werden.
Typische Prozeßparameter ergeben sich aus der folgenden Tabelle: Flußraten
H2 (Hauptfluß) 3, 0 l/Min.
H2 FGa(CH3J3 Zusatz? 3, 0 l/Min.
H2(PH3 Zusatz) 2, 5 l/Min.
Ga (CH3J3 25 cc/Min.
PH3 25 cc/ilin.
Temperaturen - 1125°C - 1000 °C-85O°C
974 022 6098 27/0566
— "7 —.
Zeiten
2 Min. bei 1125°C
3 Min. ansteigende Temperatur (1125°C—MOOO0C)
1 Min. PH3 bei 1000°C
5 Min. PH3 und Ga(CH3)3 bei 1000 C 15 Min. PH und Ga(CH3J3 bei 85O°C 8 Min. Spülen
Als Ergebnis dieses Prozesses erhält man eine Epitaxieschicht guter Qualität auf einem in der \100/ -Ebene oder einer um 3° von dieser Ebene abweichend orientiertem Si-Substrat. Die Schichtdicke beträgt bis zu 7,5 u. Für den pyrolitischen Prozeß gelten folgende Reaktionsgleichungen:
(CH3) 3 Ga -^ Ga(Dampf) + 3 CH4
PH3-^-M/χΡχ + 3/2 H2 (x = 1r4)
(1/XPx + Ga(Dampf)-*GaP(pest)
Es sei hinzugefügt, daß zum Zwecke der Erhöhung der GaP-Schichtbildung im Bereich der hohen Temperatur t d.h., im Bereich des Substrats 16 und der Aufnahme 18, ein wassergekültes Reaktionsgefäß verwendet wird. Die Temperatur kann am Ende bis auf etwa 75O°C abgesenkt werden, ohne daß das Ergebnis wesentlich beeinträchtigt würde.
Im zweiten Verfahrensschritt wird die zweite GaP-Schicht in einer Dicke von 10 bis 20 μ aufgebracht. Dieser Prozeß wird in einer handelsüblichen Einrichtung zum Aufbringen von HCl/Ga/PH3/H2 durchgeführt, wobei AsH3 in abgestufter Menge hinzugefügt wird.
974 022 6 098 27/0566
Eine derartige Einrichtung ist unter dein Titel "Single Crystal Electroluminescent Materials" in Mater. Sei. Eng.7 6 (1970) Seite 69 bis 109 beispielsweise beschrieben. Für diesen zweiten Prozeßschritt gelten im wesentlichen folgende Reaktionsgleichungen:
HCl +.Ga(flüssi9) A* GaCl (Dampf) PH--i—»1/xP + 3/2 EL (x = 1-4)
GaC1(Dampf) + 1/χΡχ + 1/2 H 2-*GaP + HC1
Dabei sind die Wände des Reaktionsgefäßes heiß, um eine GaP-Schichtbildung dort zu verhindern. Als typische Prozeßpararceter ergeben sich:
Flußrate - 1 H2^ 1 ,2 l/tlin.
HCIr-2 cc/Νί*.
PHQ*-s»8 CC/H.'n-
Temperatur 700 - 75O°C
Zeit 75 - 50 Minuten
Es werden Aufwachsraten in der Größenordnung von 0,1 bis 0,1 μ/mi: erreicht. Es ergeben sich GaP-Schichtdicken bei einer Prozeßdauer von 75 Minuten von etwa 12,6 bis 13,3 /u und bei etwa 150 Min. von 29,8 JU. Es ergibt sich eine GaP-Schicht hoher Qualität.
Im folgenden seien die durch einen Vergleich zwischen heteroepitaxialen GaP/Si-Strukturen und den üblichen homeoepitaxxalen GaP/GaP-Strukturen gewonnenen Meßergebnisse dargestellt.
Fi 974 022 609827/0566
2 5Ϊ9738
GaP/Si
30O0K - Dotierungsgrad 4,3 χ 1Ο16 cm 3 5,1x1O16 cm
Beweglichkeit
2 2
15Ο cm /V sec 150cm /V see
ο 14 -3 14
77V K - Dotieruiigsgrad 2,0 χ 10 cm 1;8x10 cn
Beweglichkeit
1730 cm2/V see 1660 cm2/V see
Versetzungsdichte
Abnehmend von der Grenzfläche
(rJiO7/cm2)
zur Oberfläche
(1O5/cm2)
5 2 Es ist bekannt, daß Versetzungsdichten von etwa 10 /cm keinen wesentlichen Einfluß auf Elektrolumineszenzeffekt des -:-Iaterials haben.
Während der Herstellung der zweiten GaP-Schicht wird in abgestufter Weise AsH3 zugefügt. Dies geschieht mittels eines elektronisch gesteuerten Flußmessers. Das gesteuerte Hinzufügen von AsH3 ermöglicht das Aufwachsen einer GaAsP-Schicht jedes beliebigen Bandabstandes. Der letzte Prozeßabschnitt wird so lange fortgeführt, bis die vorgegebene Zusammensetzung des lichteinittierenden Elementes erreicht ist. Schließlich wird eine GaAsP-Schchicht konstanter Zusammensetzung aufgebracht. Die fertige Struktur ist in Fig. 2 im Schnitt dargestellt.
GaAsP-Schichten wurden in der Halbleiterindustrie zur Herstellung von lichtend.ttiernden Dioden bereits verwendet. Ein wesentliches Problem stellten aber die Kosten dar, da nur Sub-
FI 974 022
609827/0566
strate aus GaAs und GaP verwendbar waren. Der an sich angestrebten Verwendung von Si-Substraten stand entgegen, daß infolge der ungleichen Gitterstruktur GaAsP nicht auf Si epitaktisch aufwachsbar war. Die Erfindung liefert eine einfache Lösung dieses Problems .
974 022 609827/0566

Claims (1)

  1. - 11 -
    PATENTANSPRÜ CHE
    Verfahren zur Herstellung von lichtemittierenuen Dioden, dadurch gekennzeichnet, daß eine erste dünne epitaktische GaP-Schicht pyrolitisch auf ein Si-Substrat aufgebracht wird, daß auf die erste eine zweite GaP-Schicht durch einen Halogenid-Transportprozeß aufgebracht wird, wobei durch Zusatz von AsH3 der Bandabstand von GaP verändert wird, bis eine GaAsP-Schicht konstanter Zusammensetzung erreicht wird, und daß anschließend eine die Wellenlänge der Diode bestimmende GaAsP-Schicht konstanter Zusammensetzung aufgebracht wird.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zunächst das Si-Substrat einem Hochtemperaturprozeß bei einer Temperatur im Bereich von 1100 C und einer Dauer von etwa 2 Min. unterworfen wird.
    Verfahren nach Anspruch 1 oder 2,- dadurch gekennzeichnet, daß die Dicke der ersten GaP-Schicht ira Bereich von 1-2 ρ gewählt wird.
    Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die erste GaP-Schicht bei einer Temperatur im Bereich von 75O°C - 1000?C aufgebracht wird.
    Verfahren nach Anspruch 1, 3 oder 4, dadurch gekennzeichnet, daß die Dicke der zweiten GaP-Schicht im Bereich von 10 bis 20 μ gewählt wird.
    Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die zweite GaP-Schicht bei einer Temperatur im Bereich von 700°C bis 85O°C aufgebracht wird.
    022 609827/0566
    I e e r s e i t e
DE2549738A 1974-12-17 1975-11-06 Verfahren zur Herstellung einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden Expired DE2549738C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/533,590 US3963539A (en) 1974-12-17 1974-12-17 Two stage heteroepitaxial deposition process for GaAsP/Si LED's

Publications (2)

Publication Number Publication Date
DE2549738A1 true DE2549738A1 (de) 1976-07-01
DE2549738C2 DE2549738C2 (de) 1984-04-19

Family

ID=24126627

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2549738A Expired DE2549738C2 (de) 1974-12-17 1975-11-06 Verfahren zur Herstellung einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden

Country Status (5)

Country Link
US (1) US3963539A (de)
JP (1) JPS5311837B2 (de)
DE (1) DE2549738C2 (de)
FR (1) FR2295575A1 (de)
IT (1) IT1050021B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4310569A1 (de) * 1993-03-26 1994-09-29 Daimler Benz Ag Laserdiode
DE4310571A1 (de) * 1993-03-26 1994-09-29 Daimler Benz Ag Leuchtdiode

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025157A (en) * 1975-06-26 1977-05-24 The United States Of America As Represented By The Secretary Of The Navy Gradient index miniature coupling lens
JPS5856963B2 (ja) * 1977-05-06 1983-12-17 三菱化成ポリテック株式会社 電子発光化合物半導体の製造方法
US4314873A (en) * 1977-07-05 1982-02-09 The United States Of America As Represented By The Secretary Of The Navy Method for depositing heteroepitaxially InP on GaAs semi-insulating substrates
US4180825A (en) * 1977-09-16 1979-12-25 Harris Corporation Heteroepitaxial deposition of GaP on silicon substrates
US4120706A (en) * 1977-09-16 1978-10-17 Harris Corporation Heteroepitaxial deposition of gap on silicon substrates
US4517047A (en) * 1981-01-23 1985-05-14 The United States Of America As Represented By The Secretary Of The Army MBE growth technique for matching superlattices grown on GaAs substrates
JPS6012724A (ja) * 1983-07-01 1985-01-23 Agency Of Ind Science & Technol 化合物半導体の成長方法
US4697202A (en) * 1984-02-02 1987-09-29 Sri International Integrated circuit having dislocation free substrate
JPS61291491A (ja) * 1985-06-19 1986-12-22 Mitsubishi Monsanto Chem Co りん化ひ化ガリウム混晶エピタキシヤルウエハ
US4876210A (en) * 1987-04-30 1989-10-24 The University Of Delaware Solution growth of lattice mismatched and solubility mismatched heterostructures
US5238869A (en) * 1988-07-25 1993-08-24 Texas Instruments Incorporated Method of forming an epitaxial layer on a heterointerface
US5204284A (en) * 1989-01-19 1993-04-20 Hewlett-Packard Company Method of making a high band-gap opto-electronic device
US5060028A (en) * 1989-01-19 1991-10-22 Hewlett-Packard Company High band-gap opto-electronic device
CA2062134C (en) * 1991-05-31 1997-03-25 Ibm Heteroepitaxial layers with low defect density and arbitrary network parameter
JPH05291140A (ja) * 1992-04-09 1993-11-05 Fujitsu Ltd 化合物半導体薄膜の成長方法
US5526768A (en) * 1994-02-03 1996-06-18 Harris Corporation Method for providing a silicon and diamond substrate having a carbon to silicon transition layer and apparatus thereof
US5449927A (en) * 1994-05-16 1995-09-12 Santa Barbara Research Center Multilayer buffer structure including II-VI compounds on a silicon substrate
US6010937A (en) * 1995-09-05 2000-01-04 Spire Corporation Reduction of dislocations in a heteroepitaxial semiconductor structure
JP3268731B2 (ja) * 1996-10-09 2002-03-25 沖電気工業株式会社 光電変換素子
US7202503B2 (en) * 2004-06-30 2007-04-10 Intel Corporation III-V and II-VI compounds as template materials for growing germanium containing film on silicon

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USB524765I5 (de) * 1966-02-03 1900-01-01
US3433684A (en) * 1966-09-13 1969-03-18 North American Rockwell Multilayer semiconductor heteroepitaxial structure
US3783009A (en) * 1971-02-22 1974-01-01 Air Reduction Method for improving perfection of epitaxially grown germanium films
US3699401A (en) * 1971-05-17 1972-10-17 Rca Corp Photoemissive electron tube comprising a thin film transmissive semiconductor photocathode structure
JPS52915B1 (de) * 1971-06-01 1977-01-11
US3766447A (en) * 1971-10-20 1973-10-16 Harris Intertype Corp Heteroepitaxial structure
US3862859A (en) * 1972-01-10 1975-01-28 Rca Corp Method of making a semiconductor device
JPS5228444Y2 (de) * 1972-01-18 1977-06-28

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Jap.J.Appl.Phys." 11 (1972) 919-920 *
"Siemens Forsch. u. Entw. Ber." 2 (1973) 171-174 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4310569A1 (de) * 1993-03-26 1994-09-29 Daimler Benz Ag Laserdiode
DE4310571A1 (de) * 1993-03-26 1994-09-29 Daimler Benz Ag Leuchtdiode

Also Published As

Publication number Publication date
FR2295575B1 (de) 1978-04-07
JPS5311837B2 (de) 1978-04-25
JPS5178186A (de) 1976-07-07
DE2549738C2 (de) 1984-04-19
FR2295575A1 (fr) 1976-07-16
IT1050021B (it) 1981-03-10
US3963539A (en) 1976-06-15

Similar Documents

Publication Publication Date Title
DE2549738A1 (de) Verfahren zur herstellung von lichtemittierenden dioden
DE2549787A1 (de) Verfahren zur herstellung lichtemittierender dioden
DE69203736T2 (de) Kristallzuchtverfahren für Halbleiter auf Galliumnitrid-Basis.
DE2231926B2 (de) Verfahren zur Herstellung von Halbleitermaterial
DE2830081A1 (de) Verfahren zum herstellen eines halbleitermateriales der gruppen iii/v des periodischen systems
DE2738329A1 (de) Elektrolumineszierende galliumnitridhalbleiteranordnung und verfahren zu deren herstellung
DE3526844A1 (de) Einrichtung zum bilden eines kristalls aus einem halbleiter
DE2257834A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE2715558A1 (de) Verfahren zur herstellung eines bauteils zur verwendung bei der halbleiterbauelementfertigung
DE3635279A1 (de) Gasphasen-epitaxieverfahren fuer einen verbindungs-halbleiter-einkristall und einrichtung zur durchfuehrung des verfahrens
DE3620329A1 (de) Verfahren zur herstellung von einkristall-substraten aus siliciumcarbid
DE1965258A1 (de) Verfahren zur Herstellung einer Epitaxialschicht
DE10124609B4 (de) Verfahren zum Abscheiden aktiver Schichten auf Substraten
DE3852402T2 (de) Galliumnitridartige Halbleiterverbindung und daraus bestehende lichtemittierende Vorrichtung sowie Verfahren zu deren Herstellung.
DE3926373A1 (de) Lichtemittierende diode aus siliciumcarbid mit einem pn-uebergang
DE3526824C2 (de)
DE3526889C2 (de) Vorrichtung zum Züchten von III-V-Verbindungshalbleitern
DE68901735T2 (de) Verfahren zur herstellung von halbleitenden einkristallen.
DE2154386C3 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE2339183A1 (de) Verfahren zum aufwachsen einer epitaxieschicht auf einem einkristallinen, in seiner zusammensetzung mit ihr nicht identischen substrat
DE69106646T2 (de) Herstellungsverfahren für eine blaues Licht emittierende ZnSe-Vorrichtung.
DE2544286C3 (de) Verfahren zum epitaktischen Abscheiden einer III-V-Halbleiterkristallschicht auf einem Substrat
DE69207503T2 (de) Einkristall einer Halbleiterverbindung
DE3124456C2 (de) Halbleiterbauelement sowie Verfahren zu dessen Herstellung
DE3689387T2 (de) Verfahren zur Herstellung einer Dünnschicht aus GaAs.

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee