DE2544691B2 - Phasenfangschaltung für Videosignale unter Verwendung eines digitalen Speichers - Google Patents
Phasenfangschaltung für Videosignale unter Verwendung eines digitalen SpeichersInfo
- Publication number
- DE2544691B2 DE2544691B2 DE2544691A DE2544691A DE2544691B2 DE 2544691 B2 DE2544691 B2 DE 2544691B2 DE 2544691 A DE2544691 A DE 2544691A DE 2544691 A DE2544691 A DE 2544691A DE 2544691 B2 DE2544691 B2 DE 2544691B2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- memory
- read
- signals
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
- H04N5/0736—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
- Synchronizing For Television (AREA)
Description
Die Erfindung betrifft eine Phasenfangschaltung der
j5 im Oberbegriff des Patentanspruchs 1 angegebenen Art.
Derartige Phasenfangschaltungen sind bekannt
(DE-OS 23 20 376 = US-PS 39 09 839, Literaturstelle »Television Frame Synchronizer«, Journal of the
SMPTE [Society of Motion Picture and Television Engineers], Bd. 84, Nr. 3 [März 1975JS. 129 bis 134). Die
Synchronisierung wird dadurch erreicht, daß das in den Speichern gespeicherte Videosignal synchron zum
Bezugssignal aus den Speichern ausgelesen wird. Die Speicherung erfolgt rahmenweise, so daß die gesamte
Kapazität des Speichers bzw. der verwendeten Speicherteile gleich derjenigen eines Bildrahmens sein
muß. Darin liegt ein Nachteil, da ein Speicher einer derart großen Kapazität das System sehr teuer macht.
Bei anderen bekannten Phasenfangschaltungen (z. B.
US-PS 38 62 365) werden die eingehenden Videosignale mit dem Bezugssignal verglichen und ein Phasendifferenzsignal
an die Sendestationen zurückgegeben, um dort eine Verschiebung der Phasenlage des gesendeten
Videosignals derart zu erzielen, daß die Phasendifferenz am Empfang ausgeglichen wird. Derartige Systeme
benötigen zwar keinen Speicher, machen aber bei jeder Umschaltung von einer Leitung auf eine andere Leitung
eine erneute Einstellung der Phasenkompensation erforderlich und sind aus diesem Grunde im Betrieb
bo umständlich.
Es ist daher Aufgabe der Erfindung, eine Phasenfangschaltung der eingangs bezeichneten Art derart
weiterzubilden, daß Speicher mit geringerer Kapazität verwendet werden können.
es Erfindungsgemäß wird diese Aufgabe durch die im
Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gelöst. Die Erfindung betrifft ferner verschiedene
vorteilhafte Weiterbildungen.
Die Erfindung geht von folgender Überlegung aus: Bei den meisten gegenwärtig verwendeten Fernsehsystemen
wie NTSC, PAL und SECAM arbeitet man mit einer Zeilensprungabtastung (Interlace Scanning). Beim
NTSC-System werden pro Sekunde 30 Bi.'der übertragen, ein Bildrahmen besteht aus zwei Feldern, und zwar
einem mit einer geraden Zahl bezeichneten und einem mit einer ungeraden Zahl bezeichneten Feld, die sich
hinsichtlich ihrer Abtastposition um eine halbe horizontale Abtastzeile unterscheiden. Will man nun die
Kapazität der Speicher bei Systemen der eingangs genannten Art derart verringern, daß sie derjenigen ist,
die für ein Feld benötigt wird, die also demgemäß gleich der Hälfte der für einen gesamten Bildrahmen
benötigten Kapazität ist, so ergibt sich, wenn das gespeicherte Feld ungerade und das ausgelesene Feld
gerade ist, folgendes Problem: Die Phase des Synchronisiersignals für das ungerade Signal unterscheidet sich
von der des Synchronisiersignals für das gerade Signal ebenfalls, wie erwähnt, um die Hälfte einer horizontalen
Abtastperiode (1H)l Nun ist die Frequenz des Farbhilfsträgers so bestimmt, daß sie 455/2ma! der
horizontalen Abtastfrequenz ist; die Anzahl der horizontalen Abtastzeilen ist 525. Die Anzahl der
Perioden des Farbhilfsträgers innerhalb eines Bildrahmens ist demgemäß 119 437,5. Und da die Phase des
Farbhilfsträgers für einen bestimmten Bildrahmen entgegengesetzt der Phase für den darauf folgenden
Bildrahmen ist, würde dieses System, würde man lediglich die Speicherkapazität auf die Hälfte eines
Bildrahmens reduzieren, dann nicht zufriedenstellend funktionieren, wenn die Phase des Farbhilfsträgers für
den Bildrahmen, der gerade eingelesen wird, von dem Bildrahmen, der gerade ausgelesen wird, unterscheidet.
Trotz dieser Schwierigkeit geht die Erfindung davon aus, die Unterteilung eines Bildrahmens entsprechend
den Feldern, wie sie durch Zeilenabtastung entstehen, auszunutzen und überwindet das genannte Problem der
Phasendifferenz zwischen den verschiedenen Feldern dadurch, daß die Rückstellimpulse für das Einschreibadressenregister,
die die Dauer des Einschreibvorgangs bestimmen, gerade aus dieser für ein Feld jeweils
charakteristischen Phasenbeziehung abgeleitet werden.
Um die bei einem 1-Feld-Speicher gegebenen Schwierigkeiten zu überwinden, wird das Videosignal
eines NTSC-Systems nacheinander in Einheiten von 4 Feldern gespeichert. Wendet man dies auf das
PAL-System an, das mit einem Versatz von 1AH sowie
einem Versatz des Rahmens arbeitet, so ergibt sich, daß das Videosignal in einem 1-Feld-Speicher nacheinander
in Einheiten von 8 Feldern gespeichert wird. Ähnlich wird ein Videosignal nach dem SECAM-System in
Einheiten von 8 Feldern gespeichert.
Ausführungsbeispiele der Erfindung und ihre;· vorteilhaften
Weiterbildungen werden im folgenden anhand der Zeichnungen beschrieben. Es stellt dar:
F i g. 1 eine Tabelle zur Erläuterung des Grundgedankens der Erfindung,
F i g. 2 ein Blockschaltbild eines ersten Ausführungsbeispiels,
Fig.3(A) und 3(B) zeitliche Abläufe im Ausführungsbeispiel
nach F i g. 2,
Fig.4 Kurvenverläufe im Rückstellimpuls-Generator,
der beim ersten Ausführungsbeispiel verwendet wird,
F i g. 5 eine Tabelle zur Erläuterung der Operation des Flaggensignal-Generators, der beim ersten Ausführunesbeispiel
verwendet wird,
F i g. 6 ein Diagramm zur Darstellung der Beziehung zwischen dem gespeicherten Feld und dem Bezugsfeld
bei der Steuerung des Auslesevorgangs,
Fig.7 ein Blockschaltbild einzelner Schaltungsbestandteile,
die mit dem Auslese-Rückstellimpuls-Generator in Zusammenhang stehen,
Fig.8 den Speicheraufbau bei einem zweiten Ausführungsbeispiel,
Fig.9 ein Blockschaltbild des Steuerteils für den id Speicher beim zweiten Ausfuhrungsbeispiel.
F i g. 1 zeigt die Beziehungen zwischen den Feldern, der Anzahl der horizontalen Abtastzeilen und der Zahl
der Perioden des Farbhilfsträgers. Im ersten Feld ist das Videosignal eines NTSC-Systems, das 59 605
Perioden des Farbhilfsträgers entspricht und 262 2» horizontale Abtastzeilen (h) umfaßt, gespeichert; im
zweiten Feld ist das Videosignal, das 59 833
(= 4I5-263+ 0,5)
Perioden des Farbhilfsträgers entspricht und 263 horizontale Abtastzeilen umfaßt, gespeichert; im dritten
Feld ist das Videosignal, das 59 605 Perioden des Farbhilfsträgers entspricht und 262 horizontale Abtustzeilen
umfaßt, gespeichert; schließlich ist im vierten Feld das Videosignal gespeichert, das 59 832
455 _ .
Perioden des Farbhilfsträgers entspricht und 263 horizontale Abtastzeilen umfaßt.
F i g. 2 zeigt ein Ausführungsbeispiel. Das zusammengesetzte Videosignal wird an der Eingangsklemme 1
von einer örtlichen Station her zugeführt. Es gelangt von dort an einen Codierer 2, einen farbsynchronisierimpuls-(Brust-)gesteuerten
Oszillator (Burst Controlled Oscillator = BCO) 3 und einen Synchronisiersignal-Separator
4. Der Oszillator 3 erzeugt eine kontinuierliche j Welle CB mit der Frequenz des Farbhilfsträgers (beim
NTSC-System ca. 3,58 MHz), der mit dem Farbsynchronisierimpuls (Burst) im zugeführten Videosignal synchronisiert
ist. Der vom Oszillator 3 abgegebene Hilfsträger Cd gelangt an einen Einschreibtaktimpuls-Generator
5. Dieser erzeugt einen Einschreibtaktimpuls CPw mit einer Frequenz von ca. 10,7 MHz
(3,58 MHz ■ 3). Der Einschreibtaktimpuls CPw gelangt an den Codierer 2. Der Codierer 2 codiert das
Videosignal mit der Taktfrequenz von 10,7 MHz. Als Codierer kommt z. B. ein Rückkopplungscodierer in
Frage. Derartige Codierer sind bekannt (vgl. »A feed-back type coder for CTV«, Paper No. 1581,
Proceedings of the National Convention of the Institute of Electronics and Communication Engineers of Japan,
bo 1971).
Das vom Codierer 2 abgegebene Videosignal gelangt an einen Addierer 6, in dem zu dem digitalen
8-Bit-Videosignal während der vertikalen Austastperiode in jedem Feld ein 2 Bits aufweisendes Flaggensignal
b5 addiert wird, das die Zahl der angesammelten
Bildelemente darstellt, wie das weiter unten noch genauer beschrieben wird. Das dadurch entstandene
digitale Videosignal gelangt dann an den Serien-Paral-
lel-Konverter 7, der den zeitseriellen Code in einen
zeitparallelen Code umwandelt. Das dadurch gebildete zeitparallele digitale Videosignal wird in einem ersten
Speicher 8, einem zweiten Speicher 9 und einem dritten Speicher 10 nacheinander auf die im folgenden
beschriebene Art und Weise gespeichert.
Der vom Einschreibtaktimpuls-Generator 5 abgegebene Einschreibtaktimpuls CTV gelangt an das Einschreibadressenregister
11. Die Adressendaten aus dem Einschreibadressenregister 11 bestehen aus ersten ι ο
Adressendaten A W und zweiten Adressendaten MWi,
MW2 und MW3. Die ersten Adressendaten AW
bezeichnen die Adresse in jedem Speicher, die zweiten Adressendaten MWi, MW2 und MW3 einen der drei
Speicher 8, 9, 10. Wie in Fig.3(3) gezeigt, bestehen
zweite Adressendaten MWu MW2 und MW3 aus
Impulsfolgen mit der Frequenz von 10,7/3MHz, die jeweils gegeneinander in ihrer Phasenlage um 120"
versetzt sind. Diese Adressen-Daten gelangen über den Einschreib-/Auslese-Schalter 12 an die Speicher 8,9 und
10. Dadurch wird das digitale zeitparallele Videosignal vom Serien/Parallel-Konverter 7 jeweils immer wieder
nacheinander in die Speicher 8,9,10,8,9... eingelesen.
Das Einschreibadressenregister 11 löscht sich selbst, wenn der Einschreibvorgang vollständig beendet ist.
Der EinschreibVAuslese-Schalter 12 steuert die Zuführung der Adressendaten für den Einschreibvorgang
und weiterer Adressendaten für einen Einlesevorgang zu den Speichern derart, daß sich für den
Einschreibvorgang (W) und den Auslesevorgang (R) aus den bzw. in die Speicher 8, 9 und 10 zeitlich der in
Fig.3(5) dargestellte Ablauf ergibt Gelangt ein Einschreib-Adressendalum an den ersten Speicher 8
(Mi) und befindet sich demnach dieser Speicher im Einschreibzustand (W), dann befinden sich die anderen
Speicher 9 und 10 im Auslesezustand (R). Im nächsten Taktintervaii gelangen Einschreib-Adressendaien an
den zweiten Speicher 9 (M2); es befindet sich also dieser
Speicher im Einschreib-Zustand. Währenddessen befinden sich die Speicher 8 und 10 im Auslese-Zustand.
Während des nächsten Taktintervalls werden die F.inschreib-Adressendaten dann dem dritten Speicher
10 (M)) zugeführt. Während dieses Zeitraumes befindet sich dieser Speicher 10 im Einschreibzustand und die
anderen Speichere,9 im Auslesezustand.
Ein Bezugs-Farbhilfsträger Ref.SC wird an der Klemme 13 zugeführt. Er gelangt an einen Auslesetaktimpuls-Generator
15, der einen Auslesetaktimpuls CPr (Fig.3[6]) mit der Frequenz 10,7 MHz erzeugt. Dieser
gelangt an einen Ausleseadressen-Zähler 16, der erste Auslese-Adressendaten ARu AR2 und AR) erzeugt Sie
sind in Fig. 3(7) dargestellt und stellen die Ausleseadressen in den Speichern 8,9 und 10 dar. Ausleseadressen-Zähler
16 erzeugt ferner zweite Ausleseadressen-Daten MRi, MR2 und MRr, sie sind in Fig.3(8) μ
dargestellt und bezeichnen jeweils einen der drei Speicher. Die ersten Adresssendaten gelangen über den
Einschreib-/Auslesc-Schaltcr 12 an die Speicher 8,9 und 10 und bewirken, daß die bezeichneten Adressen an den
Ausgangsklemmen der einzelnen Speicher erscheinen. M)
Wie aus F i g. 3(9) zu ersehen, tritt an der Ausgangsklemme
eines Speichers, wenn sich dieser in seinem Ein.schreibzustand befindet, ein Einschreibdatum (bezeichnet
mit η, η + I ...; dabei zeichnet η, η + 1 ... die
Einschreibdaten, die in die Adressen »n«, »n + 1« ... f>r>
eingeschrieben werden, auf); wenn sich ein Speicher in seinem Auslesezustand befindet, tritt an den Ausgangsklemmen
ein Auslescdaium (bezeichnet mit M. M + 1
...; dabei bezeichnen M, M + 1... Auslesedaten, die aus den Adressen »M«, »M + 1... ausgelesen werden) auf.
Da die Frequenzen in einer örtlichen und in der Zentralstation voneinander verschieden sind, unterscheiden
sich auch die Einschreibtaktimpulse CPw von den Auslesetaktimpulsen CPR in Frequenz und/oder
Phasenlage. Es ist daher fast unmöglich, ein Datum zu einem beliebigen Zeitpunkt in bezug auf die Auslesetaktimpulse
auszulesen. Um diese zeitliche Beziehung einzustellen, sind Pufferspeicher 17,18 und 19 hinter den
Speichern 8, 9 bzw. 10 angeordnet und mit diesen verbunden. Die von den Speichern 8,9 und 10 an ihren
Ausgängen abgegebenen Daten AiOi, MCh. und MCh
werden in die Pufferspeicher 17,18 bzw. 19 mit Hilfe der
Auslesetaktimpulse CPr, die von dem Auslesetaktimpuls-Generator
15 erzeugt werden, überführt Inhibitionsschaltungen 20, 21 und 22 verhindern die
Überführung der Daten, wenn sich die Speicher 8, 9 bzw. 10 im Einschreibzustand befinden. Die lnhibitionsschaltungen
20, 21 und 22 unterstützen, wie aus Fig.3(10) zu ersehen, die Auslesetaktimpulse CPr bei
Auftreten der zweiten Einschreibadressendaten MlV1,
MW2 und MW3; ansonsten geben sie die Auslesetaktimpulse
CPr als Übertragungsimpulse Tj, Ti, T3 an die
Pufferspeicher weiter. Mit Hilfe dieser Übertragungsimpulse werden die Daten AfOt, MOi und MCh in die
Pufferspeicher 17, 18 bzw. 19 übertragen. An den Ausgängen der Pufferspeicher 17,18 bzw. 19 erscheinen
dann Daten BOi, BO2 und BO3, die in Fig.3(11)
dargestellt sind. Diese Daten an den Ausgängen der Pufferspeicher werden an UND-Glieder 23, 24 und 25
geführt, an die ebenfalls die zweiten Ausleseadresssendatcn
MRi, MR2 bzw. MR% aus denen sich die
Reihenfolge des Auslesens ergibt, geführt werden Treten beide gleichzeitig auf, geben die UND-Glieder
als Ausgangsimpulse ab die Daten AOi, AOi und AOj.
die in F i g. 3( 12) dargestellt sind. Diese Daten werden an
das ODER-Glied 26 abgegeben. Auf diese Weise erhält man ein digitales 8-Bit-Videosignal mit einer Taktfrequenz
von 10,7 MHz, das mit dem Bezugssignal synchronisiert ist
Bei der Phasenfangschaltung werden, wie oben beschrieben, nacheinander Videosignale, die 59 606,
59 833,59 605 bzw. 59 832 Perioden des Farbhilfsträgers entsprechen, in den Speichern, und zwar in Einheiten
von vier Feldern, gespeichert Die Steuerung dieser Operation erfolgt folgendermaßen: Ein Einschreib-Rückstellimpuls-Generator
27 erzeugt Rückstellimpulse RP beim Empfang des Farbhilfsträgers CB vom
Oszillator 3, beim Empfang des zusammengesetzten Synchronisiersignals vom Synchronisiersignal-Separator
4 sowie beim Empfang von Einschreibtaktimpulsen CPw vom Einschreibtaktimpuls-Generator 5. Der
Generator 27 gibt als Rückstellimpuls RP einen ersten Taktimpuls in der ersten Periode des Farbhilfsträgers
ab, die unmittelbar folgt, nachdem die Zacken des horizontalen Synchronisiersignals zum ersten Mal mil
den Zacken des vertikalen Synchronisiersignals übereinstimmen. Wie aus Fig.4(1), 4(2) und 4(3) zu sehen
fällt in den ungeraden Feldern Fi, F3, F5... die zweite
Zacke S2 des vertikalen Synchronisiersignals mit dem
horizontalen Synchronisiersignal Sh und in den gerader
Feldern F2, F4, F6... die erste Zacke S\ des vertikalen
Synchronisiersignals mit dem horizontalen Synchronisiersignal zusammen. Die Rückstellimpulse RP (RPy
RP2, RP1...) sind jeweils die ersten Taktimpulse der
ersten Perioden C(Cu C2, C3...) des Farbhilfsträgers
die zeitlich unmittelbar auf eine ÜbereinstimmunE der
Zacken des vertikalen Synchronisiersignals mit dem horizontalen Synchronisiersignal folgen. Die Rückstellimpulse
/?Pgelangen an das Einschreibadressenregister 11. Sie stellen die Einschreibadressen-Daten auf die
Null-Adresse zurück. Daher wird im ersten Feld Fi das
Videosignal aufeinanderfolgend gespeichert, und zwar beginnend mit der Null-Adresse, für die Dauer von
59 605
H5-)
Perioden des Farbhilfsträgers, nachdem das Einschreibadressenregister
11 vom ersten Rückstellimpuls RP\ zurückgestellt worden ist. Am Ende dieses Zeitraumes
wird der zweite Rückstellimpuls RP2 erzeugt, der das
Einschreibadressenregister 11 wieder zurückstellt. Dann
wird das Videosignal des zweiten Feldes F2, in Reihe
aufeinanderfolgend, beginnend mit der Null-Adresse, gespeichert. Der dritte Rückstellimpuls RP3 wird 59 833
=f-263
0,5)
25
Perioden des Farbhilfsträgers erzeugt und stellt das Einschreibadressenregister 11 erneut zurück; dann wird
das Videosignal des dritten Feldes F3 im Speicher, in
Reihe aufeinanderfolgend und beginnend mit der Null-Adresse, gespeichert. Der vierte Rückstellimpuls
RPa wird 59 605 Perioden des Farbhilfsträgers nach dem Zeitpunkt, in dem der dritte Rückstellimpuls RP3
erzeugt worden ist, erzeugt. Dadurch wird das Einschreibadressenregister 11 zurückgestellt und das
Videosignal des vierten Feldes Fa in dem Speicher, in
Reihe aufeinanderfolgend und beginnend mit der Null-Adresse, gespeichert. 59 832
(=^•263-0,5)
40
Perioden des Farbhilfsträgers nach dem vierten Rückstellimpuls RPa wird der fünfte Rückstellimpuls
RPs erzeugt. Wie aus F i g. 4 hervorgeht, hat der fünfte Rückstellimpuls RPs dieselbe zeitliche Beziehung zum
Farbhilfsträger CPw, zum horizontalen Synchronisiersignal Sh und zum Auftreten der Zacken im vertikalen
Synchronisiersignal, wie der erste Rückstellimpuls RP]. Von diesem Zeitpunkt an wiederholt sich derselbe
Vorgang, mit einer Einheit von vier Feldern.
Die Einschreibadressen-Daten AW, MW\, MW2 und
MW3 gelangen vom Einschreibadressenregister 11 an
den Adressen-Decodierer 28, der einen Impuls erzeugt, der anzeigt, daß das Einschreibadressenregister 11
zurückgestellt und die Einschreibadressen-Daten auf die Null-Adresse zurückgestellt worden sind. Dieser Impuls
wird an einen Flaggensignal-Generator 29 weitergegeben, dem auch der Farbhilfsträger CB vom Oszillator 3
und das zusammengesetzte Synchronisiersignal von dem Synchronisiersignal-Separator 4 zugeführt wird, m
Der Flaggensignal-Generator 29 erzeugt ein 2-Bit-Flaggensignal, das anzeigt, welches der vier Felder Fi, Fi, F3,
F4 gerade gespeichert wird. Diese Operation basiert auf
der zeitlichen Übereinstimmung zwischen dem horizontalen Synchronisiersignal Sn und dem Auftreten der
Zacken des vertikalen Synchronisiersignals sowie ferner auf der Phasenbeziehung zwischen dieser zeitlichen
Übereinstimmung und dem Farbhilfsträger CB.
Wie aus F i g. 5 [vgl. dazu auch F i g. 4(1), 4(2) und 4(4)] ersichtlich, erzeugt der Flaggensignal-Generator 29 also
ein Flaggensignal »00«, das die Speicherung des ersten Feldes Fi anzeigt, wenn zeitliche Übereinstimmung
zwischen der zweiten Zacke S2 des vertikalen Synchronisiersignals
und dem horizontalen Synchronisiersignal 5h gegeben ist und wenn ferner diese Beziehung in der
letzten Hälfte einer Periode des Farbhilfsträgers CB auftritt. Der Flaggensignal-Generator 29 erzeugt ein
Flaggensignal »01«, das die Speicherung des zweiten Feldes Fi anzeigt, wenn zeitliche Übereinstimmung
zwischen der ersten Zacke 5| des vertikalen Synchronisiersignals und dem horizontalen Synchronisiersignal Sh
gegeben ist, und wenn ferner diese Beziehung in der letzten Hälfte einer Periode des Farbhilfsträgers CB
auftritt. Der Flaggensignal-Generator 29 erzeugt ein Flaggensignal »10«, das die Speicherung des dritten
Feldes F3 anzeigt, wenn zeitliche Übereinstimmung
zwischen der zweiten Zacke S2 des vertikalen Synchronisiersignals
und dem horizontalen Synchronisiersignal Sh gegeben ist und wenn ferner diese Beziehung in der
ersten Hälfte einer Periode des Farbhilfsträgers CB auftritt. Der Flaggensignal-Generator 29 erzeugt ein
Flaggensignal »11«, das die Speicherung des vierten Feldes Fa anzeigt, wenn zeitliche Übereinstimmung
zwischen der ersten Zacke 5i des vertikalen Synchronisiersignals und dem horizontalen Synchronisiersignal Sh
gegeben ist und ferner diese Beziehung in der ersten Hälfte einer Periode des Farbhilfsträgers CA auftritt
Das Flaggensignal gelangt an den Flaggensignal-Addierer 6, in dem es zu dem digitalen zeitseriellen
8-Bit-Videosignal, das der Codierer 2 abgibt, addiert
wird. Das Flaggensignal erhält man beim Auftreten jedes Rückstellimpulses RP, der unmittelbar nach der
ersten oder zweiten Zacke des vertikalen Synchronisiersignals des zusammengesetzten Fernsehsignals auftritt.
Das ergibt, daß man das Flaggensignal erhält, wenn das zusammengesetzte Fernsehsignal seinen niedrigsten
Pegel hat Für die Zeitdauer von 0,46 H nach dem Rückstellimpuls sind die signifikantesten Ziffern des
digitalen 8-Bit-Videosignals »0«. Daher sind z. B. die beiden signifikantesten Ziffern des digitalen 8-Bit-Videosignals,
die den Taktimpulsen [Fig.4(7)] entsprechen,
die innerhalb einer Periode des Farbhilfsträgers nach dem Rückstellimpuls RP erzeugt werden, »0«,
solange nicht Rauschen auftritt. An diese Stelle der signifikantesten Ziffern wird das Flaggensignal eingesetzt.
Das digitale Videosignal mit eingesetztem Flaggensignal wird über den Serien/Parallel-Konverter
im Speicher gespeichert. Dadurch wird das Flaggensignal in den den oberen beiden Bits zugeordneten Stellen
in der Adresse »1«im ersten Speicher gespeichert.
Beim Auslesen gelangen die Ausleseadressen-Daten ARi und MR\ von dem Ausleseadressen-Register 16 an
den Ausleseadressen-Decodierer 30, der dann einen Adressendecodierimpuls AD erzeugt, wenn die ersten
Ausleseadressen-Daten AR\ die Adresse »2« darstellen und die zweiten Ausleseadressen-Daten MR\ »1« sind.
Dieser Adressendecodierimpuls AD gelangt an den Flaggensignal-Decodierer 31. Diesem wird auch das
ausgelesene PCM-Signal vom ODER-Glied 26 zugeführt, das gegenüber dem Bezugs-Synchronisiersignal
Ref. Sync um eine Periode des Farbhilfsträgers CB (d. h.
um drei Taktimpulse CPr) verzögert ist, wie aus den F i g. 3(7), 3(8) und 3(12) hervorgeht. In anderen Worten:
Das ausgelesene digitale Videosignal, das man erhält, wenn die Ausleseadressen-Daten AR\ die Adresse »2«
darstellen, ist das Datum, das an der Adresse »1« im
Speicher gespeichert ist. Man kann also durch eine Verknüpfung der beiden signifikantesten Ziffern des
ausgelesenen PCM-Signals mit dem Adressendecodierimpuls
ADdas gespeicherte Flaggen^'Rrnal auslesen
Der Bezugs-Hilfsträger und das Bezugs-Synchronisiersignal werden an den Klemmen 13 und 14 7iio-pf"hru
und gelangen an einen Bezugs-Flaggensignal-Generalor 32, der ein Bezugs-Flaggensignal erzeugt. Wie in
F i g. 6 gezeigt, sind zwischen dem gespeicherten Flaggensignal und dem Bezugs-Flaggensignal, d. h.,
zwischen dem im Speicher gespeicherten Feld und dem Bezugsfeld, die folgenden vier Beziehungen möglich:
(1) Das gespeicherte Feld ist gleich dem Bezugsfeld [F ig. 6(1)].
(2) Das Bezugsfeld Hegt ein Feld hinter dem gespeicherten
Feld [F i g. 6(2)].
(3) Das Bezugsfeld liegt zwei Felder hinter dem gespeicherten Feld [F i g. 6(3)].
(4) Das Bezugsfeld liegt drei Felder hinter dem gespeicherten Feld [F i g. 6(4)].
Das ausgelesene Feld wird im Ausführungsbeispiel folgendermaßen bestimmt: Ob das Auslesefeld gerade
oder ungerade ist, wird in Beziehung dazu gebracht, ob das Bezugsfeld gerade oder ungerade ist. In anderen
Worten: Die niedrigere Ziffer (Ro) des Bezugs-Flaggensignals wird als niedrigere Ziffer des Auslese-Flaggensignals
genommen, und die obere Ziffer (W]) des gespeicherten Flaggensignals wird als obere Ziffer des
Auslese-Flaggensignals genommen. Die Beziehungen zwischen dem gespeicherten Flaggensignal und dem
Bezugs-Flaggensignal ergeben sich aus F i g. 6. Stimmt diese »Gerade/Ungerade«-Beziehung oeim gespeicherten
Feld mit der beim Bezugsfeld nicht überein, wie in den F i g. 4(2) und 4(4) gezeigt, wenn die gespeicherten
Felder das zweite und das vierte Feld sind, dann müssen die auszulesenden Adressen um ungefähr 0,5 H übersprungen
werden. Zu diesem Zweck erfolgt beim Ausführungsbeispiel der Auslesevorgang so, wie er in
F i g. 6 dargestellt ist.
Um den Auslesevorgang in der in Fig.6 gezeigten
Beziehung zu gewährleisten, ist ein Auslese-Rückstellimpuls-Generator 33 und eh Bezugs-Rückstellimpuls-Generator
34 vorgesehen. Der Auslese-Rückstellimpuls-Generator 33 ist in F i g. 7 im einzelnen gezeigt. Die
oberen und unteren Ziffern des gespeicherten Flaggensignals sind mit W\ und Wo, die untere Ziffer des
Bezugs-Flaggensignals mit R0 bezeichnet. Der Auslese-Rückstellimpuls-Generator
33 weist einen Auslese-Flaggensignal-Generator 331 auf, der aus der unteren
Ziffer (Ro) des Bezugs-Flaggensignals und der oberen Ziffer (W\) des gespeicherten Flaggensignals ein
Auslese-Flaggensignal (W] R0) erzeugt; es ist ferner eine
Übersprung-Steuerschaltung 332 vorgesehen, die ein Signal erzeugt, das die Anzahl der Adressen, die
übersprungen werden müssen, angibt, und zwar gemäß dem gespeicherten Flaggensignal (W\ W0) und der
niedrigeren Ziffer (Ro) des Bezugs-Flaggensignals. Der Auslese-Rückstellimpuls-Generator 331 gibt an seinem
Ausgang Signale vom Wert »1« ab, die den Auslese-Flaggensignalen entsprechen. Die Übersprung-Steuerschaltung
332 erzeugt ein Sprungsignal 227 an dem zugeordneten Ausgang, wenn Ra gleich »0« und das
gespeicherte Flaggensignal »11« ist. Die Übersprung-Steuerschaltung
332 erzeugt an dem zugeordneten Ausgang ein Sprungsignal 228, wenn R0 gleich »0« und
das gespeicherte Flaggensignal »01« ist. Die Sprungsignale 227 und 228 gelangen an den Ausleseadressen-Zähler
16 und bewirken, daß, wenn der Auslesevorgang an die Adresse »227« kommt, die Ausleseadressen von
? CC" ::
r, Der Auslese-Rückstellimpuls-Generator 33 enthält
vipr F iMn.r.lipHpr W« Itth ViIr und .1TW. an die die
Zählimpulse gelangen, die vom Ausleseadressen-Zähler 16 59 604, 59 605, 59 832 bzw. 59 833 Perioden des
Farbhilfsträgers nach dem Zeitpunkt, in dem er
ίο zurückgestellt worden ist, abgegeben werden. Den
UND-Gliedern 333a und 3336 wird R0 (als R0) über ein
NICHT-Glied 334, den UND-Gliedern 333c und 333c/
direkt (als Ro) zugeführt. Es ergibt sich: Ist das Bezugsfeld ungerade (d. h. Ro gleich »0« oder Ro gleich
»1«), dann sind die UND-Glieder 333a, 3336, als Torschaltungen betrachtet, »offen«, d. h., sie geben bei
gleichzeitigem Auftreten einer »1« an ihrem weiteren Eingang an ihren Ausgang eine »1« ab, lassen also das
Signal an ihrem weiteren Eingang durch. Ist das Bezugsfeld gerade (R0 gleich »1«), dann sind nunmehr
die UND-Glieder 333c und 333c/, als Torschaltungen betrachtet, offen. Die Ausgänge der UND-Glieder 333a
bis 333c/ gelangen über ein ODER-Glied 335 an den Inhibitions-Eingang eines Inhibitions-Gliedes 336. Sie
unterdrücken dann die Weiterleitung von Bezugs-Rückstellimpulsen, die vom Bezugs-Rückstelümpuls-Generator
34 an das Inhibitions-Glied 335 abgegeben werden. Der Bezugs-Rückstellimpuls-Generator 34 erzeugt bei
Empfang des Bezugs-Synchronisiersignals, bei Empfang
jo des Bezugs-Farbhilfsträgers und bei Empfang eines
Auslese-Rückstellimpulses (siehe Fig.2) für jeden Rahmen einen Bezugs-Rückstellimpuls. In anderen
Worten: Der Bezugs-Rückstellimpuls-Generator 34 erzeugt als Auslöse-Rückstellimpuls den ersten Auslöse-Taktimpuls
in der ersten Periode des Farbhilfsträgers, die unmittelbar, nachdem eine zeitliche Übereinstimmung
zwischen der ersten oder zweiten Zacke des vertikalen Synchronisiersignals und dem horizontalen
Synchronisiersignal gegeben ist, auftritt.
Beim Start des Auslesevorgangs wird vom Ausleseadressen-Zähler 16 kein Zählerimpuls erzeugt; daher
unterdrückt auch das Inhibitions-Glied 336 nicht den vom Bezugs-Rückstellimpuls-Generator 34 abgegebenen
Bezugs-Rückstellimpuls. Der Bezugs-Rückstellimpuls gelangt also über das Inhibitions-Glied 336 und das
ODER-Glied 337 an den Ausleseadressen-Zähler 16 und stellt diesen zurück. Die Ausleseadressen-Daten werden
auf die Null-Adresse zurückgestellt; die gespeicherten Daten werden, beginnend mit der Null-Adresse, im
Speicher ausgelesen. Wie oben beschrieben, steht das Flaggensignal, da es in der Adresse »1« des ersten
Speichers 8 gespeichert ist, unmittelbar nach Rückstellung des Ausleseadressen-Zählers 16 zur Verfugung.
Das Flaggensignal gelangt deshalb an den Auslese-Flag-
gensignal-Generator 331 und an die Übersprung-Steuerschaltung 332. Die den Ziffern »00«, »01«, »10«
und »11« zugeordneten Ausgänge des Auslese-Flaggensignal-Generators
331 sind mit den Eingängen der UND-Glicder 338a, 3386,338cund 338c/ verbunden. Die
W) weiteren Eingänge der UND-Glieder 338a und 338c
sind mit dem Ausgang des UND-Gliedes 3336 verbunden; der weitere Eingang des UND-Gliedes 3386
ist mit dem Ausgang des UND-Gliedes 333c/verbunden;
der weitere Eingang des UND-Gliedes 338c/ist mit dem
b5 Ausgang des UND-Gliedes 333c verbunden. Die Ausgänge der UND-Glieder 338a bis 338c/ werden an
den Ausleseadressen-Zähler 16 über die ODER-Glieder 339 und 337 zugeführt. Befindet sich das System im
Normalbetrieb, dann wird der Bezugs-Rückstellimpuls durch die Inhibitionsschaltung inhibiert und somit das
Signal am Ausgang des ODER-Güedes 339 ars '""
Auslese-Rückstellimpuls dem Ausleseadressen-Zähler 16 zugeführt. Von der Übersprung-Steuerschaltung 332
gelangen, wenn Ro »0« und das gespeicherte Flaggensignal »ι ι« Di-Yt. »ui« lsi, Uli. ομιuiigbignaie £.u unü ££&
an den Ausleseadressen-Zähler 16.
Der Auslese-Rückstellimpuls-Generator steuert also auf diese Weise die normale Ausleseoperation, wie sie in
F ig.5 angegeben ist. Dazu noch im einzelnen: Wie aus
Fig.6(1) zu ersehen, arbeitet die Übersprung-Steuerschaltung
332 nicht, wenn zwischen dem gespeicherten Flaggensignal und dem Bezugs-Flaggensignal Übereinstimmung
existiert und daher das gespeicherte Flaggensignal weder »01« noch »11« ist, solange Ro »0« ist.
Daher werden die in den Adressen »0« bis »59 604« (entsprechend 59 605 Perioden des Farbhilfsträgers)
gespeicherten Daten in das erste Feld, das das Bezugsfeld ist, ausgelesen. Die Daten in den Adressen
»0« bis »59 832« werden in das zweite Feld, die Daten in den Adressen »0« bis »59 604« und »0« bis »59 831« in
das dritte bzw. vierte Feld ausgelesen.
Liegt das Bezugs-Flaggensignal um ein Feld hinter dem gespeicherten Flaggensignal (wenn also die
Ungerade/Gerade-Beziehung zwischen dem gespeicherten und dem ausgelesenen Feld nicht übereinstimmt),
wie dies in Fig.6(2) gezeigt ist, dann ist R0
gleich »0« und das gespeicherte Flaggensignal im ersten Feld, das das Bezugsfeld ist, gleich »01«. Daher wird
vom entsprechenden Ausgang der Übersprung-Steuerschaltung 332 das Sprungsignal 228 abgegeben. Ist
jedoch, wie im dritten Feld, Ro gleich »0« und das gespeicherte Flaggensignal gleich »11«, dann wird an
dem zugeordneten Ausgang der Übersprung-Steuerschaltung 332 das Sprungsignal 227 abgegeben. So wird
der Sprung des Ausleseadressen-Zählers 16 gesteuert. Im ersten Feld, das das Bezugsfeld ist, überspringen die
Ausleseadressen-Daten 228 Adressen von der Adresse 227 bis zur Adresse 456, so daß die Daten in den
Adressen von »0« bis »227« und in den Adressen von »456« bis »59 832« (oder die Daten in insgesamt 59 605
Adressen) ausgelesen werden. Im zweiten Feld werden die Daten in den Adressen »0« bis »59 831« ausgelesen,
im dritten Feld die Daten in den Adressen von »0« bis »227« und von »455« bis »59 831« oder die Daten von
insgesamt 59 605 Adressen, mit einem Sprung von den Adressen »227« bis »455« durch die Ausleseadressen-Daten.
Im vierten Feld werden die Daten in den Adressen von »0« bis »59 832« ausgelesen.
Ist das Bezugs-Flaggensignal um zwei Felder hinter dem gespeicherten Flaggensignal zurück, wie in
F i g. 6(3) gezeigt, dann ist das Flaggensignal, solange Ra
»0« ist, weder »01« noch »11«; die Übersprung-Steuerschaltung 332 bleibt daher außer Betrieb. Deshalb
werden die Daten in den Adressen von »0« bis 59 604« im ersten Feld, die Daten in den Adressen von »0« bis
»59 832« im zweiten Feld, die Daten in den Adressen von »0« bis »59 604« im dritten und die Daten in den
Adressen von »0« bis »59 831« im vierten Feld ausgelesen.
Ist das Bezugs-Flaggensignal um drei Felder hinter dem gespeicherten Flaggensignal zurück (d. h., wenn die
Gerade/Ungerade-Beziehung beim gespeicherten Feld und beim Bezugsfeld nicht übereinstimmt), wie in
F i g. 6(4) gezeigt, dann ist R0 »0« und das gespeicherte
Flaggensignal im ersten Feld gleich »II«; daher tritt an der zugeordneten Ausgangsklemmc der Übersprung-Steuerschaltung
332 das Sprungsignal 227 auf. Im dritten Feld ist Ro gleich »0« und das gespeicherte
Flaggensignal »01«. Da^er triti an der zugeordneten AusgangskiemriiC üc: vHicrst::ui:g atruerscnaiuj'is .ij-i
das Sprungsignal 228 auf. Dadurch wird der Sprung des
im ersten Feld, das das Bezugsfeld ist, bei den Ausleseadressen-Daten 227 Adressen, und zwar von
Adresse »227« bis Adresse »455« übersprungen und die
ίο Daten in den Adressen von »0« bis »227« und von »455«
bis »59 831« (also die Daten aus insgesamt 59 605 Adressen) ausgelesen. Im zweiten Feld werden die
Daten in den Adressen von »0« bis »59 832« ausgelesen; im dritten Feld werden die Ausleseadressen-Daten von
ι·-) »227« bis »456«, also insgesamt 228 Adressen,
übersprungen und somit die Daten in den Adressen von »0« bis »227« und von »456« bis »59 832« (also die
Daten aus insgesamt 59 605 Adressen) ausgelesen.
Das digitale 8-Bit-Videosignal, das in der oben beschriebenen Art und Weise ausgelesen worden ist,
gelangt vom ODER-Glied 26 an den Decodierer 35, in dem es in ein analoges Videosignal konvertiert wird.
Dieses gelangt an den Synchronisiersignal-Addierer 36 und wird dort mit einem korrekten Synchronisiersignal
versehen. Nun ist ja, wie oben beschrieben, das ausgelesene Videosignal eine Periode des Bezugs-Farbhilfsträgers
hinter dem Bezugssignal zurück. Um diese auszugleichen, wird das Bezugs-Synchronisiersignal Ref.
Sync durch eine Verzögerungs-Schaltung 37 um die
jo Dauer einer Periode des Bezugs-Farbhilfstiägers
verzögert. Das resultierende Signal gelangt an den Synchronisiersignal-Addierer 36. Auf diese Weise
entsteht ein zusammengesetztes und mit dem Bezugssignal synchronisiertes Videosignal (obwohl es hinter
r, dem Bezugssignal um eine Periodendauer des Farbhilfsträgers zurück ist).
Bei der Rundfunkübertragung werden in einigen Fällen die folgenden Signale während der vertikalen
Austastperiode überlagert.
Zum Beispiel in England:
Zeile 16
•τ, Zeile 329
•τ, Zeile 329
Zeilen 17 und 18
Zeilen 330 und 331
Zeilen 19 und 20
to Zeilen 332 und 333
Zeilen 330 und 331
Zeilen 19 und 20
to Zeilen 332 und 333
internationale Identifikationsund Steuersignale
internationale Identifikationsund Steuersignale
internationale Testsignale
internationale Testsignale
inländische Testsignale
inländische Testsignale
internationale Identifikationsund Steuersignale
internationale Testsignale
internationale Testsignale
inländische Testsignale
inländische Testsignale
In Japan (gewerblicher Rundfunk):
Zeile 16
Zeile 279
Zeile 279
Zeilen 17 und 18
Zeilen 280 und 281
Zeilen 280 und 281
Identifikations- und Steuersignale (Net-Q)
Idenlifikations- und Stcuersignale(Net-Q)
Testsignale
Testsignalc
Testsignale
Testsignalc
Die an die Testsignale angewandten Standards ändern sich mit der Zeilenzahl; die Testsignalc sind
daher in den geraden und in den ungeraden Feldern verschieden. Wenn zwischen zwei Feldern keine
Übereinstimmung besteht, wie in den F i g. 6(2) und 6(4) dargestellt, dann treten die Testsignalc, die in einem
ungeraden Feld sein sollten, in einem geraden Feld auf oder umgekehrt.
In japan ändern sich die Identifikationssignale und die
Steuersignale mit jedem Feld und wiederholen nach jedem zweiten Feld einen konstanten Zustand. In vielen
Ländern außerhalb Japans werden die beiden Signale alle zwei Felder wiederholt. Daher ist es sehr
wahrscheinlich, daß, wenn das Identifikations- ;ind das
Steuersignal in den Speicher in einer Feldperiode aus- und eingelesen werden, während dasselbe Feld in dem
Augenblick wiederholt gelesen wird, in dem das Auslesen das Einschreiben überschreitet, oder daß,
wenn das Einschreiben das Auslesen überschreitet, ein Feld nicht berücksichtigt wird. In anderen Worten: Die
!Regelmäßigkeit des Zweifelderzyklus wird verschlechtert und die Bedeutung der Identifikation und Steuerung
dadurch verringert. Um dieses Problem zu lösen, kann man als Modifikation die Speicher in eine Vielzahl von
ersten Speicherabschnitten und einen zweiten Speicherabschnitt aufteilen. Die ersten Speicherabschnitte
speichern die während der vertikalen Austastperiode überlagerten Signale, und der zweite Speicherabschnitt
speichert die Videosignale mit Ausnahme der überlagerten Signale.
Fig.8 zeigt den Aufbau eines Speichers in einem zweiten Ausführungsbeispiel, das an das PAL-System
angepaßt ist. Der Speicher 110 besteht aus sechs Teilen
111,112 ... und 116; der erste Teil Ul speichert erste
Signale, die in ein Feld eingesetzt werden (field-insertion Signals; im folgenden: FIS-Signale); es handelt sich
z. B. um Test-, Identifikations- und Steuersignale, die während der vertikalen Austastperiode im ersten Feld
überlagert werden. In gleicher Weise speichern die zweiten, dritten bzw. vierten Teile 112, 113 bzw. 114
zweite, dritte bzw. vierte FIS-Signale im zweiten, dritten bzw. vierten Feld. Der sechste Teil 116 speichert das am
Eingang eingehende Fernsehsignal mit Ausnahme der vertikalen Austastperiode. Der fünfte Teil 115 dient der
Speicherung des Flaggensignals mit 3 Bits; es gibt an, welches Feld des Videosignals in dem sechsten Teil 116
gespeichert werden soll.
Wie bekannt, arbeitet das Farbfernsehsignal beim PAL-System mit einem Viertelzeilen-Off set für den
Farbhilfsträger und einem Versatz des gesamten Bildrahmens. Daher wird ein konstanter Zustand mit
einer Periode von 8 Feldern wiederholt. In anderen Worten: Das Feld eines PAL-System-Farbfernsehsigrals
wird durch eine Kombination der folgenden Zustände ausgedrückt, die durch ein 3-Bit-Flaggensignal
dargestellt werden können:
(1) Gerade/Ungerade-Parität des Feldes;
(2) Farbsignal-Polarität (entsprechend der PAL-Farbumschaltung);
(3) Gerade/Ungerade-Parität des Farbhilfsträgers.
Die FIS-Signale im ungeraden Feld werden in den ersten und dritten Teilen 111 und 113 des Speichers 110
gespeichert. Die FIS-Signale im geraden Feld werden in den zweiten und vierten Teilen 112 und 114 gespeichert.
Beim Auslesen werden daher die FIS-Signale aus dem ersten Teil 111 im ersten Feld des Bezugsfeldes
ausgelesen. Gleichermaßen werden die FIS-Signale aus den zweiten, dritten und vierten Teilen 112,113 bzw. 114
in den zweiten, dritten und vierten Feldern ausgelesen. Auf diese Weise wahrt man die Ungerade/Gerade-Parität
der FIS-Signale.
Ein Beispiel für eine Speicheradressen-Steuerung für die oben beschriebene Einschreib- und Auslesesteuerung
wird im folgenden unter Bezugnahme auf F i g. 9 beschrieben. An den Klemmen 120 und 130 werden eh.
Einschreib-Taktimpuls und ein Einschreib-Rückstellimpuls zugeführt Dadurch wird der Einschreib-Adressenzähler
201 in Betrieb gesetzt. Beim ersten Ausführungsbeispiel wurde ja, dem NTSC-System entsprechend, die
Menge der im Speicher gespeicherten Videosignale um eine 4-Felder-Einheit verändert. Im PAL-System erfolgt
die Veränderung um eine 8- Felder- Einheit. Diese Steuerung übernimmt der Einschreib-Rückstellimpuls.
ίο Die Ausgangsdaten des Einschreib-Adressenzählers
201 gelangen an den Addierer 204, in dem diese Daten zu den Daten aus einem Lesespeicher (Read-only-memory)
203 addiert werden. Die Einschreibadressen-Daten am Ausgang des Addierers 204 gelangen über die
Adressen-Multiplex-Einrichtung 209 an den Speicher 100. Dem Lesespeicher 203 wird an Klemme 140 ein aus
3 Bits bestehendes Flaggensignal zugeführt, das eines der Felder des 8-Felder-Zyklus anzeigt und erzeugt. Der
Lesespeicher 203 erzeugt FIS-Adressendaten, die der Adresse »0« im ersten Teil 111 des Speichers 110 in den
ersten und fünften Feldern, der Adresse »0« im zweiten Teil 112 in den zweiten und sechsten Feldern, der
Adresse »0« im dritten Teil 113 in den dritten und siebten Feldern und der Adresse »0« im vierten Teil 114
in den vierten unc achten Feldern entsprechen. Diese
FIS-Adressendaten werden dem Addierer 204 zugeführt
Beim zweiten Ausführungsbeispiel, das den Speicheraufbau nach Fig.3 hat, wird während der
vertikalen Auslastperiode das Videosignal, mit Ausnahme der FIS-Signale, im Speicher 100 nicht gespeichert
Daher werden die FIS-Adressendaten vom Lesespeicher 203 an den Addierer 204 transferiert; der
Einschreibadressen-Zähler 201 beginnt bei Beginn der FIS-Signale zu zählen.
In den ersten und in den fünften Feldern gelangen die FIS-Adressendaten, die der Adresse »0« zugeordnet
sind, vom Lesespeicher 203 an den Addierer 204. Sie bewirken, daß der Einschreibadressen-Zähler 201 bei
Beginn der FIS-Signale mit dem Zählvorgang beginnt Die Einschreibadressen-Daten, die vom Addierer 204 an
den Einschreibadressen-Zähler 201 abgegeben werden, werden also von der Adresse »0« an gezählt Nimmt
man an, daß die Anzahl der Speicheradressen, die den
Bildelementen der FIS-Signale entspricht, sei n, dann
sind die FIS-Signale in π Adressen (von »0« bis »n — 1«,
d. h. im ersten Teil 111) gespeichert. In den zweiten und sechsten Feldern gelangen die FIS-Adressendaten, die
der jeweils ersten Adresse (Adresse »0«) im zweiten Teil
so 112 des Speichers 110 zugeordnet sind, d. h, die Adresse
»n« im Speicher 110, vom Lesespeicher 203 an den Addierer 204. Sie beurteilen, daß der Einschreibadressen-Zähler
201 bei Beginn des FIS-Signals mit denn
Zählvorgang beginnt Die Einschreibadressen-Daten die vom Addierer 204 an den Einschreibadressen-Zählei
201 abgegeben werden, werden also von Adresse »n«an
gezählt Die FIS-Signale werden in dem zweiten Teil 112 gespeichert, der von den Adressen »nwbis »2/i — 1«
im Speicher 110 gebildet wird. Gleichermaßen ergibl sich in den dritten und siebten Feldern und in der
vierten und achten Feldern, daß an den Addierer 204 die FIS-Adressendaten gelangen, die den Adressen »2n<
und »3n« des Speichers 110 entsprechen und dor1 bewirken, daß der Einschreibadressen-Zähler 201 bei
der Adresse »0« bei Beginn der FIS-Signale der Zählvorgang beginnt. Daher werden die vom Addierer
204 abgegebenen Einschreibadressen-Daten von der Adressen »2n« und »3/7«· an gezählt. Die FIS-Signale
werden also im dritten Teil 113, d. h., in den Adressen
»2/7« bis »3n — 1«, bzw. im vierten Teil 114, d. h., in den
Adressen von »3n« bis Mn — 1«, im Speicher 110
gespeichert.
Ein F.inschreib-Decodierer 202 erzeugt dann einen Impuls, wenn der Einschreibadressen-Zähler 201 diejenigen
FIS-Adressendaten gezählt hat, die nach Beginn der Zählung der FIS-Signale der Anzahl der Bildelemente
entsprechen oder wenn er Daten, die η Adressen entsprechen, gezählt hat. Dieser Impuls gelangt an den
Lesespeicher 203, der seinerseits Adressendaten erzeugt, die der ersten Adresse im vierten Teil, d. h. der
Adresse »3n«, entsprechen; dies erfolgt unabhängig von den Daten des Einschreib-Flaggensignals W0, W1, W2.
Diese Adressendaten gelangen an den Addierer 204. In diesem Moment haben die im Einschreibadressen-Zähler
201 gezählten Daten einen der Adresse »n« entsprechenden Wert. Daher entsprechen die vom
Addierer 204 abgegebenen Einschreibadressen-Daten der Adresse Mn«, d. h. der ersten Adresse (Adresse »0«)
im fünften Teil 115 des Speichers 110. Nach diesem Vorgang sind also das Einschreib-FIaggensignal und das
Fernsehsignal, das auf das Einschreib-FIaggensignal folgt, im Speicher gespeichert.
Bei der Ausleseoperation wird über die Klemme 150 bzw. 160 einem Ausleseadressen-Zähler 205 ein
Auslese-Taktimpuls und ein Auslese-Rückstellimpuls zugeführt. Dann beginnt dieser mit dem Zählvorgang.
Die Daten gelangen vom Ausgang des Ausleseadressen-Zählers 204 zu einem Addierer 208, in dem sie zu den
Daten aus einem Lesespeicher 207 addiert werden.
Die so entstehenden Daten gelangen an die Adressen-Multiplexeinrichtung 209. Ergänzend sei darauf
hingewiesen, daß der Aufbau des Ausleseadressen-Zählers 205 und des Addierers 208 identisch dem des
Einschreibadressen-Zählers 201 bzw. des Addierers 204 ist.
An den Lesespeicher 207 gelangt über Klemme 170 ein Bezugs-Flaggensignal Äo, Ru Ri, das unter
Berücksichtigung des Auslese-Bezugssignals gewonnen wird. Der Lesespeicher 207 erzeugt dadurch ein
Addierdatum für das Auslesen der FIS-Signale und führt eine Ausleseumschaltung von den FIS-Signalen auf das
Flaggensignal durch, und zwar entsprechend dem Impuls von Auslese-Decodierer 206. Der Auslese-Decodierer
206 ist identisch dem Einschreib-Decodierer 202. Der Lesespeicher hat die Funktion, die Adresse dadurch
zu modifizieren, daß er nach einem Vergleich des gespeicherten Flaggensignals IVo', ΜΙ', Wi' mit dem
Bezugs-Flaggensignal Ro, Ru R2 das Auslesefeld
bestimmt. Diese Operation wird ausgeführt, bevor das Fernsehsignal, das im sechsten Teil 116 des Speichers
110 gespeichert ist, ausgelesen wird. Diese Modifikation
der Adressen ist nicht notwendig, wenn die Gerade/Ungerade-Beziehung beim Einschreibfeld und beim Bezugsfeld
übereinstimmt, sie ist jedoch notwendig, wenn Übereinstimmung nicht gegeben ist. Im letzteren Fall
muß die Auslesephase gegenüber der Einschreibphase um eine halbe Abtastzeile versetzt werden. Zu diesem
Zweck erzeugt der Lesespeicher 207 entweder ein nicht modifizierendes Signal eine Vielzahl von um '/2 H
modifizierende Daten (d. h. Daten, die der Anzahl von Bildelementen mit '/2 H entsprechen), und zwar gemäß
der Kombination der gespeicherten Flaggenziffer W und der Bezugsflaggen-Ziffer A0 (beide Ziffern haben
die Ungerade/Gerade-Parität des Feldes). Das nicht modifizierende Signal oder die um '/2 H modifizierenden
Daten werden dem Addierer 208 zugeführt.
Das zweite Ausführungsbeispiel war für das PAL-System angelegt. Die Erfindung ist jedoch auch bei
anderen Fernsehsystemen anwendbar. Beim zweiten Ausführungsbeispiel können die FIS-Signale, deren
Daten in den ungeraden und geraden Feldern verschieden sind, ohne Verzerrung und für die richtigen
Felder ausgelesen werden, obwohl die Kapazität des Speichers lediglich ungefähr einem Feld entspricht
Hierzu 8 Blatt Zeichnungen
Claims (10)
1. Phasenfangschaltung zur Synchronisierung
eines Bezugssignals mit einem ein horizontales und ein vertikales Synchronisiersignal sowie einen
Farbhilfsträger enthaltenden Videosignal, das durch aufeinanderfolgende durch die horizontalen und
vertikalen Synchronisiersignale definierte Rahmen gebildet wird, mit einem Kodierer, der das
eingehende Videosignal synchron zur ersten ebenfalls synchron aus dem Videosignal abgeleiteten
Taktimpulsen in ein digitales Signal umsetzt, das in einen Speicher, von dem sich ein Teil im
Einschreibzustand und ein anderer Teil im Auslesezustand befindet, an Stellen eingelesen wird, die
synchron zu den ersten Taktimpulsen von einem Einschreibadressregister bestimmt werden, das
jeweils nach Beendigung eines Einschreibzeitreumes von einem Rückstellimpuls zurückgestellt wird, und
die Signale aus Stellen des Speichers ausgelesen werden, die von einem Ausleseadressregister synchron
zu zweiten Taktimpulsen bestimmt werden, die in vorbestimmter Phasenbeziehung aus dem zum
Videosignal asynchronen Bezugssignal, das zweite horizontale und vertikale Synchronisiersignale sowie
einen zweiten Farbhilfsträger enthält, abgeleitet werden, dadurch gekennzeichnet, daß die
Kapazität der Speicher (8, 9, 10) im wesentlichen gleich derjenigen eines von mindestens zwei Feldern
ist, die innerhalb eines Rahmens durch Zeilensprungabtastung entstehen und sich durch verschiedene
Phasenbeziehungen zwischen den Synchronisiersignalen unterscheiden, und der Hinschreib- und
Auslesevorgang feldweise derart erfolgt, daß das Einschreibadressenregister (11) durch Rückstellimpulse
(RP) zurückgestellt wird, die aus den genannten jeweils für ein Feld bestimmten Phasenbeziehungen
der Synchronisiersignale (Sh, Si) abgeleitet werden.
2. Phasenfangschaltung nach Anspruch !,dadurch
gekennzeichnet, daß mehrere Pufferspeicher (17,18, 19) vorgesehen sind, die mit Teilen des Speichers (8,
9,10) verbunden sind und daß mehrere Schaltungen (20, 21, 22) vorgesehen sind, die die Weiterleitung
der Signale an den Ausgängen im Speicher (100) durch die Pufferspeicher verhindern, sofern sich der
zugeordnete Teil des Speichers im Einschreibzustand befindet.
3. Phasenfangschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Rückstellung des Ausleseadressen-Zählers
(16) zeitlich jeweils alle 4 N Felder erfolgt (N'ist eine positive ganze Zahl).
4. Phasenfangschaltung nach Anspruch 3, dadurch gekennzeichnet, daß das zusammengesetzte Videosignal
ein NTSC-Videosignal ist und daß N gleich 1 ist
5. Phasenfangschaltung nach Anspruch 4, dadurch gekennzeichnet, daß das zusammengesetzte Videosignal
ein PAL-Videosignal ist und daß N gleich 2 ist.
6. Phasenfangschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung durch eine
zweite Adressierschaltung (16) gebildet wird, die eine Position im Speicher bestimmt, aus der das
gespeicherte digitale Videosignal ausgelesen wird, und daß ferner ein zweiter Rücksteüimpuls-Generator
(34) vorgesehen ist, der die zweite Adressierschaltung auf einen bestimmten Anfangszustand
zurückstellt.
7. Phasenfangschaltung nach Anspruch 6, dadurch gekennzeichnet, daß ein Flaggensignal-Generator
(29) ein Flaggensignal erzeugt, das die erste Phasenbeziehung in jedem Feld anzeigt und im
Speicher gespeichert wird.
8. Phasenfangschaltung nach Anspruch 7, dadurch gekennzeichnet, daß eine Schalteinrichtung das
gespeicherte Flaggensignal ausliest und ein Bezugs-Flaggensignal-Generator (32) aus den zweiten
Synchronisiersignalen (Ref. Sync) ein Bezugs-Flaggensignal ableitet und eine Schalteinrichtung (33)
das ausgelesene Flaggensignal mit dem Bezugs-Flaggensignal vergleicht und damit zeitlich den
Rückstellvorgang des zweiten Rückstellimpuls-Generators (33) bestimmt
9. Phasenfangschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das zusammengesetzte Videosignal
weitere, während der vertikalen Austastperiode eingesetzte Signale (FlS-Signaie) enthält, die in
aneinandergrenzenden Feldern voneinander verschieden sind, und daß der Speicher (100) eine
Vielzahl von ersten Speicherteilen (111, 112, 113, 114, 115) aufweist, in denen die FIS-Signale in den
verschiedenen Feldern gespeichert werden.
10. Phasenfangschaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Speicher ferner einen
zweiten Speicherbereich (116) enthalten, in dem das digitale Videosignal mit Ausnahme der vertikalen
Austastperiode gespeichert wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11540674A JPS5141921A (ja) | 1974-10-05 | 1974-10-05 | Eizoisohenkansochi |
JP11902474A JPS558073B2 (de) | 1974-10-15 | 1974-10-15 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2544691A1 DE2544691A1 (de) | 1976-04-15 |
DE2544691B2 true DE2544691B2 (de) | 1978-04-13 |
DE2544691C3 DE2544691C3 (de) | 1978-12-07 |
Family
ID=26453911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2544691A Expired DE2544691C3 (de) | 1974-10-05 | 1975-10-06 | Phasenfangschaltung für Videosignale unter Verwendung eines digitalen Speichers |
Country Status (5)
Country | Link |
---|---|
US (1) | US4007486A (de) |
DE (1) | DE2544691C3 (de) |
FR (1) | FR2287139A1 (de) |
GB (1) | GB1529337A (de) |
NL (1) | NL7511702A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3041898A1 (de) * | 1980-11-06 | 1982-06-09 | Robert Bosch Gmbh, 7000 Stuttgart | Synchronisiersystem fuer fernsehsignale |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1576621A (en) * | 1976-03-19 | 1980-10-08 | Rca Corp | Television synchronizing apparatus |
US4148079A (en) * | 1976-08-28 | 1979-04-03 | Robert Bosch Gmbh | Correction of rapid periodic timing errors in the production of tape-recorded color television signals and the like |
US4143396A (en) * | 1977-01-26 | 1979-03-06 | Ampex Corporation | Digital chrominance separating and processing system and method |
US4110785A (en) * | 1977-05-03 | 1978-08-29 | Rca Corporation | Clock generator for video signal processing |
JPS6043707B2 (ja) * | 1978-03-08 | 1985-09-30 | 株式会社東京放送 | 位相変換装置 |
JPS6031390B2 (ja) * | 1978-05-12 | 1985-07-22 | 日本電気株式会社 | 特殊効果装置 |
US4218710A (en) * | 1978-05-15 | 1980-08-19 | Nippon Electric Company, Ltd. | Digital video effect system comprising only one memory of a conventional capacity |
JPS6053940B2 (ja) * | 1978-05-19 | 1985-11-28 | 株式会社東京放送 | フレ−ムシンクロナイザにおける書き込み禁止制御回路 |
JPS5640882A (en) * | 1979-09-11 | 1981-04-17 | Nippon Electric Co | Image memory unit |
EP0056052B1 (de) * | 1980-07-17 | 1987-03-11 | Rca Corporation | Synchronisierender kreis, anpassbar an verschiedene fernsehsysteme |
US4316219A (en) * | 1980-07-17 | 1982-02-16 | Rca Corporation | Synchronizing circuit adaptable for various TV standards |
US4395737A (en) * | 1980-12-11 | 1983-07-26 | Rca Corporation | Video disc slow down processor with reverse color detector/corrector |
US4376954A (en) * | 1980-12-11 | 1983-03-15 | Rca Corporation | Slow down processor for video disc mastering having color phase error detector/corrector |
JPS59185473A (ja) * | 1983-04-06 | 1984-10-22 | Tokyo Hoso:Kk | テレビジヨン同期変換装置 |
US4612568A (en) * | 1984-11-05 | 1986-09-16 | Rca Corporation | Burst-to-line-locked clock digital video signal sample rate conversion apparatus |
US4641188A (en) * | 1985-07-31 | 1987-02-03 | Rca Corporation | Progressive scan display system employing line and frame memories |
US5124806A (en) * | 1985-09-21 | 1992-06-23 | Robert Bosch Gmbh | Digital pulse generator phase-locked to color television video signals and means and method for thereby compensating for tape velocity timing errors |
US4663654A (en) * | 1985-09-27 | 1987-05-05 | Ampex Corporation | Blanking signal generator for a subcarrier locked digital PAL signal |
US4717950A (en) * | 1985-10-17 | 1988-01-05 | Ampex Corporation | Signal phase control by memory cycle read/write groups unlock |
US4716454A (en) * | 1985-10-17 | 1987-12-29 | Ampex Corporation | Chroma phase word encode/decode in a video processing system |
US5019906A (en) * | 1985-10-17 | 1991-05-28 | Ampex Corporation | Time base corrector memory arrangement and memory control |
DE3619799A1 (de) * | 1986-06-12 | 1987-12-17 | Gen Service Electronics Gmbh | Verfahren und vorrichtung zum mischen von videosignalen |
US4768102A (en) * | 1986-10-28 | 1988-08-30 | Ampex Corporation | Method and apparatus for synchronizing a controller to a VTR for editing purposes |
US5034827A (en) * | 1987-06-30 | 1991-07-23 | Canon Kabushiki Kaisha | Video signal processing apparatus with memory read/write timing related to horizontal scanning period |
US4994914A (en) * | 1988-06-21 | 1991-02-19 | Digital Equipment Corporation | Composite video image device and related method |
US4912550A (en) * | 1988-08-31 | 1990-03-27 | Ampex Corporation | Composite sync color frame encoder and decoder |
US5195182A (en) * | 1989-04-03 | 1993-03-16 | Eastman Kodak Company | Frame buffer architecture for storing sequential data in alternating memory banks |
US5353063A (en) * | 1990-04-04 | 1994-10-04 | Canon Kabushiki Kaisha | Method and apparatus for processing and/or displaying image data based on control data received with the image data |
JP2984311B2 (ja) * | 1990-04-04 | 1999-11-29 | キヤノン株式会社 | 静止画像再生装置 |
KR950003024B1 (ko) * | 1992-02-29 | 1995-03-29 | 삼성전자 주식회사 | 동기신호 발생장치 |
JPH06276520A (ja) * | 1993-03-22 | 1994-09-30 | Sony Corp | 画像処理装置 |
US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3862365A (en) * | 1971-11-12 | 1975-01-21 | Nippon Electric Co | Synchronizing system for a plurality of signal transmitters using oscillators of high frequency stability |
JPS5320169B2 (de) * | 1972-04-24 | 1978-06-24 | ||
US3890638A (en) * | 1973-08-22 | 1975-06-17 | Cmx Systems | Color phase matching system for magnetic video tape recordings |
-
1975
- 1975-09-30 US US05/618,276 patent/US4007486A/en not_active Expired - Lifetime
- 1975-10-03 FR FR7530439A patent/FR2287139A1/fr active Granted
- 1975-10-05 NL NL7511702A patent/NL7511702A/xx not_active Application Discontinuation
- 1975-10-06 GB GB40834/75A patent/GB1529337A/en not_active Expired
- 1975-10-06 DE DE2544691A patent/DE2544691C3/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3041898A1 (de) * | 1980-11-06 | 1982-06-09 | Robert Bosch Gmbh, 7000 Stuttgart | Synchronisiersystem fuer fernsehsignale |
Also Published As
Publication number | Publication date |
---|---|
GB1529337A (en) | 1978-10-18 |
NL7511702A (nl) | 1976-04-07 |
US4007486A (en) | 1977-02-08 |
DE2544691A1 (de) | 1976-04-15 |
FR2287139A1 (fr) | 1976-04-30 |
FR2287139B1 (de) | 1982-08-27 |
DE2544691C3 (de) | 1978-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2544691C3 (de) | Phasenfangschaltung für Videosignale unter Verwendung eines digitalen Speichers | |
DE2919493C2 (de) | Schaltungsanordnung zur Erzeugung einer digitalen Video-Mischsignalfolge, die ein aus mehreren Fernsehbildern zusammengesetztes Bild darstellt | |
DE2711947C3 (de) | Synchronisierschaltung für Videosignale | |
DE2115958C3 (de) | Variable Verzögerungsanordnung zur Einstellung der Phasenbeziehung zwischen zwei Signalen | |
DE2711992C3 (de) | Anordnung zur Synchronisierung von aus mindestens zwei unsynchronen Quellen stammenden Videosignalen | |
DE2320376C2 (de) | Schaltungsanordnung zur Synchronisation eines Videosignals mit einem Bezugssignal | |
DE2823635C2 (de) | ||
DE2856551C3 (de) | Farbfernsehempfänger | |
DE2243121C3 (de) | Zeilennormwandler zum Umwandeln eines Fernsehsignals mit einer Zeilenzahl n in ein Fernsehsignal mit einer Zeilenzahl m | |
DE3239362T1 (de) | Fernsehwiedergabesystem mit verringerten zeilenabtast-strukturfehlern | |
DE1939108A1 (de) | Redundanzverringerungssystem | |
DE3920341C2 (de) | ||
DE3804705A1 (de) | Anordnung zur erzeugung eines bild-im-bild-videosignals | |
DE4306080C2 (de) | Synchronsignalgenerator | |
EP0070465B1 (de) | Verfahren und Anordnung zum Erhöhen der Bildwiedergabefrequenz | |
EP0079971A1 (de) | Digitalschaltung zur Abgabe eines Binärsignals beim Auftreten des Frequenzverhältnisses von Zeilen- und Bildfrequenz | |
DE2346735B2 (de) | Bildsignal-frequenzband-umsetzer | |
DE4009823C2 (de) | ||
DE3345142C1 (de) | Schaltung zur Zeitkompression oder Zeitexpansion eines Videosignals | |
DE2915359A1 (de) | Fernsehempfaenger | |
DE3340553A1 (de) | Einrichtung zur erzeugung eines vertikalsynchronsignals in einem fernsehempfaenger | |
EP0143504A2 (de) | Schaltungsanordnung zum Erkennen der Vertikalaustastlücke in einem Bildsignal | |
EP0069863B1 (de) | Schaltungsanordnung zum Erzeugen eines Steuersignals für die Vertikalausgangsstufe in einem Fernsehempfänger | |
DE2329588C2 (de) | Videosignal-Redundanzverringerungscodierer | |
DE3110890A1 (de) | "schaltungsanordnung fuer die vertikalabtastung" |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |