DE2528871C2 - Vorrichtung zur bildlichen Wiedergabe von Videosignalen - Google Patents

Description

b) mit den ersten Elektroden (X\, X₁) verbundene erste Steuerkreise (T_x \, T_{x 2}),

c) mit den zweiten Elektroden (Y\ bis Yk) verbundene zweite Steuerkreise (T_y \ bis T_yK),

d) einen Videosignaldetektor (16) zur Erzeugung eines Videosignals (Svi),

e) einen mit dem Videosignaldetektor (16) verbundenen Synchronsignalseparator (17) zur Abtrenna^g der Horizontal- und Vertikalsynchronsignale (Sh, Sy) vom Videosignal (Svi),

f) eine zur Ansteuerung der ersten Steuerkreise (Txu Τχ2) dienende, mit den Horizontalsynchronsignalen (Sh)gespeiste Schaltung (19),

g) einen mit dem Videosignaldetektor (16) verbundenen Signalpegeldetektor (21, 22) zur Abtastung des Pegels des Videosignals (Svi) und zur Erzeugung von Ausgangssignalen, die in m ■ π Bits binär codiert sind (wobei m und π positive ganze Zahlen sind),

h) einen an uen Signalpegeldetektor (21,22) angeschlossenen erstec Speichvr (Fa \ bis Ffk) zur Zwischenspeicherung der binär codierten Ausgangssignale während eine Bildperiode (Ta), wobei dieser erste Speicher (Fa ι bis Ffk) je ein Schieberegister (Wa bis Wf) für jeden Ausgang (t_A bis ff^ des Signalpegeldetektors (21,22) enthält,

i) einen zwischen dem ersten Speicher (F_A ι bis Ffk) und den zweiten Steuerkreisen (T_y ι bis T_yK) angeordneten zweiten Speicher (R\ bis Rk), der für jeden der zweiten Steuerkreise eine Anzahl von Speicherelementen (ζ. B. Fc ι, Fh ι) enthält,

k) eine erste Steuereinrichtung (23,24,25) zur Lieferung von Impulsen (C_w) zur sequentiellen Übertragung des binär codierten Signals von dem Signalpegeldetektor (21, 22) in den ersten Speicher (Fa ι bis Ffk),

I) eine zweite Steuereinrichtung (26, 27, 28) zur Lieferung von Impulsen (Cr u Cr₂, Crj) zur Übertragung des Inhaltes des ersten Speichers (Fa ι bis Ffk) in den zweiten Speicher (R\ bis Rk),

m) wobei der Inhalt des zweiten Speichers durch Impulse (Cr\, Cr₂, Cr3), die einen der Binärcodierung entsprechenden zeitlichen Abstand besitzen, zu den zweiten Steuerkreisen übertragen wird,

gekennzeichnet durch folgende Merkmale:

der zweiten Steuerkreise (T_y\ bis T_yk) bilden, wobei die einzelnen Elemente jedes Schieberegisters über gesonderte Ausgangsanschlüsse und Widerstände (Rh, Rg) mit dem zugehörigen zweiten Steuerkreis (T_y, bis T_yk) verbunden sind, so daß von den einzelnen Elementen jedes Schieberegisters gesonderte Steuerströme dem zugehörigen zweiten Steuerkreis zi^eführt werden,

p) die Übertragung des Inhaltes des ersten Speichers in den zweiten Speicher geschieht in η aufeinanderfolgenden Übertragungsschritten, wobei die Impulse dieser Übertragungsschritte zugleich die Impulse gemäß Merkmal m) bilden.

2. Vorrichtung nach Anspruch 1, gekennzeichnet durch folgendes weiteres Merkmal:

q) die einzelnen Elemente (Fh u Fc \ bis Fhk, Fgk) der Schieberegister des zweiten Speichers (Ri bis Rk) sind über Widerstände (R_H, Rc) von unterschiedlichem Widerstandswert mit dem zugehörigen zweiten Steuerkreis (T_y\ bis T_yx) verbunden, so daß von den einzelnen Elementen jedes Schieberegisters Steuerströme unterschiedlicher Amplitude dem zugehörigen zweiten Steuerkreis zugeführt werden.

3. Vorrichtung nach Anspruch 1, gekennzeichnet durch folgende weitere Merkmale:

q) die einzelnen Elemente (Fh i, Fc \ bis Fhk, Fgk) der Schieberegister des zweiten Speichers (R] bis Absind über Widerstände (Rh, Rg) von gleichem Widerstandswert mit dem zugehörigen zweiten Steuerkreis (T_y , bis T_yK) verbunden, so daß von den einzelnen Elementen jedes Schieberegisters Steuerströme gleicher Amplitude dem zugehörigen zweiten Steuerkreis zugeführt werden;

r) die zweite Steuereinrichtung (26, 27, 28) liefert an den zweiten Speicher (R, bis /^zusätzliche Schiebeimpulse (Cq\, Cq₂, Cqj), die zeitlich in der Mitte zwischen den Impulsen (Cr ι und Cr₂, Cr₂ und Cr3 bzw. CRi und Cr,) gemäß Merkmal /, m und ρ liegen.

die Elemente des ersten Speichers (F_A 1 bis F_Fk) bilden zugleich für jeden der zweiten Steuerkreise (T_y 1 bis T_yk)\e ein Schieberegister (W\ bis Wk) mit m ■ η Speicherelementen (z. B. Fa ι bis )

Ff,),

der zweite Speicher (R\ bis Rk) besteht aus m in Reihe geschalteten Elementen (Fh u Fc 1 bis Fhk, Fgk), die je ein Schieberegister für jeden

Die Erfindung betrifft eine Vorrichtung entsprechend dem Oberbegriff des Patentanspruchs 1.

Eine aufgrund des allgemeinen Fachwissens bekannte Vorrichtung der im Oberbegriff des Patentanspruchs vorausgesetzten Art ist in F i g. 1 der Zeichnung dargestellt und wird im Zusammenhang mit F i g. 2, die die Funktion dieser bekannten Vorrichtung veranschaulicht, noch im einzelnen erläutert.

Bei dieser bekannten Vorrichtung besitzt der zweite Speicher die gleiche Anzahl von Speicherelementen wie der erste Speicher. Hierdurch sowie durch die notwendige Zahl der Leitungen zwischen dem ersten und dem zweiten Speicher sowie zwischen dem zweiten Speicher und den zweiten Steuerkreisen ergibt sich ein verhältnismäßig großer schaltungstechnischer Aufwand.

Gegenstand eines älteren deutschen Patents (P 24 24 071.9-31) ist ferner eine Vorrichtung zur bildlichen Wiedergabe von Videosignalen, bei der Impulse in

3 4

Abhängigkeit von der abgetasteten Helligkeitsinforma- Dann werden die im ersten Speicher enthaltenen Si-

tion stufenweise in der Impulsbreite sowie zusätzlich in gnale mit einem Impuls Cr(F i g. 2D) über UND-Glieder

der Amplitude moduliert sind, so daß den einzelnen HeI- Ap _x bis Apk, Aq _x bis Aqk, Ar ι bis Ark und As \ bis Ask in

ligkeitsstufen jeweils eine bestimmte Kombination von die Flip-Flops Fp_x bis Fpk,Fq_x bis Fqk,F«i bis Frkund

Amplitudenstufe und Impulsbreitenstufe zugeordnet ist, 5 Fs 1 bis Fsk eines zweiten Speichers gleichzeitig übertra-

wobei die Zahl der Amplitudenstufen und die Zahl der gen.

Impulsbreitenstufen kleiner als die Zahl der vorgegebe- Wie die F i g. 2A bis 2J zeigen, werden während einer

nen Helligkeitsstufen ist Zeitdauer Td, d. h. während einer Austastperiode T_B und

Der Erfindung Hegt die Aufgabe zugrunde, eins Vor- einer Bildperiode T_A, die in den Flip-Flops Fp \ bis Fpk,

richtung der im Oberbegriff des Patentanspruchs 1 vor- 10 Fp₁ bis Fqk, Fr_x bis F_RK und Fs\ bis F_Sk des zweiten

ausgesetzten Art so auszubilden, daß der schaltungs- Speichers gespeicherten Signale mit Hilfe von !^pulsen

technische Aufwand gegenüber der bekannten Ausfüh- P_P, Pq. Pr und Ps (vgL F i g. 2E, 2F, 2G, 2H), deren Im-

rung(F i g. 1) verringert ist pulsbreiten entsprechend 1,2,4 und 8 gewählt werden.

Diese Aufgabe wird erfindungsgemäß durch die über UND-Glieder Bpi bis ßp*. #<? t bis5<?/c,5/?i bisifot

kennzeichnenden Merkmale des Patentanspruchs 1 ge- 15 und Bs\ bis B_Sk aus dem zweiten Speicher ausgelesen,

löst Diese Signale gelangen über ODER-Glieder Or\ bis

Die Erfindung wird nachstehend anhand der Zeich- Ork zu zweiten Steuerkreisen (Block T), die Transisto-

nung beispielsweise erläutert Es zeigt ren 7^. 1 bis TJ* enthalten.

F i g. 1 ein Blockschaltbild einer bekannten Vorrich- Entspricht beispielsweise zu einem bestimmten Zeit-

tung zur bildlichen Wiedergabe von Videosignalen, 20 punkt der Pegel des Videosignals Sviarr :äeben»en Stufe

F i g. 2A bis 2 j Diagramme zur Erläuterung der Funk- (innerhalb der 16 Stufen des Signalpegcktetcktors), so

tion der Vorrichtung gemäß F i g. 1, wird es vom Signalpegeldetektor in der Codierung

F i g. 3 ein Blockschaltbild eines Ausführungsbeispiels »Olli« geliefert und im ersten Speicher gespeichert

der erfindungsgemäßen Vorrichtung, Während der nächsten Periode T_D wird die Leitung der

Fig.4A bis 4E und 5A bis 5U Diagramme zur Erläu- 25 entsprechenden zweiten Elektrode mit dem in Fig. 21

terung der Funktion der Vorrichtung gemäß F i g. 3. dargestellten Impuls angesteuert dessen Impulsbreite

Anhand der F i g. 1 und 2A bis 2J sei zunächst Aufbau 1+2+4=7 beträgt Befindet sich der Pegel des Videosi-

und Funktion einer bekannten Vorrichtung zur bildli- gnals Sv/ auf der zehnten Stufe, so wird die Binärcodie-

chen Wiedergabe von Videosignalen erläutert rung »1010« in den Impuls umgesetzt, der in Fig. 2J

Ein Bildschirm 1 enthält eine Anzahl paralleler erster 30 dargestellt ist und dessen Impulsbreite 2+8 = 10 beElektroden Xu X2 und eine Anzahl senkrecht zu den trägt

ersten Elektroden angeordneter, paralleler zweiter Bei der in F i g. 1 dargestellten bekannten Vorrich-

Elektroden Y_x bis V* (hierbei ist k eine positive ganze tung erfordert der zweite Speicher genausoviel Spei- Zahl). Die von den Vertikal- und Horizontaisynchronsi- cherelemente wie der erste Speicher. Eine entsprechend

gnalen gewonnenen vertikalen und horizontalen Start- 35 große Anzahl von Leitungen ist notwendig, um die im

impulssignale werden einem Horizontalabtastkreis 2 ersten Speicher gespeicherten Signale gleichzeitig in

zugeführt der an seinen Ausgängen Steuerimpulse ab- den zweiten Speicher zu übertragen,

gibt, die um eine Horizontalabtastperiode verschoben Anhand der F i g. 3 bis 5 wird nun ein Ausführungsbei-

sind. spiel der erfindungsgemäßen Vorrichtung erläutert

Diese Steuerimpulse gelangen zu einem Horizontal- 40 Der Bildschirm 11 enthält (ebenso wie bei der besteuerkreis 3, dessen Steuertransistoren Tx \, 7> 2... je- kannten Vorrichtung gemäß F i g. 1) eine Anzahl paralweils um eine Horizontalabtastperiode verschoben lei- !eier erster Elektroden X\,X^... und eine Anzahl senktend werden. recht zu den ersten Elektroden angeordneter, paralleler

Ein Videosignal Sy/ (vgl. F i g. 2A) gelangt zu einem zweiter Elektroden Y\ bis Yk. Pegeldetektorkreis 4, der den Pegel des Videosignals Sw 45 Die Elemente F_A 1 bis Ffk des ersten Speichers dienen

beispielsweise- in 16 Stufen unterteilt und an seinen Aus- auch hier zur Zwischenspeicherung der binär codierten

gangen to, t_x ... fts Ausgangssignale entsprechend den Ausgangssignale während einer Bildperiode Ta und bil-

unterteilten Pegeln abgibt Diese Ausgangssignale des den Schieberegister W_A bis Wffür jeden Ausgang t_A bis

Pegeldetektorkreises 4 werden einem 4-Bit-Coder 5 zu- ff des Signalpegeldetektors. So besteht beispielsweise

geführt, der an seinen Ausgängen tp, tQ, f« und is binär 50 das Schieberegister W_A aus den sechs Flip-Flops F_Ax bis

codierte Signale abgibt. F_Ak-

Die an deri Anschlüssen tp, Iq, i« und ts erhaltenen, Außerdem sind die Elemente F_Ax bis Ffk des ersten binär codierten Ausgangssignale des von dem Pegelde- Speicher .so zusammengeschaltet daß sie auch eine Antektorkreis 4 und dem 4-Bit-Coder 5 gebildeten Signal- zahl von Schieberegistern W_x bis W_K in vertikaler Richpegeldetektors werden einem ersten Speicher züge- 55 tung bilden. So wird |?eispielsweise das Schieberegister führt, der je ein Schieberegister 6_P, 69, 6« und 65 für W\ von den Flip-Flops F_A 1 bis Ff₁ gebildet, jeden Ausgang des Signalpegeldetektors enthält Diese -Der zweite Speicher besteht aus den Flip-Flops F_C\ Schieberegister enthalten jeweils Flip-Flops Fi ... F*, bis Fhk, von denen jeweils zwei Flip-Flops in Reihe deren Anzahl der Zahl der zweiten Elektroden Y_x... Y_k geschaltet sind, so daj Schieberegister R_x bis Rk entsteemspricht. _ 60 hen. So wird etwa das Schieberegister R_x von den Flip-Die sequentielle Übertragung des binär codierten Si- Flops Fc 1 und Fh 1 gebildet

gnals vom Signalpegeldetektor (Pegeldetektorkreis 4 Die Ausgänge der Flip-Flops F_{A x} bis F_AK, die den

und 4-Bit-Coder 5) in die Schieberegister 6p, 6q, 6_äi 6_s niedrigsten Bits im ersten Speicher entsprechen, sind

des ersten Speichers erfolgt durch Impulse C„ (vgl. mit den Eingängen der Flip-Flops Fh ι bis Fhk des zwei-

F i g. 2C). Während etoei Bildperiode Ta wird somit das 65 ten Speichers verbunden. Videosignal Sw im Takte der Impulse C_w abgetastet und Die Transistoren T_{y x} bis T_yk der zweiten Steuerkreise

von rechts nach links in die fJchieberegister 6_P bis 6s des (Block 12) sind mit ihrer Basis über Widerstände Ra und

ersten Speichers eingeschrieben. R_H mit den Flip-Flops F_C\,F_H\... F_Gk, Fhk verbunden.

5 6

Die Widerstände Rc und R_H besitzen unterschiedliche quentiell von rechts nach links in die Schieberegister W_A

Widerstandswerte. bis W>des ersten Speichers eingeschrieben werden. Die

Sind alle Flip-Flops Fc ι bis Fhk des zweiten Speichers Bildperiode T_A wird dabei zu etwa 16/21 der Horizon-

im Zustand Null, so sind die Transistoren 7Vi bis T_yt talabtastperiode Thgewählt.

nicht leitend. Befinden sich die Flip-Flops Fc ι bis F_Ck im s Das Horizontalsynchronsignal Sh steuert ferner einen '

Zustand 1, die Flip-Flops Fh ι bis Fhk dagegen im Zu- Oszillator 26 an, dessen Ausgangssigna] einer Torschal-

stand Null, so fließt ein Strom mit einer dem Pegel »1« tung 27 zugeführt wird. Das Signal Sh gelangt ferner zu

entsprechenden Amplitude durch die Transistoren T_y\ einem Torimpulsgenerator 28, der die Torschaltung 27 ^fJ

bis Tyk. Befinden sich die Flip-Flops Fc ι bis Fck im Zu- steuert Die Elemente 26, 27 und 28 bilden eine zweite %

stand Null, die Flip-Flops Fh ι bis Fhk dagegen im Zu- io Steuereinrichtung, die Impulse Cm, Cr j. Chi zur Über- "'

stand 1, so fließt ein Strom mit einer dem Pegel »2« tragung des Inhaltes des ersten Speichers in den zweiten .'

entsprechenden Amplitude durch die Transistoren Ty \ Speicher liefert. ■';

bis Ty_k. Sind beide Flip-Flops (z. B. Fc ι und Fh i) eines Unmittelbar nach Beendigung einer Bildperiode T,\ '·,

Schieberegisters (z. B. R₁) des zweiten Speichers im Zu- liefert die Torschaltung 27 zwei dicht aufeinanderfol-

stand l,so fließt ein Strom, dessen Amplitude dem Pegel 15 gende Impulse Cr \, anschließend (nach einer Zeitvcr- ·;

»3« entspricht, durch den zugehörigen Transistor 7>i ... I _ , .... . . . . , ,

bis T_yk. Die genannten Stromwerte werden durch geeig- Schiebung ™ ^T ^T»> ^{zwei dlcht} aufeinanderfolgende

nete Wahl der Viderstandswerie dsr Widerstände Rh impulse Chi und schließlich (nach einer weiteren Zeii-

und Rc eingestellt. ... 4 _. . .... , . , . .

Das von einer Antenne 13 empfangene Videosignal 20 verschiebung um -^ Th) mti d.cht aufe.nanderfolgen-

wird über einen Tuner 14 und einen ZF-Verstärker 15 de Impulse Cr j. Diese Impulse Cr 1,Cr₂ und Cr ι werden

einem Videosignaldetektor 16 zugeführt. Das hiervon den Flip-Flops der Schieberegister W₁ bis Wk des ersten

gewonnene Videosignal Sw wird einem Synchronsignal- Speichers und den Schieberegistern R\ bis Rk des zwei-

separator 17 zugeführt, der die in den Fig.4A und 4B ten Speichers als Schiebeimpulse zugeführt. Auf diese

dargestellten Synchronsignale Pv und Ph erzeugt, die 25 Weise werden unmittelbar nach dem Ende der Bildpe-

einem Startimpulsgenerator 18 zugeführt werden, von riode Ία die in den Flip-Flops Fa 1 bis Fak und Fei bis

dem die Horizontal- und Vertikalsynchronsignale Sn, Sv Fbk gest sicherten Signale durch die Impulse Cr ι in die

(vgl. F i g. 4C und 4D) abgegeben werden. Flip-Flops Fc 1 bis Fck und Fh ι bis Fhk übertragen.

Die Signale Sv und Sh werden einer Schaltung 19 zu- In entsprechender Weise werden die ursprünglich in geführt, die an ihren Ausgängen Impulse Sx erzeugt 30 den Flip-Flops Fc 1 his Fck und F/j, bis Fo* gespeicher- \ (Fig.4E), die jeweils um eine Horizontalabtastperiode ten Signale mit den beiden Impulsen Cr2 zu den Flipgegeneinander verschoben sind. Diese Impulse Sx ge- Flops Fc ι bis Fgk und Fh ι bis Fhk übertragen. Schließlangen zu den von den Transistoren T_x \, Tii-.-gebilde- lieh werden die ursprünglich in den Flip-Flops Fk \ bis ten ersten Steuerkreisen (Block 20), die mit den ersten Fek und Ff 1 bis Ffk gespeicherten Signale mit den Im- ElektrodenXi,Xj... verbunden sind. 35 pulsen Cr3 zu den Flip-Flops Fei bis Fgk und Fm bis

Das Videosignal Svi (F i g. 5A) des Videosiginaldetek- Fhk übertragen. Die Transistoren 7} ■ bis 7U werden in

tors 16 wird einem Pegeldetektorkreis 21 zugeführt, der der bereits erläuterten Weise von den Flip-Flops F_f,, bis

den Pegel in 64 Stufen unterteilt und an seinen Ausgän- Fck und Fh ι bis F;«· gesteuert.

gen 2b bis ta entsprechende Ausgangssignaie abgibt. Ist bei dem in 6-Bits codierten Signal beispielsweise

Diese Ausgangssignale werden einem 6-Bit-Coder 22 40 das erste Bit eine 1, so fließt während einer Zeitperiode

zugeführt, der zusammen mit dem Pegeldetektorkreis _ !_.,_. __. . _ . . . .

21 einen Signalpegeldetektor bildet, an dessen Ausgän- ^T< ^von ΤΓ ^T" ^{(vgL F}'^g"^{5E) ein Entladestrom mit einer}

gen U bis ir Ausgangssignale abgegeben werden, die in Amplitude entsprechend dem Pegel »1«. Ist das zweite

m ■ η Bits binär codiert sind, m ist dabei die Anzahl der Bit des abgetasteten Signals gleichfalls eine I, so fließt

im zweiten Speicher jeweils in Reihe geschalteten EIe- 45 während der gleichen Abtastperiode 7Ί (F i g. 5F) ein

mente (beim vorliegenden Ausführungsbeispiel 2), wäh- Entladestrom mit einer Amplitude entsprechend dem

rend η die Anzahl der Übertragungsschritte ist, die not- Pegel »2«. 1st das dritte Bit des abgetasteten Signals eine

wendig ist, um den Inhalt des ersten Speichers in den .,-. 4_.

zweiten Speicher zu übertragen (beim vorliegenden »·^{so n}'^{eßt wahrend einer} Zeitpenode T₂ von -^ T₁, cn

Ausführungsbeisphlistn^S). 50 Entladestrom mit einer Amplitude entsprechend dem

Die binär codierten 6-Bit-Signale werden von den Pegel »1« (vgl. Fig.5G). In entsprechender Weise verAusgängen u bis f/rdes Signalpegeldetektors den Schie- anschaulichen die F i g. 5H bis 5J die Entladeströmc, die i beregistern W_A bis Wf des ersten Speichers zugeführt sich ergeben, wenn das vierte, fünfte und sechste Bit des Das Horizontalsynchronsignal 5//(F i g. 5B) des Startim- ■ abgetasteten Signals eine »1« ist % pulsgenerator 18 wird außerdem einem Oszillator 23 55 Befindet sich der Pegel des Videosignals Svi zu einem si zugeführt dessen Ausgangssigna] zu einer Torschaltung bestimmten Abtastzeitpunkt beispielsweise auf der 25. Jj 24 gelangt Weiterhin wird das Signal S_H einem Torim- Stufe (der Stufen O bis 63) und ist er demgemäß als | pulsgenerator 25 zugeführt, der die Torschaltung 24 »011001« codiert, so fließen während der Zeitperioden | steuert Die Elemente 23, 24 und 25 büden eine erste T_u T₂ und T₃ Entladeströme mit den Pegeln 1, 2 und 1 | Steuereinrichtung zur Lieferung von Impulsen Cw zur 60 (vgL F i g. 5K> Die Helligkeit (entsprechend der 25. Stu- | sequentiellen Übertragung des binär codierten Signais fe) ergibt sich als integrierter Wert dieser Entladeströ- ä vom Signalpegeldetektor 21,22 in die Elemente Fa t bis me. § Ffk des ersten Speichers. Befindet sich der Pegel auf der 51. Stufe und ist er |

Diese Taktimpulse C_w werden somit währeiod einer demgemäß als »110011« codiert so fließt ein Entlade- |J

Bildperiode Τ_Λ (vgl. Fig. 5A und5Qden Flip-Flops Fa ι 65 strom,wie ihn Fig.5Lzeigt |

bis Fak ... Ff 1 bis Ffk des ersten Speichers zugeführt, so Sind alle in den Schieberegistern Wi bis W_K des er- ψ

daß die zu den einzelnen Zeitpunkten abgetasteten Am- sten Speichers gespeicherten Signale durch die Impulse f|

plituden des Videosignals in binär codierter Form se- Cr u Cr₂ und Cr3 in den zweiten Speicher übertragen, %

so wird in der nun folgenden Bildperiode Ta das jetzt vorhanden: Videosignal Svi in den ersten Speicher eingespeichert.

Bei dem vorstehend beschriebenen Ausführungsbeispiel wurde angenommen, daß die Widerstandswerte der Widerstände Rh und Rc derart unterschiedlich gewählt «ind, daß die Amplituden der Ströme durch die Flip-Mops Fh ι bis Fhk doppelt so groß wie die der Ströme durch die Flip-Flops Fc ι bis F_Gk sind, wenn sich die Flip-Flops jeweils im Zustand »1« befinden. Es ist jedoch auch möglich, den Widerständen Rh und Rg gleiche Widerstandswerte zu geben, so daß durch die Flip-Flops Fr, ι bis Fck dieselben Ströme wie durch die Flip-Flops Fn ι bis Fhk zugeführt werden. In diesem Falle werden zusätzlich zu den Impulsen Gn. Cri und Gu noch Impulse Qi, Cqi und Qn verwendet, wobei der Impuls Cq ι in der Mitte zwischen den Impulsen Cr ι und Ckι liegt, der Impuls Q)₂ in der Mitte zwischen den Impulsen Cr-i und Cm und der Impuls Q>3 in der Mitte zwischen den Impulsen Cr j und Cr ι (vgl. F i g. 5M). Diese Impulse Qn, Cqi und Qj werden in gleicher Weise wie die Impulse Cr ι bis Cr₃ erzeugt und zusammen mit den Impulsen Gn. C«2und Gn dem ersten und zweiten Speicher zugeführt.

Somit wird — wie die Fig.5N bis 5S zeigen — das Signal des ersten Bits der Flip-Flops Fg ι bis Fgk während einer Zeitperiode T\ \ entsprechend -^- Th (d. h. in der ersten Hälfte der Zeitperiode 7Ί) ausgelesen. Das Signa! des zweiten Bit wird ebenfalls während der Zeitperiode Tu aus den Flip-Flops Fh ι bis Fhk ausgelesen. Das in den Flip-Flops Fhι bis Fhk gespeicherte Signal wird dann (durch den Impuls Cq i) zu den Flip-Flops Fg ι bis Fgk übertragen und während der nächsten Zeitperiode 7"i2 von -TT- Tu erneut ausgelesen. In entsprechender Weise erfolgt die Behandlung der im dritten und vierten Bit sowie im fünften und sechsten Bit gespeicherten Signale. Auch sie werden somit durch die zusätzlichen Schiebeimpulse Q>2 bzw. Q>j innerhalb der Schieberegister R\ bis R_K des zweiten Speichers verschoben.

Befindet sich beispielsweise der Pegel des abgetasteten Videosignals Sv/ auf der 25. Stufe und ist er demgemäß als »011001« codiert, so fließt — wie F i g. 5T zeigt — ein Entladestrom mit der dem Pegel »1« entsprechenden Amplitude während der Zeitperioden Tw, T2U T72 und Tu. Besitzt der Pegel des abgetasteten Videosignals die 51. Stufe, was einer Codierung »110011« entspricht, so fließt ein Entladestrom mit einer dem Pegel »2« entsprechenden Amplitude während der Zeitperiode 71i und 7ji (zu diesen Zeitperioden befinden sich beide Flip-Flops des betreffenden Schieberegisters des zweiten Speichers im Zustand »1«), während ein Entladestrom mit der dem PegeJ »1« entsprechenden Ampli- tude während der Zeitperioden Tn und 732 fließt (vgL F ig. 5U).

Bei dem vorstehend beschriebenen Ausführungsbeispiel enthalten die Schieberegister R\ bis Rk des zweiten Speichers nur zwei in Reihe geschaltete Elemente, während die Schieberegister Wi bis Wk des ersten Speichers je sechs Elemente (entsprechend der 6-Bit-Codierung) enthalten. Allgemein gilt, daß die Schieberegister des zweiten Speichers m Elemente enthalten, wenn das Videosigna! in m ■ π Bits codiert ist, wobei die Cbertra- gung des Inhaltes des ersten Speichers in den zweiten Speicher in π Obertragungsschritten erfolgt (m und π sind positive ganze Zahlen). Man erreicht auf diese Weise im Vergleich zum bekannten Stand der Technik (F i g. 1) eine wesentliche Verringerung der Zahl der benötigten Speicherelemente und Leitungen.

10

15

20

25

30

35

Hierzu 4 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Vorrichtung zur bildlichen Wiedergabe von Videosignalen, enthaltend

a) einen Bildschirm (11) mit einer Anzahl paralleler erster Elektroden (X\, X₂) und einer Anzahl senkrecht zu den ersten Elektroden angeordneter, paralleler zweiter Elektroden (Y\ bis