DE2500867A1 - Oxidisoliertes ic-halbleiterbauelement und verfahren zu seiner herstellung - Google Patents

Oxidisoliertes ic-halbleiterbauelement und verfahren zu seiner herstellung

Info

Publication number
DE2500867A1
DE2500867A1 DE19752500867 DE2500867A DE2500867A1 DE 2500867 A1 DE2500867 A1 DE 2500867A1 DE 19752500867 DE19752500867 DE 19752500867 DE 2500867 A DE2500867 A DE 2500867A DE 2500867 A1 DE2500867 A1 DE 2500867A1
Authority
DE
Germany
Prior art keywords
pattern
level
semiconductor body
metallization
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752500867
Other languages
German (de)
English (en)
Inventor
Roger Edwards
William Joshua Evans
Wesley Norman Grant
Bernard Thomas Murphy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2500867A1 publication Critical patent/DE2500867A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/13Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
DE19752500867 1974-01-14 1975-01-10 Oxidisoliertes ic-halbleiterbauelement und verfahren zu seiner herstellung Withdrawn DE2500867A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US43289674A 1974-01-14 1974-01-14

Publications (1)

Publication Number Publication Date
DE2500867A1 true DE2500867A1 (de) 1975-07-24

Family

ID=23718017

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752500867 Withdrawn DE2500867A1 (de) 1974-01-14 1975-01-10 Oxidisoliertes ic-halbleiterbauelement und verfahren zu seiner herstellung

Country Status (7)

Country Link
JP (1) JPS50104579A (https=)
CA (1) CA1010157A (https=)
DE (1) DE2500867A1 (https=)
FR (1) FR2258001B1 (https=)
GB (1) GB1485183A (https=)
IT (1) IT1028309B (https=)
NL (1) NL7500360A (https=)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2605641C3 (de) * 1976-02-12 1979-12-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Hochfrequenztransistor und Verfahren zu seiner Herstellung
FR2470444A1 (fr) * 1979-11-21 1981-05-29 Radiotechnique Compelec Perfectionnement au procede de realisation d'un reseau de connexions par anodisation localisee sur un support semi-conducteur

Also Published As

Publication number Publication date
NL7500360A (nl) 1975-07-16
JPS50104579A (https=) 1975-08-18
GB1485183A (en) 1977-09-08
FR2258001B1 (https=) 1978-08-25
IT1028309B (it) 1979-01-30
FR2258001A1 (https=) 1975-08-08
CA1010157A (en) 1977-05-10

Similar Documents

Publication Publication Date Title
DE69617952T2 (de) Verfahren zur herstellung von einem halbleiterbauelement
DE2954501C2 (https=)
DE3031708A1 (de) Verfahren zum herstellen von feldeffekttransistoren
DE19951993A1 (de) Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
EP0038994B1 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2615754C2 (https=)
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2347745A1 (de) Integrierter halbleiterkreis und verfahren zu dessen herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3019826C2 (https=)
DE2249832A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE3244588A1 (de) Verfahren zum bilden von ionenimplantierten gebieten, selbstausgerichtet mit ueberliegenden isolierenden schichtteilen
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
EP0062725B1 (de) Verfahren zum Herstellen eines integrierten Planartransistors
DE2141695B2 (de) Verfahren zum herstellen eines monolithischen halbleiterbauelementes
DE2758283A1 (de) Integrierte halbleiterstrukturen sowie verfahren zu ihrer herstellung
DE3100884A1 (de) Verfahren zum herstellen selbstausgerichteter lateraler bipolar-transistoren
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal