FR2470444A1 - Perfectionnement au procede de realisation d'un reseau de connexions par anodisation localisee sur un support semi-conducteur - Google Patents

Perfectionnement au procede de realisation d'un reseau de connexions par anodisation localisee sur un support semi-conducteur Download PDF

Info

Publication number
FR2470444A1
FR2470444A1 FR7928721A FR7928721A FR2470444A1 FR 2470444 A1 FR2470444 A1 FR 2470444A1 FR 7928721 A FR7928721 A FR 7928721A FR 7928721 A FR7928721 A FR 7928721A FR 2470444 A1 FR2470444 A1 FR 2470444A1
Authority
FR
France
Prior art keywords
support
semiconductor
type
junction
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR7928721A
Other languages
English (en)
Other versions
FR2470444B1 (fr
Inventor
Denis Griot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Radiotechnique Compelec RTC SA
Original Assignee
Radiotechnique Compelec RTC SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Radiotechnique Compelec RTC SA filed Critical Radiotechnique Compelec RTC SA
Priority to FR7928721A priority Critical patent/FR2470444A1/fr
Publication of FR2470444A1 publication Critical patent/FR2470444A1/fr
Application granted granted Critical
Publication of FR2470444B1 publication Critical patent/FR2470444B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

PROCEDE DE REALISATION PAR OXYDATION ANODIQUE SUR UN SUPPORT SEMI-CONDUCTEUR 1 D'UN RESEAU DE CONNEXIONS COMPORTANT DES CONDUCTEURS FLOTTANTS 7A. PROCEDE CARACTERISE EN CE QUE SOUS AU MOINS UNE PLAGE DESDITS CONDUCTEURS FLOTTANTS 7A ON CREE PREALABLEMENT AU MOINS UNE JONCTION J1 DONT LE SENS PASSANT EST CELUI DU COURANT D'ANODISATION. APPLICATION AUX CIRCUITS INTEGRES.

Description

PERFECTIONNEMENT AU PROCEDE DE REALISATION D'UN RESEAU
DE CONNEXIONS PAR ANODISATION LOCALISEE SUR
UN SUPPORT SEMICONDUCTEUR
La présente invention concerne un procédé de réalisation, à la surface d'un support semiconducteur, d'un réseau de connexions comportant notamment des conducteurs dits flottants isolés électriquement dudit support, le réseau de connexions étant obtenu par oxydation anodique et attaque chimique localisées d'une couche métallique recouvrant ladite surface.
La présente invention concerne également le dispositif obtenu par ce procédé.
La réalisation de certains dispositifs sur une plaquette semiconductrice, notamment la réalisation de circuits intégrés, nécessite le dépôt de couches métalliques minces sur au moins l'une des faces de ladite plaquette.
De telles couches, utilisées en particulier comme moyen de connexion ou d'interconnexion de divers éléments desdits circuits, doivent avoir une forme compatible avec la configuration du dispositif sur lequel elles sont déposées. Pour leur donner cette forme, on utilise, le plus souvent, un procédé dit d'oxydation anodique localisée d'un métal ou d'un alliage de métaux dont l'oxyde présentera les propriétés nécessaires d'isolement électrique.
Généralement, le métal le plus utilisé est l'aluminium.
Dans ces conditions, il est possible de créer des dispositifs comportant non seulement, dans une même couche, une pluralité de réseaux de connexions isolés les uns des autres mais également de multiples couches superposées et isolées entre elles.
En effet, ce procédé qui consiste à transformer en oxyde métallique étanche une pellicule superficielle des portions de la couche métallique d'aluminium que l'on désire conserver et à transformer totalement en oxyde métallique poreux les portions que l'on désire éliminer, permet ainsi d'obtenir toutes les formes de connexions et d'isolement souhaitées.
Pour réaliser une oxydation anodique de la couche métallique déposée sur l'une des faces de la plaquette semiconductrice, on recouvre ladite couche métallique d'un masque représentant la configuration du réseau de connexions à obtenir, masque obtenu à partir d'une laque photosensible dans laquelle on pratique des ouvertures par polymérisation localisée et dissolution préférentielle. La couche métallique et ledit masque la recouvrant sont mis au contact d'un électrolyte relié au pôle négatif d'une alimentation à tension constante dont le pôle positif est connecté à la plaquette semiconductrice ou substrat.
Ce procédé avantageux lorsqu'il s'agit d'élaborer des réseaux de connexions reliées au substrat, présente un inconvénient majeur lorsqu'il s'agit de créer des connexions ou conducteurs dits Sflottants". Par connexions ou conducteurs flottants, on entend les conducteurs qui ne sont pas directement reliés au substrat ou qui le sont par l'intermédiaire de diodes ayant une tension de claquage inférieure à la tension d'anodisation.
Si l'on applique le procédé tel que décrit ci-dessus à la création de deux conducteurs flottants voisins, on constate l'existence de fuites électriques entre lesdits conducteurs. L'étude de dispositifs présentant ces défauts a permis de mettre en évidence que les fuites étaient dues à la présence de résidus de la couche métallique, ces résidus formant des ponts conducteurs au fond de la couche isolante obtenue par l'oxydation anodique. De tels résidus sont vraisemblablement dus à une distribution non uniforme du potentiel.
Diverses solutions technologiques ont été proposées pour résoudre ce problème. L'une des plus récentes consiste à interposer une couche non anodisable entre le subtrat et la couche métallique. Cette couche qui ne s'oxyde pas dans les bains classiques d'anodisation constitue une électrode qui uniformise le potentiel de tous les conducteurs, même des conducteurs flottants. Lorsque l'opération d'anodisation est terminée, cette couche non anodisable est transformée en oxyde à haute température.
Cette couche non anodisable est généralement constituée d'hafnium qui répond le mieux aux exigences de cette solution. Mais ce matériau présente l'inconvénient de réagir avec le substrat semiconducteur, généralement en silicium, pour former des composés intermétalliques conducteurs. Cette interaction entraine la dégradation des éléments sous-jacents créés dans le substrat, dégradation qui se concrétise par l'apparition de fuites et qui est d'autant plus sensible que les jonctions semiconductrices sont proches de la surface du substrat.
La présente invention a pour but de remédier à ces inconvénients et s'appuie, pour ce faire, sur la propriété essentielle d'une diode de laisser passer le courant dans un sens et de le bloquer dans le sens opposé.
En effet, la présente invention concerne un procédé de réalisation à la surface d'un support semiconducteur, d'un réseau de connexions comportant notamment des conducteurs dits flottants isolés électriquement dudit support, le réseau de connexions étant obtenu par oxydation anodique et attaque chimique localisées d'une couche métallique recouvrant ladite surface, procédé notamment remarquable en ce ques sous au moins une plage desdits conducteurs flottants et dans une zone du support semiconducteur délimitée latéralement par des caissons d'isolement, on crée préalablement au moins une jonction semiconductrice dont le sens passant est celui du courant d'anodisation et en ce que l'on effectue ensuite l'oxydation anodique.
La jonction semiconductrice constitue une diode qui, pendant l'oxydation anodique, laisse passer le courant et permet ainsi de polariser les conducteurs ou connexions flottants et qui, durant le fonctionnement du dispositif créé sur le support, contribue à isoler de ce dernier lesdits conducteurs. En conséquence, cette diode ne modifie en aucune façon le rôle électrique desdits conducteurs.
Cette jonction peut être formée par diffusion ou implantation localisée d'impuretés de type de conduction opposé à celui du support semiconducteur dans lequel elle est créée, ce suppo;rt 'pouyant être# soit une couche épitaxique déposée à la surface d'un substrat du même type de conduction que celui-ci, soit le substrat lui-même.
La jonction peut être aussi formée par la seule déli- mitation latérale d'une portion du support si ce dernier est constitué d'au moins deux couches superposées de types de conduction opposés, lesdites couches pouvant être obtenues par les moyens classiques de diffusion, d'implantation ou d'épitaxie.
Généralement, la zone où e situe ladite jonction est délimitée latéralement soit par des Slots profonds d'oxyde, SIQZ notamment, soit par des Pilots d'un type de conduction opposé à celui du support qu'elles traversent.
Lors de ltoperation d'oxydation anodique, la plaquette semiconductrice' doit être connectée au pôle positif d'une alimentation à tension constante, c'est pourquoi la couche ou le substrat semiconducteurs directement en contact avec l'électrode reliée audit pôle positif est de type de conduction P.
L'expérience a montré que la mise en oeuvre de ce procédé selon l'invention permet d'éviter la présence'des résidus métalliques pouvant constituer des ponts conducteurs sous la couche isolante et pouvant engendrer des fuites électriques. Ce résultat tend à prouver que la distribution du potentiel dans la couche métallique est réalisée d'une maniere plus uniforme.
Un autre avantage de ce procédé selon l'invention réside dans le fait que sa mise en oeuvre ne demande pas de moyens nouveaux : en effet, la jonction semiconductrice placée sous les conducteurs isolés ou flottants est obtenue par des moyens identiques à ceux utilisés pour former les jonctions des éléments actifs portés par le support semiconducteur et, en outre, elle est réalisée simultanément à ces éléments.
Par exemple, dans le cas d'un circuit intégré comportant une pluralité de transistors, la jonction selon l'invention peut être obtenue simultanément à la jonction collecteur-base ou à la jonction émetteur-base desdits transistors.
Compte-tenu des tolérances exigées dans les dimensions des intervalles séparant les éléments actifs voisins, la réalisation d'une jonction supplémentaire sous les conducteurs flottants n'influe que très faiblement sur l'encombrement de l'ensemble.
Dans une première forme de mise en oeuvre du procédé, la jonction selon l'invention est avantageusement créée dans un support de type P à partir d'un îlot enterré à forte concentration en impuretés recouvert successivement d'un îlot à résistivité élevée puis d'un îlot superficiel de faible épaisseur mais à forte concentration en impuretés, les impuretés introduites dans lesdits îlots donnant à ceux-ci un type de concentration opposé à celui du support semiconducteur, donc N.
Dans ce cas, au cours du fonctionnement, une tension légèrement inférieure à la tension d'alimentation du substrat permet d'isoler convenablement les conducteurs fl~t- tants. Par exemple, sur un circuit intégré dont le substrat se trouve porté à un potentiel négatif VEE = 3,3 volts, un conducteur flottant sera isolépour toute tension inférieure à environ - 4 volts.
Dans une deuxième forme de mise en oeuvre, la jonction selon l'invention créée dans un support semiconducteur de type P est obtenue à partir d'un îlot profond de résistivite élevée de type de conduction opposé à celui dudit support, donc N, et d'un îlot superficiel recouvrant ledit îlot profond et de même type de conduction que ce dernier mais à forte concentration en impuretés.
Dans une troisième forme de mise en oeuvre, la jonction selon l'invention est obtenue par la délimitation latérale, à l'aide de cloisons d'isolement, d'une portion du support semiconducteur, ledit support comportant, en surface, une couche de type N recouvrant au moins une couche de type P.
Ces deux formes de mise en oeuvre permettent de diminuer l'encombrement de la jonction donc de diminuer également l'encombrement des dispositifs sur lesquels elle est prévue. - - --
Dans une quatrième forme de mise en oeuvre, dans un même support semiconducteur de type P et sous chaque connexion ou conducteur flottant sont créées deux jonctions, l'une profonde et l'autre proche de la surface, disposées dans le sens passant du courant d'anodisation et séparées entre elles par une zone désertée à faible tension disruptive.
La jonction profonde et la jonction superficielle sont obtenues par création#, dans le support de type de conduction P et à des niveaux différents, de deux îlots de type
N. L'ilot le plus profond, dit îlot enterré, et la portion de support le séparant de l'îlot superficiel constituent une jonction mise en inverse lors de l'opération d'anodisation mais la valeur de la tension d'anodisation étant très supérieure å celle de la tension disruptive, la zone désertée créée au voisinage de cette jonction en inverse est mise en court-circuit.
Les deux jonctions en direct constituent alors deux diodes en série qui présentent l'avantage d'améliorer l'immunité au bruit et aux surtensions des dispositifs dans lesquels elles sont incluses lors du fonctionnement de ceux-ci.
Pour déterminer les limites de la tension disruptive de ladite zone désertée, il suffit de choisir avec précision la valeur de la résistivité du support semiconducteur de type P dans lequel elle est créée et l'épaisseur de ladite zone.
Quelle que soit la forme de mise en oeuvre choisie, il est préférable de créer la jonction sous les plages de vias, chemins conducteurs et d'interconnexion créés à la surface du support semiconducteur à l'intérieur d'une même couche d'oxyde soit entre couches superposées.
En effet, les vias ne sont généralement pas situés audessus des zones actives de telle sorte que la réalisation de jonctions selon l'invention ne fait qu'occuper des régions du support jusque-là inutilisées.
La présente invention concerne également un dispositif semiconducteur obtenu sur un support par le procédé d'anodisation ci-dessus et comportant dans un réseau de connexions disposé à la surface dudit support, une pluralité de conducteurs flottants, dispositif remarquable en ce que, sous lesdits conducteurs flottants et dans une région du support isolée latéralement des autres éléments dudit support, est située au moins une jonction semiconductrice réa- lisée de telle manière qu'elle soit dans le sens passant pendant l'anodisation et qu'elle soit polarisée en inverse lors du fonctionnement du dispositif.
Un tel dispositif présente l'avantage d'être d'un encombrement réduit ne modifiant pas la structure de lten- semble semiconducteur dans lequel il est généralement inclus.
La description qui va suivre en regard des dessins annexés, fera bien comprendre comment l'invention peut être réalisée.
Les figures 1 à 3 illustrent schématiquement et en coupe diverses étapes de réalisation d'un dispositif dans une première forme de mise en oeuvre du procédé selon l'invention.
La figure 4 représente ce même dispositif schématiquement en coupe selon la ligne I-I.
Les figures 5, 6 et 7 illustrent schématiquement et en coupe trois autres formes de mise en oeuvre du procédé selon l'invention
Il est à noter que, sur les figures, les dimensions sont considérablement exagérées et non proportionnées, ceci afin de rendre les dessins plus clairs
En outre, sauf intérêt particulier, les couches superficielles d'oxyde ne sont généralement pas représentes et ne sont pas mentionnées ci-dessous, étant entendu que la formation de telles couches et l'ouverture de fenêtres aux emplacements désirés sont considérées comme des opérations systématiques faisant partie des techniques courantes.
Conformément à l'invention et dans sa première forme de mise en oeuvre (fig. 1 à 4), on part d'un support semiconducteur 1, en silicium de type P par exemple, dans lequel doivent être intégrés des éléments actifs et/ou passifs non représentés sur les figures et reliés entre eux par des réseaux de connexions.
Au cours des diverses opérations qui seront décrites ci-dessous, ledit support 1 sera recouvert de diverses couches isolantes, nitrure ou oxyde de silicium, dont une seule sera représentée, pour mémoire, sous la référence 2.
Suivant les techniques classiques d'implantation et de diffusion, on crée, d'une part, un îlot enterré 3 de type N et à forte concentration en impuretés, un îlot résistif 4 également de type N, puis un îlot superficiel 5 de type N+, lesdits îlots 3, 4 et 5 étant superposés et, d'autre part, des îlots d'oxyde 6 également localisés et profonds.
Lesdits îlots 6 délimitent latéralement les îlots 3, 4 et 5 de type N. Ces derniers sont avantageusement crées simultanément à d'autres îlots intégrés dans le support 1 et destinés, par exemple, à former des résistances, des émetteurs ou des collecteurs de transistors.
Ledit support 1 peut être une plaquette semiconductrice ou, de préférence, une couche épitaxique déposée à la surface de ladite plaquette.
A la surface du support 1, y compris sur les îlots d'oxyde 6, est déposée, par évaporation sous vide ou par toute autre méthode connue, une couche métallique 7 généralement d'aluminium. Cette couche 7 est destinée à constituer le réseau de connexions après sa transformation partielle et localisée en oxyde (fig. 1).
Pour réaliser l'oxydation partielle et localisée de ladite couche, les zones 7a à protéger de ladite oxydation sont recouvertes d'une pellicule 8 d'une laque photosensible ou d'un oxyde étanche.
Cette laque photosensible est déposée selon les techniques classiques de masquage, de polymérisation localisée et dissolution des parties inutiles de ladite laque.
Par anodisation dans un bain approprié, la zone 7b de la couche 7 est transformée en oxyde, donc en alumine A1203 si ladite couche 7 est à l'origine à base d'aluminium (Fig. 2).
Cette anodisation peut être réalisée sous une tension constante de 40 V environ avec une solution d'acide tartrique ou de tartrate d'ammonium, la jonction P-N,J1, formée par le support 1 et les îlots 3, 4 et 5 étant alors polarisée en direct.
Après formation de l'oxyde 7b, la laque photosensible 8 est éliminée à l'aide d'acide nitrique fumant ou de toute autre solution conservant l'intégrité de l'aluminium et de l'alumine : on obtient ainsi finalement, la structure illustrée par les figures 3 et 4.
Pendant l'opération d'anodisation, la jonction J1 se trouve polarisée dans le sens direct et laisse donc passer le courant provenant de l'alimentation extérieure.
Lors du fonctionnement des divers éléments du circuit intégré porté par le support 1 dans lequel est également intégrée ladite jonction J1, cette dernière est polarisée en inverse de telle sorte que la zone 7a formant une connexion électrique se trouve isolée du support 1.
Dans une deuxième forme de mise en oeuvre illustrée par la figure 5, la jonction semiconductrice selon l'invon- tion J2 est réalisée entre le support semiconducteur 10, de type P, et les îlots superposés 11 et 12 de type N, l'îlot superficiel 12 étant de résistivité très inférieure à celle dudit îlot 11. Cette jonction J2 est délimitée par les îlots profonds 13 d'oxyde aesilicium.
Après anodisation, la couche métallique recouvrant le support semiconducteur 10 est divisée en une portion conductrice 14a et une portion d'oxyde 14b.
Une troisième forme de mise en oeuvre du procédé est représentée sur la figure 6. Conformément à cette figure, la jonction selon l'invention, J3, est obtenue à partir d'un support comportant au moins une première couche 20 d'un type de conduction donné, P, par exemple, recouvert généralement par épitaxie, d'une~-secondde couche 21 d'un type de conduction opposé, donc N dans le cas de la figure. A l'aide de cloisons d'isolement 22, de type P, diffusées à partir de la surface externe de ladite couche 21, on délimite dans cette dernière une portion 21a pour créer ainsi, avec la couche 20, une jonction P-N, J3, de dimensions'dé- terminées. Pour diminuer la résistance de la portion 21a, on a diffusé dans celle-ci une forte quantité d'impuretés de type N de manière à créer un îlot 23 faiblement résistif.
Pour assurer une protection de la surface de la portion 21a de type N et des îlots 22 de type P, lors des opérations suivantes, ladite surface est recouverte d'une couche d'oxyde 24, par exemple de SiO2.
Après anodisation, la couche métallique recouvrant le support semiconducteur se trouve divisée en une portion conductrice 25a et une portion d'oxyde, donc isolante, 25b.
Dans une quatrième forme de mise en oeuvre du procédé (Fig. 7), le dispositif comporte deux jonctions disposées dans le sens passant du courant d'anodisation. La première jonction, J4, est réalisée entre le support 30 de type P et un îlot enterré 31, de type N. La seconde jonction, J5, est réalisée entre une portion 30a du support 30 délimitée par les îlots d'oxyde profonds 32 et un îlot superficiel 33, de type N.
La présence de l'îlot enterré 31 engendre avec la portion 30a du support 30 une jonction J6 fonctionnant en inverse pour le courant d'anodisation. Pendant l'opération d'anodisation et sous l'effet de la tension appliquée, une zone dite désertée s'étend dans la portion 30a. Lorsque la tension d'anodisation atteint et dépasse la valeur de la tension disruptive de la zone désertée, celle-ci se trouve court-circuitée et l'opération d'anodisation se poursuit d'une manière classique. Ainsi, la couche métal lique recouvrant le support 30 est-elle ensuite divisée en une portion conductrice 34a et une portion isolante 34b

Claims (9)

  1. 1.-. Procêdê de réalisation, à la surface d'un support semiconducteur (1, .10, 21, 30), d'un réseau de connexions comportant notamment des conducteurs dits flottants (7a, 14a, 25a, 34a) isolés électriquement dudit support, le réseau dé connexions étant obtenu par oxydation anodique et attaque chimique localisées d'une couche métallique recouvrant ladite surface, procédé caractérisé en ce que, au moins une plage desdits conducteurs flottants (7a, 14a, 25a, 34a) et dans une zone du support semiconducteur délimitée latéralement par des caissons d'isolement (6, 13, 22, 32), on crée préalablement au moins une jonction semiconductrice (J1, J2, -J3, J4, J5), dont le sens passant est celui du courant d'anodisation et en ce que l'on effectue ensuite l'oxydation anodique.
    - REVENDICATIONS
  2. 2.- Procédé selon la revendication 1, caractérisé en ce que la jonction semiconductrice (J1) selon l'invention est créée dans un support (1) de type P à partir d'un îlot enterré (3) à forte concentration en impuretés recouvert successivement d'un îlot à résistivité élevée (4) puis d'un îlot superficiel (5) de faible épaisseur mais à forte concentration en impuretés, les impuretés introduites dans lesdits îlots donnant à ceux-ci un type de conduction opposé à celui du support semiconducteur, donc N.
  3. 3.- Procédé selon la revendication 1, caractérisé en ce que la jonction selon l'invention (J2) créée dans un support semiconducteur (10) de type P est obtenue à partir d'un îlot profond (11) de résistivité élevée de type de conduction opposé à celui dudit support, donc N, et d'un îlot superficiel (12) couvrant ledit îlot profond et de même type de conduction que ce dernier mais à forte concentration en impuretés.
  4. 4.- Procédé selon la revendication 1, caractérisé en ce que la jonction selon l'invention (J3) est obtenue par la la délimitation latérale, à l'aide de cloisons d'isolement (22), d'une portion du support semiconducteur, ledit support comportant, en surface, une couche (21) de type N recouvrant au moins une couche (20) de type P.
  5. 5.- Procédé selon la revendication 1, caractérisé en ce que, dans un même support semiconducteur (30) de type
    P et sous chaque conducteur flottant(34a), sont créées deux jonctions selon l'invention (J4, J5), l'une profonde et l'autre proche de la surface, disposées dans le sens passant du courant d'anodisation et séparées entre elles par une zone désertée (30a) à faible tension disruptive.
  6. 6.- Procédé selon l'une des revendications 1 à 5, caractérisé en ce que la zone où se situe ladite jonction est délimitée latéralement par des îlots d'un type de conduction (22) opposé à celui du support (21) qu'ils traversent.
  7. 7.- Procédé selon lrune des revendications 1 à 5, caractérisé en ce que la zone où se situe ladite jonction est délimitée latéralement par des îlots profonds d'oxyde (6, 13, 32).
  8. 8.- Procédé selon l'une des revendications 1 à 7, caractérisé en ce que la jonction semiconductrice selon l'invention est créée sous les chemins d'interconnexions créés à la surface d'un support semiconducteur et connus des spécialistes sous le nom de via".
  9. 9.- Dispositif semiconducteur obtenu par le procédé conforme à 11 une quelconque des revendications 1 à 8, et comportant, dans un réseau de connexions disposé à la surface d'un support (1, 10, 21, 30), une pluralité de conducteurs flottants (7a, 14a, 25a, 34a), caractérisé en ce que sous lesdits con ducteurs flottants et dans une région du support isolée latéralement des autres éléments dudit support, est située au moins une jonction semiconductrice (J1, J2, J3, J4, J5) réalisée de telle manière qu'elle soit dans le sens passant lors de la réalisation desdits conducteurs et qu'elle soit polarisée en inverse lors du fonctionnement du dispositif.
FR7928721A 1979-11-21 1979-11-21 Perfectionnement au procede de realisation d'un reseau de connexions par anodisation localisee sur un support semi-conducteur Granted FR2470444A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR7928721A FR2470444A1 (fr) 1979-11-21 1979-11-21 Perfectionnement au procede de realisation d'un reseau de connexions par anodisation localisee sur un support semi-conducteur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7928721A FR2470444A1 (fr) 1979-11-21 1979-11-21 Perfectionnement au procede de realisation d'un reseau de connexions par anodisation localisee sur un support semi-conducteur

Publications (2)

Publication Number Publication Date
FR2470444A1 true FR2470444A1 (fr) 1981-05-29
FR2470444B1 FR2470444B1 (fr) 1983-04-29

Family

ID=9231951

Family Applications (1)

Application Number Title Priority Date Filing Date
FR7928721A Granted FR2470444A1 (fr) 1979-11-21 1979-11-21 Perfectionnement au procede de realisation d'un reseau de connexions par anodisation localisee sur un support semi-conducteur

Country Status (1)

Country Link
FR (1) FR2470444A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0091624A2 (fr) * 1982-04-09 1983-10-19 Nissan Motor Co., Ltd. Procédé pour la fabrication de dispositifs semi-conducteurs verticaux

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2258001A1 (fr) * 1974-01-14 1975-08-08 Western Electric Co

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2258001A1 (fr) * 1974-01-14 1975-08-08 Western Electric Co

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EXBK/75 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0091624A2 (fr) * 1982-04-09 1983-10-19 Nissan Motor Co., Ltd. Procédé pour la fabrication de dispositifs semi-conducteurs verticaux
EP0091624A3 (en) * 1982-04-09 1985-07-03 Nissan Motor Co., Ltd. Method of manufacturing vertical semiconductor devices

Also Published As

Publication number Publication date
FR2470444B1 (fr) 1983-04-29

Similar Documents

Publication Publication Date Title
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
FR2477771A1 (fr) Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise
EP0170544A1 (fr) Procédé d'autopositionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré
EP0005721A1 (fr) Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal
EP0017697A1 (fr) Dispositif d'interconnexions de circuits intégrés semi-conducteurs et son procédé de fabrication
FR2463978A1 (fr) Cellule solaire integree avec une diode de derivation et son procede de fabrication
FR2619248A1 (fr) Cellule photovoltaique protegee, son procede de fabrication et ensemble comprenant de telles cellules
EP0002165A1 (fr) Procédé de fabrication d'une structure de conducteurs et application aux transistors à effet de champ
FR2794897A1 (fr) Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette
EP0007005A1 (fr) Procédé de fabrication de transistors à effet de champ du type métal-oxyde-semiconducteur à grille et trous de contact auto-alignés
FR2478879A1 (fr) Procede de realisation de dispositifs a effet memoire a semi-conducteurs amorphes
FR2465316A1 (fr) Dispositifs semi-conducteurs pourvus d'elements semi-conducteurs complementaires et procede de fabrication d'un dispositif semi-conducteur compose
EP1483793B1 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode
EP0004292A2 (fr) Procédé de fabrication d'un transistor bipolaire de type MESA présentant des régions d'émetteur et de base auto-alignées
FR2470444A1 (fr) Perfectionnement au procede de realisation d'un reseau de connexions par anodisation localisee sur un support semi-conducteur
CA1296112C (fr) Dispositif a semiconducteur organique a base de phtalocyanine
EP0126499B1 (fr) Procédé de réalisation d'un transistor bipolaire haute tension
FR2490405A1 (fr) Dispositif a circuit integre semi-conducteur
EP0026686B1 (fr) Procédé de fabrication de couches de silicium polycristallin localisées sur des zones recouvertes de silice d'une plaquette de silicium, et application à la fabrication d'un transistor MOS non plan auto-aligné
EP0230840B1 (fr) Transistor à base perméable et procédés de fabrication
EP0186567B1 (fr) Diac à électrodes coplanaires
EP0933812B1 (fr) Electroplacage d'éléments conducteurs dans un circuit intégré
EP1016136B1 (fr) Structure microelectronique comportant une partie de basse tension munie d'une protection contre une partie de haute tension et procede d'obtention de cette protection
FR2565409A1 (fr) Thyristor blocable a gachette d'anode
FR2495378A1 (fr) Circuit de protection, contre les tensions transitoires, comprenant un thyristor (scr), pour circuits integres

Legal Events

Date Code Title Description
CA Change of address
CD Change of name or company name
ST Notification of lapse