DE2455052C2

DE2455052C2 - Signalübertragungsanlage

Info

Publication number: DE2455052C2
Application number: DE2455052A
Authority: DE
Inventors: Tashio Tokio/Tokyo Shionoya
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1973-11-23
Filing date: 1974-11-20
Publication date: 1986-06-26
Also published as: AT351090B; ES432201A1; JPS5081715A; FR2252618B1; IT1025944B; FR2252618A1; CA1030265A; DE2455052A1; SE400435B; NL7415359A; GB1483383A; BR7409828A; ATA934274A; AU7556974A; US3949170A; SE7414694L

Description

gekennzeichnet durch folgende Merkmale:

f) die Einrichtung zur Erzeugung von Bezugsspannungen enthält Schaltungselemente (4,6,10), durch die die Bezugsspannungen im Takte eines periodischen Schaltsignales (S₀) um einen Spannungswert geändert werHea, der ein Bruchteil der Spannungsstufe ist, um die sich die einzelnen Bezugsspannungen voneinander unterscheiden,

g) an den Digital-Analog-V/andler (14) ist eine Addierschaltung (15) angeschlossen, der außer dem vom Digital-Analog-Wandler (14) gelieferten analogen Signal (SJ ein Schaltsignal zugeführt wird, das synchron mit dem genannten periodischen Schaltsignal (S₀) ist und dessen Amplitude sich um einen Wert ändert, der dem genannten Bruchteil der Spannungsstufe entspricht.

2. Signalübertragungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß das analoge Eingangssignal (S₃) ein Videosignal und das Schaltsignal (SJ ein Synchronisiersignal ist.

50

Die Erfindung betrifft eine Signalübertragungsanlage entsprechend dem Oberbegriff des Anspruches 1.

Wie anhand der F i g. 1 und 2 noch näher erläutert wird, ergibt sich bei einer Signalübertragungsanlage entsprechend dem Oberbegriff des Anspruches 1 durch die zweimalige Wandlung (Analog-Digital und Digital-Analog) eine gewisse Abweichung zwischen dem analogen Ausgangssignal und dem analogen Eingangssignal. Man kann diese Verzerrung durch eine Vergrößerung der Anzahl der digitalen Pegel und digitalen Bits in den Wandlern verringern, was jedoch mit einem entsprechend hohen Aufwand verbunden ist.

Durch die DE-OS 21 06 679 ist ein Signalwandlersystem bekannt, bei dem dem analogen Signal vor der Umwandlung in ein digitales Signal mindestens eine Schwingung überlagert wird, deren Amplitude kleiner ist, als einem Quantensprung entspricht. Gegenstand der DE-AS 11 57 652 ist ferner eine Sendeeinrichtung, bei der der Signalwelle vor Anlegung an den Köder ein Band weißen Rauschens mit einem Effektivwert von etwa der halben Höhe der Quantisierungsstufen zugefügt wird.

In beiden Fällen erfolgt eine Überlagerung somit beim analogen Eingangssignal eines Analog-Digital-Umsetzers.

Der Erfindung liegt die Aufgabe zugrunde, eine Signalübertragungsanlage entsprechend dem Oberbegriff des Anspruches 1 so auszubilden, daß bei ,.-infachem schaltungstechnischem Aufbau die Güte der Signalübertragung wesentlich verbessert wird.

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruches 1 gelöst.

Im Unterschied zu dem eingangs erläuterten Stand der Technik werden bei der erfindungsgemäßen Signalübertragungsanlage dem Analog-Digital-Wandler zugeführte Bezugsspannungen (die sich jeweils durch eine Spannungsstufe voneinander unterscheiden) durch ein periodisches Schaltsignal um einen Spannungswert geändert, der ein Bruchteil dieser Spannungsstufe ist. Auf der Empfangsseite ist ferner im Anschluß an den Digital-Analog-Wandler eine Addierschaltung vorgesehen, der außer dem vom Digital-Analog-Wandler gelieferten Analogsignal ein mit dem genannten periodischen Schaltsignal synchrones Schaltsignal zugeführt wird, dessen Amplitude sich um den genannten Bruchteil der Spannungsstufe ändert.

Die erfindungsgvcnäße Signalübertragungsanlage zeichnet sich bei einfachem schaltungstechnischem Aufbau durch eine hohe Güte der Signalübertragung aus.

Die Erfindung wird nachstehend anhand der Fig. 1 bis 7 beispielsweise erläutert. Es zeigt

Fig. 1 und 2 Diagramme zur Erläuterung des Prinzips einer bekannten Signalübertragungsanlage,

Fig.3 in teilweiser Blockform ein Schaltbild einer Ausführungsform einer Signalübertragungsanlage gemäß der Erfindung, und

Fig. 4 bis 7 Diagramme zur Erläuterung der Arbeitsweise der Anlage der Fig. 3.

Die Fig. 1 und 2 zeigen Diagramme zur Erläuterung des Prinzips einer bekannten Signalübertragungsanlage mit Analog-Digital- und Digital-Analog-Wandlern, in denen die Ordinaten die digitalen Signalpegel und die Abszissen die Zeit darstellen.

Bei der bekannten Anlage wird ein analoges Eingangssignal Si, das in Fig.l gezeigt ist, von einem Analog-Digital-Wandler an den Stellen P₀, P₁, P₂
abgetastet und in ein digitales Signal umgewandelt; das digitale Signal wird von einem Digital-Analog-Wandler wieder in ein analoges Signal als demoduliertes Ausgangssignal S₂ umgewandelt, das in Fig. 2 gezeigt ist.

Die Abtaststellen P₀. P\, P2 ■ ■ ■ liegen auf den Mittelpunkten gleicher Zeitintervalle V-I₁, /,-i₂, f₂-i], ... Das analoge Eingangssignal Si, das in Fig. 1 gezeigt ist, wird von dem Analog-Digital-Wandler in einen digitalen Pegel «2» aus einem digitalen Pegel «1» zu einem Zeitpunkt entsprechend der Abtaststelle P₁ umgewandelt, in einen digitalen Pegel «1» aus dem digitalen Pegel «2» zu einem Zeitpunkt entsprechend der Abtaststelle P₅ und wieder in den digitalen Pegel«2» aus dem digitalen Pegel «1» zu einem Zeitpunkt entsprechend der Abtaststelle P₈. Das digitale Signal wird von einem Bigital-Analog-Wandler als Ausgangssignal S₂ demoduliert, das in Fig. 2 gezeigt ist.

Wie sich aus dem Vergleich von Fig. 1 mit Fig. 2 ergibt, unterscheidet sich das demodulierte analoge Ausgangssignal S₂ im Verlauf stark von dem ursprünglichen analogen Eingangssignal Si, was zu einer Verschlechterung der Wiedergabegüte der bekannten Signalübertra-

gungsanlage führt. Um die Wieciergabegüte einer solchen Anlage zu verbessern, wird allgemein vorgeschlagen, die Anzahl der digitalen Pegel zu erhöhen, um den Abstand zwischen den benachbarten digitalen Pegein zu verringern. Um die Anzahl der digitalen Pegel zu erhöhen, muß die Anzahl der Pegelvergleichselemente in den Analog-Digital- und Digital-Analog-Wandlem vergrößert werden, ebenso auch die Anzahl der digitalen Bits eines Coders und Decoders.

Anhand der rig. 3 bis 7 wird nun eine Ausiührungs- m form der Signalübertragungsanlage gemäß der Erfindung beschrieben.

Fig. 3 zeigt ein Schaltbild einer Ausführungsform der Signalübertragungsanlage gemäß der Erfindung. In Fig. 3 bezeichnet 1 einen Eingangsanschluß, dem ein analoges Eingangssignal, wie z. B. ein in Fig. 4 bei Sj gezeigtes Videosignal zugeführt wird. C₁, C₂ - . - C₁S sind Pegel-Vergleichselemente, deren Eingangsanschlüssen T₁. T₂ . . . Tis das analoge Eingangssignal S₃ vom Eingangsanschluß 1 zugeführt wird. Ein Steueranschluß 2 erhält ein Schaltsignal S_n, das ein Synchronisiersignal, z. B. ein vertikales Synchronisiersignal, sein kann, wenn das analoge Eingangssignal S₃ ein Videosignal ist. Dieses Schaltsignal S₀ ist eine Impulsfolge, deren Amplitude bei jedem zweiten Zeitintervall bzw. bei geraden Zeitintervallen //-/ι, '3-/4 ■ · - um eine Spannung erhöht wird, die dem halben digitalen Einheitspegel entspricht, wie in Fig. 4 und 5 gezeigt ist. Das dem Steueranschluß 2 zugeführte Schaltsignal S₀ wird über einen Phaseninverter 3 der Basis eines NPN-Transistors 4 und über einen Stellwiderstand 5 der Basis eines PNP-Transistors 6 zugeführt. Der Emitter des Transistors 4 ist mit Erde und der Kollektor mit dem Anschluß 7 einer Spannungsquelle + Vcc über einen Widerstand 8 und einen Stellwiderstand 9 verbunden. Der veränderbare Abgriff des Stellwiderstands 9 ist mit der Basis eines NPN-Transistors 10 verbunden. Der Kollektor des Transistors 10 ist mit dem SpannungsanschiuS 7 und der Emitter mit dem Emitter des Transistors 6 über einen Widerstand 11, Widerstände Ri, R₂ ■ ■ . Ru und einen Widerstand 12 verbunden. Der Kollektor des Transistors 6 ist geerdet. Die Verbindungspunkte zwischen den Widerständen 11 und R₁, zwischen den Widerständen R_t und R₂ ■ . . und zwischen den Widerständen Ru und 12 sind mit weiteren Eingangsanschlüssen T\, T₂' ... T^ der Pegel-Vergleichselemente C\, C₂ . . . Ci₅ verbunden.

Die Ausgangssignale der Pegel-Vergleichselemente C₁, C; ... Ci₅ werden jeweils auf einen Analog-Digital-Wandler (4-Bit-Coder) 13 gegeben und darin in ein digitales 4-Bit-Signal codiert.

Das digitale Ausgangssignal des Wandlers 13 wird zu einem Digital-Analng-Wandler 14 übertragen.

Das Ausgangssignai des Wandlers 14 wird auf einen Eingangsanschluß 16 einer Addierschaltung 15 gegeben; ein weiterer Eingangsanschluß 17 der Addierschaltung 15 erhält das Schaltsipnal 5_n des Steueranschlusses 2. Die den Eingangsanschlüssen 16 und 17 zugeführten Signale werden in der Addierschaltung 15 addiert; an einem Ausgangsanschluß 18 ergibt sich ein demoduliertes analoges Ausgangssignal.

Es wird nun die Arbeitsweise der Signalübertragungsanlage anhand der Fig. 3 beschrieben. Wenn das Schaltsignal S_n, das auf den SteueranschluB 2 gegeben wird, einen niedrigen Pegel hat. wird der Transistor 4 geöffnet, während er gesperrt wird, wenn das Schaltsignal S₀ einen hohen Pegel hat. Der Stellwiderstand 9 ist so eingestellt, daß die Emitterspar.nung des Transistors 10 im wesentlichen gleich der Spannungsqucllenspannung + Vcc wird, wenn der Transistor 4 gesperrt ist; die Emitterspannung des Transistors 10 wir<i gegenüber der Spannungsquellenschaltung + Vcc um eine Spannung verringert, die dem halben digitalen Einheitspegel entspricht, wenn der Transistor 4 geöffnet ist. Der Stellwiderstand 5 ist so eingestellt, daß die Emitterspannung des Transistors 6, wenn das Schaltsignal S_n einen hohen Pegel hat, im Vergleich zu der Emitterspannung des Transistors 6, wenn das Schaltsignal S₀ einen hohen Pegel hat, im Vergleich zu der Emitterspannung des Transistors 6, wenn das Schaltsignal S₀ einen niedrigen Pegel hat, um eine Spannung erhöht wird, die dem halben digitalen Einheitspegel entspricht. Da die Stellwiderstände 9 und 5, wie oben beschrieben wurde, über das Spannungsteilernetzwerk eingestellt werden, das aus den Widerständen 11, Λ,, R₂ . . . R_u und 12 gebildet wird, wird die folgende Spannung angelegt. Die jeweiligen Spannungen an den beiden Anschlüssen des Spannungsteilernetzwerks werden, wenn das Schaltsignal S_n einen hohen Pegel hat, um eine Spannung erhöht, im Vergleich zu den jeweiligen Spannungen an den beiden Anschlüssen des Spannungsteilemetzwerks, wenn das Schaltsignal S₀ einen niedrigen F":;el hat, und der Spannungsabfall zwischen den beiden Anschlüsssen des Spannungsteilernetzwerks ist gleich, wenn das Schaltsignal S₀ einen hohen und einen niedrigen Pegel hat.

Die Werte der Widerstände 11, R, R₂ ■ . ■ Ru und 12 werden so gewählt, daß die Spannungen, die an die Eingangsanschlüsse T₁', T₂ ... 7V der Pegel-Vergleichselemente C[. C₂ ... Ci₅ abgegeben werden, aufeinanderfolgend um die Spannung verringert werden, die dem digitalen Einheitspege) entspricht. Wenn daher die Spannungen an den Emittern der Transistoren 10 und 6 mit dem Schaltsignal 5₀ geändert werden, wie oben beschrieben wurde, werden die jeweiligen Spannungen an den Eingangsanschlüssen T₁', T₂ ... Tj₅' der Pegel-Vergleichselemente Ci, C₂ ... C|5, wenn das Schaltsignal S_n einen hohen Pegel hat. um eine Spannung erhöht, die dem halben digitalen Einheitspegel entspricht, gegenüber den jeweiligen Spannungen an den Eingangsanschlüssen T\ . T₂ ... T₁₅', wenn das Schalts^gnal 5₀ einen niedrigen Pegel hat; die Spannungsabfälle über den Widerständen R\, R₂ ... R_u werden konstant gehalten entsprechend dem digitalen Einheitspegel.

Die Pegel-Vergleichselemente C₁. C₂ ... Ci₅ arbeiten wie folgt: Der Pegel des analoges Eingangssignals, das von dem Eingangsanschluß 1 auf die Eingangsanschlüsse 7",. T₂ ... Γ,₅ der Pegel-Vergieichselemente Ci, C₂ . . . Ci₅ gegeben wird, wird darin mit dem Pegel der Bezugsspannungen verglichen, die den Eingangsanschlüssen 7y,7y . . . 7V zugeführt werden und deren Pegel aufeinanderfolgend um die Spannung verringert wird, die der digitalen Einheitsspannung entspricht. Wenn daher der Pegel des analogen Eingangssignals kleiner als der digitale Einheitspegel ist. kann kein neue . Pegel-Vergleichselement «in Ausgangssignal erzeugen. Wenn der Pegel des analogen Eingangssignals dem digitalen Einheitsj.tgel entspricht, kann nur das Pegel-Vergleichselement C|₅ ein Ausgangssignal erzeuger. Wenn der Pegel des analogen Eingangssignals zwei digitalen Einheirspegeln entspricht, können die Veleichsemente Ci₅ bzw. Cn Ausgangssignale erzeugen, und wenn der Pegel des analogen Eingangssignals fünfzehn digitalen Einheitspegeln entspricht, können alle Vergleichselemente Ci. Cj ... Ci₅ ein Ausgangssignal erzeugen. Dies bedeutet, daß Ausgangssignale von sechszehn Stufen 0 bis 15 der Pegel-Vergleichselelemente C₁. C. . . . C₁! abgegeben werden: die Ausgangssignale werden dann dem Wandler 13 zugeführt und in ein digitales Signal umgewandelt, das dann dem Digital-Analog-Wand-

ler 14 zugeführt wird.

Da die Bezugsspannungen.die auf die Eingangsanschlüsse T₁', T₂ ... 7V der Pegel-Vergleichsclemente C₁. C_: . . . C₁, gegeben werden, bei jedem zweiten Zeitintervall bzw. bei geraden Zeitintervallen um die Spannung erhöht werden, die dem halben digitalen Einheitspegel entspricht, ergibt sich als Ausgangssignal des Wandlers 14 das Signal 5₄ gemäß Fi;;. 6. wenn das analoge Eingangssignal 5, (Fig. 4) dem Eingangsanschluß 1 zugeführt wird. In der Addierschaltung 15 werden in dieses Signal S₄ und das Schaltsignal S_n. das in Fig. S gezeigt ist, addiert, so daß schließlich ein demoduliertes Signal Sj, das in Fig. 7 gezeigt ist. an dem Ausgangsanschluß 18 erhalten wird. Wie sich aus Fig. 7 ergibt, ist der Verlauf des Signals S₅ dem Verlauf des ursprünglichen analogen Eingangssignals S) wesentlich besser angenähert als der Verlauf des Signals S₂ dem Verlauf des Eingangssi anaVa V.

Wenn die digitalen Pegel entsprechend den fviiiieiwcrten 0,5. 1,5, 2,5 .. . 15,5 zwischen den üblichen digitalen ai Pegeln 0. 1, 2 . . .15 bei einer bekannten Anlage erzeugt werden sollen, müßten sechszehn Pegel-Vergleichselemente zusätzlich zu den fünfzehn Pegelvergleichselementen C₁, C: ... C₁₅ vorgesehen werden; die Bit-Anzahl der Wandler 13 und 14 müßte fünf statt vier betragen. Die Anlage gemäß der Erfindung erreicht demgegenüber den gleichen Effekt mit einem wesentlich geringeren Aufwand.

Bei der obigen Ausführungsform werden die Bezugsspannungen, die jeweils an die Eingangsanschlüsse T₁', TV ... 7V der Pegel-Vergleichselemente C₁, C₁ jo . . . C|5 gegeben werden, um die Spannung erhöht, die dem halben digitalen Einheitspegel bei jedem geraden Zeitintervall entspricht; selbstverständlich können jedoch die Bezugsspannungen auch bei jedem ungeraden Zeitintervall erhöht werden.

Bei der obigen Ausfühningsform wird die Bezuj'sspanimng. die auf den Pegel-Vergteichsekünentsi! C₁. C₁ . . . Cn zugeführt wird, bei jedem zweiten Zeitintervall um die Spannung erhöht, die dem halben digi'alen Eii.heitspegel entspricht. Es ist jedoch auch möglich, daE' die Bezugsspannung die auf jedes Pegelvergleichselemen'. C₁. C₂, ... C₁₅ gegeben wird, z. B. bei jedem zweiten Zeitintervall um die Spannung erhöht wird, die einem Drittel des digitalen Einheitspegels entspricht, oder bei jedem dritten Zeitintervall um die Spannung, die zwei Drittel des digitalen Einheitspegels entspricht. Es ist auch möglich, daß die Bezugsspannung, die auf jedes Pegelvergleichselement C₁, C₂ ... C₁₅ gegeben wird, um die Spannung erhöht wird, die einem Viertel, einem Fünftel us» des digitalen Einheitspegel entspricht.

Es ist auch nicht notwendig, das Schaltsigna} S₀ von dem Steueranschluß 2 der Addierschaltung 15 zuzuführen; ein Signal kann auch synchron mit dem Schaltsignal S₀ von einem anderen Signalgenerator erzeugt und auf die Addierschaltung 15 gegeben werden. 5«

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Signalübertragungsanlage, enthaltend

a) einen Eingangsanschluß (1) zur Zuführung eines analogen Eingangssignales (5,),

b) eine Einrichtung zur Erzeugung von Bezugsspannungen, die sich jeweils durch eine Spannungsstufe voneinander unterscheiden, lu

c) eine zur Quantisierung des analogen Eingangssigna-Ies (SJ dienende Pegelvergleichsschaltung (.C₁-C₁₅) mit einer Anzahl von Pegelvergleichselementen, denen jeweils das analoge Eingangssignal (SJ sowie eine Bezugsspannung zugeführt wird,

d) einen an die Pegelvergleichsschaltung (C₁-C₁J angeschlossenen Analog-Digital-Wandler (13) zur digitalen Kodierung des quantisierten analogen Signale*.

e) einen thgital-Analog-Wandler (14) zur Dekodierung des digital kodierten Signales in ein analoges Signal (S₁),