DE2439877A1

DE2439877A1 - Fehlerdetektor fuer eine pseudozufaellige ziffernfolge

Info

Publication number: DE2439877A1
Application number: DE2439877A
Authority: DE
Inventors: Swan Bing Han
Original assignee: Nortel Networks Ltd; Northern Electric Co Ltd
Current assignee: Nortel Networks Ltd
Priority date: 1973-08-30
Filing date: 1974-08-20
Publication date: 1975-03-13
Also published as: IT1020303B; JPS5046419A; FR2242737A1; ES429682A1; SE401764B; CA976660A; DE2439877B2; DE2439877C3; GB1461183A; SE7411038L

Description

PATENTANWÄLTE 9 Λ TQ ß 7

MANITZ, FINSTERWALD & GRÄMKOW

P/Sö - N 2o22 München, den J 9. /^₁

NO.ITHERII ELECTRIC COMPANY LIMITED 16oo "Dorchester Boulevard West Montreal, Oue., Canada

Fehlerdetektor für eine pseudozufällige Ziffernfolge

'•ie Erfindung oezieht sich, aif einen Fehlerdetektor für . eine pseudozufällige ."/!iffernfolge und betrifft speziell einen derartigen Detektor, der unabhängig von der Dichte und dem Muster der empfangenen Fehler im wesentlichen die wirklichen oder "echten" Fehler zählt.

Eine Pseudozufallsfolge von Ziffern, üblicherweise Binärziffern, wird dazu verwendet, die Leistungsfähigkeit einer Digitalübertragungseinrichtung zu prüfen. Bei einer typischen Prüfanordnung wird der Ausgang eines eine Folge von 3inärziffern lisfernden Generators mit der zu prüfenden Dijitalübertragungseinrichtung verbunden. Bei Verwendung einer Pseudozufallsfolge wiederholt der Generator seine Ausgangssignale in einer vorhersagbaren Weise, so daß irgendwelche •ehler, die durch Störungen wie z.B. Rauschen, Überlagerung, Verzerrungind ittern in der Übertragungseinrichtung entstehen, leiche erfaßt und gezählt werden können. Der Prozentsatz der vom Fehlerdetektor empfangenen Fehler ist ein Maß

50981 1/0740

für die Leistungsfähigkeit der Übertragungseinrichtung. Typischerweise wird am sendeseitigen Ende eine pseudozufällige Bitfolge erzeugt, während am empfangsseitigen Ende zum Zwecke des Vergleichs ein gleiches Muster erzeugt .wird. Diese Vergleichsbits können entweder von der empfangenen Ziffernfolge abgeleitet werden (automatischer Betrieb), oder man kann sie durch Synchronisierung eines Ziffernfolgegenerators mit der empfangenen Ziffernfolge erhalten (Handbetrieb'¹.

Beim automatischen Betrieb ist die AnzaH der angezeigten .'ehler nicht die Anzahl der tatsächlichen oder "echten" Fehler , sondern eine Punktion der im Prüfgenerator und-Detektor verwendeten Rückkopplungseinrichtung. '3ei einer typischen Anordnung ist die angezeigte Fehlerzahl dreimal so groß wie die Zahl der tatsächlichen Fehler, wenn die Fehler mit großem Abstand aufeinander folgen. '\'enn die ehler jedoch zeitlich geballt dicht hintereinander auftreten, dann ist die Gesamtsumme der gezählten Fehler etwas kleiner und eine FunlfcLon der empfangenen Fehler. Eine Abhandlung über ein solches automatisches System befindet sich in "Pseudo-Random-Sequence Binary-Digit Generators and Error Detectors" von D. J. Dieckmann und F. A. Graves in The Post Office Electrical Engineers¹ Journal, Band 64, Januar 1972, Seiten 245 bis 249.

Beim Handbetrieb ist, falls Sender und Empfänger synchronisiert bleiben, die angezeigte Fehlerzahl gleich der Anzahl der tatsächlichen, durch die Übertragungseinrichtung eingeführten Fehler. Wenn Jedoch in der Synchronisierung zwischen dem Generator und dem Fehlerdetektor ein "Bit-Schlupf" auftritt, dann wird plötzlich ein Strom von "ehlern angezeigt, und eine Wiedersynchronisierung muß von Hand einge-

509811/07A0

leitet werden. Der "-.iandbetrieb führt also zu einer Zählung der echten Fehler, er bringt jedoch im Falle eines Bit-Schlupfes keine automatische Wiedersynchronisierung. Umgekehrt synchronisiert sich der automatische Betrieb selbst, er liefert ,jedoch in Intervallen mit hoher Fehlerdichte keine richtige Fehleranzeige.■

.¹Jie "achteile dieser beiden Systeme können teilweise dadurch überwunden werden, daß man die Fehlerrate in einem im Handbetrieb arbeitenden System überwacht. Wenn diese Rate einen gev/issen Prozentsatz (z.B. 2ooo von 1o ooo Bits) übersteigt, dann wird automatisch eine Wiedersynchronisierung eingeleitet. Dieses verbesserte System hat jedoch immer noch den Kachteil, daß die Entscheidung zur Wiedersynchronisierung auf der Anzahl der in einer normal arbeitenden Übertragungseinrichtung erwarteten Fehler beruht, die empirisch herausgefunden werden müß. Die täedersynchronisierung kann daher gewöhnlich nur dann eingeleitet .werden, nachdem eine große Anzahl von Fehlern empfangen worden ist, denn nur so läßt sich verhindern, daß eine Wiedersynchronisierung fälschlich erfolgt.

Die Nächteile der bekannten Fehlerdetektoren werden mit der vorliegenden Erfindung im wesentlichen überwunden, indem ein im automatischen Betrieb arbeitender Vergleicher vorgesehen wird. Der Ausgang des Vergleichers wird jedoch einer Korrektureinrichtung zugeführt, die durch Vergleich·der Folge ■ der angezeigten Fehler eine Zählung der wahren Fehler ermöglicht. Falls die Synchronisierung verloren geht, erfolgt eine Wisdersynchronisierung mit dem Vergleicher wie beim automatischen Betrieb. Ein Verlust der Synchronisierung trennt außerdem die Korrektureinrichtung, so daß ihr Ausgang nach einem kurzen Intervall größer ist als derjenige des Vergleichers,

509811/07AÖ

Diese Information kann dann dazu herangezogen werden, die Korrektureinrichtung zurückzustellen und somit nach einer sehr kleinen Anzahl empfangener Ziffern wieder die Zahl der echten Fehler zu ermitteln. Die Wahrscheinlichkeit, daß eine große Anzahl empfangener Fehler fälschlich für einen Verlust an Synchronisation gehalten wird, kann daher extrem klein gemacht werden.

Mit der Erfindung wird also ein Fehlerdetektor für eine pseudozufällige Ziffernfolge geschaffen, der einen Vergleicher zum Vergleich der Pseudozufallsfolge mit einer nachgebildeten Folge enthält, um bei Antivalenz zwschen bdden Folgen Fehleranzeigezeichen abzuleiten. Der Detektor enthält außerdem eine Korrektureinrichtung, welche nachgebildete wahre Fehlerzeichen mit den Fehleranzeigezeichen vergleicht, um bei Antivalenz zwischen den nachgebildeten Fehlerzeichen und den Fehleranzeigezeichen die wahren Fehlerzeichen abzuleiten. In einer besonderen Ausführungsform enthält der Detektor außerdem eine Zählschaltung, um die Korrektureinrichtung zurückzusetzen, wenn die wahren Fehlerzeichen die Fehleranzeigezeichen um eine vorgewählte Anzahl überschreiten.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichnung erläutert. In der Zeichnung ist ein Fehlerdetektor für eine Pseudozufallsfolge in Verbindung mit einem Pseudozufalls£olge-Generator dargestellt.

Die nachstehende Beschreibung behandelt den speziellen Fall eines 6-stufigen Generators und Detektors für eine pseudozufällige Folge von Binärziffern. Bei dieser Anordnung erscheint eine wiederkehrende Folge von maximal 2-1 =63 Binärziffern. Es sei jedoch erwähnt, daß verschiedene rückgekoppäte Anordnungen verwendet werden können, um andere wiederkehrende Folgemuster zu liefern. Sowohl im Generator

509811/0740

— 5 —

als auch im Detektor befinden sich logische Rückkopplungen mit Modulo-2-Addierern, die in binären Systemen Exklusiv-

D^!5H-Glieder sind, niese Glieder liefern am Ausgang eine logische ■), wenn die beiden Eingänge gleichwertig sind, d.h. die ^:ombination 0-0 oder 1-1. Wenn die beiden Eingänge jedoch antivalent sind, d.h. die Kombination 0-1 oder 1-0 darstellen, dann wird am Ausgang eine logische 1 geliefert, s ssi darauf hingewiesen, daß die Prinzipien der ;rfindung dazu angewendet werden können, jede beliebige pseudozufällige Ziffernfolge einer Länge pⁿ-1 zu erzeugen, wobei ρ eine Primzahl und η eine natürliche Zahl ist.

in der einzigen Figur ist links der Pseudozufallsfolge-Generator 1o dargestellt, dessen Ausgangssignal über eine zu prüfende Digitalübertragungseinrichtung 2o gesendet wird. Der Ausgang der Einrichtung 2o wird auf einen Pseudozufallsfolge-Fehlerdetektor gegeben, der insgesamt mit 3o bezeichnet ist und im Grunde aus einem Vergleicher 4o, einem Korrektor 5o und einem Zähler 6o besteht. Der genaue Aufbau der Erfindung geht aus der nachstehenden Beschreibung ihrer Funktion und ihrer Arbeitsweise hervor.

lter Pseudozuf allsf olge-Generator 1o enthält ein 6-stufiges Schiebergister 11, bestehend aus den kaskadengeschalteten Flipflops (FF) 11-1 bis 11-6, die von einem Taktgeber 12 gesteuert werden. Die Ausgänge des fünften und des sechsten Flipflops 11-5 und 11-6 sind an die beiden Eingänge eines

xklusiv-ODER-Gliedes 13 gelegt. Der Ausgang deses . Verknüpfungsgliedes führt wieder zum Eingang des Flipflops 11-1, um die notwendige Rückkopplung zur Erzeugung einer wiederkehrenden Folge mit der maximalen Länge von 63 Ziffern zu bilden. Im dargestellten Fall wird der Ausgang des Generators 1o vom Flipflop 11-6 abgezweigt, die Ausgangssignale können jedoch an jeder beliebigen Stufe abgeleitet werden, da die

50981 1/0740 " ⁶ "

Ausgangsfolgen alle gleich sind und nur zeitlich zueinander verschoben sind.

Die Ausgangssignale vom Generator 1ο werden über die zu prüfende Digitalubertragungseinrichtung 2o zum Eingang des Fehlerdetektors 3o gegeben. Ein erster Eingang des Fehlerdetektors 3o führt zu einer Taktregenerierungsschaltung 31 > welche die zur Steuerung des Vergleichers 4-0 und des Korrektors 50 verwendeten 'aktsynchronisierungsimpulse regeneriert. Ein zweiter Eingang des. Fehlerdetektors 3o ist mit einem im Vergleicher 4o enthaltenen 6-stufigen Schieberegister 41 verbunden, welches aus 6 hintereinandergeschalteten Flipflops 41-1 bis 41-6 besteht. Wie im Generator 1o siid die Ausgänge des fünften und des sechsten Flipflops 41-5 und 41-6 mit den Eingängen eines -?xklusiv-ODER-Gliedes 42 verbunden. Der Ausgang des -sxklusiv-ODER-Gliedes 42 wird Bit für Bit mit dem ankommenden Impulszug aus der Digitalubertragungseinrichtung 2o verglichen, und zwar in einem Modulo-2-Addierer bzw. Exklusiv-ODER-Glied 43. Mit Ausnahme derjenigen Zeitintervalle, in denen Fehler empfangen werden, ist der Ausgang des ^Txklusiv-ODER-Gliedes 42 eine Nachbildung der aus der Digitalubertragungseinrichtung 2o zum Eingang des Vergleichers 4o gelangenden Ziffernfolge. Wenn also eine einzige falsche Ziffer (die eine logische 1 oder eine logische O sein kann") von der Einrichtung 2o empfangen w±d, dann wird am Ausgang des ODER-Gliedes 43 eine Antivalenzbedingung angezeigt, wenn der Fehler amEingang des Flipflops41-1 erscheint, und wiederum, wenn dieser Fehler am Ausgang der Flipflops 41-5 und 41-6 erscheint. Für jede aus der Digitalubertragungseinrichtung in den Vergleicher 4o mit großem Abstand einlaufende falsche Ziffer wird also im Ergebnis eine Summe von 3 Fehleranzeigezeichen (logische Einsen) am Ausgang des Exklusiv-ODER-Gliedes

509811/0740

erzeugt, enn jedoch eine zweite Falschziffer in den Vergleicher 4-0 gelangt, bevor eine erste Falschziffer das

chieberegister 41 vollständig durchlaufen hat, dann kann eine /uslöschung stattfinden, wodurch eine Antivalenz zwischen den beiden im 'xklusiv-ODER-Glied 43 verglichenen

inärziffern verneint wird. Die Folge ist, daß die Gesamtzahl der in der Digitalübertragungseinrichtung 2o eingeführten wahren oder echten Fehler größer ist als ein Drittel der Anzahl der am Ausgang des Exklusiv-ODER-Gliedes 43 angezeigten Fehler.

Die Zahl der wahren fehler wird jedoch vom Korrektor 5o ermittelt, vorausgesetzt, der Vergleicher 4o bleibt im Synchronlauf mit dem Generator 1o. Der Ausgang des Exklusiv-ODER-Gliedes 43 wird auf den einen Eingang eines Exklusiv-O-L'ER-Gliedes 51 gegeben. Der Ausgang dieses Gliedes 51 wird wiederum einem 6-stufigen Schieberegister 52 zugeführt, welches aus den hintereinandergeschalteten Flipflops 52-1 bis 52-6 besteht. Eine Rückkopplung vom Schieberegister 52 wird über ein i^klusiv-ODER-Glied 53 erhalten, dessen Eingangssignale von den Ausgängen des fünften und sechsten Flipflops 52-5 und 52-6 kommen. Der Ausgang des Exklusiv-ODER-Gliedes 53 wiederum wird dem anderen Eingang des Exklusiv-ODER-Gliedes 51 zugeführt. Beide Schieberegister 4I und 52 werden vom Ausgang der Taktregenerierungsschaltung gesteuert.

Wenn aus der Digitalübertragungseinrichtung 2o ein fehlerfreies Signal empfangen wird, dann erscheint am Ausgang des Exklusiv-ODER-Gliedes 43 ein kontinuierlicher Strom logischer Nullen, vährend dieser Zeitspanne zirkulieren im Korrektor ständig logische Nullen. Die Koinzidenz von Nullen an den Ausgängen der Exklusiv-ODER-Glieder 43 und 53 führt zu einer

509811/0740

Fehlerzahl von 0, d.h. am Ausgang des Exklusiv-O^ER-Gliedes erscheinen logische Nullen. Die erste von der Digitalübertr agungs einrichtung^ 2o empfangene einzelne Falschziffer führt zu einer Antivalenz an den Eingängen des Exklusiv-ODER-Gliedes Somit erscheint eine lögsche 1 am Ausgang des Verknüpfungsgliedes 43 und daher auch am Ausgang des Verknüpfungsgliedes 51· Da jedoch die Verzögerung durch die Schieberegister 41 und 52 gleich ist, erscheinen zusätzliche, vom Empfang der ersten Falschziffer herrührende logische Einsen gleichzeitig an den Ausgängen der Glieder 43 und 53, so daß sie im Sxklusiv-ODER-Glied 51 ausgelöscht werden. Am Ausgang des Gliedes 51 lassen sich also die wahren Fehler in Form logischer Einsen zählen. Solange der VeagLeicher 4o synchron mit dem Generator 1o läuft, wird also die wahre Fehlerzahl erfaßt.

Wenn ein "Bit-Schlupf" auftritt und die Synchronisierung verloren geht, dann wird am Ausgang des Vergleichers 4o zunächst so lange eine Anzahl von Fehlern angezeigt, bis der Synchronlauf zwischen dem Vergleicher und dem Generator 1o automatisch wieder hergestellt ist. Diese fehleranzeigenden Impulse haben jedoch eine solche Folge, daß der Korrektor 5o, sobald im Vergleicher 4o die .iynchronisierung wieder hergestellt ist, weiterhin eine pseudozufällige Folge logischer Einsen und Nullen und nicht ausschließlich logische Nullen zirkulieren läßt, auch wenn vom Ausgang des Exklusiv-ODER-Gliedes 43 logische Nullen empfangen werden, die ein fehlerfreies Signal anzeigen. Als Folge wird am Ausgang des Exklusiv-ODER-Gliedes 51 eine falsche Fehleranzahl angezeigt. V/egen des Umlaufens der Pseudozufallsfolge von Binärziffern im Korrektur 5o ist die Anzahl der logischen Einsen vom Exklusiv-ODER-Glied 51 nunmehr größer als vom Ausgang des Exklusiv-ODER-Gliedes 43, womit angezeigt wird, daß die Synchronisierung verloren gegangen ist.

509811/0740

Diese Information wird dazu verwendet, den Korrektor 5o zurückzustellen, indem der Ausgang des Exklusiv-ODER-Gliedes 51 auf den Eingang des Zähler 6o gekoppelt wird und der Ausgang des Exklusiv-ODER-Gliedes 43 zu dessen Rücksetzung herangezogen wird. Der aus den Flipflops 61-1 bis 61-4 bestehende 4-stufige Zähler 6o liefert an seinem Ausgang ein Rückstellsignal, welches zur Rückstellung des Schieberegisters 52 verwendet wird. Wenn das System synchronisiert ist ,ist die Anzahl der Fehleranzeigezeichen am Ausgang des Exklusiv-ODER-Gliedes 43 bis dreimal so groß wie die Anzahl der wahren Fehlerzeichen am Ausgang des Exklusiv-ODER-Gliedes 51. Der ZäHer 6o wird daher durch den Ausgang des Exklusiv-ODER-Gliedes 4-3 immer wieder zurückgestellt, so daß an ihm kein Ausgangssignal erhalten wird. Nach äinem Verlust der Synchronisierung führt jedoch die verfälschte Fehleranzeige am Ausgang des Exklusiv-ODER-Gliedes 51 dazu, daß der 4-stufige Zähler 6o aufwärts zählt, bis an seinem Ausgang ein Rückstellsignal erscheint, welches seinerseits dazu verwendet wird, den Korrektor 5o zurückzustellen, so daß in diesem wiederum logische Nullen während fehlerfreier Zeiten zirkulieren. Anschließend liefert der Ausgang des Exklusiv-ODER-Gliedes 51 wieder "wahre Fehlerzeichen", d.h. er zeigt nur die wahren Fehler an.

Das Rückstellintervall des Korrektors 5° ist eine Funktion des Zählers 6o. Wenn das Intervall zu kurz ist, dann kann eine fälschliche Rückstellung des Korrektors 5o erfolgen. Eine längere Reaktionszeit hat andererseits zur Folge, daß am Ausgang des Exklusiv-ODER-Gliedes 51 eine größere Anzahl falsche Fehleranzeigen erscheint, bevor die Rückstellung des Schieberegisters 52 erfolgt. Wenn man ein Zählergebnis in der Größenordnung der doppelten Stufenzahl des Schieberegisters 52 (d.h. 2.6 = 12 beim Ausführungsbeispiel)

-1ο-509811/0 7 40

-1ο-

verwendet, dann ist die Gefahr einer falschen Rückstellung des Korrektors 5o im wesentlichen beseitigt. Bei der vorliegenden Ausführungsform enthält der Zähler 60 vier kaskadengeschaltete Flipflops 61,-1 bis 61-4-, womit ein Rückstellimpuls geliefert wird, nachdem 16 Bits vom Glied 51 gezählt worden sind, ohne daß vom Glied 4-3 ein Fehlerimpuls empfangen wurde. Man erkennt, daß mit dieser Anordnung das erforderliche Reaktionsintervall für die richtige Rückstellung des Korrektors 50 nach einem SynchronisationsverlEt relativ kurz ist. Der Ausgang des Zählers 60 zeigt an, wie oft die Synchronisation verloren geht.

Wenn man in einer anderen Ausführungsform ein relativ langes Schieberegister im K_orrektor 50 verwendet, kann es vortdlhäft sein, an der Stelle des Zählers 60 einen Vorwärts-Rückwärts-Zähler zu verwenden, der kein negatives Zählergebnis liefert (d.h., der nach Rückwärtszählung bei O stehenbleibt). Bei einer solchen Anordnung vermindert der vom Verknüpfungsglied A3 kommende gelegentliche Rückstellimpuls die Zählsumme im Zähler 60 einfach um 1, anstatt den Zähler zurückzustellen. Während des synchronisierten Betriebs halten die häufigprmAusgangsimpulse vom Verknüpfungsglied 43 die Gesamtsumme im Zähler 60 bei oder nahe O.

Zusammenfassend kann gesagt werden, daß der Fehlerdetektor unabhängig von der Dichte und dem Muster der empfangenen Fehler die Zahl der wahren Fehler anzeigt, solange die Synchronisierung aufrechterhalten bleibt. Eine Wiedersynchronisierung kann mit einem hohen Maß an Gewißheit erfolgen, nachdem relativ wenig falsche Fehleranzeigen aufgetreten sind.

Patentansprüche:

509811/0740

Claims

Patentansprüche

Fehlerdetektor für eine pseudozufällige Ziffernfolge, mit einer auf die Ziffernfolge ansprechenden Anordnung zur Erzeugung einer nachgebildeten Ziffernfolge und mit einer Anordnung, welche die Ziffernstellen der nachgebildeten Folge mit den entsprechenden Ziffernstellen der pseudozufälligen Folge vergleicht und im Falle einer Antivalenz zwischen beiden Folgen Fehleranzeigezeichen liefert, gekennzeichnet durch eine auf.wahre Fehlerzeichen ansprechende Anordnung (52) zur Erzeugung nachgebildeter Fehlerzeichen und einer Anordnung (5"Oi welche die Fehleranzeigezeichen mit den nachgebildeten Fehlerzeichen vergleicht, um bei Feststellung einer Antivalenz zwischen den Fehleranzeigezeichen.und den nachgebildeten Fehlerzeichen die wahren Fehlerzeichen abzuleiten*
2. Fehlerdetektor nach Anspruch 1, dadurch gekennzeichnet, daß eine Zähleinrichtung (6o) vorgesehen ist, welche die wahren Fehlerzeichen zählt, um ein Signal zur Rück- · stellung der die nachgebildeten Fehlerzeichen erzeugenden Anordnung abzuleiten, und daß die Zähleinrichtung durch die Fehleranzeigezeichen rückstellbar ist, um nach einem Verlust der Synchronisation wieder die Zahl der wahren Fehler anzuzeigen.

509811/0740

Fehlerdetektor für eine pseudozufällige Binärziffernfolge, mit einem Vergleicher, der ein erstes n-stufiges Schieberegister in Verbindung mit'einem ersten Modulo-2-Addierer enthält, um eine nachgebildete Folge von Binärziffern abzuleiten, und einen zweien Modulo-2-Addierer aufweist, der mit seinem einen Eingang an den Ausgang des ersten Modulo-2-Addierers angeschlossen ist, und mit einer Anordnung zum Anlegen der pseudozufälligen Binärziffernfolge an das erste η-stufige Schieberegister und an den anderen Eingang des zweiten Modulo-2-Addierers, um an dessen Ausgang Fehleranzeigesignale abzuleiten, die dreimal so häufig wie die wahren Fehler erscheinen, gekennzeichnet durch eine Korrektureinrichtung (5o), die ein zwsltes η-stufiges Schieberegister (52) in ähnlicher Verbindung mit einem dritten Modulo-2-Addierer (53) wie der Vergleicher (4o) enthält, und einen vierten Modulo-2-Addierer <'5⁷I) dessen ein Eingang mit dem Ausgang des zweiten Molulo-2-Addierers (4J) und dessen anderer Eingang mit dem Ausgang des dritten Modulo-2-Addierers (53) verbunden ist, um an seinem Ausgang wahre Fehlerzeichen abzuleiten, wobei der vierte Modulo-2-Addierer mit dem Eingang des zweiten n-stufigen Schieberegisters verbunden ist.

509811/0740