DE2430349B2 - - Google Patents

Info

Publication number
DE2430349B2
DE2430349B2 DE2430349A DE2430349A DE2430349B2 DE 2430349 B2 DE2430349 B2 DE 2430349B2 DE 2430349 A DE2430349 A DE 2430349A DE 2430349 A DE2430349 A DE 2430349A DE 2430349 B2 DE2430349 B2 DE 2430349B2
Authority
DE
Germany
Prior art keywords
stages
chain
numbered
clock signal
voltage value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2430349A
Other languages
English (en)
Other versions
DE2430349A1 (de
DE2430349C3 (de
Inventor
Hermannus 7800 Freiburg Schat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE2430349A priority Critical patent/DE2430349C3/de
Priority to US05/588,072 priority patent/US4037119A/en
Priority to GB2610475A priority patent/GB1470637A/en
Priority to IT24636/75A priority patent/IT1039197B/it
Priority to JP50078509A priority patent/JPS5117643A/ja
Priority to FR7519887A priority patent/FR2276734A1/fr
Publication of DE2430349A1 publication Critical patent/DE2430349A1/de
Publication of DE2430349B2 publication Critical patent/DE2430349B2/de
Application granted granted Critical
Publication of DE2430349C3 publication Critical patent/DE2430349C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/188Organisation of a multiplicity of shift registers, e.g. regeneration, timing or input-output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Logic Circuits (AREA)
  • Shift Register Type Memory (AREA)
  • Pulse Circuits (AREA)

Description

Zusammenfassende Darstellungen über Ladungsverschiebeschaltungen, auch Ladungstransportschaltungen oder -bauelemente genannt, finden sich in der Zeitschrift »Elektronik«, 1974, Seiten 3 bis 8, und der Zeitschrift »Internationale Elektronische Rundschau«, 1973, Seiten 239 bis 244. Mit diesen Schaltungen ist es möglich, Analogsignale, also beispielsweise Wechselspannungen beliebiger Kurvenform oder auch einzeln auftretende Signale, zu verzögern und somit zeitweise zu speichern. Das Analogsignal wird dabei entsprechend dem Abtasttheorem quantisiert und den einzelnen Quantisierungsstufen entsprechende Ladungsmengen innerhalb der Ladungsverschiebeschaltungen mittels Taktsignalen verschoben.
Zu den Ladungsverschiebeschaltungen gehören einerseits die sogenannten Eimerkettenschaltungen und andererseits die ladungsgekoppelten Schaltungen.
Eimerkettenschaltungen weisen eine Vielzahl von gleichartigen Stufen auf, die jeweils aus einem Transistor und einem zwischen dessen Steueranschluß f =
2/r
wobei mit η die Stufenzahl der Ladungsverschiebeschaltung und mit /Vdie Frequenz des Taktsignals bezeichnet ist. Die Verzögerungszeit t ist also direkt proportional der Stufenzahl n, während die Frequenz des Taktsignals über das Abtasttheorem insofern einen Einfluß auf die Verzögerungszeit hat, daß je hochfrequenter das zu verzögernde Signal ist und demzufolge je hochfrequenter das Taktsignal zu wählen ist, sich die Verzögerungs-
w zeit verringert, also bei gleicher Verzögerungszeit für nieder- und hochfrequente Signale die Stufenzahl für diese zu vergrößern ist.
Der Erhöhung der Stufenzahl stehen jedoch mehrere Gesichtspunkte entgegen. So ist der Ladungstransport
« entlang der Ladungsverschiebeschaltungen in der Weise störungsbehaftet, daß am Ende der Leitung durch unterschiedliche Effekte immer größere Anteile der Ladungsmengen verloren gehen, die die Analogsignale repräsentieren. Dieser Ladungsverlust kann zwar durch
bo sogenannte Regenerierungsschaltungen ausgeglichen werden, jedoch erfordern diese Regenerierungsschaltungen zusätzlichen Platz, was bei der Realisierung in Form integrierter Schaltungen besonders ins Gewicht fällt. Auch ist die unbegrenzte Erhöhung der Stufenzahl
bi bei der Integrierung dadurch begrenzt, daß die Fertigungsausbeute an funktionsfähigen integrierten Schaltungen umgekehrt proportional zur benötigten Kristallfläche der integrierten Schaltung ist.
Oberhalb einer bestimmten Stufenzahl ist somit überhaupt keine oder mindestens keine wirtschaftliche Fertigung mehr möglich.
Ferner ist zu berücksichtigen, daß bei den geschilderten, mit sogenannten 2-Phasen-Taktsignaien betriebenen Ladungsverschiebeschaltungen i-.nmer die Hälfte aller Stufen einen neutralen Spannungswert aufv/eist, die Anordnung also eine Redundanz der Stufenzahl von 50% hat Eine nach dem Eimerkettenprinzip aufgebaute integrierte Verzögerungsanordnung entsprechend dem Oberbegriffes Anspruchs 1 ist aus der US-PS 37 64 824 (= DE-OS 22 41 917) bekannt. Bei dieser Anordnung ist zwar der Anteil der einen neutralen Spannungswert aufweisenden Stufen gegenüber dem Wert von 50% dadurch vermindert, daß nur jeder geradzahligen oder ungeradzahligen Längskettenstufe eine Querkette zugeordnet ist, jedoch sind die Querkettenstufen mit zu den Taktsignalen der Längskettenstufen gleichfrequenten Signalen so gesteuert, daß auch in den Querketten die Hälfte der Stufen immer einen neutralen Spannungswert aufweist Dabei liegen gleichiiegende ungeradzahlige oder gleichliegende geradzahlige Querkettenstufen miteinander verbunden an denselben Taktsignalen. Die Stufenzahlreduzierung ist also noch nicht optimal, insbesondere wenn große Stufenzahlen berücksichtigt werden.
Die Aufgabe der Erfindung besteht daher darin, integrierte Verzögerungsanordnungen nach dem Prinzip der Ladungsverschiebeschaltungen anzugeben, die bei gegenüber den bekannten Anordnungen gleicher Kristallfläche eine beträchtlich größere Stufen?ahl ermöglichen, d. h. bei denen der Anteil der Stufen mit neutralen Spannungswerten optimal reduziert ist.
Diese Aufgabe wird von der im Anspruch 1 angegebenen Erfindung gelöst. Der Erfindung liegt daher der Gedanke zugrunde, die Anzahl derjenigen Stufen, in denen ein neutraler Spannungswert enthalten ist, durch eine durch andere Taktsteuerungen der Querkettenstufen weiter zu reduzieren. Vorteilhafte Ausführungsformen der Erfindung sind in den Ansprüchen 2 und 3 gekennzeichnet und werden nun zusammen mit der Erfindung anhand der Figuren der Zeichnung näher erläutert.
F i g. 1 zeigt eine übliche Eimerkettenschaltung mit 2n Stufen, und
F i g. 2 zeigt als Ausführungsbeispiel den Verzögerungsteil einer nach dem Eimerkettenprinzip aufgebauten integrierten Verzögerungsanordnung entsprechend der Erfindung.
In F i g. 1 ist als Beispiel einer Ladungsverschiebeschaltung eine übliche Eimerkettenschaltung gezeigt, die aus isolierten Feldeffekttransistoren mit den entsprechenden Kondensatoren besteht. Hierfür können p-Kanal- oder n-Kanal-Transistoren verwendet werden, je nachdem, welche Integrationstechnologie oder welche Spannungspolaritäten für den speziellen Anwendungsfall am geeignetsten erscheinen. Gleiches gilt für die Wahl, ob die Feldeffekttransistoren vom Anreicherungs- oder vom Verarmungstyp sein sollen.
Aus dem Gesamtverlauf der Eimerkettenschaltung, die bekanntlich eine in der Größenordnung von einigen Hundert liegende Stufenanzahl aufweisen kann, sind in F i g. 1 u. a. die Transistoren T0, T1, T2, T3, T2n,-,, T2n, und Too gezeigt. Diese Transistoren sind mit den zugehörigen Kondensatoren Co, Cin der eingangs geschilderten Art verknüpft und hintereinandergeschaltet. Die geradzahligen Transistoren To, T2, T2n, sind mit ihren Steuerelektroden an das Taktsignal Φι und die ungeradzahligen Transistoren T\, 1\ T21n-U Too mit ihren Steuerelektroden an das Taktsignal Φ\ geschaltet.
Jedes dieser Taktsignale Φι, Φ\ besteht hinsichtlich seines Zeitverlaufs, wie in F i g. 1 links oben angedeutet, ■-, aus einer rechteckförmigen und gleichfrequenten Spannung, die auf den Schaltungsnullpunkt bezogen ist, wobei die Amplitude des einen Taktsignals in der Lücke zwischen den wirksamen Impulsen des anderen Taktsignals liegt und umgekehrt. Hierbei kann jedes der
ίο Taktsignale ein Tastverhältnis von 0,5 aufweisen, jedoch ist es auch möglich, ein von diesem Tastverhältnis abweichendes Tastverhältnis derart zu wählen, daß zwischen den wirksamen Impulsen der beiden Taktsignale Lücken auftreten, während derer beide Taktsigna-
i) Ie Null sind.
Das zu verzögernde bzw. zu speichernde Analogsignal wird dem Eingang E zugeführt, der mit dem gesteuerten Strompfad des Eingangstransistors To in Verbindung steht. Das andere Ende dieses Strompfades
>o ist mit dem Eingangskondensator Q, verbunden, dessen anderer Anschluß am Schaltungsnullpunkt liegL
Die letzte verzögernde Stufe der Eimerkettenschaltung nach Fig. 1 ist die Stufe mit dem Transistor T2n,-], während die beiden letzten Transistoren T2nh Too dem gleich- und wechselstrommäßigen Abschluß der Eimerkettenschaltung dienen. Dabei ist der eine Anschluß des gesteuerten Strompfades des Transistors Too mit seiner Steuerelektrode verbunden. Das verzögerte bzw. gespeicherte Analogsignal wird am Verbindungspunkt
ίο der gesteuerten Strompfade der beiden letzten Transistoren T2m-\, T2n, abgenommen und steuert den Ausgangstransistor Ta, der mit seinem gesteuerten Strompfad zwischen der Betriebsspannung Ub und dem Ausgangsanschluß A liegt.
j-3 Für diese Eimerkettenschaltung gelten die eingangs angestellten Erwägungen hinsichtlich der Stufenzahl und der Realisierungsmöglichkeit als integrierte Schaltung.
Der in F i g. 2 als Ausführungsbeispiel gezeigte Verzögerungsteil weist die Nachteile der bekannten Anordnungen nicht auf und bezieht sich ebenfalls auf eine Anordnung nach dem Prinzip der Eimerkettenschaltung, jedoch ist es ohne weiteres klar, daß die Erfindung auch bei den eingangs erwähnten ladungsgekoppelten Bauelementen in entsprechender Weise angewendet werden kann.
Die nach dem erfindungsgemäßen Prinzip aufgebaute Eimerkettenschaltung nach F i g. 2 besteht aus der ersten Längskette K, den Querketten Qi, Q2, Qk-\, Qk
5ü und der zweiten Längskette K'. Die erste Längskette K ist so aufgebaut wie die Eimerkettenschaltung nach Fig. 1, d. h., sie besteht aus den Transistoren T0, Ti, T2, Tz, Ta, T2n,-5, T2n,-4, T2n,-], T2m-2, T2m-.\, 7oo· Die Anzahl der verzögernden Stufen ist somit bei der Längskette K gerade im Gegensatz zur Anzahl der Stufen der Eimerkettenschaltung nach Fig. 1, die ungerade ist. Die Längskette K wird vom ersten Taktsignal Φι, Φ,' betrieben, während dem Eingang E wieder das zu verzögernde Analogsignal zugeführt wird.
bo Im Ausführungsbeispiel nach F i g. 2 ist an jedem ungeradzahligen Transistor der ersten Längskette K, also den Transistoren Ti, T3, Tin,-s, T2n,.-], eine Querkette von gleichartigen Stufen angeschlossen, nämlich die Querketten Qi, Q2, Qu-\, Qk- Am Transistor
b5 T2n,-1 ist keine Querkette angeschlossen, da es sich bei diesem um keinen verzögernden Transistor handelt.
Jede Querkette enthält die gleiche Anzahl von η Stufen und bildet durch die Hintereinanderschaltung
ihrer einzelnen Stufen jeweils eine Eimerkettenschaltung.
Die Steuerelektroden der Transistoren gleichnamiger Stufen der Querketten sind miteinander verbunden und führen zu einem Eingangsanschluß. So liegen am Eingangsanschluß Φ3,ι die Transistoren Τί,ι, 7Vi, 7*-- i.i, Tt.i als erste Querkettenstufen. Ebenso liegen am Anschluß Φ3.2 die Transistoren Ti,2, T2,2, 7]t_i,2, Tu als zweite Querkettenstufen. Gleiches gilt auch für die (n— l)-ten Querkettentransistoren 71.„_i, 7V„_i, Γα·_ι,π-ι, Tk.n-u die am Anschluß Φ3.η-ι liegen sowie für die n-ten Querkettenstufen mit den Transistoren Ti,„, T2.,,, Tk- i.n, TkM, die am Anschluß Φ3.,. liegen.
Die Ausgänge der einzelnen Querketten sind mit der zweiten Längskette K' verbunden, die bezüglich ihres Aufbaus im wesentlichen mit dem Aufbau der ersten Längskette K identisch ist. Die zweite Längskette K' enthält die Transistoren T2', T3', Ti!, Ti'm-5, Tim-i, Tim-i, Tim-2, Tim -I, Too.
Die Ausgänge der einzelnen Querketten sind am Verbindungspunkt des gesteuerten Strompfades des jeweiligen ungeradzahligen Transistors mit seinem zugehörigen Kondensator der zweiten Längskette K' angeschlossen. So ist der Ausgang der Querkette Q\ mit dem zum ersten ungeradzahligen Transistor gehörenden Anschluß des Kondensators verbunden, wobei allerdings der dem ersten ungeradzahligen Transistor Ti der ersten Längskette K entsprechende erste ungeradzahlige Transistor der zweiten Längskette K' nicht benötigt wird.
Der Ausgang der zweiten Querkette Qi, also der Transistor T2,„ liegt am Verbindungspunkt des gesteuerten Strompfades des Transistors 7V mit dem zugehörigen Kondensator und ebenso die entsprechenden Ausgänge der Querketten Qt,- \, Qk mit den Transistoren Tk-]M, Tk.„ an den Transistoren Tim-s, T2'm_3.
Vom Verbindungspunkt der gesteuerten Strompfade des vorletzten Transistors 7Ym-I und des vorvorletzten Transistors T2m_2 wird wiederum wie in Fig. 1 der Ausgangstransistor TA gesteuert, der mit seinem gesteuerten Strcmpfad zwischen der Betriebsspannung Ub und dem Ausgang A liegt, während der Transistor Tob durch Verbindung seines Steueranschlusses mit dem gesteuerten Strompfad für den Gleichstromabschluß der zweiten Längskette /C'sorgt.
Die zweite Längskette /C'wird vom Taktsignal Φ2, Φ2' gesteuert, das hinsichtlich seiner Kurvenform mit der des Taktsignals Φι, Φι' identisch ist. In Anwendungsfällen, bei denen es nicht erforderlich ist, den gesamten Speicherinhalt sofort am Ausgang A abnehmen zu müssen, kann die Frequenz des zweiten Taktsignals Φ2, Φ2' niedriger sein als die des Taktsignals Φι, Φι', wobei in Fällen, in denen es störend ist, daß bereits eingeschriebene Information durch nachfolgende überschrieben wird, durch entsprechende Speichersteuerung, beispielsweise zeitweises Anhalten des schnelleren Taktsignals, das Überschreiben zu verhindern ist.
Die Anschlüsse der gleichnamigen Stufen der Querketten Q\ ... Qk werden vom Hilfstaktsignal mit den Teiltaktsignalen Φ3.1, Φ32, Φ3.11-1, Φ3.Π gespeist, die die einzelnen Querkettenstufen zeitlich nacheinander aktivieren, wie dies durch das in F i g. 2 links gezeigte Impulsschema angedeutet ist, bei dem die einzelnen Impulse zeitlich gegeneinander versetzt sind.
Als Hilfstaktsignalgenerator ist ein η-stufiges Schieberegister vorgesehen, dessen π Parallel-Ausgänge mit den η gemeinsamen Anschlüssen der Querketten verbunden sind. Dieses Schieberegister wird so
betrieben, daß eine einzige Stufe gesetzt ist, deren Information in Richtung von der n-ten zur ersten Stufe gesteuert von einem dritten Taktsignal, entsprechend umläuft.
Die Wirkungsweise des in F i g. 2 gezeigten Ausführungsbeispiels ist folgende. 1st die erste Längskette K mit Signalwerten gefüllt, so werden durch entsprechende zeitliche Zuordnung der Impulse des ersten und dritten Taktsignals die in den signalgefüllten Kondensatoren enthaltenen Ladungen auf die Kondensatoren der ersten Stufen der Querketten Qi. ..Qk übertragen. Nach erneutem Füllen der ersten Längskette K mil Signalwerten wird wiederum durch entsprechende Steuerung mittels der Taktsignale die in den erster Stufen der Querketten enthaltene Information auf die zweiten Stufen und die in der ersten Längskette R enthaltene Information in die ersten Stufen dei Querketten übertragen. Dies geschieht fortlaufend, se daß allmählich sämtliche Stufen der Querketten mil Signalen gefüllt werden. Sind die n-ten Stufen dei Querketten erreicht, so wird beim nächsten Taktsignalschritt deren Information in die entsprechenden Stufer der zweiten Querkette K' übertragen und dort gesteuert vom zweiten Taktsignal Φ2, Φ2' zum Ausgang Aübertragen.
i)a das Übertragen in die Querketten erst erforderlich ist, wenn die erste Längskette K gefüllt ist, kann da; Übertragen von Querkettenstufen zu Querkettenstufer erheblich mehr Zeit beanspruchen als es in einei üblichen Ladungsverschiebeschaltung möglich ist, d. h. die Frequenz des dritten Taktsignals kann wesentlich niedriger als die Frequenz des ersten Taktsignals liegen Aufgrund dieser Tatsache ist es auch möglich, au: neutrale Spannungswerte speichernde Querkettenstu fen zu verzichten und lediglich für jede zweite Stufe dei ersten Längskette eine entsprechende Querkettc vorzusehen.
Während der Übertragung von den einen Stufen dei Querketten zu den nächsten Stufen wandert allerding! vom Ende der Querketten her in einer Reih« gleichnamiger Stufen ein neutraler Spannungswer durch die Querketten, wie man dies auch von dei Erklärung der Wirkungsweise der Eimerkettenschal tung her kennt, daß nämlich die dem Signal entspre chenden Spannungswerte vom Anfang zum Ende unc die neutralen Spannungswerte vom Ende zum Anfang hin die Kette durchlaufend gedacht werden können. In einzelnen geht dies so vor sich, daß, nachdem alle Signalwerte der zweiten Längskette K'an den Ausganj gelangt sind, alle Kondensatoren der letzten Querket tenstufen gleichzeitig ihren Signalinhalt in die Konden satoren der zweiten Längskette K' übertragen unc somit einen neutralen Spannungswert annehmer Daraufhin übertragen alle Kondensatoren der vorletz ten Querkettenstufen ihre Signalwerte in die Kondensa toren der letzten Querkettenstufen und nehmen dabe somit zwangsläufig einen neutralen Spannungswert ar Dieser Vorgang setzt sich zu den ersten Querkettenstu fen hin fort, indem die Signalwerte schrittweisi reihenparallel nach unten wandern und eine Querreihi mit neutralen Werten nach oben wandert, bis diese ii der ersten Längskette K angekommen ist. Dii Taktsignalsteuerung hat im allgemeinen lediglich zi gewährleisten, daß zu diesem Zeitpunkt auch die ersti Längskette mit Signalen gerade gefüllt ist.
Die Anzahl der neutrale Spannungswerte enthalten den Kondensatoren ist somit bei der Verzögerungsan Ordnung nach der Erfindung auf eine einzige Reihi
gleichnamiger Stufen der Querketten reduziert, wobei sich diese Reduzierung auf die benötigte Kristallfläche bei der Integrierung dann besonders günstig auswirkt, wenn der Anteil der Querketten gegenüber dem Anteil der Längsketten groß ist.
Ein weiterer Vorteil der erfindungsgemäßen Verzögerungsanordnung ist darin zu sehen, daß ein bestimmter Signalwert nur einen Teil der insgesamt vorhandenen Stufen durchläuft. Die eingangs erwähnte Unvollkommenheit der Ladungsübernahme bei jeder Weitergabe des Signalwerts wirkt sich daher viel geringer auf das Ausgangssignal als bei den bekannten Anordnungen aus.
Hierzu 2 BIaIl Zeidnumucn

Claims (3)

Patentansprüche:
1. Integrierte Verzögerungsanordnung nach dem Prinzip der Ladungsverschiebeschaltungen zum Verzögern bzw. zeitweiligen Speichern von Analogsignalen, die eine erste Längskette von hintereinandergeschalteten, gleichartig aufgebauten und von ersten Taktsignalen derart betriebenen Stufen und eine zweite Längskette von hintereinandergeschalteten, gleichartig aufgebauten und von zweiten Taktsignalen derart betriebenen Stufen aufweist, daß in der einen Phase der jeweiligen Taktsignale die geradzahligen Stufen einen Analogsignal-Spannungswert, die ungeradzahligen Stufen jedoch einen neutralen Spannungswert und in der darauffolgenden Phase der jeweiligen Taktsignale die ungeradzahligen Stufen einen Analog-Spannungswert, die geradzahligen Stufen jedoch einen neutralen Spannungswert enthalten, und bei der zwischen jeder geradzahligen oder jeder ungeradzahligen Stufe der ersten und zweiten Längskette Querketten mit der gleichen Anzahl hintereinandergeschalteter, von Hilfstaktsignalen betriebener Stufen angeordnet sind, deren Frequenz niedriger als die der ersten Taktsignale ist, und bei der die ersten, zweiten ... n-ten Stufen jeder Querkette bezüglich der Steuerelektroden ihrer Transistoren miteinander und jeweils mit den π Parallel-Ausgängen eines Hilfstaktsignalgenerators verbunden sind, wobei π die Stufenzahl der Querketten ist, dadurch gekennzeichnet, daß als Hilfstaktsignalgenerator ein /2-stufiges Schieberegister dient und daß im Schieberegister eine Stufe gesetzt ist und diese Information in Richtung von den η-ten zu den ersten Querkettenstufen im Schieberegister, gesteuert von dem dritten Taktsignal, umläuft.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und die zweiten Taktsignale Φ\, Φύ $2, Φ2) eine unterschiedliche Frequenz aufweisen.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß bei niederfrequenten zweiten Taktsignalen (<?2, Φι) zur Verhinderung des Überschreibens schon gespeicherter Information die schnelleren Taktsignale anhaltbar sind.
und dessen Kollektoranschluß liegenden Kondensator bestehen und derart hintereinandergeschaltet sind, daß der Kollektoranschluß des einen mit dem Emitteranschluß des nächstfolgenden Transistors verbunden ist, wobei die Steueranschlüsse der geradzahligen Transistoren vom einen Teil eines rechteck- oder sägezahnförmigen Taktsignals und die Steueranschlüsse der ungeradzahligen Transistoren von einem zweiten Teil des rechteck- oder sägezahnförmigen Taktsignals
ίο gesteuert sind. Die beiden Teile des Taktsignals sind gleichfrequent und so einander zugeordnet, daß die wirksamen Impulse des einen in den Lücken zwischen den wirksamen Impulsen des anderen Teils liegen.
Eimerkettenschaltungen können sowohl aus diskreten Bauelementen aufgebaut werden als auch in Form integrierter Schaltungen realisiert werden. Dabei können als Transistoren sowohl bipolare als auch Feldeffekt-Transistoren verwendet werden, wobei im letzteren Fall insbesondere Isolierschicht-Feldeffekttransistoren von Vorteil sind, also zur Integrierung die sogenannte MOS-Technik angewendet wird.
Die ladungsgekoppelten Schaltungen sind ausschließlich in integrierter Form realisierbar, da bei ihnen der bei den Eimerkettenschaltungen vorhandene Kondensator als Einzelstruktur entfällt und seine Wirkung durch entsprechende Anordnung der Elektroden und entsprechende Wahl der Taktsignalform ersetzt wird.
Das Charakteristische der Funktion solcher Ladungsverschiebeschaltungen besteht darin, daß in der einen Taktsignalphase die geradzahligen Stufen einen Analogsignal-Spannungswert, die ungeradzahligen Stufen jedoch einen neutralen Spannungswert und in der darauffolgenden Taktsignalphase die ungeradzahligen Stufen einen Analogsignal-Spannungswert, die gerad-
J5 zahligen Stufen jedoch einen neutralen Spannungswert enthalten.
Für die Verzögerungszeit t solcher Ladungsverschiebeschaltungen gilt die einfache Formel:
DE2430349A 1974-06-25 1974-06-25 Integrierte Verzögerungsanordnung nach dem Prinzip der Ladungsverschiebeschaltungen Expired DE2430349C3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2430349A DE2430349C3 (de) 1974-06-25 1974-06-25 Integrierte Verzögerungsanordnung nach dem Prinzip der Ladungsverschiebeschaltungen
US05/588,072 US4037119A (en) 1974-06-25 1975-06-18 Charge transfer delay circuit for analog signals
GB2610475A GB1470637A (en) 1974-06-25 1975-06-19 Delay circuit according to the charge transfer circuit principle
IT24636/75A IT1039197B (it) 1974-06-25 1975-06-23 Circuito di ritardo basato sul principio circuitale del trasferi mento in carica
JP50078509A JPS5117643A (de) 1974-06-25 1975-06-24
FR7519887A FR2276734A1 (fr) 1974-06-25 1975-06-25 Ligne a retard du type a transfert de charges

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2430349A DE2430349C3 (de) 1974-06-25 1974-06-25 Integrierte Verzögerungsanordnung nach dem Prinzip der Ladungsverschiebeschaltungen

Publications (3)

Publication Number Publication Date
DE2430349A1 DE2430349A1 (de) 1976-01-15
DE2430349B2 true DE2430349B2 (de) 1978-08-31
DE2430349C3 DE2430349C3 (de) 1979-05-03

Family

ID=5918859

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2430349A Expired DE2430349C3 (de) 1974-06-25 1974-06-25 Integrierte Verzögerungsanordnung nach dem Prinzip der Ladungsverschiebeschaltungen

Country Status (6)

Country Link
US (1) US4037119A (de)
JP (1) JPS5117643A (de)
DE (1) DE2430349C3 (de)
FR (1) FR2276734A1 (de)
GB (1) GB1470637A (de)
IT (1) IT1039197B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1537843A (en) * 1975-11-17 1979-01-04 Nat Res Dev Charge-coupled devices
NL8401311A (nl) * 1984-04-24 1985-11-18 Philips Nv Ladingsgekoppelde halfgeleiderinrichting met dynamische besturing.
AU626889B2 (en) * 1988-05-06 1992-08-13 Magellan Corporation (Australia) Pty Ltd Low-power clocking circuits
EP0417130A4 (en) * 1988-05-06 1992-02-26 Magellan Corporation (Australia) Pty. Ltd. Low-power clocking circuits
FR2824177B1 (fr) * 2001-04-26 2004-12-03 Centre Nat Rech Scient Echantillonneur analogique rapide a grande profondeur memoire

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL165870C (nl) * 1971-09-16 1981-05-15 Philips Nv Analoog schuifregister.
GB1441925A (en) * 1972-09-25 1976-07-07 Rca Corp Charge transfer decoders
US3913077A (en) * 1974-04-17 1975-10-14 Hughes Aircraft Co Serial-parallel-serial ccd memory with interlaced storage
US3914748A (en) * 1974-04-29 1975-10-21 Texas Instruments Inc Isolation-element CCD serial-parallel-serial analog memory

Also Published As

Publication number Publication date
FR2276734B1 (de) 1982-06-25
JPS5117643A (de) 1976-02-12
FR2276734A1 (fr) 1976-01-23
IT1039197B (it) 1979-12-10
DE2430349A1 (de) 1976-01-15
GB1470637A (en) 1977-04-14
DE2430349C3 (de) 1979-05-03
US4037119A (en) 1977-07-19

Similar Documents

Publication Publication Date Title
DE2551797C3 (de) Ladungsgekoppelte Schaltung
DE69130699T2 (de) In Bereiche unterteilter AD-Wandler mit Mehrfachtaktzyklus
EP0389846A2 (de) Spannungsvervielfacherschaltung
DE2310267C2 (de) Digital/Analog-Umsetzer
DE2801272C2 (de) Schaltungsanordnung zur Durchführung einer gewichtsfaktorabhängigen Ladungsaufteilung und -übertragung
DE2734361B2 (de) Halbleiterspeichereinrichtung
DE2658524A1 (de) Transversalfilter mit mindestens einem analogen schieberegister und ein verfahren zu dessen betrieb
DE1474388A1 (de) Speicheranordnung mit Feldeffekttransistoren
EP0421395B2 (de) Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal
EP0178424A2 (de) Zellenstrukturierter digitaler Multiplizierer mit semisystolischem Aufbau
DE2248423B2 (de) Ladungsübertragungssy stern
DE2835499C2 (de) Ladungsübertragungskettenschaltung
DE2430349C3 (de) Integrierte Verzögerungsanordnung nach dem Prinzip der Ladungsverschiebeschaltungen
DE69124954T2 (de) Festkörper-Bildsensor
DE2341822C3 (de) Digitales Schieberegister
DE2820837C2 (de) Ladungsgekoppelte Halbleiteranordung und ladungsgekoppelter Filter mit einer derartigen Halbleiteranordnung
DE2336143C2 (de) Logische Schaltung
DE2943148C2 (de) Digitaladdierer
DE2103276C3 (de) Dynamisches Schieberegister
DE2703317A1 (de) Ladungsgekoppelte korrelatoranordnung
DE3046772C2 (de) Taktgenerator
DE69126047T2 (de) Schaltkreis zur Serialisierung und Deserialisierung
EP0265637B1 (de) Impulsformer
DE2226485A1 (de) Impulsverteilungsschaltung
EP0243528B1 (de) Serieller FIFO-Speicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee