DE2417091C3

DE2417091C3 - Schaltungsanordnung zur Übertragung von PCM-Wörtern über eine Zeit-Raum-Zeitstufe in einer Zeitmultiplex-Vermittlungsanlage

Info

Publication number: DE2417091C3
Application number: DE2417091A
Authority: DE
Inventors: Paul Perros-Guirec Voyer
Original assignee: Individual
Current assignee: Individual
Priority date: 1973-04-06
Filing date: 1974-04-08
Publication date: 1980-03-13
Also published as: DE2417091A1; US3927267A; GB1470667A; FR2224961B1; FR2224961A1; DE2417091B2

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Übertragung von PCM-Wörtern über eine Zeit-Raum-Zeitstufe in einer Zeitmultiplex-Vermittlungsanlage gemäß dem Gattungsbegriff dts Anspruches 1. Derartige Schaltungsanordrungen werden kurz als T-S-T-System bezeichnet

»T-S-T«-Systeme sind nach dein Stand der Technik bekannt Ein solches System ist z. B. in der britischen Patentschrift 13 04 790 beschrieben; in ihm wird ein Wort über eine Multiplexleitung parallel übertragen. Sie enthalten Umschalter im Zeitvielfach der Ausgangsstufe und ferner einen Multiplex-Umschalter im Raumvielfach, der die Mittelstufe bildet und mit den im Zeitvielfach arbeitenden Umschaltern in der Eingangsbzw. Ausgangsstufe über Multiplexzwischenleitungen verbunden ist Jede Zwischenleitung hat so viele Adern, wie die Wörter bits haben. Dieser Multiplex-Raumvielfach-Umschalter dient dazu, periodisch wiederkehrend selektiv mit B^zug auf die Ausgangs-Zwischenleitungen die Weichen für die Zeitlagen in den Eingangs-Zwischenleitungen Verbindungen zu stellen, und besteht aus einer Reihe von Toren als Weichen und einem Speicher zur Steuerung dieser Tore. Um die Zeitlagen auf den abgehenden Muhiplexleitungen von denen auf den Multipiex-Zwischenleitungen zu unterscheiden, sind diese kurzer als jene; sie werden im folgenden als Teilzeitlagen bezeichnet.

Ein im Zeitvielfach arbeitender Umschalter auf der Eingangs- oder Ausgangsseite enthält einen Pufferspeicher mit so vielen Wörtern, wie es Zeitlagen auf der Gesamtzahl der Multiplexverbindungen gibt, die in diesen Umschalter eintreten. Dabei ist jedes in den Pufferspeicher eingegebene Adressenwort einer bestimmten Zeitlage einer bestimmten Eingangs-Zwischenleitung fest zugeordnet. Ein Steuerspeicher hat ebensoviele Wörter, wie es Zeitlagen auf der Gesamtzahl der Multiplexverbindungen gibt, die von dem

j5 Umschalter abgehen. Dabei ist jedes in den Steuerspeicher eingegebene Adressenwort einer bestimmten Zeitlage einer bestimmten Zwischenleitung fest zugeordnet und wird dazu benutzt, um den Pufferspeicher anzusteuern.

Die Steuerspeicher der Zeitvielfache und des Multiplex-Raumvielfachs eines umfangreichen Verbindungsnetzes erfordern einen großen Materialaufwand. Man hat daher nach Maßnahmen gesucht, um deren Umfang zu vermindern, und zwar durch Steuerung mehrerer Umschalter durch ein und demselben Steuerspeicher.

Aufgabe der Erfindung ist es, den Umfang der Steuerspeicher in Zeitmultiplex-Übertragungsanlagen vom Typ »T-S-T« zu verkleinern und sogar zu halbieren, die dazu benutzt werden, die Zweiwege-Verbindungen im Gegensprechverkehr umzuschalten. Diese Aufgabe wird durch Anordnungen und Steuerungen gelöst, die in den Ansprüchen angegeben sind. Die Erfindung ist darüber hinaus auch anwendbar bei anderen symmetrisehen Netzwerken (STS, TSSST, usw.).

Erfindungsgemäß sind die Umschalter im Zeitvielfach der Eingangsseite solche mit »Steuerung vom Ausgang her« und die Umschalter im Zeitvielfach der Ausgangsseite solche mit »Steuerung vom Eingang her«. Diese Umschalter sind paarweise angeordnet und werden von ein und demselben Steuerspeicher gesteuert. Der Eingangs-Multiplexkanal und der Ausgangs-Multiplexkanal sowie die entsprechenden Zeitfächer, die am einen Ende der durchgeschalteten Verbindung für die beiden

b5 Obertragungsrichtungen angelegt werden, sind paarweise zugeordnet und werden entsprechend von den gleichen Adressenwörtern in den entsprechenden Pufferspeichern der zugehörigen Eingangs- und Aus-

gangs-Umschalter gesteuert.

Die Steuerung eines Eingangs-Umschalters und des zugehörigen Ausgangs-Umschalters durch den gleichen Steuerspeicher wird durch die systembedingte Verkehrsabwicklung in beiden entgegengesetzten Übertragungsrichtungen einer Verbindung über die Multiplex-Zwischenleitungen und im Umschalter des Multiplex-Raumvielfaches durch zwei zusammengehörige Zeitimpulse ermöglicht, z. B. durch einen geraden Zeitimpuls und den darauffolgenden. Ein gleiches Ergebnis kann erzielt werden mit Eingangs-Umschaltern, die vom Eingang her gesteuert werden und Ausgangs-Umschaltern, die vom Ausgang her gesteuert werden.

Das wichtigste Merkmal der Erfindung sei im folgenden erläutert. Bei herkömmlichen T-S-T-Systemen werden die bits der Wörter parallel in der Teilzeitlage τ auf acht parallelen Zwischenleitungsadern übertragen. Erfindungsgemäß werden die Wörter seriell in einer Anzahl serieller Zwischenleitungsadern übertragen, wobei jede dieser Zwischenleitungsadern eine Anzahl von Teilzeitlagen θ aufweist.

Die Neuordnung der Teilzeitlagen, d. h. die Umsetzung der parallelen Teilzeitlagen auf einer Vielzahl paralleler Zwischenleitungsadern in serielle Teilzeitlagen auf einer gleichen Vielzahl serieller Zwischenleitungsadern besteht in der Urnsetzung zweier verschiedener paralleler Teilzeitlagen mit einander zugeordneten Nummern in die gleiche serielle Teilzeitlage auf zwei seriellen Zwischenieitungsadern mit einander zugeordneten Nummern.

Es sei angenommen, daß die acht parallelen Zwischenleitungsadern in einem herkömmlichen T-S-T-System 512 Teilzeitlagen ro, Τι,... Τ2η, V2n+\,. ■ ■ rsio. Tsh besitzen und daß die acht seriellen Zwischenieitungsadern bei der Schaltungsanordnung nach der Erfindung jeweils eine Reihe von 64 Teilzeitlagen besitzen wie folgt:

r=2r'=0
r=2r'+\=\
r=2r'=6
/•=2/·'+1=7

00, 08, · · . 0504
1,09,. . .Ü505
Θ₆,Θ,4,...Θ₅|Ο
θ7,θ|5,.. . 0StI

Die Wörter werden von einer parallelen Teilzeitlage F zu einer seriellen Teilzeitlage # derart übertragen, daß ein Wort in Tm ein Wort in der Teilzeitlage Qg_s der seriellen Zwischenleitungsader des Ranges 2r'wird und daß das Wort in T2n+i das Wort in der Teilzeitlage 0e_s der seriellen Zwischenleitungsader des Ranges 2r'+ 1 wird mit

2/;
2/7+1

= 85+2/·' und
= 85+2/·'+!.

Wenn daher zwei aufeinander folgende Teilzeitlagen T2„ und τ2π+ι ein Paar einander zugeordneter Teilzeitlagen auf den parallelen Zwischenleitungsadern bilden, entsprechen sie der gleichen Teilzeitlage Os auf zwei seriellen Zwischenleitungsadern aufeinander folgender Ränge 2r'und 2r'+1.

Aus Gründen, die in der ausführlichen Beschreibung näher erläutert werden, erfolgt die Übertragung von einer seriellen Teilzeitlage θ₅ der seriellen Zwischenieitungsadern der Ränge 2r' und 2r'+1 zu Teilzeitlagen Γ2η+ι und T2ft der ausgehenden Leitung auf derartige Weise, daß

8s+ Ir'
8s+2r'+l

2/7'+1 und
2n' gilt

Hieraus ergibt sich, daß Wörter, die aufeinander folgende gerade und ungerade Teilzeitlagen in den eingangsseitigen parallelen Zwischenleitungsadern einnehmen, aufeinander folgende ungerade und gerade Teilzeitlagen in den ausgangsseitigen parallelen Zwischenieitungsadern einnehmen.

Erfindungsgemäß wird jede Multiplexverbindung, anstatt eine Parallelverbindung zu sein, in welcher die Binärelemente eines bestimmten Wortes eine bestimmte Zeitlage besetzen, durch eine Anordnung von η seriellen Untergruppen von Zwischenleitungen gebildet, deren zur Übertragung eines vollständigen Wortes dienende Zeitlagen Binärelement für Binärelement /7-mal weniger zahlreich sind je Zeitrahmen also /7-mal länger dauern, und von einer Untergruppe zur nächsten verschoben sind, was bedeutet, daß ζ. B. die aus einem Eingangs-Umschalter kommenden Wörter systematisch auf die Unterverbindungen 0, 1 ... η, 0 geschaltet werden. Bei dem beschriebenen Beispiel der aus 8 Binärelementen bestehenden Wörter gibt es /7=8 Multiplex-Unterverbindungen bei jedem Umschalter eines Zeitvielfachs, die von 0 bis 7 numeriert sind, jede mit 64 Zeitlagen. Die numerische Leistung jeder Verbindung ist dieselbe wie im Fall der Übertragung in Parallelschaltung.

Das Multiplex-Raumvielfach ist statt in Parallelschaltung als eine Anordnung von η seriellen Untergruppen-Multiplex-Umschaltern ausgebildet, die die seriellen Untergruppen-Multiplexverbindungen der Eingangs- und Ausgangsseite derselben Nummer verbinden. Im beschriebenen Beispiel gibt es 8 serielle Untergruppen-Multiplex-Umschalter, die von 0 bis 7 numeriert sind. Der Aufwand an Weichen ist derselbe wie im Fall eines Umschalters in Parallelanordnung für 8 Binärelemente.

Die dadurch geschaffene Unabhängigkeit zwischen den 8-Wege-K.etten im Raumvielfach bietet bereits einen Vorteil bezüglich der Betriebssicherheit: Eine Störung in einer der Unterverbindungen bietet immer noch eine verminderte Betriebsfähigkeit, während im

ίο Fall einer einzigen Multiplexverbindung in Parallelschaltung eine Störung den zugehörigen Umschalter im Zeitvielfach blockiert.

Im Falle der Zweiwege-Verbindungen erlaubt die Auswahl von Zeitlagen, die den beiden entgegengesetzten Übertragungsrichtungen der Verbindung zugeordnet sind, die systematische Benutzung von zwei Anordnungen von Untergruppen-Multiplexverbindungen und von Untergruppen-Multiplex-Umschaltern im Raumvielfach, die ein Paar bilden; im beschriebenen Beispiel sind es die Anordnungen 0,1; 2,3; 4,5; 6,7.

Manche Untergruppen-Multiplex-Umschalter, z. B. die geradzahligen, werden vom Ausgang her gesteuert, d. h., daß der Steuerspeicher unter den Eingangs-Untergruppen-Multiplexverbindungen diejenige auswählt, die bei jedem Zeitintervall zu jeder Ausgangs-Untergruppen-MultipIexverbindung umgeschaltet werden muß, während die ungeradzahligen Umschalter vom Eingang her gesteuert werden, d. h. der Steuerspeicher unter den Ausgangs-Untergruppen-Multiplexverbindungen diejenige aussucht, auf die bei jedem Zeitintervall jede Eingangs-Untergruppen-Multiplexverbindung umgeschaltet werden muß.

Es läßt sich zeigen, daß unter diesen Umständen zwei zusammengehörige Untergruppen-Multiplex-Umschalter des Raumvielfachs durch ein und denselben Steuerspeicher gesteuert werden können.

Die Erfindung wird nun an Hand der Zeichnung im einzelnen beschrieben. Es zeigt

F i g. 1 ein vom Ausgang her gesteuertes Zeitvielfach-Netzwerk bekannter Art,

F i g. 2 ein »T-S-T«-Netzwerk bekannter Art,

Fig. 3 ein Beispiel für eine vereinfachte Ausführung eines Netzwerkes vom Typ der F i g. 2,

Fig.4 ein »T-S-Tw-Netzwcrk bekannter Art mit einer einzigen Steuerung der beiden im Zeitvielfach arbeitenden Stufen,

F i g. 5 ein ausführlicheres Schaltbild zu F i g. 4,

F i g. 6 ein anderes Ausführungsbeispiel zu F i g. 4, m

Fig. 7 ein Netzwerk mit unterteiltem Zeitvielfach in Serienschaltung,

F i g. 8 eine Abwandlung zu Fig. 5, wobei jedoch die Umschalter des Raumvielfachs mit ungerader Nummer vom Eingang her und die Umschalter mit gerader Nummer vom Ausgang her gesteuert werden,

Fig. 9 ein Netzwerk, in welchem unterteilte Multiplexverbindungen und unterteilte Multiplex-Raumvielfach-Umschalter paarweise angeordnet sind, wobei zwei einander zugeordnete Umschalter durch ein und denselben Steuerspeicher gesteuert werden, und zwar der eine durch die Eingangsseite, der andere durch die Ausgangsseite,

Fig. 10a, b ein Diagramm zur Erläuterung der Umsetzung paralleler in serielle Teilzeitlagen.

1. Zeitmultiplex-Übertragungsanlage mit

Zeitvielfach (F ig. 1) bzw. mit
Zeit-Raum-Zeitvielfach (F i g. 2,3)

Im folgenden wird angenommen, daß die Multiplex- jo kanäle der Schaltungsanordnung einen Impulsrahmen von 125μ5 haben, der in 32 Zeitlagen von 3,9 p.s eingeteilt i.t, die von i₀ bis ti] durchnumeriert sind.

F i g. 1 zeigt ein Zeitmultiplex-Neizwerk nach dem bisherigen Stand der Technik. Es enthält einen Umschalter mit Steuerung vom Ausgang her, der imstande ist, irgendeine beliebige Zeitlage, die in den 32 Multiplexkanälen Io bis I31 der Eingangsseite ausgewählt ist, auf eine beliebige Zeitlage durchzuschalten, das in den 32 Multiplexkanälen 2o bis 231 der to Ausgangsseite ausgewählt wird.

Das Netzwerk enthält einen Pufferspeichers für 1024 Wörter aus je 8 Binärelementen, die in 32 gleichartige Abteilungen 3o bis 331 unterteilt sind, jede mit 32 Wörtern von 3o,o bis 3oji - ■ ■ 331,0 bis 331,31. Ferner enthält es Serie/Parallel-Umsetzer 4o bis 431 für die Eingangsseite, sowie Parallel/Serie-Umsetzer 5o bis 531 für die Ausgangsseite, Gruppen von UND-Toren (jede Gruppe enthält 8 Tore) 60,0 bis 60,31 ... 631,0 bis 631,31, welche das Einschreiben in den Pufferspeicher steuern, 7o bis 731, welche die Aussendung in Richtung auf die Ausgangsspeicher steuern, sowie lOu.u bis IiV₃, · · · 1Oj,,0 bis lOjijj, welche das Lesen des Pufferspeichers steuern.

Jede der Abteilungen 3₀ bis 33, des Pufferspeichers 3 entspricht einem Eingangsmultiplexkanal, z. B. die Abteilung 3* dem Eingangsmultiplexkanal U, und jedes Wort einer Abteilung einer Zeitlage des Multiplexkanals, der der genannten Abteilung entspricht, z. B. das Wort 3fc/der Zeitlage f,des Multiplexkanals I4.

Jede Zeitlage i,ist unterteilt in 33 Teilzeitlagen τ;,_ι, ■Fto, Tii... Tyi, wovon die erste n,-\ während der Zeitlage f;_i zum Einschreiben des Inhalts der 32 Eingangsmultiplexkanäle, und zwar gleichzeitig in den 32 Abteilungen, in die Worte 3_Oj-1 bis 3₃₎,,·_ 1 dient Die 32 anderen τα bis τα\ dienen zum Lesen der 32 Wörter des b5 Pufferspeichers 3, die während der Zeitlage U±\ zur Aussendung auf den 32 Ausgangsmultiplexkanälen bestimmt sind.

Während r/._i öffnet die Zeitbasis 8 gleichzeitig die Gruppen der UND-Tore 6ο;_ι,6*./_ι.. .631,-1. Während r,„, öffnet die Zeitbasis 8 die Gruppen der UND-Tore 7_m.

Um die Zeitlage /des Eingangsmultiplexkanals k auf die Zeitlage j des Ausgangsmultiplexkanals m durchzuschalten, ist es notwendig und hinreichend, daß das in jedem Zeitrahmen im Pufferspeicher in der Teilzeitlage Tj-\.m gelesene Wort das Wort 3^ st, das in der vorhergehenden Teilzeitlage τ,₊ ι,-ι eingeschrieben worden ist. Zu diesem Zweck schreibt man mit Hilfe des Markierers 11 in das Wort 9/_i,_m des Steuerspeichers 9 die Information k, i ein. Bei jeder Teilzeitlage rj— 1, m veranlaßt die Zeitbasis 8 das Lesen des Wortes 9,_ i,_m, das nach Dekodierung die UND-Torgruppe 10*,,·öffnet. Die Trennung erhält man dadurch, daß man mittels des Markierers 11 das Wort 9/_1.„, im Steuerspeicher löscht. Jede Zeitlage j in jedem Ausgangsmultiplexkanal m ist einem Wort 9/- i,_m, das aus 10 Binärelementen besteht, im Steuerspeicher fest zugeordnet. Eine Vierdrahtverbindung wird dadurch erhalten, daß man zwei Richtungsverbindungen (i, k) in Richtung auf (j, m) und (j, m) in Richtung auf (i, ^ausführt.

Man ersieht daraus, daß der Pufferspeicher 3 pro Zeitrahmen von 125 μβ 32 Einschreibzeiten und 1024 Lesezeiten hat. Das entspricht einer Folge von ungefähr 8,5 ■ 10⁶ Operationen je Sekunde, d.i. ein Wert, der ziemlich nahe an die Grenze der heutigen technologischen Möglichkeiten kommt. Daraus ergibt sich eine Begrenzung der möglichen Kapazität der beschriebenen Anordnung auf etwa 1000 ankommende und abgehende Zeitlagen.

Im beschriebenen System ist jede Zeitlage jedes Eingangsmultiplexkanals einem Wort des Pufferspeichers fest zugeordnet, und jede Zeitlage jedes Ausgangsmultiplexkanals einem Wort im Steuerspeicher. Es ist möglich, die Zuordnungen noch auf drei andere Arten auszuführen, von denen die einfachste darin besteht, die Eingänge mit dem Steuerspeicher und die Ausgänge mit dem Pufferspeicher zu verbinden.

F i g. 2 zeigt das Netzwerk einer dreistufigen T-S-T-Zeitmultiplex-Übertragungsanlage bekannter Art. Die erste Stufe wird durch Umschalter im Zeitvielfach mit Steuerung vom Ausgang her gebildet, die zweite Stufe durch einen Multiplex-Raumvielfach-Umschalter, die dritte Stufe durch Umschalter im Zeitvielfach mit Steuerung vom Eingang her.

Das Netzwerk ist an 512 Eingangsmultiplexkanäle angeschlossen, die in 32 Gruppen zu je 16 eingeteilt sind:

lo.obis to.is- · - lp,o bis l_p,i5- - - Ui₁O bis !31,15 ,

sowie an 512 Ausgangsrnultiplexkanäle, ebenfalls in 32 Gruppen zu je 16 eingeteilt:

2o,o bis 2o,i5 · - - 2,,o bis 2_g,i₅... 2₃₁,₀ bis 231,15.

Jede Gruppe von 16 Eingangsmultiplexkanälen ist an einen Eingangs-Pufferspeicher mit 512 Wörtern angeschlossen, und zwar 3o für die Gruppe I0.0 bis lo,is · · ·. 3_P für die Gruppe l_p,₀ bis lp,is.., 331 für die Gruppe 131,0 bis 131,15- Jede Gruppe von 16 Ausgangsmultiplexkanälen ist an einen Pufferspeicher mit 512 Wörtern angeschlossen, und zrwar 13o für die Gruppe 2oj> bis 2o,i₅.., 13, für die Gruppe 2_qfl bis 2,.i₅ -.., 31₃i für die Gruppe 231,0 bis 231,15.

Von jedem Pufferspeicher der Eingangsseite geht eine Eingangs-Multiplex-Zwischenleitung ab, und zwar 12o... 12p... 12₃i. (Jede Multiplexverbindung enthält acht Multiplexkanäle in den Zeitlagen gleichen Ranges,

deren Binärelemente einundderselben Achtergruppe parallel sind.) An jedem Pufferspeicher der Ausgangsseite endet eine Ausgangs-Multiplex-Zwischenleitung, und zwar Ho... 11,... I In. Jede Eingangs-Zwischenleitung 12p ist vielfach geschaltet auf 32 Gruppen von ^r> UND-Toren 15_p,o... 15p,,... 15p3i, und die Ausgänge jeder Einheit von 32 Gruppen von UND-Toren \5p,_q... 15p,,... 1531,, sind wieder zusammengeschlossen auf eine Gruppe von ODER-Toren 16,, die an die acht Verbindungen der Ausgangs-Zwischenleitung 11, angeschlossen ist.

Unterhalb jedes Eingangs-Pufferspeichers 3o bis 331 und unterhalb jedes Ausgangs-Pufferspeichers 13o bis 1331 ist ein entsprechender zugehöriger Steuerspeicher 9o bis 931 für die Eingangs-Pufferspeicher und 1% bis 193i '⁵ für die Aiisgangs-Pufferspeicher dargestellt.

Der Raumvielfach-Umschalter besteht aus Gruppen von Toren 15 und 16 und den Steuerspeichern 20 der Tore 15.

Das Prinzip der Arbeitsweise ist das folgende:

Es sei die Zeitlage /(unter 32) des Eingangsmultiplexkanals k (unter 16), der an den Eingangs-Zeitvielfach-Umschalter ρ (unter 32) angeschlossen ist, auf die Zeitlage j (unter 32) des Ausgangsmultiplexkanals m (unter 16) durchzuschallen, der an den Ausgangs-Zeitvielfach-Umschalter q (unter 32) angeschlossen ist. Bei jedem Zeitrahmen wird das ankommende Wort in das Wort 3pju des Eingangspufferspeichers eingeschrieben. Bei jedem Zeitrahmen wird das Wort 13,^,^ des Ausgangspufferspeichers in der interessierenden Zeitlage gesendet. Die Durchschaltung wird dann ausgeführt, wenn es gelingt, in jedem Zeitrahmen den Inhalt des Wortes 3_P^· auf das Wort 13,J₁₁J zu übertragen und über die Eingangs-Zwischenleitung 12p, die Gruppe der UND-Tore 15_ΡΛ, während in diesem Augenblick die anderen Tore 15,., (Γφρ) geschlossen sind, die Gruppe der ODER-Tore 16, und die Ausgangs-Zwischenleitung 11,. Jede Zeitlage der Multiplexverbindung und des Multiplex-Raumvielfach-Umschalters kann an sich für diese Übertragung geeignet sein, sofern dabei nicht im Netzwerk bereits aufgebaute Verbindungen gestört werden. Die Auswahl der geeigneten Zeitlage wird durch eine steuernde Logikschaltung außerhalb des Netzwerkes durchgeführt.

Während es im System nach F i g. 1 stets möglich ist, ⁴$ zwei freie Zeitlagen miteinander zu verbinden, ist das im System nach F i g. 2 nicht mehr möglich. Denn es ist zum Zusammenschalten einer ankommenden Zeitlage A mit einer abgehenden Zeitlage B erforderlich, daß auf der Eingangs-Vielfachleitung mindestens eine Zeitlage gleichzeitig auf der dem Eingangs-Zeitvielfach A zugeordneten Zwischenleitung und auf der dem Ausgangs-Zeitvielfach B zugeordneten Zwischenleitung frei ist Wenn man die Laufzeitverzögerungen zwischen den Eingangs- und Ausgangsstufen berücksichtigt, so ist das Problem ganz analog.

Um die Möglichkeit einer Blockierung im Falle von Vierer-Umschaltern im Zeitvielfach aufzuzeigen (man zeigt übrigens, daß das Netzwerk blockierungsfrei ist, wenn man die Wiedereinrichtung zuläßt), ist in F i g. 3 ein System mit zwei Gruppen von vier Kanälen bei einer einzigen Zeitlage für jeden gezeichnet Die Bezeichnungsziffern sind die gleichen wie in F i g. 2. Die Zwischenlagen 12ο, 12i, H₀,11| haben vier Teilzeillagen τ. Jeder Eingangspufferspeicher 3o, 3₍ und jeder Ausgangspufferspeicher 13ο, 13_t enthält 4 Wörter, eines je Kanal. Jeder Steuerspeicher 9o, 9i, 19ο, 19j, 2O₀, 2Oi enthält 4 Wörter, eines für jede Teilzeitlage τ des Raumvielfach-Umschalters. Die Wörter von 9 und 19 enthalten 2 Binärelemente, so daß sie die Pufferspeicher 3 und 13 entsprechend ansteuern können. Die Wörter von 20 enthalten ein Binärelement, so daß sie die Zwischenleitung 12ooder 12| ansteuern können. Für den Augenblick lassen wir die mit dem Zustand der Ruhe verbundenen Probleme unberücksichtigt. Dann sieht man, daß

10.0 verbunden ist mit 2|,_O durch 15o,i zur Zeit T₀
Ιο,ι verbunden ist mit 2o,i durch 15o,o zur Zeit v\
1 i.o verbunden ist mit 2u durch 15ι,ι zur Zeit Ti

11.1 verbunden ist mit 2_U durch 15i,i zur Zeit Γ3

Man stellt fest, daß es unmöglich ist, z. B. loj mit 2|^ zu verbinden, denn es existiert keine Teilzeitlage τ, die auf den Verbindungen 12o und Hi gleichzeitig für die Übertragung verfügbar ist: Es besteht also innere Spannung.

2. Verknüpfung der Zeitvielfach-Umschalter (F i g. 4)

In Verbindung mit F i g. 2 wurde die Durchschaltung einer Zeitlage / eines Eingangsmultiplexkanals l_p^ auf eine Zeitlage j eines Ausgangsmultiplexkanals 2_qjn erklärt. Im folgenden wird nur der Fall betrachtet werden, wie die Übertragung als Vierdrahtverbindung erfolgt zwischen zwei Teilnehmern, denen eine Zeitlage i eines Eingangsmultiplexkanals l_p>* und des zugehörigen Ausgangsmultiplexkanals 2_Ρ,* sowie eine Zeitlage j eines Eingangsmultiplexkanals l,,_m und des zugehörigen Ausgangsmultiplexkanals 2,,_m zugeordnet sind. Jede Verbindung von lp,*,,· mit 2_qjnj ist dann systembedingt begleitet von der Verbindung von l,,_mj· mit 2_P,*,,·. Die Durchschaltung in zwei entgegengesetzten Richtungen wird also durch die Verwendung von zwei Teilzeitlagen Ti und T₂ des Raumvielfach-Umschalters für die Übertragung des Pufferwortes 3_p>,,-auf der Eingangsseite auf das Pufferwort I3_qj„j auf der Ausgangsseite und die Übertragung des Pufferwortes 3_qjnj auf der Eingangsseite auf das Pufferwort 13p,*,,- auf der Ausgangsseite erhalten. Um eine derartige Durchschaltung herzustellen, muß die Steuerlogik gleichzeitig folgende Bedingungen vorfinden:

Ti ist frei auf 12p und 11,
T2 ist frei auf 12, und 1 l_p

Wenn man von der Steuerlogik verlangt, daß alle Paare (ti, T2), die zu ein und derselben Verbindung gehören, einem gleichen Gesetz /"von der Art

folgen sollen, dann entspricht jede Teilzeitlage τ, die durch eine Verbindung auf irgendeiner Eingangs-Zwischenleitung 12p besetzt ist einer Teilzeitlage f{u), die für die andere Übertragungsrichtung derselben Gegensprechverbindung auf der zugehörigen Ausgangs-Zwischenleitung 11p besetzt ist Es entspricht also jeder freien Teilzeitlage τ auf irgendeiner Eingangs-Zwischenleitung 12p eine freie Teilzeitlage f{u) auf der zugehörigen Ausgangs-Zwischenleitung 1 Ip.

Daraus ergibt sich, daß die beiden von der Logikschaltung zu beachtenden Bedingungen bei der Suche nach den geeigneten Zeitlagen zur Herstellung einer Verbindung in beiden Richtungen sich auf nur eine verringern:

τ muß frei sein auf 12_pund ί(τ) frei auf 12,.

Daraus ergeben sich drei Vorteile:

— Das Speicherbild der Besetzung von Teilzeitlagen der Zwischenleitungen verkleinert sich in der Steuerlogik um die Hälfte und stellt z. B. die Eingangs-Zwischenleitungen dar. Die Besetzung der Teilzeitanlagen auf den Ausgangs-Zwischenleitungen die im Algorithmus der Suche direkt nicht notwendig ist, könnte durch die Berechnung von f leicht erhalten werden.

— Die Zeit für die Suche nach einem Verbindungsweg wird wenigstens auf die Hälfte vermindert.

— Die Wahrscheinlichkeit von Sperrungen auf einer Gegensprechverbindung wird vermindert und für die geringen Werte dieser Wahrscheinlichkeit _r halbiert.

Man bemerkt, daß, wenn im Augenblick τ der Steuerspeicher 9p das Adressenwort τ mit dem Inhalt (k, i) an den Eingangspufferspeicher 3_P liefert, dann der Steuerspeicher 19_P im Augenblick /(τ) das Adressenwort ί(τ) mit dem Inhalt (k, i) an den Ausgangspufferspeicher 13p liefern muß. Die Erfindung benutzt diese Redundanz, um die Steuerspeicher 19 auszulassen, indem die Steuerspeicher 9 die einzuschreibenden Adressen an die Ausgangspufferspeicher 13 liefern. Diese Wörter haben als aufeinanderfolgende Adressen

in den Steuerschaltern die Werte /"(0), /(I) f(z)...

Jedes Gesetz f, so wie es definiert wurde, ist dazu geeignet. Das interessanteste Gesetz kann von der Technologie abhängen. Man kann z. B. das Gesetz nehmen: /(τ)=(τ+ 256) modulo 512 in einem System mil 512 Übertragungs-Zeitlagen beschriebenen System sind die Steuerspeicher 9 ansteuerbar. Daher wird, um die Häufigkeit der Benutzung zu vermindern, jedes Wort nur einmal in jedem Zeitrahmen gelesen, und zwar für seine beiden Zwecke. Man hat das folgende Gesetz gewählt:

f(2n)=2n+\

f(2n+\) = 2n

Der Steuerspeicher 9 ist unterteilt in zwei Gruppen oder Teilspeicher 90 und 91 (Fig. 5a und 5b). Die Ordnung der an den Eingangs-Pufferspeicher gelieferten Adressenwörter ist die natürliche Zahlenordnung 0, 1, 2... 511, und die Reihenfolge der an den Ausgangspufferspeicher 13 gelieferten Adressenwörter die Reihenfolge 1, 0, 3, 2 ... 511, 512 (diese Reihenfolge ergibt sich durch Umkehrung der beiden Adressen, die Paare aufeinanderfolgender Adressen bilden).

Während der Teilzeitlage T_2n wird das Adressenwort 2n des Teil-Steuerspeichers 90_p (Fig. 5) an den Pufferspeicher 3_P gesendet und bewirkt Lesen und Aussenden des Wortes 3_Pfkj. Gleichzeitig wird das Adressenwort (2/7+1) des Teü-Steuerspeichers 91 an den Pufferspeicher 13, gesendet und bewirkt das Einschreiben des Wortes i_pjcj in das Wort 13_i>ra</ nach dem Durchgang durch die Raumvielfach-Stufe.

Während der Teilzeitlage T_12n+I) wird das Adressenwort (2/7+1) des Teil-Steuerspeichers 91, an den Pufferspeicher 3, gesendet und bewirkt Lesen und Aussenden des Wortes 3,,m> Gleichzeitig wird das Adressenwort 2n des Teil-Steuerspeichers 90_p an den Pufferspeicher 13_P gesendet und bewirkt das Einschreiben des Wortes 3_q^j in das Wort 13_pjü nach dem Durchgang durch die Raumvielfach-Stufe.

Man ersieht also daraus, daß während der geraden Teilzeitlagen die Teil-Steuerspeicher 90 die Pufferspei-

eher 3 der Eingangsseite ansteuern und die Teil-Steuerspeicher 91 die Pufferspeicher 13 der Ausgangsseite ansteuern. Während der ungeraden Teilzeitlagen steuern die Teil-Steuerspeicher 90 die Pufferspeicher 13 der Ansgangsscite und die Teil-Steuerspeicher 91 die Pufferspeicher 3 der Eingangsseite an.

Bei der praktischen Ausführung ist die Fortpflanzungszeit der Informationen zwischen dem Eingangs-Pufferspeicher 3 und dem Ausgangs-Pufferspeicher 13 berücksichtigt worden.

Die so erhaltene Zusammenlegung der Steuerung der Zeitvielfache ist auch mit einem Netzwerk möglich, dessen Zeitvielfach-Stufe auf der Eingangsseite vom Eingang her gesteuert und dessen Zeitvielfach-Stufe auf der Ausgangsseite vom Ausgang her gesteuert wird.

Es ist sogar möglich, die Pufferspeicher der Eingangsseite 3 und der Ausgangsseite 13 miteinander zusammenzulegen, allerdings mit Behinderungen der Geschwindigkeiten des Aufsuchens eines Sprechweges, die mit der Fortpflanzungszeit auf den Multiplex-Zwischenleitungen im Raumvielfach verbunden sind.

Im beschriebenen Beispiel beträgt der durch die Weglassung der Steuerspeicher 19 erzielte Gewinn 16 384 Worte aus je 9 Binärelementen, d. h. also 147 456 Binärelemente für ein Netz mit 512 Multiplexkanälen zu 32 Zeitlagen.

3. Vereinfachung durch serielle Organisation
des Raumvielfachs (F i g. 6,7)

Die Eingangs-Zwischenleitungen 12 und die Ausgangs-Zwischenleitungen Ii in F i g. 4 bestehen jede aus acht parallelen Zwischenleitungsadern mit 512 Teilzeitlagen je Zeitrahmen. Die Dauer jeder Teilzeitlage beträgt demnach ¹²⁵/si2 μ$ = 250 ns, das entspricht für jede Verbindung einer Leistung von 4 Mega-Binärelementen je Sekunde. Das verursacht ein schwieriges Problem der Synchronisation auf der Ebene des Multiplex-Raumvielfachs bei Berücksichtigung der Ausdehnung der Gesamtanlage.

In der Praxis geht man daher anders vor: Die Multiplexverbindungen werden in 8 Untergruppen mit je 64 Zeitlagen aufgeteilt. Jede Eingangs-Zwischenleitung 112p, die vom Pufferspeicher der Eingangsseite 3_P ausgeht, ist in 8 Untergruppen von parallelen Multiplexverbindungen 112p.o bis 112p,7 mit je 64 Teilzeitlagen aufgeteilt (Fig.6, 7). Jede Untergruppe 112_pj- wird in Serie umgesetzt in einem Parallel/Serien-Umsetzer 23ps, um eine serielle Multiplex-Untergruppe 212_PJ- zu bilden. In der Praxis sind die parallelen Multiplex-Untergruppen 112_pj· nur in der Annahme vorhanden, da dasselbe Gerät gleichzeitig die Unterhaltung in Gruppen und die Umsetzung parallel in Serie vornimmt. Die Multiplexverbindung 12_P verteilt der Reihe nach ihre Informationen auf die verschiedenen Untergruppen 212p,o bis 212p,7; die Zeitlage s der Untergruppe 212^ entspricht der Teilzeitlage Γ(β_ί+ ή der Verbindung 12p.

In gleicher Weise stammt jede Ausgangs-Zwischenleitung 111,, die in den Ausgangs-Pufferspeicher 13, einläuft, vom Serien/Parallel-Umsetzer und aus der Wiederzusammensetzung von 8 ankommenden Multiplex-Untergruppen 2U_qi> bis 211,,7 mit je 64 Teilzeitlagen.

Man bemerkt, daß die Aufteilung und Wiederzusammensetzung der Verbindungen es ermöglicht, das Netzwerk des Zeitvielfachs der Ausgangsseite mit den Wörtern des Steuerspeichers 9 in der natürlichen Zahlenfolge zu steuern, & h. in derselben Reihenfolge wie bei ihrer Ankunft im Eingangs-Pufferschalter 3.

Es genügt, für diesen Zweck die Aufteilung der Eingangs-Zwischenleitungen 12 in der Reihenfolge 0, 1, 2, 3, 4, 5, 6, 7 und die Zusammenfassung der Ausgangs-Multiplex-Untergruppen 211 in der Reihenfolge 1,0,3,2,5,4, 7,6 vorzunehmen. Im beschriebenen System sind die Verbindungsleitungen der beiden Teilspeicher 90_p und 91_P zum Pufferspeicher vielfach geschaltet in der Reihenfolge gerade-ungerade am Eingang für die Ansteuerung der Eingangs-Pufferspeicher 3p und in der Reihenfolge ungerade-gerade am ι ο Eingang der Ansteuerung der Ausgangs-Pufferspeicher 13p. Die Vielfachzusammenschaltung der Untergruppen 211 auf der Ausgangsseite ist in der natürlichen Zahlenfolge ausgeführt Es wurden also die »Adressen vertauscht« anstatt die »Informationen zu vertauschen«.

In Fig.6 sendet der Steuerspeicher 9 das gleiche Adressenwort an den Eingangs-Pufferspeicher 3 und an den Ausgangs-Steuerspeicher 13. Dabei wird jedoch die Absendung des Adressenwortes am letzteren über eine Verzögerungsleitung mit der Dauer von '/512 des Zeitrahmen ausgeführt.

Die Aufteilung der Eingangs-Vielfachverbindungen wie 12p in Untergruppen 112_p,₀ bis 112_Ρ,7 erfolgt in der natürlichen Zahlenfolge 0,1,2... 7, indem nacheinander die Tore 312p,o bis 312p,₇ geöffnet werden. Dagegen erfolgt die Wiederzusammenfassung der Untergruppen auf der Ausgangsseite 11 l_p,₀ bis 11 l_p,₇ in eine Ausgangs-Zwischenleitung 1 l_p in der Reihenfolge 6,1,0,3,2,5,4,7, indem nacheinander die Tore 311p,e, 311,,,i, 3Hp,o, 311_P3, 31 lpj, 31 Ip₁S, 31 lp,4,31 lp,₇ geöffnet werden.

Die geradzahligen Untergruppen enthalten Verzögerungskreise für ²/si2 des Zeitrahmens.

Im Augenblick TTg_n z. B. wird das Adressenwort 8n des Steuerspeichers 9_P an den Steuerspeicher 3_P gesendet und veranlaßt die Aussendung des Wortes 3_p>j über die Untergruppenverbindung 112_Ρι0. Im Augenblick r_(gn+i) kommt das Adressenwort 8n des Steuerspeichers 9_P im Speicher 13_P an. Andererseits wird das Adressenwort (8n+1) des Steuerspeichers 9, an den Pufferspeicher 3, gesendet und veranlaßt die Aussendung des Wortes *o 3q#,j über die Untergruppenverbindung 112_Q,|. Nach der Kommutierung im Raumvielfach kommt das Wort 3_qjnj im Speicher 13_P an. Es wird also in das Wort 13_pju dieses Speichers eingeordnet.

Im Augenblick Τ(β_η+2) kommt das Adressenwort «5 8n+l des Steuerspeichers 9, im Speicher 13_T an. Andererseits kommt das Wort 3_p>j, das vom Speicher 3_P abgegangen ist, im Augenblick 8„ nach der Kommutierung im Raumvielfach, verzögert um '/512 dos Zeitrahmens, im Speicher 13, an. Es wird also in das Wort 13,j„jdieses Speichers eingeordnet.

Die Laufzeiten der Worte in den Multiplex-Untergruppenverbindungen sind in dieser Beschreibung vernachlässigt worden.

Die Multiplex-Untergruppenverbindungen des Eingangs 212 und des Ausgangs 211 werden mit der Geschwindigkeit von 6 Mega-Binärelementen je Sekunde für eine tatsächliche Leistung von 4 Mega Binärelementen je Sekunde ausgenutzt.

Ein Zeitintervall wird aus 8 Elementar-Teilzeitlagen von 167 ns gebildet, die für die Übertragung der 8 Binärelemente eines Wortes benutzt werden, sowie aus 4 Elementar-Teilzeitlagen, die den Restbetrag von 666 ns fü-· die Einrichtung zur Resynchronisierung zur Verfügung stellen, die auf der Empfangsseite jeder *>5 Verbindung angeordnet, jedoch in der Zeichnung nicht aufgeführt ist.

Der Raum-Multiplex-Umschalter der F i g. 4 enthält 8 Gruppen von 32 UND-ODER-Toren (15 und 16) mit 32 mal 2 Eingängen, wobei jede Gruppe dem Platz eines Binärelementes der zu übertragenden Wörter entspricht, sowie aus einer Gruppe von 32 Steuerspeichern 20, deren jeder mit einem Teil der 8 Tor-Gruppen verbunden ist

Der Raum-Multiplex-Umschalter der F i g. 7 enthält 8 Untergruppen von gleichartigen und unabhängigen Raum-Multiplex-Umschaltern, deren jeder 32 UND-ODER-Tore mit 32 mal 2 Eingängen enthält (115 und 16) sowie 32 Steuerspeicher (120) für 64 Wörter. Jeder von ihnen arbeitet mit 64 Zeitlagen, wobei jedes der Übertragung von 8 Binärelementen in Serie entspricht, und ist verbunden mit den Untergruppen-Multiplexverbindungen 212 der Eingangsseite und mit den Untergruppen-Multiplexverbindungen 211 der Ausgangsseite des gleichen Platzes wie er selbst

Der Raum-Multiplex-Umschalter gemäß F i g. 7 verwendet die gleiche Menge an Weichen und Speichern wie der gemäß Fig.4. Die beiden entgegengesetzten Übertragungsrichtungen einer Sprechverbindung durchlaufen entsprechend zwei Untergruppen-Raum-Multiplex-Umschalter, die ein Paar bilden, z. B. 0 und 1 oder 2 und 3 r>der 4 und 5 oder 6 und 7, und das in der gleichen Zeitlage aus 64. Ein Vorteil dieser Einteilung ist, daß eine Störung in einem Paar von Unterschaltern nicht die Außerbetriebsetzung des gesamten Netzwerkes bedeutet. Es verbleiben vielmehr dann Dreiviertel der Übertragungsmöglichkeiten zwischen dem Pufferspeicher 3 der Eingangsseite und dem Pufferspeicher 13 der Ausgangsseite, so daß ein teilweiser Betrieb aufrechterhalten wird.

4. Vereinfachung des Multiplex-Raumvielfachs
(F ig. 8.9)

Wir kommen zurück auf das Beispiel der Vierdrahtoder Zweiwegverbindung zwischen zwei Teilnehmern denen die Zeitlage /eines Eingangsmultiplexkanals l_pj und des zugeordneten Ausgangsmultiplexkanals 2_pj, bzw. die Zeitlage j eines Eingangsmultiplexkanals l_qM und des zugeordneten Ausgangsmultiplexkanals 2_qjr, zugeteilt sind, wobei die Übertragung des Wortes 3_ρχ des Eingangs-Pufferspeichers auf das Wort 13_ΤΛ1(/· des Ausgangs-Pufferspeichers durch den Untergruppen-Umschalter des Platzes r in der Zeitlage s, sowie die Übertragung des Wortes 3,^,,/des Eingangs-Pufferspeichers auf das Wort 13p,*.,· des Ausgangs-Pufferspeichers durch den Untergruppen-Umschalter des Platzes r', der r zugeordnet ist, in der Zeitlage s ausgeführt wird. Man erhält dann:

ri=8s+r(0<r<7)
r₂ = 8s+r(O<r'<7)

mit r= 2n und r'= In +1 oder umgekehrt.

Gemäß F i g. 7 ist in der Zeitlage s von den Torer 115ο_Λ, bis 1153ΐ_Λ, allein das UND-Tor 115_ΡΛΪ offen unc ausgewählt aus diesen 32 Toren durch das Steuer speicherwort 120,^^ dessen Inhalt ρ ist.

Während der gleichen Zeitlage s ist das für di< entgegengesetzte Richtung benutzte UND-Tor 115,^ als einziges der Tore 115^^, bis 1153ij-j, offen unc ausgesucht aus diesen 32 Toren durch das Speicherwor 120_ρ-Λί, dessen Inhalt ς ist. Aber dieses UND-Tor 115,^ ist ebenfalls während der Zeitlage sals einziges der Ton 115,_χ·,ο bis 115,j.-3i offen, da sonst einer der beider Teilnehmer in Richtung auf einen dritten senden könnte

Ausgehend vom System der F i g. 7 belassen wir di< Untergruppen-Umschalter im Raumvielfach z. B. de

Stellen 0, 2, 4, 6 so, wie sie sind. Bei den anderen Umschaltern dagegen ist es möglich, anstatt die UND-Tore wieder in Einheiten von llSo^p bis 11531^^, zusammenzufassen und sie einem Steuerspeicher 120^ zuzuteilen, sie in Einheiten von 11S₉^o bis HSgs-ji zusammenzufassen, die einem Steuerspeicher 22O₄^ zugeordnet sind (Fig.8). Im Fall der beschriebenen Verbindung ist dann von den Toren 115,^^ bis 115,^3i allein das UND-Tor 115,^^, während der Zeitlage s durch das Wort 220,^, des Steuerspeichers geöffnet, dessen Inhalt ρ ist Der Speicher 220,^- kann durch den Speicher 120,^- ersetzt werden, der auf diese Weise für zwei zusammengehörende Untergruppen-Umschalter

des Raumvielfachs gemeinsam wird und in Fig.9 die Nummer 320 erhält Die Untergruppen-Umschalter der geraden Plätze werden vom Ausgang her (UND-Tore 115), die Untergruppen-Umschalter der ungeraden Plätze vom Eingang her gesteuert (UND-Tore 215).

Die so erhaltene Einsparung beträgt die Hälfte des Steuerspeichers der Raumvielfachstufe, d.h. 8192 Wörter aus 5 Binärelementen oder 40 960 Binärelemente.

In der Beschreibung sind die verschiedenen Verzö^erungskreise nicht berücksichtigt, die dazu bestimmt sind, die Laufzeiten auszugleichen, die besonders durch die Serienschaltung bedingt sind.

Hierzu 11 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur Übertragung von PCM-Wörtern über eine Zeit-Raum-Zeitstufe in einer Zeitmultiplexvermittlungsanlage mit einer Vielzahl eingangsseitiger Zeitunterstufen, mit einer Vielzahl ausgangsseitiger Zeitunterstufen, mit Gruppen eingangsseitiger Multiplexleitungen, die an die ausgangsseitigen Zeitunterstufen führen und ein- ι ο gangsseitige Zeitlagen definieren, mit Gruppen ausgangsseitiger Multiplexleitungen, die von den ausgangsseitigen Zeitunterstufen ausgehen und ausgangsseitige Zeitlagen definieren, mit eingangsseitigen Multiplexzwischenleitungen, die von den is eingangsseitigen Zeitunterstufen ausgehen und mit ausgangsseitigen Multiplexzwischenleitungen, die zu den ausgangsseitigen Zeitunterstufen führen, wobei die eingangsseitigen und ausgangsseitigen Zwischenleitungen in zwei Bereiche unterteilt sind, der erste Bereich eine Anzahl paralleler Zwischenleitungsadern umfaßt, auf denen die Wörter in parallelen Teilzeitlagen mit einem Zeichenfluß von einem Bit je Zwischenleitungsader parallel übertragen werden, der zweite Bereich serielle Zwischenleitungsadern umfaßt, die jeweils eine Anzahl von seriellen Teilzeitlagen definieren, und das Produkt der Anzahl der seriellen Teilzeitlagen je serieller Zwischenleitungsader und der Anzahl der seriellen Zwischenleitungsadern gleich der Anzahl der paral- jo lelen Teilzeitlagen ist, ferner mit eingangsseitigen Pufferspeichern in den eingangsseitigen Zeitunterstufen, mit Mitteln zur zyklischen Übertragung von Wörtern in den eingangsseitigen Zeitlagen in diesen Zeitlagen ständig zugeordnete Stellen in den J5 eingangsseitigen Pufferspeichern, mit ausgangsseitigen Pufferspeichern in den ausgangsseitigen Zeitunterstufen, mit Mitteln zur zyklischen Übertragung von gespeicherten Wörtern in den ausgangsseitigen Zeitlagen aus Stellen des ausgangsseitigen Puffer-Speichers, die den ausgangsseitigen Zeitlagen ständig zugeordnet sind, weiterhin mit Raumunterstufen, deren Ein- und Ausgänge an die ein- und ausgangsseitigen seriellen Zwischenleitungsadern angeschlossen sind, und die Torschaltungen besitzen zur selektiven Verbindung der zusammengehörigen Zeitlagen in einer eingangsseitigen und einer ausgangsseitigen seriellen Zwischenleitungsader, mit Mitteln zur Übertragung eines ersten Wortes, das von einem rufenden Teilnehmer kommt und in so einer vorgegebenen Stelle eines ersten eingangsseitigen Pufferspeichers gespeichert ist, zu einer ersten parallelen Teilzeitlage in einer eingangsseitigen parallelen Zwischenleitung und eines zweiten Wortes, das von einem gerufenen Teilnehmer kommt und in einer vorgegebenen Stelle eines zweiten eingangsseitigen Pufferspeichers gespeichert ist, zu einer zweiten parallelen Teilzeitlage in einer eingangsseitigen parallelen Zwischenleitung, wobei die erste und die zweite vorgenannte parallele t>o eingangsseitige Teilzeitlage einander ständig paarweise zugeordnet sind, und schließlich mit Mitteln zur Übertragung des vorgenannten ersten, beim gerufenen Teilnehmer eingehenden Wortes von einer ersten parallelen Teilzeitlage einer ausgangs- μ seitigen parallelen Zwischenleitung zu einer vorgegebenen Stelle eines ersten ausgangsseitigen Pufferspeichers und des vorgenannten zweiten, beim rufenden Teilnehmer eingehenden Wortes von einer zweiten parallelen Teilzeitlage einer ausgangssekigen parallelen Zwischenleitung zu einer vorgegebenen Stelle eines zweiten ausgangsseitigen Pufferspeichers, wobei die erste und die zweite vorgenannte parallele ausgangsseitige Teilzeitlage einander ständig paarweise zugeordnet sind, gekennzeichnet durch Mittel zur Übertragung der Wörter in den vorgenannten einander zugeordneten ersten und zweiten Teilzeitlagen in den eingangsseitigen parallelen Zwischenleitungen zur gleichen seriellen Teilzeitlage zweier serieller Zwischenleitungsadern, die einander ständig paarweise zugeordnet sind, und zur Übertragung der Wörter in diesen gleichen seriellen Teilzeitlagen zweier zugeordneter serieller Zwischenleitungsadern zu den vorgenannten einander zugeordneten ersten und zweiten Teilzeitlagen in den ausgangsseitigen parallelen Zwischenleiti'ngen, wobei zwei Wörter zweier zugeordneter paralleler Teilzeitlagen in die gleiche serielle Teilzeitlage zweier zugeordneter serieller Zwischenleitungsadern übertragen werden.

2. Schaltungsanordnungen nach Anspruch 1, dadurch gekennzeichnet, daß die Wörter 2" Bits besitzen, 2" parallele Teilzeitlagen in den 2" parallelen Zwischenleitungsadern vorgesehen sind und 2"-" serielle Teilzeitlagen in jeder der 2" seriellen Zwischenleitungsadern vorgesehen sind.

3. Schaltungsanordnung nach Anspruch 2, gekennzeichnet durch u=3 und v= 9.

4. Schaltungsanordnung nach Anspruch 1 und 2, bei der die ersten und zweiten einander ständig zugeordneten Teilzeitlagen zwei aufeinander folgende eingangsseitige parallele Teilzeitlagen V2„ und τι,,+1 in den eingangsseitigen parallelen Zwischenleitungsadern S'nd und zwei aufeinander folgende ausgangsseitige parallele Teilzeitlagen T2n+i und τ2η in den ausgangsseitigen parallelen Zwischenleitungsadern, wobei 2n und 2n +1 die Nummern dieser Teilzeitlagen aus den 2¹ parallelen Teilzeitlagen sind, dadurch gekennzeichnet, daß die Mittel zur Übertragung der Wörter von den eingangsseitigen parallelen Teilzeitlagen zur gleichen seriellen Teilzeitlage zweier einander ständig zugeordneter serieller Zwischenleitungsadern diese Wörter zur seriellen Teilzeitlage Θΐ der seriellen Zwischenleitungsadern mit den Nummern r und r+ 1 aus den 2" seriellen Zwischenleitungsadern übertragen, wobei

2n=(2" · s) + r und
In+ 1 =(2" ■ s) + r+1

ist, und die Mittel zur Übertragung der Wörter von der genannten gleichen seriellen Teilzeitlage Q_s zweier einander ständig zugeordneter serieller Zwischenleitungsadern der Nummern r und r+1 diese Wörter zu den ausgangsseitigen parallelen Teilzeitlagen Γ2π+1 und Ti_n übertragen, wobei

2/J+1 =(2" · s) + r und
2n = (2" ■ s) + r+\

5. Schaltungsanordnung nach Anspruch 4, gekennzeichnet durch u— 3.

6. Schallungsanordnung nach Anspruch 1 und 2, bei der die ersten und zweiten einander ständig zugeordneten parallelen Teilzeitlagen die zwei eingangsseitigen parallelen Teilzeitlagen v_n+2V— 1 in den eingangsseitigen parallelen Zwischenleitungs-

ädern sind und die beiden ausgangsseitigen parallelen Teilzeitlagen r_B+2 v— 1 und r„ in den ausgangsseitigen parallelen Zwischenleitungsadern, wobei π und n+2"-¹ die Nummern dieser Teilzeitlagen aus den 2^V parallelen Feilzeitlagen sind, dadurch gekennzeichnet daß die Mittel zur Übertragung der Wörter von den eingangsseitigen paralle.'en Teilzeitlagen zur gleichen seriellen Teilzeitlage zweier einander ständig zugeordneter serieller Zwischenleitungsadern diese Wörter zur seriellen Teiizeitlagc θ₅ der seriellen Zwischenleitungsadern mit den Nummern r und r+2"-' aus den 2" seriellen Zwischenleitungsadern übertragen, wobei

η = a+2"-T

s, modulo 2"-" und
n + 2"-¹ = \+2"-{γ+2—¹)
Λ modulo 2"

ist und die Mittel zur Übertragung der Wörter von der genannten gleichen seriellen Teilzeitlage θ₅ zweier einander ständig zugeordneter serieller Zwischenleitungsadern der Nummern rund r+2"-' diese Wörter zu den ausgangsseitigen parallelen Teilzeitlagen τ_{ηΛ 2}v-1 und t„ übertragen.

7. Schaltungsanordnung nach Anspruch 6, gekennzeichnet durch u=3 und v= 9.

8. Schaltungsanordnung nach Anspruch 1 und 4, dadurch gekennzeichnet, daß die Mittel zur Übertragung des ersten, vom rufenden Teilnehmer ausgehenden Wortes und des zweiten, vom gerufenen Teilnehmer ausgehenden Wortes von Stellen des ersten und zweiten eingangsseitigen Pufferspeichers zu den ersten und zweiten aufeinander folgenden eingangsseitigen Teilzeitlagen der eingangsseitigen parallelen Zwischenleitungen und von den ersten und zweiten ausgangsseitigen parallelen Teilzeitlagen der ausgehenden parallelen Zwischenleitungen zu Stellen des ersten und zweiten ausgangsseitigen Pufferspeichers einen ersten Steuerspeicher besitzen, um während der ersten Teilzeitlage gleichzeitig direkt den ersten eingangsseitigen Pufferspeicher und über einen um eine Teilzütlage verzögernden Verzögerungskreis den zweiten ausgangsseitigen Pufferspeicher zu adressieren, und einen zweiten Steuerspeicher, um während der zweiten Teilzeitlage gleichzeitig direkt den zweiten eingangsseitigen Pufferspeicher und über einen um eine Teilzeitlage vorrückenden Vorrückkreis den ersten ausgangsseitigen Pufferspeicher zu adressieren.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß ein um zwei Teilzeitlagen verzögernder Verzögerungskreis in die ausgangsseitigen parallelen Zwischenleitungen eingefügt ist, die an den ersten ausgangsseitigen Pufferspeicher angeschlossen sind, und ein um eine Teilzeitlage verzögernder Verzögerungskreis in die Steuerleitung eingefügt ist, die vom zweiten Steuerspeicher zum ersten ausgangsseitigen Pufferspeicher führt, derart, daß der erste ausgangsseitige Pufferspeicher durch den zweiten Steuerspeicher mit einem Vorlauf von einer Teilzeitlage gesteuert wird.