DE2417091B2 - Schaltungsanordnung zur Übertragung von PCM-Wörtern fiber eine Zeit-Raum-Zeltstufe in einer Zeitmultiplex-Vermitüungsanlage - Google Patents

Description

n+2^v

s+2'-"r

s, modulo 2" "und
I+2"-^r+2»-')
r, modulo 2"

15

ist und die Mittel zur Übertragung der Wörter von der genannten gleichen seriellen Teilzeitlage B₅ zweier einander ständig zugeordneter serieller Zwischenleitungsadern der Nummern rund r+2"-¹ diese Wörter zu den ausgangsseitigen parallelen Teilzeitlagen T_n-^v-I und V_n übertragen.

7. Schaltungsanordnung nach Anspruch 6, gekennzeichnet durch u=3 und v=9.

8. Schaltungsanordnung nach Anspruch 1 und 4, dadurch gekennzeichnet, daß die Mittel zur Übertragung des ersten, vom rufenden Teilnehmer ausgehenden Wortes und des zweiten, vom gerufenen Teilnehmer ausgehenden Wortes von Stellen des ersten und zweiten eingangsseitigen Pufferspeichers zu den ersten und zweiten aufeinander folgenden eingangsseitigen Teilzeitlagen der eingangsseitigen parallelen Zwischenleitungen und von den ersten und zweiten ausgangsseitigen parallelen Teilzeitlagen der ausgehenden parallelen Zwischenleitungen zu Stellen des ersten und zweiten ausgangsseitigen Pufferspeichers einen ersten Steuerspeicher besitzen, um während der ersten Teilzeitlage gleichzeitig direkt den ersten eingangsseitigen Pufferspeicher und über einen um eine Teilzeitlage verzögernden Verzögerungskreis den zweiten ausgangsseitigen Pufferspeicher zu adressieren, und einen zweiten Steuerspeicher, um während der zweiten Teilzeitlage gleichzeitig direkt den zweiten eingangsseitigen Pufferspeicher und über einen um eine Teilzeitlage vorrückenden Vorrückkreis den ersten ausgangsseitigen Pufferspeicher zu adressieren.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß ein um zwei Teilzeitlagen verzögernder Verzögerungskreis in die ausgangsseitigen parallelen Zwischenleitungen eingefügt ist, die an den ersten ausgangsseitigen Pufferspeicher angeschlossen sind, und ein um eine Teilzeitlagc· verzögernder Verzögerungskreis in die Steuerleitung eingefügt ist, die vom zweiten Steuerspeicher zum ersten ausgangsseitigen Pufferspeicher führt, derart, daß der erste ausgangsseitige Pufferspeicher durch den zweiten Steuerspeicher mit einem Vorlauf von einer Teilzeitlage gesteuert wird.

Die Erfindung betrifft eine Schaltungsanordnung zur Übertragung von PCM-Wörtern über eine Zeit-Raum-Zeitstufe in einer Zeitmultiplex-Vermittlungsanlage gemäß dem Gattungsbegriff des Anspruches 1. Derartige Schaltungsanordnungen werden kurz als T-S-T-System bezeichnet

»T-S-T«-Systeme sind nach dem Stand der Technik bekannt Ein solches System ist z, B. in der britischen Patentschrift 13 04 790 beschrieben; in ihm wird ein Wort über eine Multiplexleitung parallel übertragen. Sie enthalten Umschalter im Zeitvielfach der Ausgangsstufe und ferner einen Multiplex-Umschalter im Raumviell'ach, der die Mittelstufe bildet und mit den im Zeitvielfach arbeitenden Umschaltern in der Eingangsbzw. Ausgangsstufe über Multiplexzwischenleitungen verbunden ist Jede Zwischenleitung hat so viele Adern, wie die Wörter bits haben. Dieser Multiplex-Raumvielfach-Umschalter dient dazu, periodisch wiederkehrend selektiv mit Bezug auf die Ausgangs-Zwischenleitungen die Weichen für die Zeitlagen in den Eingangs-Zwischenleitungen Verbindungen zu stellen, und besteht aus einer Reihe von Toren als Weichen und einem Speicher zur Steuerung dieser Tore. Um die Γ.«klagen auf den abgehenden Multiplexleitungen von de:en auf den Multiplex-Zwischenleitungen zu unterscheiden, sind diese kürzer als jene; sie werden im folgenden als Teilzeitlagen bezeichnet.

Ein im Zeitvielfach arbeitender Umschalter auf der Eingangs- oder Ausgangsseite enthält einen Pufferspeicher mit so vielen Wörtern, wie es Zeitlagen auf der Gesamtzahl der Multiplexverbindungen gibt, die in diesen Umschalter eintreten. Dabei ist jedes in den Pufferspeicher eingegebene Adressenwort einer bestimmten Zeitlage einer bestimmten Eingangs-Zwischenleitung fest zugeordnet. Ein Steuerspeicher hat ebensoviel Wörter, wie es Zeitlagen auf der Gesamtzahl der Multiplexverbindungen gibt, die von dem Umschalter abgehen. Dabei ist jedes in den Steuerspeicher eingegebene Adressenwort einer bestimmten Zeitlage einer bestimmten Zwischenleitung fest zugeordnet und wird dazu benutzt, um den Pufferspeicher anzusteuern.

Die Steuerspeicher der Zeitvielfache und des Multiplex-Raumvielfachs eines umfangreichen Verbindungsnetzes erfordern einen großen Materialaufwand. Man hat daher nach Maßnahmen gesucht, um deren Umfang zu vermindern, und zwar durch Steuerung mehrerer Umschalter durch ein und demselben Steuerspeicher.

Aufgabe der Erfindung ist es, den Umfang der Steuerspeicher in Zeitmultiplex-Übertragungsanlagen vom Typ »T-S-T« zu verkleinern und sogar zu halbieren, die dazu benutzt wenden, die Zweiwege-Verbindungen im Gegensprechverkehr umzuschalten. Diese Aufgabe wird durch Anordnungen und Steuerungen gelöst, die in der Ansprüchen angegeben sind. Die Erfindung ist darüber hinaus auch anwendbar bei anderen symmetrischen Netzwerken (S TS₁TSSST, usw.).

Erfindungsgemäß sind die Umschalter im Zeitvielfach der Eingangsseite solche mit »Steuerung vom Ausgang her« und die Umschalter im Zeitvielfach der Ausgangsseite solche mit »Steuerung vom Eingang her«. Diese Umschalter sind paarweise angeordnet und werden von ein und demselben Steuerspeichcr gesteuert Der Eingangs-Muitiplexkanal und der Ausgangs-Multiplexkanal sowie die entsprechenden Zeitfächer, die am einen Ende der durchgesch?lteten Verbindung für die beiden Übertragungsrichtungen angelegt werden, sind paarweise zugeordnet und werden entsprechend von den gleichen Adressenwörtern in den entsprechenden Pufferspeichern der zugehörigen Eingangs- und Aus-

gangs-Umschalter gesteuert.

Die Steuerung eines Eingangs-Umschalters und des zugehörigen Ausgangs-Umschalters durch den gleichen Steuerspeicher wird durch die systembedingte Verkehrsabwicklung in beiden entgegengesetzten Übertragungsrichtungen einer Verbindung über die Multiplex-Zwischenleitungen und im Umschalter des Multiplex-Raumvielfaches durch zwei zusammengehörige Zeitimpulse ermöglicht, z. B. durch einen geraden Zeitimpuls und den darauffolgenden. Ein gleiches Ergebnis kann erzielt werden mit Eingangs-Umschaltern, die vom Eingang her gesteuert werden und Ausgangs-Umschaltern, die vom Ausgang her gesteuert werden.

Das wichtigste Merkmal der Erfindung sei im folgenden erläutert. Bei herkömmlichen T-ST-Systemen werden die bits der Wörter parallel in der Teilzeitlage r auf acht parallelen Zwischenleitungs-

seriell in einer Anzahl serieller Zwischenleitungsadern übertragen, wobei jede dieser Zwischenleitungsadern eine Anzahl von Teilzeitlagen θ aufweist.

Die Neuordnung der Teilzeitlagen, d. h. die Umsetzung der parallelen Teilzeitlagen auf einer Vielzahl paralleler Zwischenleitungsadern in serielle Teilzeitlagen auf einer gleichen Vielzahl serieller Zwischenleitungsadern besteht in der Umsetzung zweier verschiedener paralleler Teilzeitlagen mit einander zugeordneten Nummern in die gleiche serielle Teilzeitlage auf zwei seriellen Zwischenleitungsadern mit einander zugeordneten Nummern.

Es sei angenommen, daß die acht parallelen Zwischenleitungsadern in einem herkömmlichen T-S-T-

Svstern 512 Teilzeitlagen r₀. ri T2n. Ti_n^ nio. rsn

besitzen und daß die acht seriellen Zwischenleitungsadern bei der Schaltungsanordnung nach der Erfindung jeweils eine Reihe von 64 Teilzeitlagen besitzen wie folgt:

r=2r'=0	θο.'
γ=2γ'+ 1 = 1	θ,.(
γ=2γ'=6	θ«.<
Γ=2Γ'-ι_ ι =7	θ;.(
78. - - 0504
3,4... θ5ί

Die Wörter werden von einer parallelen Teilzeitlage r zu einer seriellen Teilzeitlage ϋ derart übertragen, daß ein Wort in T2n ein Wort in der Teilzeitlage θβ₅ der seriellen Zwischenleitungsader des Ranges 2r'wird und daß das Wort in T2n~: das Wort in der Teilzeitlage Θ?, der seriellen Zwischenleitungsader des Ranges 2r'+\ wird mit

2η 2η + 1

= Ss+2r' und
= 8s+2r'+l.

Wenn daher zwei aufeinander folgende Teilzeitlagen T_2n und Γ2/. j- ! ein Paar einander zugeordneter Teilzeitlagen auf den parallelen Zwischenleitungsadern bilden, entsprechen sie der gleichen Teilzeitlage #_s auf zwei seriellen Zwischenleitungsadern aufeinander folgender Ränge 2r"ux\d 2r'+1.

Aus Gründen, die in der ausführlichen Beschreibung näher erläutert werden, erfolgt die Übertragung von einer seriellen Teilzeitlage θ₅ der seriellen Zwischenleitungsadern der Ränge 2r' und 2r'+ 1 zu Teilzeitlagen Γ2η^-ι und Γ2λ der ausgehenden Leitung auf derartige Weise, daß

8s+2r'
8s+2r'+1

2π'+1 und
2n' gilt.

Hieraus ergibt sich, daß Wörter, die aufeinander folgende gerade und ungerade Teilzeitlagen in den eingangsseitigen parallelen Zwischenleitungsadern einnehmen, aufeinander folgende ungerade und gerade Teilzeitlagen in den ausgangsseitigen parallelen Zwischenleitungsadern einnehmen.

Erfindungsgemäß wird jede Multiplexverbindung, anstatt eine Parallelverbindung zu sein, in welcher die Binärelemente eines bestimmten Wortes eine bestimmte 7eitlage besetzen, durch eine Anordnung von η seriellen Untergruppen von Zwischenleitungen gebildet, deren zur Übertragung eines vollständigen Wortes dienende Zeitlagen Binärelement für Binärelement n-mal weniger zahlreich sind je Zeitrahmen also n-mal langer dauern, und von einer Untergruppe zur nächsten verschoben sind, was bedeutet, daß /.. B. die aus einem F.ingangs-Umschalter kommenden Wörter systematisch

_nnf A'tn I InlnponrUinrlnniTAn Λ I rf Cl «nr^lifillnl

werden. Bei dem beschriebenen Beispiel der aus 8 Binärelementen bestehenden Wörter gibt es n = 8 Multiplex-Unterverbindungcn bei jedem Umschalter eines Zeitvielfachs, die von O bis 7 numeriert sind, jede mit 64 Zeitlagen. Die numerische Leistung jeder Verbindung ist dieselbe wie im Fall der Übertragung in Parallelschaltung.

Das Muitiplex-Raumvielfach ist statt in Parallelschaltung als ei" ; Anordnung von π seriellen Untergruppen-Multiplex-Umschaltern ausgebildet, die die seriellen Untergruppen-Multiplexverbindungen der Eingangsund Ausgangsseite derselben Nummer verbinden. Im beschriebenen Beispiel gibt es 8 seritlle Untergruppen-Multiplex-Umschalter. die von O bis 7 numeriert sind. Der Aufwand an Weichen ist derselbe wie im Fall eines Umschalters in Parallelanordnung für 8 Binärelemcnte.

Die dadurch geschaffene Unabhängigkeit zwischen den 8-Wege-Ketten im Raumvielfach bietet bereits einen Vorteil bezüglich der Betriebssicherheit: Eine Störung in einer der Unterverbindungen bietet immer noch eine verminderte Betriebsfähigkeit, während im

> Fall einer einzigen Multiplexverbindung in Parallelschaltung eine Störung den zugehörigen Umschalter im Zeitvielfach blockiert.

Im Falle der Zweiwege-Verbindungen erlaubt die Auswahl von Zeitlagen, die den beiden entgegengesetz-

> ten Übertragungsrichtungen der Verbindung zugeordnet sind, die systematische Benutzung von zwei Anordnungen von Untergruppen-Multiplexverbindungen und von Untergruppen-Multiplex-Umschaltern im Raumvielfach, die ein Paar bilden; im beschriebenen ι Beispiel sind es die Anordnungen 0,1;2,3;4,5; 6, 7.

Manche Untergruppen-Multiplex-Umschalter, z. B. die geradzahligen, werden vom Ausgang her gesteuert, d. h, daß der Steuerspeicher unter den Eingangs-Untergruppen-Multiplexverbindungen diejenige auswählt, die

5 bei jedem Zeitintervall zu jeder Ausgangs-Untergruppen-Multiplexverbindung umgeschaltet werden muß. während die ungeradzahligen Umschalter vom Eingang her gesteuert werden, d. h. der Steuerspeicher unter den Ausgangs-Untergruppen-Multiplexverbindungen dieje-

1 nige aussucht, auf die bei jedem Zeitintervall jede Eingangs-Untergruppen-Multiplexverbindung umgeschaltet werden muß.

Es läßt sich zeigen, daß unter diesen Umständen zwei zusammengehörige Untergruppen-Multiplex-Umschal-

5 ter des Raumvieiiachs durch ein und denselben Steuerspeicher gesteuert werden können.

Die Erfindung wird nun an Hand der Zeichnung im einzelnen beschrieben. Es zeigt

F i g. I ein vom Ausgang her gesteuertes Zeitvielfach-Netzwerk bekannter Art,

F i g. 2 ein »T-S-T«-Netzwerk bekannter Art,

Fig.3 ein Beispiel für eine vereinfachte Ausführung eines Netzwerkes vom Typ der Fig. 2,

Fig.4 ein »T-S-T«-Netzwerk bekannter Art mit einer einigen Steuerung der beiden im Zeitvielfach arbeitenden Stufen,

F i g. 5 ein ausführlicheres Schaltbild zu F i g. 4,

F i g. 6 ein anderes Ausführungsbeispiel zu F i g. 4. m

Fig. 7 ein Netzwerk mit unterteiltem Zeitvielfach in Serienschaltung,

F i g. 8 eine Abwandlung zu F i g. 5, wobei jedoch die Umschalter des Raumvielfachs mit ungerader Nummer vom Eingang her und die Umschalter mit gerader Nummer vom Ausgang her gesteuert werden,

Fig. 9 ein Netzwerk, in welchem unterteilte Multiplexverbindungen und unterteilte rviuitipiex-Raumvieifach-Umschalter paarweise angeordnet sind, wobei zwei einander zugeordnete Umschalter durch ein und denselben Steuerspeicher gesteuert werden, und zwar der eine durch die Eingangsseite, der andere durch die Ausgangsseite,

Fig. 10a, b ein Diagramm zur Erläuterung der Umsetzung paralleler in serielle Teilzeitlagen.

1. Zeitmultiplex-Übertragungsanlage mit

Zeitvielfach(Fig. l)bzw.mit
Zeit-Raum-Zeitvielfach (F i g. 2,3)

Im folgenden wird angenommen, daß die Multiplex- jo kanäle der Schaltungsanordnung einen Impulsrahmen von Ι25μ5 haben, der in 32 Zeitlagen von 3,9 μβ eingeteilt ist, die von f₀ bis fji durchnumeriert sind.

Fig. 1 zeigt ein Zeitmultiplex-Netzwerk nach dem bisherigen Stand der Technik. Es enthält einen Umschalter mit Steuerung vom Ausgang her, der imstande ist, irgendeine beliebige Zeitlage, die in den 32 Multiplexkanälen Io bis In der Eingangsseite ausgewählt ist, auf eine beliebige Zeitlage durchzuschalten, das in den 32 Multiplexkanälen 2o bis 231 der Ausgangsseite ausgewählt wird.

Das Netzwerk enthält einen Pufferspeicher 3 für 1024 Wörter aus je 8 Binärelementen, die in 32 gleichartige Abteilungen 3o bis 3ji unterteilt sind, jede mit 32 Wörtern von 3o,o bis 3<ui... 3ji,o bis 33131. Ferner enthält es Serie/Parallel-Umsetzer 4o bis 431 für die Eingangsseite, sowie Parallel/Serie-Umsetzer 5o bis 531 für die Ausgangsseite, Gruppen von UND-Toren (jede Gruppe enthält 8 Tore) 60,0 bis 6oji ... 631,0 bis 63131, welche das Einschreiben in den Pufferspeicher steuern, 7o bis 731, welche die Aussendung in Richtung auf die Ausgangsspeicher steuern, sowie ΙΟο,ο bis lOojt... lQ3i,o bis IO3131, welche das Lesen des Pufferspeichers steuern.

Jede der Abteilungen 3o bis 33! des Pufferspeichers 3 entspricht einem Eingangsmultiplexkanal, z. B. die Abteilung 3t dem Eingangsmultiplexkanal U, und jedes Wort einer Abteilung einer Zeitlage des Multiplexkanals, der der genannten Abteilung entspricht, z. B. das Wort 3_wder Zeitlage f,desMuItiplexkanaIs 1*.

Jede Zeitlage f,- ist unterteilt in 33 Teilzeitlagen τ^-ι, Tio. Tu... Tüii wovon die erste Ti-i während der Zeitlage f,_i zum Einschreiben des Inhalts der 32 Eingangsmultiplexkanäle, und zwar gleichzeitig in den 32 Abteilungen, in die Worte 3oj-1 bis 3m- 1 dient Die 32 anderen τ φ bis Tüi dienen zum Lesen der 32 Wörter des Pufferspeichers 3, die während der Zeitlage f/+i zur Aussendung auf den 32 Ausgangsmultiplexkanälen bestimmt sind

Während n,-\ öffnet die Zeitbasis 8 gleichzeitig die Gruppen der UND-Tore 60,-1,6*.,-i... 631./-1. Während Tjm öffnet die Zeitbasis 8 die Gruppen der UND-Tore 7*.

Um die Zeitlage /des Eingangsmultiplexkanals k auf die Zeitlage j des Ausgangsmultiplexkanals m durchzuschalten, ist es notwendig und hinreichend, daß das in jedem Zeitrahmen im Pufferspeicher in der Teilzeitlage Tj-\._m gelesene Wort das Wort 3*,/ ist, das in der vorhergehenden Teilzeitlage r,>i._i eingeschrieben worden ist. Zu diesem Zweck schreibt man mit Hilfe des Markierers 11 in das Wort 9,- i._m des Steuerspeichers 9 die Information k, i ein. Bei jeder Teilzeitlage τ j— 1, m veranlaßt die Zeitbasis 8 das Lesen des Wortes 9_y- _je das nach Dekodierung die UN D-Torgruppe 10*jöffnet. Die Trennung erhält man dadurch, daß man mittels des Markierers 11 das Wort 9,_i._m im Steuerspeicher löscht, jede Zeitiage y in jedem Äusgangsmuiiipiexkanai //; isi einem Wort 9/_ \,_m das aus 10 Binärelementen besteht, im Steuerspeicher fest zugeordnet. Eine Vierdrahtverbindung wird dadurch erhalten, daß man zwei Richtungsverbindungen (i. k) in Richtung auf (j, m) und (j, m) in Richtung auf (i, /y ausführt.

Man ersieht daraus, daß der Pufferspeicher 3 pro Zeitrahmen von 125 μβ 32 Einschreibzeiten und 1024 Lesezeiten hat. Das entspricht einer Folge von ungefähr 8,5 · 10* Operationen je Sekunde, d.i. ein Wert, der ziemlich nahe an die Grenze der heutigen technologischen Möglichkeiten kommt. Daraus ergibt sich eine Begrenzung der möglichen Kapazität der beschriebenen Anordnung auf etwa 1000 ankommende und abgehende Zeitlagen.

Im beschriebenen System ist jede Zeitlage jedes Eingangsmultiplexkanals einem Wort des Pufferspeichers fest zugeordnet, und jede Zeitlage jedes Ausgangsmultiplexkanals einem Wort im Steuerspeicher. Es ist möglich, die Zuordnungen noch auf drei andere Arten auszuführen, von denen die einfachste darin besteht, die Eingänge mit dem Steuerspeicher und die Ausgänge mit dem Pufferspeicher zu verbinden.

F i g. 2 zeigt das Netzwerk einer dreistufigen T-S-T-Zeitmultiplex-Übertragungsanlage bekannter Art. Die erste Stufe wird durch Umschalter im Zeitvielfach mit Steuerung vom Ausgang her gebildet, die zweite Stufe durch einen Multiples-Raumvielfach-Umschalter, die dritte Stufe durch Umschalter im Zeitvielfach mit Steuerung vom Eingang her.

Das Netzwerk ist an 512 Eingangsmultiplexkanäle angeschlossen, die in 32 Gruppen zu je 16 eingeteilt sind:

lo.obis lo.is·· · lp,o bis Ip,i5·· ■ l3i,obis !31,15 .

sowie an 512 Ausgangsmultiplexkanäie, ebenfalls in 32 Gruppen zu je 16 eingeteilt:

2o,o bis 2o,i5 ■ · ■ 2,,o bis 2,,Is - - · 231,0 bis 231,15.

Jede Gruppe von 16 Eingangsmultiplexkanälen ist an einen Eingangs-Pufferspeicher mit 512 Wörtern angeschlossen, und zwar 3o für die Gruppe Ιο,ο bis lo.is.., 3_P für die Gruppe Ip^ bis 1_Λι₅ .., 33i für die Gruppe 131,0 bis l3i,i5- Jede Gruppe von 16 Ausgangsmultiplexkanälen ist an einen Pufferspeicher mit 512 Wörtern angeschlossen, und zwar I3o für die Gruppe 2oj> bis 2o,is.., 13, für die Gruppe 2,_Λ bis 2„.is .., 3I31 für die Gruppe 231,0 bis 231,15.

Von jedem Pufferspeicher der Eingangsseite geht eine Eingangs-Multiplex-Zwischenleitung ab, und zwar 12o... 12p... 12₃i. (Jede Multiplexverbindung enthält acht Multiplexkanäle in den Zeitlagen gleichen Ranges,

deren Binärelemente einundderselben Achtergruppe parallel sind.) An jedem Pufferspeicher der Ausgangsseite endet eine Ausgangs-Multiplex-Zwischenleitung, und zwar 1 Io... 11,... 1131- Jede Eingangs-Zwischenleitung 12p ist vielfach geschaltet auf 32 Gruppen von UND-Toren iS_Pfl... 15p,,... lSpji, und die Ausgänge jeder Einheit von 32 Gruppen von UND-Toren 15p,,... 15p,,... 153t,, sind wieder zusammengeschlossen auf eine Gruppe von ODER-Toren 16,, die an die acht Verbindungen der Ausgangs-Zwischenleitung 11, angeschlossen ist.

Unterhalb jedes Eingangs-Pufferspeichers 3o bis 3u und unterhalb jedes Ausgangs-Pufferspeichers 13o bis 1331 ist ein entsprechender zugehöriger Steuerspeicher 9o bis 931 für die Eingangs-Pufferspeicher und 19₀ bis 19u '5 für die Ausgangs-Pufferspeicher dargestellt.

Der Raumvielfach-Umschalter besteht aus Gruppen von Toren 15 und 16 und den Steuerspeichern 20 der Tore 15.

Das Prinzip der Arbeitsweise ist das folgende:

Es sei die Zeitlage /(unter 32) des Eingangsmultiplexkanals λ (unter 16), der an den Eingangs-Zeitvielfach-Umschalter ρ (unter 32) angeschlossen ist, auf die Zeitlage j (unter 32) des Ausgangsmultiplexkanals m (unter 16) durchzuschalten, der an den Aüsgangs-Zeitvielfach-Um-Schalter q (unter 32) angeschlossen ist. Bei jedem Zeitrahmen wird das ankommende Wort in das Wort 3_pj,j des Eingangspufferspeichers eingeschrieben. Eiei jedem Zeitrahmen wird das Wort \3_qjnjdes Ausgangspufferspeichers in der interessierenden Zeitlage gesen- ^M det. Die Durchschaltung wird dann ausgeführt, wenn es gelingt, in jedem Zeitrahmen den Inhalt des Wortes 3_pj,j auf das Wort \3_q,_mj zu übertragen und über die Eingangs-Zwischenleitung 12p, die Gruppe der UND-Tore 15p,,, während in diesem Augenblick die anderen Tore 15_r>, (ΓΦρ) geschlossen sind, die Gruppe der ODER-Tore 16, und die Ausgangs-Zwischenleitung II,. Jede Zeitlage der Multiplexverbindung und des Multiplex-Raumvielfach-Umschalters kann an sich für diese Übertragung geeignet sein, sofern dabei nicht im *° Netzwerk bereits aufgebaute Verbindungen gestört werden. Die Auswahl dei geeigneten Zeitlage wird durch eine steuernde Logikschaltung außerhalb des Netzwerkes durchgeführt.

Während es im System nach F i g. 1 stets möglich ist, zwei freie Zeitlagen miteinander zu verbinden, ist das im System nach F i g. 2 nicht mehr möglich. Denn es ist zum Zusammenschalten einer ankommenden Zeitlage A mit einer abgehenden Zeitlage B erforderlich, daß auf der Eingangs-Vielfachleitung mindestens eine Zeitlage gleichzeitig auf der dem Eingangs-Zeitvielfach A zugeordneten Zwischenleitung und auf der dem Ausgangs-Zeitvielfach B zugeordneten Zwischenleitung frei ist Wenn man die Laufzeitverzögerungen zwischen den Eingangs- und Ausgangsstufen berücksichtigt so ist das Problem ganz analog.

Um die Möglichkeit einer Blockierung im Falle von Vierer-Umschaltern im Zeitvielfach aufzuzeigen (man zeigt übrigens, daß das Netzwerk blockierungsfrei ist, wenn man die Wiedereinrichtung zuläßt), ist in F i g. 3 «> ein System mit zwei Gruppen von vier Kanälen bei einer einzigen Zeitlage für jeden gezeichnet Die Bezeichnungsziffern sind die gleichen wie in F i g. 2. Die Zwischenlagen 12ο, 12|, Ho, Hi haben vier Teilzeitlagen τ. Jeder Eingangspufferspeicher 3«, 3i und jeder Ausgangspufferspeicher 13ο, 13i enthält 4 Wörtrr, eines je Kanal. Jeder Steuerspeicher 9b, 9i. 19ο, 19_!t 2O₀, 2Oi enthält 4 Wörter, eines für jede Teilzeitlage τ des Raumvielfach-Unwhalters. Die Wörter von 9 und 19 enthalten 2 Binärelemente, so daß sie die Pufferspeicher 3 und 13 entsprechend ansteuern können. Die Wörter von 20 enthalten ein Binärelement, so daß sie die Zwischenleitung 12o oder 12| ansteuern können. Für den Augenblick lassen wir die mit dem Zustand der Ruhe verbundenen Probleme unberücksichtigt. Dann sieht man, daß

hfl verbunden ist mit 2i,o durch 15o,i zur Zeit ro
I0.1 verbunden ist mit 2o,i durch 15o,o zur Zeit Ti
lr,o verbunden ist mit 2ι,ι durch Ι5ι,ι zur Zeit τ 2
11,1 verbunden ist mit 2| j durch 15i,r zur Zeit Ti

Man stellt fest, daß es unmöglich ist, z. B. !0,2 mit 2| j zu verbinden, denn es existiert keine Teilzeitlage τ, die auf den Verbindungen 12o und \i\ gleichzeitig für die Übertragung verfügbar ist: Es besteht also innere Spannung.

2. Verknüpfung der Zeitvielfach-Umschalter (F i g. 4)

In Verbindung mit Fig. 2 wurde die Durchschaltung einer Zeitlage /' eines Eingangsmultiplexkanals \_pj, auf eine Zeitlage j eines Ausgangsmultiplexkanals 2_qjn erklärt. Im folgenden wird nur der Fall betrachtet werden, wie die Übertragung als Vierdrahtverbindung erfolgt zwischen zwei Teilnehmern, denen eine Zeitlage i eines Eingangsmultiplexkanals i_pj, und des zugehörigen Ausgangsmultiplexkanals 2_pjt sowie eine Zeitlage j eines Eingangsmultiplexkanals l,,_m und des zugehörigen Ausgangsmultiplexkanals 2,,_m zugeordnet sind. Jede Verbindung von \_pj,j mit 2_qjnj ist dann systembedingt begleitet von der Verbindung von \_qj„j mit 2_P» Die Durchschaltung in zwei entgegengesetzten Richtungen wird also durch die Verwendung von zwei Teilzeitlagen Γι und Ti des Raumvielfach-Umschalters für die Übertragung des Pufferwortes 3_Ρ>,,· auf der Eingangsseite auf das Pufferwort \3_qjnj auf der Ausgangsseite und die Übertragung des Pufferwortes 3_q^,j auf der Eingangsseite auf das Puffervort 13_P>,,· auf der Ausgangsseite erhalten. Um eine derartige Durchschaltung herzustellen, muß die Steuerlogik gleichzeitig folgende Bedingungen vorfinden:

Ti ist frei auf 12pund 11,
Ti ist frei auf 12,und 1 t_p

Wenn man von der Steuerlogik verlangt, daß alle Paare (τι. Ti), die zu ein und derselben Verbindung gehören, einem gleichen Gesetz /von der Art

folgen sollen, dann entspricht jede Teilzeitlage τ, die durch eine Verbindung auf irgendeiner Eingangs-Zwischenleitung 12p besetzt ist, einer Teilzeitlage f(r\ die für die andere Übertragungsrichtung derselben Gegensprechverbindung auf der zugehörigen Ausgangs-Zwischenleitung 11p besetzt ist Es entspricht also jeder freien Teilzeitlage τ auf irgendeiner Eingangs-Zwischenleitung 12,, eine freie Teilzeitlage /(r) auf der zugehörigen Ausgangs-Zwischenleitung 11p.

Daraus ergibt sich, daß die beiden von der Logikschaltung zu beachtenden Bedingungen bei der Suche nach den geeigneten Zeitlagen zur Herstellung ch:er Verbindung in beiden Richtungen sich auf nur eine verringern:

τ muß frei sein auf 12_P und /(r) frei auf 12,.

ίο

Daraus ergeben sich drei Vorteile:

— Das Spricherbild der Besetzung von Teilzeitlagfcn der Zwischenleitungen verkleinert sich in der Steuerlogik um die Hälfte und stellt z. 8. die Eingangs-Zwischenleitungen dar. Die Besetzung der Teilzeitanlagen auf den Ausgangs-Zwischenleitungen die im Algorithmus der Suche direkt nicht notwendig ist, könnte durch die Berechnung von / leicht erhalten werden.

— Die Zeit für die Suche nach einem Verbindungsweg wird wenigstens auf die Hälfte vermindert.

— Die Wahrscheinlichkeit von Sperrungen auf einer Gegensprechverbindung wird vermindert und für die geringen Werte dieser Wahrscheinlichkeit halbiert.

Man bemerkt, daß, wenn im Augenblick τ der Steutrspeicher 9p das Adressen wort τ mit dem Inhalt ^Zf, i) an den Eingangspufferspeicher 3_P liefert, dann der Steuerspeicher 19_P im Augenblick F(r) das Adressenwort f(r) mit dem Inhalt (k, i) an den Ausgangspufferspeicher 13p liefern muß. Die Erfindung benutzt diese Redundanz, um die Steuerspeicher 19 auszulassen, indem die Stcuerspeicher 9 die einzuschreibenden Adressen an die Ausgangspufferspeicher 13 liefern. Diese Wörter haben als aufeinanderfolgende Adressen

in den Steuerschaltern die Werte F(O), f(\) F(r)...

Jedes Gesetz f, so wie es def: liert wurde, ist dazu geeignet. Das interessanteste Gesetz kann von der Jo Technologie abhängen. Man kann z. B. das Gesetz nehmen: f(v) = (r + 256) modulo 512 in einem System mit 512 Übertragungs-Zeitlagen beschriebenen System sind die Steuerspeicher 9 ansteuerbar. Daher wird, um die Häufigkeit der Benutzung zu vermindern, jedes Wort nur einmal in jedem Zeitrahmen gelesen, und zwar für seine beiden Zwecke. Man hat das folgende Gesetz gewählt:

f{2n)-2n+\

Der Steuerspeicher 9 ist unterteilt in zwei Gruppen oder Teilspeicher 90 und 91 (Fig. 5a und 5b). Die Ordnung der an den Eingangs-Pufferspeicher gelieferten Adressenwörter ist die natürliche Zahlenordnung 0, i, 2... 511, und die Reihenfolge der an den Ausgangspufferspeicher 13 gelieferten Adressenwörter die Reihenfolge 1, 0, 3, 2... 511, 512 (diese Reihenfolge ergibt sich durch Umkehrung der beiden Adressen, die Paare aufeinanderfolgender Adressen bilden).

Während der Teilzeitlage T2n wird das Adressenwort 2n des Teil-Steuerspeichers 90_p (F i g. 5) an den Pufferspeicher 3, gesendet und bewirkt Lesen und Aussenden des Wortes 3pjcj. Gleichzeitig wird das Adressenwort (2n+l) des Teil-Steuerspeichers 91 an den Pufferspeicher 13, gesendet und bewirkt das Einschreiben des Wortes 3pjt/ in das Wort 13,^_nJ nach dem Durchgang durch die Raumvielfach-Stufe.

Während der Teilzeitlage Tpn+i) wird das Adressenwort (2/7+1) des Teil-Steuerspeichers 91, an den Pufferspeicher 3, gesendet und bewirkt Lesen und Aussenden des Wortes 3_ίΐΒΙ^ Gleichzeitig wird das Adressenwort In des Teil-Steuerspeichers 90_p an den Pufferspeicher 13_P gesendet und bewirkt das Einschreiben des Wortes 3--· in das Wort \3_Ρχι nach dem Durchgang durch die Raumvielfach-Stufe.

Man ersieht also daraus, daß während der geraden Teilzeitlagen die Teil-Steuerspeicher 90 die Pufferspeicher 3 der Eingangsseite ansteuern und die Teil-Steuerspeicher 91 die Pufferspeicher 13 der Auisgangsseite ansteuern. Während der ungeraden Teilzeitlagen steuern die Teil-Steuerspeicher 90 die Pufferspeicher 13 der Ausgangsseite und die Teil-Steuerspeicher 91 die Pufferspeicher 3 der Eingangsseite an.

Bei der praktischen Ausführung ist die Fortpflanzungszeit der Informationen zwischen dem Eingangs-Pufferspeicher 3 und dem Ausgangs-Puffen.peicher 13 berücksichtigt worden.

Die so erhaltene Zusammenlegung der Steuerung der Zeitvielfache ist auch mit einem Netzwerk möglich, dessen Zeitvielfach-Stufe auf der Eingangsseite vom eingang her gesteuert und dessen Zeitvielfach-Stufe auf der Ausgangsseite vom Ausgang her gesteuert wird.

Es ist sogar möglich, die Pufferspeicher de.· Eingangsseite 3 und der Ausgangsseite 13 miteinander zusammenzulegen, allerdings mit Behinderungen der iJcSClVvvinüigKciicM uOS /AÜiSüCiicnä eines ojjTcCuWcgcS, die mit der Fortpflanzungszeit auf den MuUiplex-Zwischenleitungcn im Raumvielfach verbunden sind.

Im beschriebenen Beispiel beträgt der durch die Weglassung der Steuerspeicher 19 erzielte Gewinn 16 384 Worte aus je 9 Binärelementen, d. h. also 147 456 Binärelemente für ein Netz mit 512 Multipleickanälen zu 32 Zeitlagen.

3. Vereinfachung durch serielle Organisation
des Raumvielfachs (F i g. 6,7)

Die Eingangs-Zwischenleitungen 12 und die Ausgangs-Zwischenleitungen 11 in F i g. 4 bestehen jede aus acht parallelen Zwischenleitungsadern mit :512 Teilzeitlagen je Zeitrahmen. Die Dauer jeder Teilzeitlage beträgt demnach ¹²⁵Au μ5 = 250 ns, das entspricht für jede Verbindung einer Leistung von 4 Mega-Binärelementen je Sekunde. Das verursacht ein schwieriges Problem der Synchronisation auf der Ebene des Multiplex-Raumvielfachs bei Berücksichtigung der Ausdehnung der Gesamtanlr *e.

In der Praxis geht man daher anders vor: Die Multiplexverbindungen werden in 8 Untergruppen mit je 64 Zeitlagen aufgeteilt. Jede Eingangs-Zwischenleitung 112p, die vom Pufferspeicher der Eingangs» ^ite 3p ausgeht, ist in 8 Untergruppen von parallelen Multiplexverbindungen 112p,o bis 112p,7 mit je 64 Teilzeitlagen aufgeteilt (Fig. 6, 7). Jede Untergruppe 112,,, wird in Serie umgesetzt in einem Parallel/Serien-Umsetzer 23p,n um eine serielle Multiplex-Untergruppe 1\1_pf zu bilden. In der Praxis sind die parallelen Multiplex-Untergruppen 112p,_r nur in der Annahme vorhanden, da dasselbe Gerät gleichzeitig die Unterhaltung in Gruppen und die Umsetzung parallel in Serie vornimmt. Die Multipiexverbindung 12_P verteilt der Reihe nach ihre Informationen auf die verschiedenen Untergruppen 2i2pfl bis 2J2p,₇; die Zeitlage s der Untergruppe 212p^. entspricht der Teilzeitlage r(g_s+^ der Verbindung 12p.

In gleicher Weise stammt jede Ausgangs-Zwischenleitung 111,, die in den Ausgangs-Pufferspeicher 13, einläuft, vom Serien/Parallel-Umsetzer und aus der Wiederzusammensetzung von 8 ankommenden Multiplex-Untergruppen 211,^ bis 211,,₇ mit je 64 Teilzeitlagen.

Man bemerkt, daß die Aufteilung und Wiederzusammensetzung der Verbindungen es ermöglicht, das Netzwerk des Zeitvielfachs der Ausgangsseite mit den Wörtern des Steuerspeichers 9 in der natürlichen Zahlenfolge zu steuern, d. h. in derselben Reihenfolge wie bei ihrer A nkunft im Eingangs-Pufferschalter 3.

Es genügt, für diesen Zweck die Aufteilung der Eingangs-Zwischenleitungen 12 in der Reihenfolge 0,1, 2, 3, 4, 5, 6, 7 und die Zusammenfassung der Ausgangs-Multiplex-Untergruppen 211 in der Reihenfolge 1,0,3,2,5, *, 7,6 vorzunehmen. Im beschriebenen System sind die Verbindungsleitungen der beiden Teilspeicher 90, und 91_P zum Pufferspeicher vielfach geschaltet in der Reihenfolge gerade-ungerade am Eingang für die Ansteuerung der Eingangs-Pufferspeicher 3p und in der Reihenfolge ungerade-gerade am Eingang der Ansteuerung der Ausgangs-Pufferspeicher 13,. Die Vielfachzusammenschaltung der Untergruppen 211 auf der Ausgangsseite ist in der natürlichen Zahlenfolge ausgeführt Es wurden also die »Adressen vertauscht« anstatt die »Informationen zu vertauschen«.

In Fig.6 sendet der Steuerspeicher 9 das gleiche Adressenwort an den Eingangs-Pufferspeicher 3 und an den Ausgangs-Steuerspeicher 13. Dabei wird jedoch die Absendung des Adressenwortes am letzteren über eine Verzögerungsleitung mit der Dauer von '/si2 des Zeitrahmen ausgeführt.

Die Aufteilung der Eingangs-Vielfachverbindungen wie 12p in Untergruppen 112^o bis 112pj erfolgt in der natürlichen Zahlenfolge 0,1,2... 7, indem nacheinander die Tore 312,4 bis 3l2pj geöffnet werden. Dagegen erfolgt die Wiederzusammenfassung der Untergruppen auf der Ausgangsseite 1 llpjj bis 11 lpj in eine Ausgangs-Zwischenleitung 11, in der Reihenfolge 6,1,0,3,2,5,4,7, indem nacheinander die Tore 31IpA 311,.1,31Vo, 31Ip₃, 311,^311^5,31 Jp.4,31V geöffnet werden.

Die geradzahligen Untergruppen enthalten Verzögerungskreise für ²/si 2 des Zeitrahmens.

Im Augenblick Tt_n z. B. wird das Adressenwort 877 des Steuerspeichers 9p an den Steuerspeicher 3, gesendet und veranlaßt die Aussendung des Wortes 3pjtiüber die Untergruppenverbindung 112,4. Im Augenblick r₍₈,i₊i| kommt das Adressenwort 8/) des Steuerspeichers 9p im Speicher 13, an. Andererseits wird das Adressenwort (8/?+1) des Steuerspeichers 9, an den Pufferspeicher 3, gesendet und veranlaßt die Aussendung des Wortes *o 3^Mj über die Untergruppenverbindung 112,,i. Nach der Kommutierung im Raumvielfach kommt das Wort i_qjnj im Speicher 13p an. Es wird also in das Wort 13,,*j dieses Speichers eingeordnet

Im Augenblick Γ(«_η+2) kommt das Adressenwort 8/1+1 des Steuerspeichers 9, im Speicher 13, an. Andererseits kommt das Wort 3p>,* das vom Speicher 3_P abgegangen ist, im Augenblick 8, nach der Kommutierung im Raumvielfach, verzögert um '/512 des Zeitrahmens, im Speicher 13, an. Es wird also in das Wort 13^,/dieses Speichers eingeordnet.

Die Laufzeiten der Worte in den Multiplex-Untergruppenverbindungen sind in dieser Beschreibung vernachlässigt worden.

Die Multiplex-Untergruppenverbindungen des Eingangs 212 und des Ausgangs 211 werden mit der Geschwindigkeit von 6 Mega-Binärekmenten je Sekunde für eine tatsächliche Leistung von 4 Mega Binärelementen je Sekunde ausgenutzt.

Ein Zeitintervall wird aus 8 Elementar-Teilzeitlagen w von 167 ns gebildet, die für die Übertragung der 8 Binärelemente eines Wortes benutzt werden, sowie aus 4 Elementar-Teilzeitlagen, die den Restbetrag von 666 ns für die Einrichtung zur Resynchronisierung zur Verfügung stellen, die auf der Empfangsseite jeder « Verbindung angeordnet, jedoch in der Zeichnung nicht aufgeführt ist

Der Raum-Multiplex-Umschalter der F i g. 4 enthält 8

Gruppen von 32 UND-ODER-Toren (15 und 16) mit 32 mal 2 Eingängen, wobei jede Gruppe dem Platz eines Binärelementes der zu übertragenden Wörter entspricht, sowie aus einer Gruppe von 32 Steuerspeichern 20, deren jeder mit einem Teil der 8 Tor-Gruppen verbunden ist

Der Raum-Multiplex-Umschalter der F i g. 7 enthält 8 Untergruppen von gleichartigen und unabhängigen Raum-Multiplex-Umschaltern, deren jeJer 32 UND-ODER-Tore mit 32 mal 2 Eingängen enthält (115 und 16) sowie 32 Steuerspeicher (120) für 64 Wörter. Jeder von ihnen arbeitet mit 64 Zeitlagen, wobei jedes der Übertragung von 8 Binärelementen in Serie entspricht, und ist verbunden mit den Untergruppen-Multiplexverbindungen 212 der Eingangsseite und mit den Untergruppen-Multiplexverbindungen 211 der Ausgangsseite des gleichen Platzes wie er selbst

Der Raum-Multiplex-Umschalter gemäß Fig.7 verwendet die gleiche Menge an Weichen und Speichern wie der gemäß Fig.4. Die beiden entgegengesetzten Überträgungsrichtüngen einer Sprechverbindung durchlaufen entsprechend zwei Untergruppen-Raum-Multiplex-Umschalter, die ein Paar bilden, z. B. 0 und 1 oder 2 und 3 oder 4 und 5 oder 6 und 7, und das in der gleichen Zeitlage aus 64. Ein Vorteil dieser Einteilung ist daß eine Störung in einem Paar von Unterschaltern nicht die Außerbetriebsetzung des gesamten Netzwerkes bedeutet Es verbleiben vielmehr dann Dreiviertel der Übertragungsmöglichkeiten zwischen dem Pufferspeicher 3 der Eingangsseite und dem Pufferspeicher 13 der Ausgangsseite, so daß ein teilweiser Betrieb aufrechterhalten wird.

4. Vereinfachung des Multiplex-Raumvielfachs (F ig. 8,9)

Wir kommen zurück auf das Beispiel der Vierdrahtoder Zweiwegverbindung zwischen zwei Teilnehmern, denen die Zeitlage / eines Eingangsmultiplexkanals i_pj, und des zugeordneten Ausgangsmultiplexkanals 2,> bzw. die Zeitlage j eines Eingangsmultiplexkanals 1,^, und des zugeordneten Ausgangsmultiplexkanals 2_qjm zugeteilt sind, wobei die Übertragung des Wortes 3pjt/ des Eingangs-Pufferspeichers auf das Wort 13,,mj des Ausgangs-Pufferspeichers durch den Untergruppen-Umschalter des Platzes r in der Zeitlage 5, sowie die Übertragung des Wortes 3_9Mj des Eingangs-Pufferspeichers auf das Wort 13pjj des Aiisgangs-Pufferspeichers durch den Untergruppen-Umschalter des Platzes r', der r zugeordnet ist, in der Zeitlage s ausgeführt wird. Man erhält dann:

T.=Bs+r(0<r<7) r₂ = 8s+r(0<r'<7)

mit r=2nund r'=2n+1 oder umgekehrt

Gemäß F i g. 7 ist in der Zeitlage 5 von den Toren I IiJ₀^ bis 11331Λ, allein das UND-Tor 115,,,,, offen und ausgewählt aus dieiien 32 Toren durch das Steuerspeicherwort 12O₄JVJ, dessen Inhalt ρ ist

Während der gleichen Zeitlage 5 ist das für die entgegengesetzte Richtung benutzte UND-Tor 115,^-j, als einziges der Tore H5?s> bis \\5i\s* offen und ausgesucht aus diesen 32 Toren durch das Speicherwort 120p,,.» dessen Inhalt q ist. Aber dieses UND-Tor 115,^ ist ebenfalls während der Zeitlage s als einziges der Tore 115,,^ bis I15,j^ji offen, da sonst einer der beiden Teilnehmer in Richtung auf einen dritten senden könnte.

Ausgehend vom System der F i g. 7 belassen wir die Untergruppen-Umschalter im Raumvielfach z. B. der

24 17Ό91

Stellen O, 2, 4, 6 so, wie sie sind. Bei den anderen Umschaltern dagegen ist es möglich, anstatt die UND-Tore wieder in Einheiten von 115o^>bis zusammenzufassen und sie einem Steuerspeicher zuzuteilen, sie in Einheiten von HS₁^g bis ^ zusammenzufassen, die einem Steuerspeicher 220^ zugeordnet sind (Fig.Sy. Im Fall der beschriebenen Verbindung ist dann von den Toren 115,,^ bis 115,^₃I allein das UND-Tor 115^r> während der Zeitlage s durch das Wort 23O₁^t des Steuerspeichers geöffnet, dessen Inhalt ρ ist Der Speicher 22O₄^- kann durch den Speicher 120^ ersetzt werden, der auf diese Weise für zwei zusammengehörende Untergruppen-Umschalter

IO des Raumvielfachs gemeinsam wird und in Fig.9 die Nummer 320 erhält Die Untergruppen-Umschalter der geraden Plätze werden vom Ausgang her (UND-Tore 115), die Untergruppen-Umschalter der ungeraden Plätze vom Eingang her gesteuert (UND-Tore 215).

Die so erhaltene Einsparung beträgt die Hälfte des Steuerspeichers der Raumvielfachstufe, d.h. 8192 Wörter aus 5 Binärelementen oder 40 960 Binärelemente.

In der Beschreibung sind die verschiedenen Verzögerungskreise nicht berücksichtigt die dazu bestimmt sind, die Laufzeiten auszugleichen, die besonders durch die Serienschaltung bedingt sind.

Hierzu 11 Blatt Zeichnungen

Claims (6)

Patentansprüche;

1. Schaltungsanordnung zur Übertragung von PCM-Wörtern über eine Zeit-Raum-Zeitstufe in einer Zeitmultiplexvermittlungsanlage mit einer Vielzahl eingangsseitiger Zeitunterstufen, mit einer Vielzahl ausgangsseitiger Zeitunterstufen, mit Gruppen eingangsseitiger Multiplexleitungen, die an die ausgangsseitigen Zeitunterstufen führen und ein- ι ο gangsseitige Zeitlagen definieren, mit Gruppen ausgangsseitiger Multiplexleitungen, die von den ausgangsseitigen Zeitunterstufen ausgehen und ausgangsseitige Zeitlagen definieren, mit eingangsseitigen Multiplexzwischenleitungen, die von den is eingangsseitigen Zeitunterstufen ausgehen und mit ausgangsseitigen Multiplexzwischenleitungen, die zu den ausgangsseitigen Zeitunterstufen führen, wobtii die eingangsseitigen und ausgangsseitigen Zwischenleitungen in zwei Bereiche unterteilt sind, der erste Bereich eine Anzahl paralleler Zwischenleitungsadern umfaßt, auf denen die Wörter in parallelen Teilzeitlagen mit einem Zeichenfluß von einem Bit je Zwischenleitungsader parallel übertragen werden, der zweite Bereich serielle Zwischenleiitungsadern umfaßt, die jeweils- eine Anzahl von !Seriellen Teilzeitlagen definieren, und das Produkt der Anzahl der seriellen Teilzeitlagen je serieller Zwischenleitungsader und der Anzahl der seriellen Zwischenleitungsadern gleich der Anzahl der para'l-Helen Teilzeitlagen ist, ferner mit eingangsseitigen Pufferspeichern in den .-ingant^seUigen Zeitunteiiitufen, mit Mitteln zur zyklischen Übertragung von Wörtern in den eingangsseitigen .«■ ,-klagen in diesen Zeitlagen ständig zugeordnete Stellen in den eingangsseitigen Pufferspeichern, mit ausgangsseitigen Pufferspeichern in den ausgangsseitigen Zeitunterstufen, mit Mitteln zur zyklischen Übertragung von gespeicherten Wörtern in den ausgangsseitigen Zeitlagen aus Stellen des ausgangsseitigen Puffer-Speichers, die den ausgangsseitigen Zeitlagen ständig zugeordnet sind, weiterhin mit Raumunterstufen, deren Ein- und Ausgänge an die ein- und ausgangsseitigen seriellen Zwischenleitungsaden) iingeschlossen sind, und die Torschaltungen besitzen 2:ur selektiven Verbindung der zusammengehörigen Zeitlagen in einer eingangsseitigen und einer ausgangsseitigen seriellen Zwischenleitungsader, mit Mitteln zur Übertragung eines ersten Wortes, das von einem rufenden Teilnehmer kommt und in einer vorgegebenen Stelle eines ersten eingangsseitigen Pufferspeichers gespeichert ist, zu einer ersten parallelen Teilzeitlage in einer eingangsseitigen parallelen Zwischenleitung und eines zweiten Wortes, das von einem gerufenen Teilnehmer kommt und in einer vorgegebenen Stelle eineü 2weiten eingangsseitigen Pufferspeichers gespeichert ist, zu einer zweiten parallelen Teilzeitlage in einer eingangsseitigen parallelen Zwischenleitung, v/obei die erste und die zweite vorgenannte parallele! eingangsseitige Teilzeitlage einander ständig paar weise zugeordnet sind, und schließlich mit Mitteln zur Übertragung des vorgenannten ersten, beim gerufenen Teilnehmer eingehenden Wortes von einer ersten parallelen Teilzeitlage einer ausgangs- μ seitigen parallelen Zwischenleitung zu einer vorgegebenen Stelle eines ersten ausgangsseitigen Pufferspeichers und des vorgenannten zweiten, beim rufenden Teilnehmer eingehenden Wortes von einer zweiten parallelen Teilzeitlage einer ausgangsseitigen parallelen Zwischenleitung zu einer vorgegebenen Stelle eines zweiten ausgangsseitigen Pufferspeichers, wobei die erste und die zweite vorgenannte parallele ausgangsseitige Teilzeitlage einander ständig paarweise zugeordnet sind, gekennzeichnet durch Mittel zur Übertraguug der Wörter in den vorgenannten einander zugeordneten ersten und zweiten Teilzeitlagen in den eingangsseitigen parallelen Zwischenleitungen zur gleichen seriellen Teilzeitlage zweier serieller Zwischenleitungsadern, die einander ständig paarweise zugeordnet sind, und zur Übertragung der Wörter in diesen gleichen seriellen Teilzeitlagen zweier zugeordneter serieller Zwischenleitungsadem zu den vorgenannten einander zugeordneten ersten und zweiten Teilzeitlagen in den ausgangsseitigen parallelen Zwischenleitungen, wobei zwei Wörter zweier zugeordneter paralleler Teilzeitlagen in die gleiche serielle Teilzeitlage zweier zugeordneter serieller Zwischenleitungsadem übertragen werden.

2. Schaltungsanordnungen nach Anspruch 1, dadurch gekennzeichnet, daß die Wörter 2" Bits besitzen, 2" parallele Teilzeitlagen in den 2" parallelen Zwischf.nleitungsadern vorgesehen sind und 2"-" serielle Teilzeitlagen in jeder der 2" seriellen Zwischenleitungsadem vorgesehen sind.

3. Schaltungsanordnung nach Anspruch 2, gekennzeichnet durch«/= 3 und v= 9.

4. Schaltungsanordnung nach Anspruch 1 und 2, bei der die ersten und zweiten einander ständig zugeordneten Teilzeitlagen zwei aufeinander folgende eingangsseitige parallele Teilzeitlagen T^_n und Τ2π+ι in den eingangsseitigen parallelen Zwischenleitungsadem sind und zwei aufeinander folgende ausgangsseitige parallele Teilzeitlagen Τ2_Π+ι und xi„ in den ausgangsseitigen parallelen Zwischenleitungsadern, wobei 2n und 2/7+ 1 die Nummern dieser Teilzeitlagen aus den 2" parallelen Teilzeitlagen sind, dadurch gekennzeichnet, daß die Mittel zur Übertragung der Wörter von den eingangsseitigen parallelen Teilzeitlagen zur gleichen seriellen Teilzeitlage zweier einander ständig zugeordneter serieller Zwischenleitungsadem diese Wörter zur seriellen Teilzeitlage θ, der seriellen Zwischenleitungsadem mit den Nummern r und /·+ 1 aus den 2" seriellen Zwischenleitungsjdern übertragen, wobei

2/7=(2" ■ s) + r und
!n+l=(2" · s)+r+ 1

ist, und die Mittel zur Übertragung der Wörter von der genannten gleichen seriellen Teüzeitlage 6_S zweier einander ständig zugeordneter serieller Zwischenleitungsadem der Nummern r und r+ 1 diese Wörter zu den ausgangsseitigen parallelen Teilzeitlagen Τ2π+1 und Τ2πübertragen, wobei

2/7+1 =(2^U · s) + r und
2/7=(2^u · s) + r+l

5. Schaltungsanordnung nach Anspruch 4, gekennzeichnet durch u= 3.

6. Schaltungsanordnung nach Anspruch I und 2, bei der die ersten und zweiten einander ständig zugeordneten parallelen Teilzeitlagen die zwei eingangsseitigen parallelen Teilzeitlagen r_n+2v— I in den eingangsseitigen parallelen Zwischenleitungs-

adem sind und die beiden ausgangsseitigen parallelen Teilzeitlagen r_n+2V— 1 und v_n in den ausgangsseitigen parallelen Zwischenleitungsadern, wobei π und n-f-2»'-' die Nummern dieser Teilzeitlagen aus den 2^V parallelen Teilzeitlagen sind, dadurch gekennzeichnet, daß die Mittel zur Übertragung der Wörter von den eingangsseitigen parallelen Teilzeitlagen zur gleichen seriellen Teilzeitlage zweier einander ständig zugeordneter serieller Zwischenleitungsadern diese Wörter zur seriellen Teilzeitlage Θϊ der ίο seriellen Zwischenleitungsadern mit den Nummern r und r+2"-¹ aus den 2" seriellen Zwischenleitungsadern übertragen, wob?!