DE2411259B2 - Verfahren zur Herstellung integrierter Schaltkreise - Google Patents
Verfahren zur Herstellung integrierter SchaltkreiseInfo
- Publication number
- DE2411259B2 DE2411259B2 DE2411259A DE2411259A DE2411259B2 DE 2411259 B2 DE2411259 B2 DE 2411259B2 DE 2411259 A DE2411259 A DE 2411259A DE 2411259 A DE2411259 A DE 2411259A DE 2411259 B2 DE2411259 B2 DE 2411259B2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafers
- metal substrate
- conductive layer
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung
integrierter Schaltkreise, bei denen ein oder mehrere Halbleiterscheibchen in ein Metallsubstrat
eingebettet werden und an der freiliegenden Oberfläche der Halbleiterscheibchen mindestens eine Kontaktelektrode
befestigt wird, auf das Metallsubstrat eine erste Isolierschicht mit darin vorgesehenen Fenstern
aufgebracht wird, in denen die Halbleiterscheibchen angeordnet sind, dann auf der ersten Isolierschicht
in einem vorbestimmten Muster eine erste leitfähige Schicht angeordnet wird, ebenso eine die
Hälbleiterscheibchen und die erste leitfähige Schicht bedeckende zweite Isolierschicht aufgebracht wird,
die an den Kontaktelektroden der Halbleiterscheibchen und vorbestimmten Abschnitten der ersten leitfähigen
Schicht entsprechenden Stellen mit einer Anzahl von Fenstern versehen wird und eine in einem
vorbestimmten Muster auf der zweiten Isolierschicht angeordnete zweite leitfähige Schicht zur elektrischen
Verbindung der Kontaktelektroden mit den vorbestimmten Abschnitten der ersten leitfähigen Schicht
durch die Fenster in der zweiten Isolierschicht hindurch vorgesehen wird.
Ein derartiges Verfahren ist aus der US-PS 3351702 bekannt. Bei diesem bekannten Verfahren
wird in das Metallsubstrat eine Vertiefung eingebracht, deren Tiefe im wesentlichen der Höhe des einzubettenden
Halbleiterscheibchens entspricht und das
ίο Halbleiterscheibchen unter Anwendung einer Haftschicht
aus Kunstharz in die Vertiefung eingesetzt. Aus der US-PS 3615946 ist ferner ein Verfahren
zum Einbetten eines Halbleiterscheibens in eine dielektrische Schicht zum erreichen einer ebenen, obeion
Abschlußfläche bekannt. Bei diesem bekannten Verfahren wird das Halbleiterscheibchen in die dielektrische
Schicht eingepreßt.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, das Verfahren der eingangs genannten Art
so auszugestalten, daß das Einbetten der Halbleiterscheibchcn
in das Mctaüsubstrat einfach durchführbar ist und gleichzeitig eine gut wärmeleitende Verbindung
zur Abführung der in den Halbleiterscheibchen erzeugten Wärme in das Metallsubstrat erzielt wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Halbleiterscheibchen in das Metallsubstrat
eingepreßt we.-den.
Dieses Verfahren läßt sich bei sämtlichen üblicherweise verwendeten Materialien für das Metallsubstrat
und auch für das Halbleiterscheibchen durchführen. Vorteilhafte Ausgestaltungen und Weiterbildungen
des erfindungsgemäßen Verfahrens ergeben sich aus den Ansprüchen 2 bis 4.
Im folgenden wird die Erfindung anhand von bevorzugten Ausführungsbeispielen unter Hinweis auf
die Zeichnungen näher erläutert. Es zeigt
Fig. IA eine Draufsicht auf einen Abschnitt eines
integrierten Mehrscheibchen-Schaltkreises bei entfernter thermoplastischer Schicht,
Fig. IB einen Schnitt längs der Linie 2B-2B in
Fig.2A,
Fig. IC eine perspektivische Darstellung eines
Abschnitts des integrierten Schaltkreises gemäß Fig. 2A,
Fig. 2 bis 6 Schnittansichten zur Veranschaulichung aufeinanderfolgender Fertigungsschritte bei
der Herstellung des Schaltkreises gemäß den F i g. 2 A, 2B und 2C.
In den Fig. IA, IB und IC ist ein aus mehreren
Scheibchen bestehender integrierter Schaltkreis dargestellt. Im folgenden werden zunächst anhand der
Fig. 2 bis 6 die aufeinanderfolgenden Arbeitsschritte
bei der Herstellung des integrierten Schaltkreises erläutert.
Zunächst wird ein Metall-Substrat 22 aus Aluminium mit einer Dicke von z. B. 2 mm hergestellt. Dieses
kann auch aus Gold, Kupfer, Indium od. dgl. bestehen. Aluminium wird jedoch im Hinblick auf sein
niedriges Gewicht, auf seine chemische Beständigkeit
und seine leichte Verarbeitbarkeit bevorzugt. Auf vorbestimmten Abschnitten der Oberseite des Substrats
22 wird dann eine dielektrische Schicht 23 ausgebildet, und bestimmte Abschnitte dieser Schicht
werden beispielsweise mittels selektiver Ätztechnik unter Bildung von Fenstern 25 abgetragen, so daß die
Oberfläche des Substrats 22 teilweise freigelegt wird. Bei einem speziellen Beispiel besteht die dielektrische
Schicht aus einer Schicht aus Polyimidharz mit einer
Dicke von 50 μ, die einer Temperatur von etwa 350° C zu widerstehen vermag. Neben Polyimidharz
können aber auch andere wärmebeständige Kunstharze als dielektrische Schicht verwendet werden.
Außerdem kann die Oberflächenschicht des Aluminium-Substrats oxidiert werden, um eine Aluminiumoxidschicht
auszubilden, die als dielektrische Schicht benutzt werden kann.
Auf der dielektrischen Schicht 23 wird ein elektrisch
leitfähiger, nicht dargestellter Film, beispielsweise ein Kupferfilm mit einer Dicke von 10 μ ausgebildet,
worauf eine erste leitfähige Schicht 24 in einem vorbestimmten Muster z. B. nach dem bekannten
Photolithographieverfahren auf dem Kupferfilm ausgebildet wird. Diese leitfähige Schicht kann dadurch
hergestellt werden, daß ein als Kern oder Keim wirkender dünnerer Film durch Vakuum-Aufdampfen
ausgebildet und sodann ein vergleichsweise dicker Film auf galvanisiert wird. Neben Kupfer k?«nn der leitende
Film auch aus Legierungen oder Laminaten von Cr-Cu, Ti-Cu, Cr-Au, Ti-Au, Cr-Cu-Au und Ti-Cu-Au
sowie aus Gold oder Aluminium bestehe.;. Danach werden gemäß Fig. 3 Halbleiterscheibchen 26 und 27
auf den freiliegenden Oberflächenabschnitten des Metall-Substrats 22 montiert. Die spezielle Konstruktion
dieser Scheibchen wird später noch näher erläutert werden, und ihre Dicke liegt im Bereich von etwa
100 bis 200 μ. Bei dem in Fig. 3 gezeigten Beispiel ist das eine Scheibchen 26 dünner als daf andere
Scheibchen 27. Bei der Befestigung der Scheibchen 26, 27 auf den freiliegenden Flächenabschnitten des
Substrats 22 kann erforderlichenfalls ein organisches Bindemittel in einer Dicke von einigen zehn A zwischengefügt
werden. Auf den Oberseiten der Halbleiterscheibchen 26, 27 sind Kontaktelektroden 28 vorgesehen.
Nach der Montage der Halbleiterscheibchen 26,27 auf dem Substrat 22 werden die Scheibchen mittels
einer nicht dargestellten Presse aus rostfreiem Stahl gegen das Substrat gepreßt. Zur Erleichterung des
Eindringens der Scheibchen in die Metallplatte ist die Presse mit einer zweckmäßigen Heizeinrichtung versehen,
mit deren Hilfe die Grenzfläche zwischen den Scheibchen und dem Substrat auf eine Temperatur
von 200 bis 350° C, vorzugsweise von 300 bis 350° C erwärmbai ist. Zur Verhinderung eines Bruchs der
Halble'terscheibchen beim Verpressen in der Presse wird vorzugsweise ein elastischer bzw. nachgiebiger
Film aus z. B. Polyimid zwischen den Scheibchen und der Presse vorgesehen, wobei die optimale Dicke die
ses Films etwa 12,5 μ beträgt.
Nachdem auf diese Weise erfolgenden Verpressen
sind die Halbleiterscheibchen teilweise in das Metall-Substrat eingebettet, und dieses Einbetten wird fortgeführt,
bis die Oberseiten der Halbleiterscheibchen in der gleichen Höhe liegen wie die Oberseiten der
ersten Leiterschicht 24. Es hat sich herausgestellt, daß
ι« ein Druck von etwa 370 kg/cm2 erforderlich ist, um
zehn Halbleiterscheibchen mit einer Größe von jeweils 2 mm X 2 mm und einer durchschnittlichen
Dicke von 2U0 μ in ein Aluminium-Substrat einzubetten. Nach dem auf diese Weise erfolgenden Einbetten
der Scheibchen in das Aluminium-Substrat wird die zwischen der Presse und den Scheibchen vorgesehene
elastische Schicht entfernt, wonach eine in Fig. 4 dargestellte Anordnung erhalten wird, bei welcher die
Oberseiter der auf den eingebetteten Scheibchen angeordneten Kontaktelektroden 28 ν .>d der ersten leitfähigen
Schicht 24 auf gleicher Hone liegen.
Sodann wird ein Isolierfilm 29 auf die eine Seite der Anordnung aufgetragen. Es wird eine in Fig. 5
veranschaulichte Anordnung erhalten, bei welcher die erste lebende Schicht 24, die Halbleiterscheibchen 26
und 27 sowie die Kontaktelektroden 28 durch eine vergleichsweise dünne Schicht 29 aus einem thermoplastischen
Kunstharz mit praktisch gleichmäßiger Dicke überzogen sind.
ίο Danach werden nach einem herkömmlichen Photolithcgraphieverfahren
unter Verwendung eines lichtempfindlichen Materials durch die Schicht 29 an den den Kontaktelektroden 28 der HaIbIe terscheibchen
26, 27 und Teilen der ersten leitenden Schich-
)5 ten 24 entsprechenden Stellen Fenster ausgebildet,
wodurch die Konstruktion gemäß Fig. 6 gebildet wird.
Schließlich wird auf den Isolierfilm 29 ein Elektrodenmaterial
aufgetragen, das in die Fenster 30 eindringt. Sodann wird das Elektrodenmaterial einem
Phc'oätzen unterworfen, um eine zweite leitfähige Schicht 31 eines vorbestimmten Musters zu bilden.
durch welche die erste leitfähige Schicht und die Elektroden
der Halbleiterscheibchen elektrisch miteinander verbunden sind. Auf diese Weise ist der integrierte
Schaltkreis gemäß den Fig. 1 A bis 1C fertiggestellt.
bei dem eine elektrische Verbindung zwischen den verschiedenen Bauteilen hergestellt ist.
Hierzu 3 Blatt Zeichnungen
Claims (4)
1. Verfahren zur Herstellung integrierter Schaltkreise, bei denen ein oder mehrere Halbleiterscheibchen
in ein Metallsubstrat eingebettet werden und an der freiliegenden Oberfläche der
Halbleiterscheibchen mindestens eine Kontaktelektrode befestigt wird, auf das Metallsubstrat
eine erste Isolierschicht mit darin vorgesehenen Fenstern aufgebracht wird, in denen die Halbleiterscheibchen
angeordnet sind, dann auf der ersten Isolierschicht in einem vorbestimmten Muster
eine erste leitfähige Schicht angeordnet wird, ebenso eine die Halbleiterscheibchen und die erste
leitfähige Schicht bedeckende zweite Isolierschicht aufgebracht wird, die an den Kontaktelektroden
der Halbleiterscheibchen und vorbestimmten Abschnitten der ersten leitfähigen Schicht
entsprechenden Stellen mit einer Anzahl von Fenstern
versehen wird und eine in einem vorbestimmten
Muster auf der zweiten Isolierschicht angeordnete zweite leitfähige Schicht zur elektrischen
Verbindung der Kontaktelektroden mit den vorbestimmten Abschnitten der ersten leitfähigen
Schicht durch die Fenster in der zweiten Isolierschicht hindurch vorgesehen wird, dadurch gekennzeichnet,
daß die Halbleiterscheibchen in das Metallsubstrat eingepreßt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichne' daß das Einpressen der Halbleiterscheibchen
in das Metallsubstrat unter Erwärmung derselben auf eine Temperatur von 200 bis
3OÜ° C erfolgt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Halbleiterscheibchen teilweise in das Metallsubstrat derart eingepreßt werden,
daß ihre Oberseiten praktisch auf gleicher Höhe mit der ersten leitfähigen Schicht liegen.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die
Halbleiterscheibchen in ein aus Aluminium, Gold, Kupfer oder Indium bestehendes Metallsubstrat
eingepreßt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1973030099U JPS49131863U (de) | 1973-03-10 | 1973-03-10 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2411259A1 DE2411259A1 (de) | 1974-09-19 |
DE2411259B2 true DE2411259B2 (de) | 1980-01-24 |
DE2411259C3 DE2411259C3 (de) | 1980-11-06 |
Family
ID=12294316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2411259A Expired DE2411259C3 (de) | 1973-03-10 | 1974-03-08 | Verfahren zur Herstellung integrierter Schaltkreise |
Country Status (6)
Country | Link |
---|---|
US (1) | US3903590A (de) |
JP (1) | JPS49131863U (de) |
CA (1) | CA994004A (de) |
DE (1) | DE2411259C3 (de) |
FR (1) | FR2220879B1 (de) |
GB (1) | GB1426539A (de) |
Families Citing this family (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3978578A (en) * | 1974-08-29 | 1976-09-07 | Fairchild Camera And Instrument Corporation | Method for packaging semiconductor devices |
FR2320633A1 (fr) * | 1975-08-04 | 1977-03-04 | Itt | Boitier de circuit integre |
JPS5737494Y2 (de) * | 1976-04-16 | 1982-08-18 | ||
JPS52139761U (de) * | 1976-04-16 | 1977-10-22 | ||
DE2806099A1 (de) * | 1977-02-17 | 1978-08-24 | Varian Associates | Halbleiter-baugruppe |
US4088546A (en) * | 1977-03-01 | 1978-05-09 | Westinghouse Electric Corp. | Method of electroplating interconnections |
JPS5837713B2 (ja) * | 1978-12-01 | 1983-08-18 | 富士通株式会社 | 半導体レ−ザ−装置の製造方法 |
JPS5850417B2 (ja) * | 1979-07-31 | 1983-11-10 | 富士通株式会社 | 半導体装置の製造方法 |
FR2466103A1 (fr) * | 1979-09-18 | 1981-03-27 | Lerouzic Jean | Procede de realisation d'un reseau d'interconnexion de composants electroniques a conducteurs en aluminium et isolant en alumine et reseau d'interconnexion obtenu par ce procede |
DE3067381D1 (en) * | 1979-11-15 | 1984-05-10 | Secr Defence Brit | Series-connected combination of two-terminal semiconductor devices and their fabrication |
JPS57207356A (en) * | 1981-06-15 | 1982-12-20 | Fujitsu Ltd | Semiconductor device |
US4843035A (en) * | 1981-07-23 | 1989-06-27 | Clarion Co., Ltd. | Method for connecting elements of a circuit device |
EP0110285A3 (de) * | 1982-11-27 | 1985-11-21 | Prutec Limited | Verbindung integrierter Schaltungen |
FR2560437B1 (fr) * | 1984-02-28 | 1987-05-29 | Citroen Sa | Procede de report a plat d'elements de puissance sur un reseau conducteur par brasage de leurs connexions |
US4630096A (en) * | 1984-05-30 | 1986-12-16 | Motorola, Inc. | High density IC module assembly |
FR2599893B1 (fr) * | 1986-05-23 | 1996-08-02 | Ricoh Kk | Procede de montage d'un module electronique sur un substrat et carte a circuit integre |
FR2601502B1 (fr) * | 1986-07-09 | 1989-04-28 | Em Microelectronic Marin Sa | Dispositif electronique semi-conducteur comportant un element metallique de refroidissement |
US4918811A (en) * | 1986-09-26 | 1990-04-24 | General Electric Company | Multichip integrated circuit packaging method |
GB2202673B (en) * | 1987-03-26 | 1990-11-14 | Haroon Ahmed | The semi-conductor fabrication |
US4815208A (en) * | 1987-05-22 | 1989-03-28 | Texas Instruments Incorporated | Method of joining substrates for planar electrical interconnections of hybrid circuits |
US5026667A (en) * | 1987-12-29 | 1991-06-25 | Analog Devices, Incorporated | Producing integrated circuit chips with reduced stress effects |
GB9007492D0 (en) * | 1990-04-03 | 1990-05-30 | Pilkington Micro Electronics | Semiconductor integrated circuit |
JP3280394B2 (ja) * | 1990-04-05 | 2002-05-13 | ロックヒード マーティン コーポレーション | 電子装置 |
US5081563A (en) * | 1990-04-27 | 1992-01-14 | International Business Machines Corporation | Multi-layer package incorporating a recessed cavity for a semiconductor chip |
US5241456A (en) * | 1990-07-02 | 1993-08-31 | General Electric Company | Compact high density interconnect structure |
DE4115316A1 (de) * | 1990-09-07 | 1992-03-12 | Telefunken Systemtechnik | Duennfilm-mehrlagenschaltung und verfahren zur herstellung von duennfilm-mehrlagenschaltungen |
US5278726A (en) * | 1992-01-22 | 1994-01-11 | Motorola, Inc. | Method and apparatus for partially overmolded integrated circuit package |
US5422513A (en) * | 1992-10-16 | 1995-06-06 | Martin Marietta Corporation | Integrated circuit chip placement in a high density interconnect structure |
US5324687A (en) * | 1992-10-16 | 1994-06-28 | General Electric Company | Method for thinning of integrated circuit chips for lightweight packaged electronic systems |
US6274391B1 (en) * | 1992-10-26 | 2001-08-14 | Texas Instruments Incorporated | HDI land grid array packaged device having electrical and optical interconnects |
US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
JPH07161919A (ja) * | 1993-12-03 | 1995-06-23 | Seiko Instr Inc | 半導体装置およびその製造方法 |
US6864570B2 (en) * | 1993-12-17 | 2005-03-08 | The Regents Of The University Of California | Method and apparatus for fabricating self-assembling microstructures |
US6057599A (en) * | 1996-09-26 | 2000-05-02 | Samsung Electronics Co., Ltd. | Hybrid high-power microwave-frequency integrated circuit |
JP3347146B2 (ja) * | 1996-10-10 | 2002-11-20 | サムソン・エレクトロニクス・カンパニー・リミテッド | パワーマイクロ波ハイブリッド集積回路 |
US6468638B2 (en) * | 1999-03-16 | 2002-10-22 | Alien Technology Corporation | Web process interconnect in electronic assemblies |
WO2000057477A1 (en) * | 1999-03-23 | 2000-09-28 | Pyrchenkov Vladislav Nikolaevi | Polycrystalline module and method for producing a semiconductor module |
FR2793990B1 (fr) * | 1999-05-19 | 2001-07-27 | Sagem | Boitier electronique sur plaque et procede de fabrication d'un tel boitier |
DE19945855A1 (de) * | 1999-09-24 | 2001-03-29 | Bosch Gmbh Robert | Mikrospule |
EP1259103B1 (de) * | 2000-02-25 | 2007-05-30 | Ibiden Co., Ltd. | Mehrschichtige leiterplatte und verfahren zu ihrer herstellung |
JP2002026280A (ja) * | 2000-06-30 | 2002-01-25 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
US20020020898A1 (en) * | 2000-08-16 | 2002-02-21 | Vu Quat T. | Microelectronic substrates with integrated devices |
US6627477B1 (en) * | 2000-09-07 | 2003-09-30 | International Business Machines Corporation | Method of assembling a plurality of semiconductor devices having different thickness |
EP1321980A4 (de) * | 2000-09-25 | 2007-04-04 | Ibiden Co Ltd | Halbleiterelement, verfahren zur herstellung des halbleiterelements, mehrschichtige leiterplatte und verfahren zur herstellung der mehrschichtigen leiterplatte |
US6555906B2 (en) * | 2000-12-15 | 2003-04-29 | Intel Corporation | Microelectronic package having a bumpless laminated interconnection layer |
US7498196B2 (en) | 2001-03-30 | 2009-03-03 | Megica Corporation | Structure and manufacturing method of chip scale package |
US20020175402A1 (en) * | 2001-05-23 | 2002-11-28 | Mccormack Mark Thomas | Structure and method of embedding components in multi-layer substrates |
US6606247B2 (en) | 2001-05-31 | 2003-08-12 | Alien Technology Corporation | Multi-feature-size electronic structures |
US6696910B2 (en) * | 2001-07-12 | 2004-02-24 | Custom One Design, Inc. | Planar inductors and method of manufacturing thereof |
US6838750B2 (en) * | 2001-07-12 | 2005-01-04 | Custom One Design, Inc. | Interconnect circuitry, multichip module, and methods of manufacturing thereof |
US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
TW544882B (en) | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
TW503496B (en) | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
TW517361B (en) * | 2001-12-31 | 2003-01-11 | Megic Corp | Chip package structure and its manufacture process |
US7214569B2 (en) * | 2002-01-23 | 2007-05-08 | Alien Technology Corporation | Apparatus incorporating small-feature-size and large-feature-size components and method for making same |
US6964881B2 (en) * | 2002-08-27 | 2005-11-15 | Micron Technology, Inc. | Multi-chip wafer level system packages and methods of forming same |
US7135780B2 (en) | 2003-02-12 | 2006-11-14 | Micron Technology, Inc. | Semiconductor substrate for build-up packages |
US7253735B2 (en) | 2003-03-24 | 2007-08-07 | Alien Technology Corporation | RFID tags and processes for producing RFID tags |
DE10317018A1 (de) * | 2003-04-11 | 2004-11-18 | Infineon Technologies Ag | Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten |
JP4339739B2 (ja) * | 2004-04-26 | 2009-10-07 | 太陽誘電株式会社 | 部品内蔵型多層基板 |
DE102004025684B4 (de) | 2004-04-29 | 2024-08-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips |
JP4575071B2 (ja) * | 2004-08-02 | 2010-11-04 | 新光電気工業株式会社 | 電子部品内蔵基板の製造方法 |
TWI260079B (en) * | 2004-09-01 | 2006-08-11 | Phoenix Prec Technology Corp | Micro-electronic package structure and method for fabricating the same |
JP3992038B2 (ja) * | 2004-11-16 | 2007-10-17 | セイコーエプソン株式会社 | 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器 |
US7688206B2 (en) | 2004-11-22 | 2010-03-30 | Alien Technology Corporation | Radio frequency identification (RFID) tag for an item having a conductive layer included or attached |
DE102004061907A1 (de) * | 2004-12-22 | 2006-07-13 | Siemens Ag | Halbleitermodul mit geringer thermischer Belastung |
US8335084B2 (en) * | 2005-08-01 | 2012-12-18 | Georgia Tech Research Corporation | Embedded actives and discrete passives in a cavity within build-up layers |
JP5164362B2 (ja) | 2005-11-02 | 2013-03-21 | キヤノン株式会社 | 半導体内臓基板およびその製造方法 |
KR100656300B1 (ko) * | 2005-12-29 | 2006-12-11 | (주)웨이브닉스이에스피 | 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법 |
DE102006009723A1 (de) * | 2006-03-02 | 2007-09-06 | Siemens Ag | Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung |
DE102008026765A1 (de) * | 2008-04-16 | 2009-10-22 | Rohde & Schwarz Gmbh & Co. Kg | Mikrowellen-Baugruppe |
KR101003585B1 (ko) * | 2008-06-25 | 2010-12-22 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
TWI453877B (zh) * | 2008-11-07 | 2014-09-21 | Advanced Semiconductor Eng | 內埋晶片封裝的結構及製程 |
US8288207B2 (en) * | 2009-02-13 | 2012-10-16 | Infineon Technologies Ag | Method of manufacturing semiconductor devices |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
US8320134B2 (en) | 2010-02-05 | 2012-11-27 | Advanced Semiconductor Engineering, Inc. | Embedded component substrate and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
TWI442526B (zh) * | 2010-09-17 | 2014-06-21 | Subtron Technology Co Ltd | 導熱基板及其製作方法 |
US8927339B2 (en) | 2010-11-22 | 2015-01-06 | Bridge Semiconductor Corporation | Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US8487426B2 (en) | 2011-03-15 | 2013-07-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with embedded die and manufacturing methods thereof |
CN103828043B (zh) * | 2011-09-07 | 2017-11-24 | 株式会社村田制作所 | 模块的制造方法及模块 |
US9799627B2 (en) * | 2012-01-19 | 2017-10-24 | Semiconductor Components Industries, Llc | Semiconductor package structure and method |
US8912641B1 (en) | 2013-09-09 | 2014-12-16 | Harris Corporation | Low profile electronic package and associated methods |
US9443789B2 (en) | 2013-09-11 | 2016-09-13 | Harris Corporation | Embedded electronic packaging and associated methods |
WO2015043495A1 (zh) * | 2013-09-30 | 2015-04-02 | 南通富士通微电子股份有限公司 | 晶圆封装结构和封装方法 |
US9450547B2 (en) | 2013-12-12 | 2016-09-20 | Freescale Semiconductor, Inc. | Semiconductor package having an isolation wall to reduce electromagnetic coupling |
US9986646B2 (en) * | 2014-11-21 | 2018-05-29 | Nxp Usa, Inc. | Packaged electronic devices with top terminations, and methods of manufacture thereof |
US10083888B2 (en) * | 2015-11-19 | 2018-09-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3405442A (en) * | 1964-02-13 | 1968-10-15 | Gen Micro Electronics Inc | Method of packaging microelectronic devices |
US3614832A (en) * | 1966-03-09 | 1971-10-26 | Ibm | Decal connectors and methods of forming decal connections to solid state devices |
US3679941A (en) * | 1969-09-22 | 1972-07-25 | Gen Electric | Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator |
US3691628A (en) * | 1969-10-31 | 1972-09-19 | Gen Electric | Method of fabricating composite integrated circuits |
-
1973
- 1973-03-10 JP JP1973030099U patent/JPS49131863U/ja active Pending
-
1974
- 1974-03-07 US US449085A patent/US3903590A/en not_active Expired - Lifetime
- 1974-03-08 CA CA194,496A patent/CA994004A/en not_active Expired
- 1974-03-08 GB GB1062374A patent/GB1426539A/en not_active Expired
- 1974-03-08 DE DE2411259A patent/DE2411259C3/de not_active Expired
- 1974-03-08 FR FR7407977A patent/FR2220879B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2220879B1 (de) | 1978-01-06 |
FR2220879A1 (de) | 1974-10-04 |
GB1426539A (en) | 1976-03-03 |
JPS49131863U (de) | 1974-11-13 |
CA994004A (en) | 1976-07-27 |
DE2411259C3 (de) | 1980-11-06 |
US3903590A (en) | 1975-09-09 |
DE2411259A1 (de) | 1974-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2411259C3 (de) | Verfahren zur Herstellung integrierter Schaltkreise | |
DE69938582T2 (de) | Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat | |
DE69325404T2 (de) | Leiterschicht-Anordnungen und das Herstellen ihrer elektrischen Verbindungen | |
DE69218319T2 (de) | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung | |
DE69618458T2 (de) | Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip | |
DE3686457T2 (de) | Verfahren zum herstellen eines halbleiterapparates mit zwei halbleiteranordnungen. | |
DE69738298T2 (de) | Anisotropische, leitende folie und ihr herstellungsverfahren | |
DE69125354T2 (de) | Biegsame Leiterplatte | |
DE69508183T2 (de) | Steuerschaltungsvorrichtung | |
DE2247902A1 (de) | Gedruckte schaltungsplatte und verfahren zu deren herstellung | |
DE69216658T2 (de) | Vorrichtung und Verfahren zur Verbindung elektrischer Bauelemente | |
DE102005049687A1 (de) | Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad | |
DE102007027378A1 (de) | Elektrisch leitfähige Verbindung, elektronisches Bauelement und Verfahren zu deren Herstellung | |
DE102006003137A1 (de) | Elektronikpackung und Packungsverfahren | |
DE102007058497A1 (de) | Laminierte mehrschichtige Leiterplatte | |
DE19606074A1 (de) | Verfahren zum Bilden einer Goldplattierungselektrode, ein Substrat auf Basis des Elektrodenbildungsverfahrens und ein Drahtverbindungsverfahren, das dieses Elektrodenbildungsverfahren anwendet | |
DE60003243T2 (de) | Testverfahren für Halbleiter und anisotroper Leiterfilm dazu | |
DE1956501C3 (de) | Integrierte Schaltungsanordnung | |
EP0610360A1 (de) | Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung. | |
DE1812158A1 (de) | Verfahren zum Einbetten von Halbleiterscheiben in dielektrische Schichten | |
EP0071311B1 (de) | Verfahhren zur Herstellung von auf AnschluBflächen eines integrierten Bausteins aufgesetzten Kontaktelementen | |
DE69839204T2 (de) | Leitfähiges Elastomer zur Pfropfung auf ein elastisches Substrat | |
DE2364520A1 (de) | Verfahren zur herstellung einer elektrischen, gedruckten schaltung | |
DE4025721A1 (de) | Flexibles kabel und der gebrauch davon | |
DE2413905C2 (de) | Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8328 | Change in the person/name/address of the agent |
Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
8339 | Ceased/non-payment of the annual fee |