DE2345756A1 - Nach dem kompressionsprinzip arbeitender reihen-parallel-kodierer - Google Patents
Nach dem kompressionsprinzip arbeitender reihen-parallel-kodiererInfo
- Publication number
- DE2345756A1 DE2345756A1 DE19732345756 DE2345756A DE2345756A1 DE 2345756 A1 DE2345756 A1 DE 2345756A1 DE 19732345756 DE19732345756 DE 19732345756 DE 2345756 A DE2345756 A DE 2345756A DE 2345756 A1 DE2345756 A1 DE 2345756A1
- Authority
- DE
- Germany
- Prior art keywords
- amplifier
- section
- gain factor
- input
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/22—Analogue/digital converters pattern-reading type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Description
G 2774
C0MPA(2*IE INDIJSTEIEIJjEDES TEIECOMMüNIGATIONS CIT-ALCATEL
12, rue de la Baume, 75008 PARIS (Frankreich)
NACH DEM KOMPRESSIONSPRINZIP ARBEITENDER REIHEN-PARALLEL-KODIERER
Die Erfindung gehört in den Bereich der numerischen Kodierer, bei denen eine elektrische Spannungsstufe durch
eine bestimmte Anzahl von Binärelementen ausgedrückt wird, von denen jedes eine bestimmte Wertigkeit hat. Sie betrifft
einen Kodierer, der nach dem Kompressionsprinzip arbeitet, bei dem mehrere gerade Abschnitte mit nach einer geometrischen
Reihe mit dem Verhältnis 1 % 2 abnehmender Neigung vorliegen und die Abschnitte selbst im Verhältnis von 2 : 1 anwachsen;
bei diesem Kodierer wird eine Spannungsstufe durch ein Vorzeichen-Binärelement, eine erste Binäreleinentgruppe zur Bestimmung
des Abschnitts und eine zweite zur Bestimmung der Lage der Spannungsstufe auf dem Abschnitt kodiert. Der
409812/1146
Hauptanwendungsbereich liegt in der Kodierung von Abtastproben, die dem Sprachfrequenzstrom bei TelefontTbertragungen mit Hilfe
von Pulskodemodulation (PCM) entnommen werden.
Um eine Telefonspannungsstufe in PCM zu kodieren, ist angesichts der kurzen zur Verfügung stehenden Zeit (etwas
weniger als 3,9/us) bei 30 Kanälen die Verwendung eines Reihen-Parallel-Kodierers
vorteilhaft, weil er schneller arbeitet als ein Kodierer mit schrittweiser Näherung, und deshalb das
Einspeichern von Analogproben nicht notwendig ist.
Bei einem bekannten nach dem Kompressionsprinzip arbeitenden Reihen-Parallel-Kodierer enthalt eine erste Untereinheit, die die Nummer des Abschnitts liefert, eine erste
Kette von Schwelldetektoren, die nach einer geometrischen Reihe gestuft sindj eine zweite Untereinheit, die die Stelle der
Spannungsstufe auf dem vorbestimmten Abschnitt liefert, enthält eine zweite Kette von Schwelldetektoren, die nach einer
arithmetischen Reihe gestuft sind.
Die Erfindung verwendet eine einzige Kette von nach
einer arithmetischen Reihe gestuften Schwelldetektoren, durch die nacheinander die Nummer des Abschnitts und dann die Stelle
der Spannungsstufe auf dem Abschnitt bestimmt wird, wobei die Speisung der einzigen Kette von Schwelldetektoren entsprechend
dem im ersten Arbeitsgang bestimmten Abschnitt geregelt wird«
Es sei beispielsweise eine Skala von Spannungsstufen
angenommen, die von 0 bis + 4000 mV geht; nach dem Kompressionsprinzip
ergeben sich acht Abschnitte, an deren oberen
409812/1146
Klemmen 31,25 mV - 62,50 mV - 125 m V - 250 mV - 500 mV usw.
liegen? Jeder Abschnitt ist seinerseits in 16 untereinander
gleichgrosse Schritte unterteilt.
Im folgenden werden ein erstes Jaisfuhrungsbeispiel
eines erfindungsgemässen, nach obigem Prinzip· arbeitenden
Reihen-Parallel-Kodierers beschrieben und darauf ein zweites
Ausfuhrungsbeispiel, das im Verhältnis zum ersten in seinem
Aufbau etwas verändert ist und bestimmte Vorteile bietet.
In Fig. 1 wird ein vereinfachtes Schaltbild des ersten Ausfuhrungsbeispiels gezeigt.
Pig. 2 erläutert die Bedeutung eines in Fig. 1 verwendeten
Symbols.
Fig. 3 zeigt den Aufbau einer Untereinheit, die zum Schaltbild gemäss Fig. 1 gehört.
Fig. 4 stellt ein erstes Zeitdiagramm dar, in dem die Veränderung der wichtigsten logischen Signale und gewisser
Parameter im Verlauf eines Kodierzyklus für einen Spannungswert gemäss dem ersten Ausfuhrungsbeispiel dargestellt wird.
Fig. 5 zeigt ein zweites Zeitdiagramm, das der Arbeitsweise gemäss einem zweiten AusfUhrungsbeispiel entspricht.
Die Fig. 6 und 7 beinhalten ein vereinfachtes Schaltbild
bzw. ein Schaltbild einer Untereinheit, die zur Fig. 6 gehört. In dieser Fig. sind Veränderungen vorgenommen worden,
die auf die Fig. 1 und 3 übertragen werden müssen, um eine
Arbeitsweise gemäss dem Zeitdiagramm laut Fig. 5 zu erhalten.
4 0 9.812/1146
Zur Schaltung gemäss Fig. 1 gehören 15 Schwelldetektoren
B1, B2 - ... B15, deren Schwellwerte von einem Ewisohtn
einem Punkt Ad (oben) und einem Punkt Bd (unten) liegenden Spannungsteiler geliefert werden und zu denen nach einem ersten
Widerstand r1 fünfzehn gleiche Widerstände r in Reihe geschaltet sind, deren Wert etwa 20 Ohm "beträgt.
Der Punkt Ad erhält durch einen Verstärker N mit dem
Verstärkungsfaktor +1 eine Spannung, die im Punkt O eines Analogmultiplexers M1 vorliegt.
Die Organe B1 ... B15 erhalten parallel ein Eingangssignal
VK, das auf einer Eingangsklemme K vorhanden ist, entweder durch einen Verstärker G1 mit dem Verstärkungsfaktor +1
oder durch einen Verstärker G8 mit dem Verstärkungsfaktor +8, Am Ausgang liefert jedes dieser Organe ein Signal, das durch
eine Ordnungszahl 1, 2 ... 15 gekennzeichnet ist.
Jedes der Organe Bi (Fig. 2) wird aus zwei Komparatoren bi, b'i mit Plus- und Minuseingang gebildet, deren Plusausgänge
gemeinsam in einem zwei benachbarten Widerständen r gemeinsamen Punkt liegen und deren Minusausgang mit dem Ausgang
des Verstärkers G8 verbunden ist, wobei der Minuseingang von bfi mit dem Ausgang des Verstärkers G-1 verbunden ist.
Der Komparator bi wird durch ein logisches Signal F eingeschaltet, der Komparator b'i durch das komplementäre logische
Signal F. Die Ausgänge der beiden Komparatoren bi und b'i sind miteinander verbunden und liefern ein Ausgangssignal, das
mit i bezeichnet ist,
/♦Q9812/11A6
Am Punkt Bd wird eine Spannung empfangen, die durch einen Verstärker J mit dem Verstärkungsfaktor +1 übertragen
wurde, dessen einer Pluseingang über einen Widerstand r3 an Masse liegt. Der Widerstand r3 kann von einem Strom durchflossen
werden, der vom Punkt Ad aus über ein Analoggatter TT
und einen in Reihe geschalteten Widerstand r2 geliefert wird. Ist das Analogtor TT durchlässig, weil es ein Befehlssignal
Q1 = 0 erhalten hat, so ist die Spannung im Punkt Bd halb so gross wie die Spannung im Punkt Ad· Ist das Analogtor /T gesperrt,
weil es ein Signal Q1 = 1 erhalten hat, so ist die Spannung im Punkt Bd gleich 0.
Die Ausgangsimpedanzen der Verstärker ΓΓ und J sind
sehr niedrig und kleiner als 1 Ohm,
Der Minuseingang eines Vergleicherverstärkers R mit je einem Minus- und Pluseinang ist mit dem Ausgang von Gf8, der
Pluseingang von R mit dem Punkt Bd verbunden. Der Ausgang S von R führt zur Klemme D einer Kippschaltung BS, die von
anderer Stelle ein Taktsignal HS erhält und an ihrem Ausgang ein Vorzeichen-Binärelement QS liefert.
Ein Logikteil L, in dem das Signal QS ankommt und in das die Ausgänge 1, 2, 3 ··· 15 führen, liefert die Signale
P und Ψ, die Abschnittbinärelemente A, B, C» die Stellen-Binärelemente
W, X, Y, Z und das Steuersignal Q1·
Der Analogmultiplexer M1 besitzt 16 Analogeingänge, Die von 1 bis 5 numerierten Eingänge (nicht mit den Ausgängen
/»0981 2 / 1 1 A 6
der Organe B1 "bis B5 zu verwechseln) empfangen gemäss einer
geometrischen Reihe entwickelte Spannungen von +V/16 bis +V (z.B. von +250 mV "bis + 4OOO mV). Die Eingänge 6 bis 8 erhalten
+V/4, +V/2 bzw. +V. Die Eingange 9 bis 13 bekommen die gemäss einer geometrischen Reihe gebildeten Spannungen von
-V/16 bis -V (-25OmV bis -4OOO mV). Die Eingänge 14 bis 16
erhalten die Spannungen -V/4, -V/2 bzw. -V.
Die Eingänge 1 bis 5 und 9 bis 13 entsprechen den fünf Abschnitten mit der geringsten Wertigkeit (Verstärkungsfaktor
8); die Eingänge 6 bis 8 und 14 bis 16 entsprechen den drei Abschnitten mit der höchsten Wertigkeit (Verstärkungsfaktor 1).
Der Ausgangspunkt O des Analo graul tiplexe rs M1 ist
entsprechend einem auf die Eingänge AO, A1, A2, A3 angewendeten Kode mit einem der sechzehn Eingänge verbunden. AO empfängt
das Signal QS; zu A1 führt der Ausgang eines Gatters Ü1, auf
das das Signal A sowie ein Taktsignal HM gegeben wird; A2 empfangt das Signal B* A3 empfängt das Signal C.
Gemäss Pig. 3 enthält der Logikteil L die folgenden
Elemente:
Neun bistabile D-Kippschaltungen: BF (sie empfangt einen Taktimpuls HF) C8, C4, C2, C1 (sie empfangen alle vier
ein Taktsignal HT) P1, P2, P3, P4 (sie empfangen alle vier ein
Taktsignal HQ);
elf Exklusiv-ODER-Schaltungen, TT1 bis N11 und z-.'oi
dazugehörige ODER-Schaltungen V2, V3;
£09812/1146
einen Multiplexer M2, dessen Eingänge E, IOA, HB, IOB,
HC, IOC mit den Ausgängen der fünf ersten der oben erwähnten Kippschaltungen verbunden sind, (der Eingang HA empfängt eine
dauernde logische 1) und dessen Ausgange ZA, ZB, ZC mit den Eingängen eines Kodetunwandlers T1 bekannter Bauart verbunden
sind, der die Eingangsdaten des reflektierten Binärkodes in einen natürlichen Binärkode (A, B, C) umwandelt, der die
Stelle des Abschnitts bestimmt. An Hand der Eingänge des Mul~
tiplexers M2 ist ersichtlich, dass zur Bestimmung des Abschnitts (Bits Jk9 B, C) lediglich die nach geometrischer Reihe
1, 2, 4, 8 arbeitenden Schwelldetektoren wirksam sind;
einen Kodetunwandler T2 bekannter Bauart, der die Eingangsdaten (Ausgänge der Kippschaltungen P1 bis P4) des reflektierten
Binärkodes in einen natürlichen Binärkode (W, X, Y, Z) umwandelt, durch den die Stelle zuf dem Abschnitt bestimmt
wird.
Die Schaltungen N1 bis N11 haben als Eingangsgrössen
die folgenden Signale:
H1 QS,4 · N5 4,12 18 1,3
N2 QS,2 N6 6,2 H9 5,7
H3 QS,1 K7 10,14 H10 9,11
N4 QS,8 N11 13,15
Die Ausgänge von N6 und N7 sind mit den Eingängen
eines ODER-Schaltkreises U2 verbunden; die Ausgange von IT8
bis N11 sind mit den Eingängen eines ODER-Schaltkreises U3
verbunden.
409812/1U6 #/*
Ein UND-Gatter U4 ist mit einem Eingang mit der Klem me Q von C4 und mit einem anderen Eingang mit der Klemme Q
von C1 verbunden.
Die neun Kippschaltungen sind in folgender Weise
miteinander verbunden:
miteinander verbunden:
Eingang D
BP Ausgang N2
C 8 Ausgang N4
C4 Ausgang N1
C 2 Ausgang N2
C1 Ausgang N3
P1 Ausgang N4
P2 Ausgang N5
P3 Ausgang U2
P4 Ausgang Ü3
BP liefert die Signale P und P, die im Schaltbild
gemäss Pig. 1 auftauchen; die Kippschaltung C1 liefert das Signal Q1, das ebenfalls in Pig. 1 vorhanden ist.
gemäss Pig. 1 auftauchen; die Kippschaltung C1 liefert das Signal Q1, das ebenfalls in Pig. 1 vorhanden ist.
Das Taktsigna.1 HM wird auf die Kippschaltungen BP,
C2 und C8 gegeben, wodurch diese auf Null gestellt werden, und auf die Kippschaltungen C4 und C1, die auf 1 gestellt
werden.
werden.
Der Multiplexer M2 ist bekannt: es handelt sich um einen dreifachen bipolaren Umkehrer, der die folgende Punktion
hats
/.Q9812/1U6
Ausgang Q | Ausgang Q |
E | |
HC | IOA |
HB, U4 | |
IOB | |
Signal Q1 | U4 |
T2 | |
T2 | |
T2 | |
T2 |
ZA | Si | ZB | ZC | 2345756 | |
ΙΟΛ | ΙΟΒ | IOC | |||
E | Ι1Δ | HB | nc | ||
O | |||||
1 | |||||
Pig. 4 stellt ein Zeitdiagramm dar, in dem die Taktsignale HM, HS, HP, HT und HQ sowie die Spannungswerte an den
Punkten Ad und Bd während eines Kodierzyklus gezeigt sind.
Der Ablauf der Arbeitsgänge gestaltet sich wie folgt:
Anfänglich stellt das Signal HM = 0 die Kippetufen C1 und C4 auf 1 ein und die Kippstufen BP, C8 und C2 auf 0.
Daraus ergibt sich für Λ = 1, B=O, C=O und P = 0. Da das Gatter U1 durch HM = 0 gesperrt ist, empfängt der Analogmultiplexer
M1 A=O, B=O, C=O und sein Ausgang 0 zeigt die Spannung + oder - V/16 (je nach dem Vorzeichen der im
vorhergehenden Zyklus kodierten Probe). Das Analoggatter ist gesperrt, da der Ausgang Q von C1 sich im Zustand 1 befindet:
Q1 = 1, Im Punkt Bd liegt ein Potential O vor.
Beim Taktsignal HS wird durch die Kippschaltung BS, die den Zustand des mit dem Verstärker G8 mit dem Verstärkungsfaktor
8 verbundenen Zeichenkomparators Pl registriert
(Signal QS), das Vorzeichen der Probe bestimmt.
Wenn P gleich 0 ist, wird auf die Komparatoren B1 bis B15 der Verstärkungsfaktor 1 angewendet.
Bestimmung des Abschnittes. Der Übergang des Signals HM auf 1 liefert am Eingang des Analogmultiplexers M1
den Kode A= 1,B=O, C=O und S=O oder 1, wodurch der
/♦ 0 9 8 1 ? / 1 U 6
Punkt O die Spannung + V erhält, je nach dem Vorzeichen der
Probe. In der Fig. 4 wurde angenommen, dass das Vorzeichen der Probe positiv ist. Das Potential im Punkt Bd ist immer noch
auf 0.
Das Taktsignal HP bewirkt das Einregistrieren des Zustands des Komparators B2 durch BP. Der Zustand von BP (P=O)
wird bestätigt (der Verstärkungsfaktor 1 wird beibehalten)
' oder nicht bestätigt (der Verstärkungsfaktor nimmt den Y/ert
8 an).
Im mit I gekennzeichneten Takt werden durch HT die Kippschaltungen C1, C2, C4» C8 gelesen, die den Zustand der
Komparatoren B1, B2, B4 bzw. B8 registrieren.
Bestimmung der Lage auf dem ausgewählten Abschnitt: Die Mummer des Abschnitts (Kode A, B, C) wird auf die Eingänge
A1, Δ2 bzw. A3 des Analogmultiplexers M1 gegeben, die
Kippschaltung C1 bestimmt Q1, das Befehlssignal für d.is Gatter
// , (Q1 = 1 für VK < V/16, Q1 = 0 für VK ~>
V/16), die Punkte Ad und Bd erhalten (ggf.) neue Potentiale. Diese neuen Polarisierungen werden wie folgt hergestellt:
Verstärkungsfaktor
B | C | Ad | Bd | Nr. des Abschnitts | |
0 | 0 | 0 | V/16 | O | C1) |
0 | 0 | 1 | V/8 | V/16 | (2) |
0 | 1 | 0 | V/4 | V/8 | |
0 | 1 | 1 | V/2 | V/4 | (-) |
1 | 0 | 0 | V | V/2 | ■ -■ ι |
A09812/1146
/ 1
M | V/4 | V/8 | 23457 | 5 | 6 | |
O | 1 | V/2 | V/4 | (6) | ||
1 | O | V | V/2 | (7) | ||
1 | 1 | (8) | ||||
Zwischen denlOarmem wurde auf jeder Spannungsstufe
die Nummer des oder der entsprechenden Abschnitte gegeben.
Wenn die Zustande der fünfzehn Komparatoren B1 "bis
B15 im reflektierten Binärkode festgestellt sind, werden sie
in den anderen Kippschaltungen P1 ... P4 im Takt HQ registriert, dann durch den !Codeumwandler T2 auf den Ausgangen W, X, Y, Z»
die beim Takt II am Ende des Kodierzyklus gelesen werden, in den natürlichen Bin'drkode umgewandelt.
Zur Illustration der Arbeitsweise des erfindungsgemSssen
Apparats werden nachfolgend Tabellen gegeben, die drei besonderen Fallen entsprechen.
1. VK = +100 mV
HS | HP | mV | 8 | HT | Ad = 25OmV | HQ | |
QS | — -\ | G = | HF | A = O | Bd = 0 | W = O | |
Ad | = 4000 mV | B = O | X = 1 | ||||
Bd | = 0 | C = O | Y = 1 | ||||
Q1 | = 1 | Q1 = 1 | Z = O | ||||
2. | VK = +400 | ||||||
HZ | 8 | HT | Ad = 500mV. | HQ | |||
QS | A = O | ||||||
Ad | = 4000 mV | B = O | \7 = 1 | ||||
U09812/1146
Bd = O Q1 = 1
C = 1 Bd = 250 mV
Q1 = 0
Q1 = 0
X=O Y=O Z = 1
3. VK = +900 mV
HS HF
QS = 1 G = 1
Ad = 4000 mV Bd = 0 Q1 = 1
HT HQ
A = 1 W = O
B=O Ad=IOOOmV X=O
C = 1 Bd= 50OmV Y = 1
Q1 = 0 Z = 1
Die Verwendung einer einzigen Kette von Komparatoren, die mit nach einer arithmetischen Reihe gebildeten Schwellen
arbeitet, bei denen in einem ersten Takt nur die Schwellen und Komparatoren benutzt werden, die einer geometrischen
Reihe folgen (1, 2, 4, 8), zusammen mit der Tatsache, dass das Potential des unteren Punktes des Spaxmungsteiles (Bd)
entweder auf Null oder die Hälfte des Potentials des oberen Punktes (Ad) festgelegt ist, ergibt eine Schaltung, deren
Einfachheit offensichtlich ist.
Andererseits erübrigt sich durch das geringe Zeitintervall zwischen HT und HQ (etwa eine MikroSekunde) die
Notwendigkeit, die abgetastete Analogstufe zu speichern: denn walirend einer so kurzen Dauer 'ändert sich die Eingangsstufe nur um einen Betrag, der deutlich unter einer
Quantifizierungsstufe liegt.
Λ 0 9 8 1 2/ 1 1 A6
Wie bereits gesagt beträgt die Zeit, Über die der
Kodierer zur Verschlüsselung einer Eingangsstufe in einem PCM-liultiplexsystem mit 32 Kanälen mit einer Abtastung alle
125 MikroSekunden verfügt, etwa 3f9/U-S, Damit genügend Zeit
zur Herstellung der Referenzspannungen zur Verfügung steht, dient der erste Teil des Kodierzyklus, d.h. etwa 40$, als
Wartezeit. Die Kodierung erfolgt während des zweiten Teils (etwa 60$) des Zyklus, die durch einen Rechteckimpuls HM
ausgefüllt ist. Die verschiedenen Taktzeit sind die folgenden:
HS: fällt zusammen mit dem Beginn des Rechteckimpulses HMj Bestimmung des Vorzeichens der Probe;
HF: Bestimmung der Wahl des Eingangsverstärkers, G = 1 für VK >
500 mV, G = 8 für VK ^- 500 mV.
HT: Bestimmung der Bits A, B, C.
HQ: Lesen der Informationen W, X, Yf "Z, fällt zusammen
mit dem Ende des Rechteckimpulses HM.
Während der verschiedenen Kodierphasen gemäss einem ersten Ausführungsbeispiel der Erfindung, das oben gerade
in Erinnerung gerufen wurde, stellt das Intervall HF - HT
eine Totzeit dar, die deshalb notwendig ist, weil man während der ersten fünf Schritte der geringeren Stufen vom Verstärkungsfaktor
1 auf &en Verstärkungsfaktor 8 am Eingang des Eodierers übergehen muss. Dieser Vorgang aktiviert die Abtasteinginge
der Komparatoren, die stark auf die Pluseingange
der Eomparatoren einwirken. Die Refernezspannungen an den
409812/1146 /
Widerständen r sswischen dem Punkt Ad und dem Punkt Bd werden
also gestört und die Nummer des Abschnitts (A, B, C) kann erst gelesen werden, wenn diese Störung verschwunden ist«
Zur Verringerung der Kodierzeit kann ein zweites
AusfUhrungsbeispiel als Variante gewählt werden, die darin
besteht, zu Beginn die Kippschaltung (BP) auf den logischen Wert 1 zu bringen, d<h. auf den Verstärkungsfaktor 8 einzustellen.
In diesem Fall tritt die oben genannte Störung lediglich bei der Kodierung der letzten drei Abschnitte der
höchsten Wertigkeit auf. Während man für den ersten und zweiten Abschnitt bei 250 mV 16 Schritte hat, hat man für den
sechsten Abschnitt 16 Schritte bei 500 mV: fUr die Abschnitte 6, 7 und 8 ist die Störung also weniger stark und das Intervall
HP - HT kann verringert werden·
In Fig. 5 geht der Rechteckimpuls HM, der um den
Wert A. t im Verhältnis zur Fig, 4 verkürzt wurde, lediglich
über die Hälfte des Kodierzyklus anstatt Über 60$.
HT wird durch zwei Takte HT1 und HT2 ersetzt: HT1 Lesen
der Nummer des Abschnitts von Nr. 1 bis Nr. 5; darauffolgend
HT„ - Lesen der Nummer des Abschnitts von Nr. 6 bis Nr, 8.
Da der Apparat anfänglich mit einem Verstärkungsfaktor von 8 arbeitet, ist es möglich, den Kode der fünf
ersten Abschnitte unmittelbar nach HS durch den Takt HT1
zu registrieren, weil keine Analogoperation notwendig ist.
403812/1148
In diesem Pall wird das Intervall HF - HT. ausgelassen, HT^
fallt mit HF zusammen,
FUr die drei letzten Abschnitte hoher Wertigkeit (6, 7, 8) ist es nötig, den Verstärkungsfaktor wie zuvor zu
andern. Hierbei wird die Zeit zwischen dem Lesen der Stelle auf dem Abschnitt (HQ) um das Intervall HT1 - HT 2 verkürzt.
Dies ist möglich, weil die relative Genauigkeit, die von der Spannung im Punkte Ad in bezug auf die Speisespannung V
(4000 mV) erforderlich ist, bei den Abschnitten 6 bis 8 geringer ist als bei den Abschnitten 1 bis 5. Deshalb kann die
Erfassungszeit am Punkte Ad verkürzt werden.
Diese Arbeitsweise, die die tatsächliche Kodierzeit verkürzt, bietet noch einen weiteren Vorteil,
Da der Apparat keinen Analogspeicher für die zu
kodierende Eingangsstufe besitzt, kann sich diese Stufe während des Kodiervorgangs verändern: daraus ergibt sich eine Verzerrung
der kodierten Stufe oder, wenn man will, eine Verschlechterung des Verhältnisses Signal/Rauschen, da die
Stufe im Augenblick, wo die Nummer des Abschnitts bestimmt wird (HT, Fig. 1a) nicht dieselbe ist wie im Augenblick,
wo die Stelle auf dem Abschnitt (HQ) gelesen wird. Diese Veränderung des Eingangssignals zwischen diesen beiden
Augenblicken, die von der jeweiligen Neigung der Eingangssignalkurve abhängt, ist natürlich für hohe Stufen stärker
als für schwache. Durch die Verkürzung des Intervalls HT « -
4 0981 2/ IHS ·/·
HQ (Fig. 1b) im Verhältnis zum Intervall HT - HQ (Fig. 1a)
wird das Verhältnis Signal/Rauschen bei starken Spannungsstufen verbessert.
In dem Schaltbild gemäss Fig. 6, das der Fig. 1 entspricht, wird ein Komparator C16 hinzugefügt, dessen Pluseingang
mit dem Punkt Ad und dessen Minuseingang mit dem Ausgang des Verstärkers G8 verbunden ist. Sein mit 16 bezeichneter
Ausgang führt zum Logikteil L.
Im Schaltbild gemäss Fig. 7, das der Fig. 3 entspricht,
wird der Ausgang "16" gleichzeitig mit dem Signal QS (Ausgangssignal der Kippschaltung BS, s.Fig. 2) auf den
Eingang einer ODER-EXKLUSIV-Schaltung N12 gegeben, deren Ausgang
mit der Klemme D der Kippschaltung BF verbunden ist.
Beim Multiplexer M2 handelt es sich um einen Vierfachtyp: neben den Ausgängen ZA, ZB, ZC besitzt er einen
Ausgang ZD, den zwei Eingänge HD, IOD entsprechen, die die Taktsignale HT1 bzw, HT2 empfangen; daraus ergibt sich, dass
die an di& Kippschaltungen C1, C2, C4, C8 weitergeleiteten
Taktsignale HT entweder als HT1 oder als HT2 ankommen, je
nach Stellung des Multiplexers M2, die durch die Wertigkeit des Signals F gegeben ist, das durch die Kippschaltung BF
auf den Eingang E des Multiplexers M2 gegeben wird.
In Anwendung des oben beschriebenen Prinzips können am erfindungs gemäss en Apparat zahlreiche 'Änderungen
vorgenommen werden, ohne den Rahmen der Erfindung zu sprengen.
40981 2/1146
Insbesondere können in einer vorteilhaften Variante die
Verstärker G1, G8 gemäss den Fig. 1 und 6 mit dem Verstärkungsfaktor
1 "bzw. 8 durch einen einzigen Verstärker ersetzt werden, der entweder mit einem Verstärkungsfaktor 1
oder mit einem Verstärkungsfaktor 8 arbeiten kann. Eine solche Veränderung des Verstärkungsfaktors kann auf bekannte
Art und Weise durch Einschalten von Widerständen in eine dem einzigen Verstärker zugeordnete Ge genko pplungs schaltung erzielt
werden. Die Umschaltung wird durch Analoggatter erreicht, die ihrerseits durch einen doppelten Schwelldetektor
gesteuert werden, der die zu kodierende Analogstufe zur gleichen Zeit erhält, wie der einzige Verstärker mit veränderlichem
Verstärkungsfaktor.
Diese technologische änderung ist vorteilhaft, weil sie es erlaubt, die fünfzehn doppelten Komparatoren (B1 ...
#, B15) durch fünfzehn einfache Komparatoren zu ersetzen:
so werden erhebliche Einsparungen an Bauteilen vorgenommen.
-Patentansprttche-
40981 2/1 US
Claims (8)
- PATENTANSPRÜCHE\\j) Nach dem Kotnpressionsprinzip arbeitender Reihen-Parallel-Kodierer mit mehreren Abschnitten unterschiedlicher Neigung, der für eine Abtastprobe einen ersten Kode liefert, mit dem die Nummer des Abschnitts, darauf einen zweiten Kode liefert, der die Stelle auf diesem Abschnitt bestimmt, dadurch gekennzeichnet, dass zu dem Kodierer ein einziger Spannungsteiler gehört, der nach einer arithmetischen Reihe geordnete Referenzspannungen liefert und der Komparatoren (B1...B15) zugeordnet ist, die als Schwelldetektoren arbeiten und zwischen einem oberen Punkt (Ad) und einem unteren Punkt (Bd) liegen, sowie logische Mittel (L), mit denen das Potential des unteren Punktes entweder auf Null oder auf ein Potential eingestellt werden kann, das halb so gross ist wie das des oberen Punktes, und mit denen auf den oberen Punkt ein Potential V/2n gebracht werden kann, wobei V eine Referenzspannung ist und η zwischen 0 und k entsprechend der Stellung k des Abschnitts veränderlich ist.
- 2. Kodierer gemäss Anspruch 1 mit einem Logikteil, mit dem die Stellung des Abschnitts bestimmt werden kann, dadurch gekennzeichnet, dass zu ihm Logikmittel (Nl, N2, N3, N4, Cl, C2, C4, C8, BF) gehören, mit denen auf den Logikteil lediglich die Ausgangssignale der nach einer geometrischen Reihe angeordneten409812/1U6 ./.Schwellwertkomparatoren (Bl, B2, B4, B8) gegeben werden, die unter den Schwellkomparatoren (B1...B15) ausgewählt werden, die nach einer arithmetischen Reihe angeordnet sind.
- 3. Kodierer gemäss Anspruch 2, dadurch gekennzeichnet, dass die auf das Potential des unteren Punktes einwirkenden Mittel ein Analoggatter (i?) umfassen, das einen Spannungsteiler (r2, r3) ein- oder ausschalten kann, dessen Ursprung im oberen Punkt (Ad) liegt und der mit seinem Endpunkt an Masse liegt.
- 4. Kodierer gemäss Anspruch 3,dadurch gekennzeichnet, dass zu ihm ein Analogmultiplexer (Ml) gehört, der an sich bekannt ist und nach einer geometrischen Reihe gestufte positive oder negative Spannungen empfängt, sowie Logikeingänge (Al, A2, A3), die Abschnitts-Bits (A, B, C) empfangen, um auf den oberen Punkt eine entsprechende Spannung zu geben.
- 5. Kodierer gemäss Anspruch 1, dadurch gekennzeichnet, dass jeder Schwellkomparator aus zwei Vergleicher-Verstärkern (bi, b*i) besteht, deren Ausgänge eine gemeinsame Verbindung besitzen und von denen jeder einen Plus- und einen Minuseingang hat, wobei .die beiden Pluseingänge gemeinsam mit einem Punkt eines aus einer Reihe unter sich gleicher Widerstände (r) gebildeten Spannungsteilers verbunden sind und wobei der Minuseingang des einen Vergleicher-Verstarkers (b?i) mit dem Ausgang eines Verstärkers mit dem Verstärkungsfaktor 1, der Minuseingang des409812/1146anderen Vergleicher-Verstärkers (bi) mit dem Ausgang eines Verstärkers mit dem Verstärkungsfaktor 8 verbunden ist, wobei die beiden vorgenannten Verstärker die zu kodierende Stufe erhalten und durch die Ausgänge Q bzw. Q einer Kippschaltung (BF) eingeschaltet werden.
- 6. Kodierer gemäss Anspruch 5, dadurch gekennzeichnet, dass zu ihm Logikmittel (BF)-gehören, mit denen der Verstärker mit dem Verstärkungsfaktor 1 zu Beginn eines Kodierzyklus eingeschaltet und dann beibehalten wird, wenn die zu kodierende Stufe einen vorbestimmten Wert überschreitet, oder der Verstärker mit dem Verstärkungsfaktor 8 eingeschaltet wird, falls die zu kodierende Stufe unter diesem vorbestimmten Wert liegt.
- 7. Kodierer gemäss Anspruch 5, dadurch gekennzeichnet, dass zu ihm Logikmittel (16) gehören, mit denen der Verstärker mit dem Verstärkungsfaktor 8 zu Beginn eines Kodierzyklus eingeschaltet wird und mit denen der Verstärker mit dem Verstärkungsfaktor 1 bei einem Taktsignal HF entsprechend der Antwort eines Kotnparators eingeschaltet wird, der auf einem Eingang den Ausgang des Verstärkers mit dem Verstärkungsfaktor 1 und auf einem anderen Eingang eine Referenzspannung erhält.
- 8. Kodierer gemäss Anspruch 7, dadurch gekennzeichnet, dass zu ihm Logikmittel (N12, M2) gehören, mit denen die Nummer des Abschnitts bei einem Taktsignal HT1 bestimmt werden kann, das mit dem Takt HF zusam-409812/114 6 /menfSllt, wenn die Eingangsstufe auf einem Abschnitt mit geringer Wertigkeit liegt (Nummern 1 bis 5)»oder bei einem späteren Takt HT2, wenn die Eingangsstufe auf einem Abschnitt mit starker Wertigkeit liegt (Nummern 6 bis 8).2/1H6Leeseite
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7232892A FR2199628B1 (de) | 1972-09-15 | 1972-09-15 | |
FR7241976A FR2208250B2 (de) | 1972-11-24 | 1972-11-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2345756A1 true DE2345756A1 (de) | 1974-03-21 |
DE2345756C2 DE2345756C2 (de) | 1983-04-14 |
Family
ID=26217320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2345756A Expired DE2345756C2 (de) | 1972-09-15 | 1973-09-11 | Analog-Digital-Wandler |
Country Status (11)
Country | Link |
---|---|
US (1) | US3935569A (de) |
JP (1) | JPS4970548A (de) |
CA (1) | CA1018290A (de) |
DE (1) | DE2345756C2 (de) |
DK (1) | DK134839C (de) |
GB (1) | GB1418838A (de) |
IE (1) | IE38230B1 (de) |
IT (1) | IT1006087B (de) |
LU (1) | LU68406A1 (de) |
NL (1) | NL7312736A (de) |
SE (1) | SE393718B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2602382A1 (de) * | 1975-01-23 | 1976-07-29 | Japan Broadcasting Corp | Reihen-parallel-analog-digital-wandlereinrichtung |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2268399B1 (de) * | 1974-04-22 | 1976-10-08 | Adersa | |
JPS558051B2 (de) * | 1974-11-06 | 1980-03-01 | ||
FR2306575A1 (fr) * | 1975-04-02 | 1976-10-29 | Nadler Morton | Procede et dispositif de conversion de signal electrique analogique en code binaire |
US4016555A (en) * | 1975-04-07 | 1977-04-05 | Tyrrel Sylvan F | Signal converter |
US4143366A (en) * | 1977-03-23 | 1979-03-06 | Rca Corporation | Analog-to-digital converter |
GB1604324A (en) * | 1977-05-20 | 1981-12-09 | Nippon Kogaku Kk | Exposure indicating device |
DE2856955C2 (de) * | 1977-08-02 | 1986-01-09 | Western Electric Co., Inc., New York, N.Y. | Verfahren und Vorrichtung zur Digital-Analog- und Analog-Digital-Umwandlung |
US4417233A (en) * | 1979-02-28 | 1983-11-22 | Matsushita Electric Industrial Co., Ltd. | Fully parallel threshold type analog-to-digital converter |
JPS589426A (ja) * | 1981-07-10 | 1983-01-19 | Sony Corp | A/dコンバ−タ |
AU557017B2 (en) * | 1981-07-21 | 1986-12-04 | Sony Corporation | Analog-to-digital converter |
US4639715A (en) * | 1984-02-13 | 1987-01-27 | Intersil, Inc. | Flash analog to digital converter |
US4649371A (en) * | 1984-02-15 | 1987-03-10 | Signetics Corporation | Multi-step parallel analog-digital converter |
JPS61112414A (ja) * | 1984-11-06 | 1986-05-30 | Nec Corp | 自動レベル制御回路 |
US4612531A (en) * | 1985-02-12 | 1986-09-16 | Rca Corporation | Intermeshed resistor network for analog to digital conversion |
FR2580877A1 (fr) * | 1985-04-19 | 1986-10-24 | Labo Electronique Physique | Convertisseur analogique-numerique non lineaire |
EP0265448A1 (de) * | 1986-03-24 | 1988-05-04 | EASTMAN KODAK COMPANY (a New Jersey corporation) | Analog/digital-wandlungsgerät zur quantisierung von transmittanzspannungssignalen |
FR2626423A1 (fr) * | 1988-01-21 | 1989-07-28 | Inst Francais Du Petrole | Dispositif d'acquisition pour la numerisation de signaux a grande dynamique |
KR0139657B1 (ko) * | 1994-11-09 | 1998-07-01 | 문정환 | 자동레벨선택기능을 가지는 신호수신장치 |
FR3090113B1 (fr) * | 2018-12-14 | 2020-12-04 | Aptiv Tech Ltd | Dispositif et méthode d’auto ajustement d’un seuil électrique de détection de défaut de puissance. |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3298014A (en) * | 1963-11-01 | 1967-01-10 | Digital Equipment Corp | Analog to digital converter |
US3585631A (en) * | 1969-11-26 | 1971-06-15 | Westinghouse Electric Corp | Square law analog-to-digital converter |
DE2009953B2 (de) * | 1970-03-03 | 1972-07-27 | Krone Gmbh, 1000 Berlin | Pulscodemodulator mit knickkennlinien-amplitudenwandler |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3133278A (en) * | 1958-08-13 | 1964-05-12 | Texas Instruments Inc | Analogue to digital converter |
US3100298A (en) * | 1959-02-27 | 1963-08-06 | Frederick R Fluhr | Analog-to-digital instantaneous converter |
US3072332A (en) * | 1960-10-27 | 1963-01-08 | Ibm | Analog-to-digital converter |
US3382438A (en) * | 1964-07-13 | 1968-05-07 | Gen Telephone & Elect | Nonlinear pulse code modulation system coding and decoding means |
US3460131A (en) * | 1965-07-23 | 1969-08-05 | Ibm | Sequentially gated successive approximation analog to digital converter |
US3500381A (en) * | 1966-11-21 | 1970-03-10 | Sperry Rand Corp | High speed analog-to-digital converter |
DE1909032C3 (de) * | 1969-02-22 | 1981-05-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Analog-Digitalwandler |
FR2115132B1 (de) * | 1970-11-18 | 1974-06-21 | Siemens Spa Italiana | |
US3688221A (en) * | 1971-03-02 | 1972-08-29 | Krone Gmbh | Two-stage pcm coder with compression characteristic |
-
1973
- 1973-09-10 IE IE1605/73A patent/IE38230B1/xx unknown
- 1973-09-11 DE DE2345756A patent/DE2345756C2/de not_active Expired
- 1973-09-12 DK DK501273A patent/DK134839C/da active
- 1973-09-12 LU LU68406A patent/LU68406A1/xx unknown
- 1973-09-13 SE SE7312480A patent/SE393718B/xx unknown
- 1973-09-14 CA CA180,993A patent/CA1018290A/en not_active Expired
- 1973-09-14 NL NL7312736A patent/NL7312736A/xx not_active Application Discontinuation
- 1973-09-14 JP JP48103380A patent/JPS4970548A/ja active Pending
- 1973-09-17 GB GB4343373A patent/GB1418838A/en not_active Expired
- 1973-09-17 IT IT28959/73A patent/IT1006087B/it active
- 1973-09-17 US US05/397,924 patent/US3935569A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3298014A (en) * | 1963-11-01 | 1967-01-10 | Digital Equipment Corp | Analog to digital converter |
US3585631A (en) * | 1969-11-26 | 1971-06-15 | Westinghouse Electric Corp | Square law analog-to-digital converter |
DE2009953B2 (de) * | 1970-03-03 | 1972-07-27 | Krone Gmbh, 1000 Berlin | Pulscodemodulator mit knickkennlinien-amplitudenwandler |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2602382A1 (de) * | 1975-01-23 | 1976-07-29 | Japan Broadcasting Corp | Reihen-parallel-analog-digital-wandlereinrichtung |
Also Published As
Publication number | Publication date |
---|---|
SE393718B (sv) | 1977-05-16 |
JPS4970548A (de) | 1974-07-08 |
LU68406A1 (de) | 1974-03-14 |
US3935569A (en) | 1976-01-27 |
IE38230L (en) | 1974-03-15 |
DK134839C (da) | 1977-06-13 |
DK134839B (da) | 1977-01-24 |
DE2345756C2 (de) | 1983-04-14 |
IE38230B1 (en) | 1978-01-18 |
IT1006087B (it) | 1976-09-30 |
CA1018290A (en) | 1977-09-27 |
GB1418838A (en) | 1975-12-24 |
NL7312736A (de) | 1974-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2345756A1 (de) | Nach dem kompressionsprinzip arbeitender reihen-parallel-kodierer | |
DE2920934A1 (de) | Binaerer analog-digital-umsetzer | |
DE2333299C3 (de) | Schaltungsanordnung zur Umsetzung von Analog-Signalen in PCM-Signale und von PCM-Signalen in Analog-Signale | |
DE3311067A1 (de) | Digital-analog-wandler hohen aufloesevermoegens | |
DE2922550A1 (de) | Verfahren und geraet zur umsetzung von analog- in digitaldaten und umgekehrt | |
DE1762157C3 (de) | Vorrichtung zum Umsetzen von analogen Signalen, die einer monoton zunehmenden Funktion entsprechen, in digitale Werte. Ausscheidung aus: 1412744 | |
DE2451983A1 (de) | Digital-/analogwandler | |
DE2129383B2 (de) | Pulscodemodulator mit knickkennlinien-amplitudenwandler | |
DE2900383C2 (de) | Interpolativer PCM-Dekodierer | |
DE2618633C3 (de) | PCM-Decodierer | |
DE1945205A1 (de) | Amplituden-Kompressions-Coder und Amplituden-Expansions-Decoder | |
DE1268663B (de) | Bipolarer Analog-Digital-Umsetzer nach der Iterationsmethode | |
DE3516005A1 (de) | Digital-analog-wandler | |
DE1815824A1 (de) | Zaehlcoder fuer Mehrkanal-Pulscodemodulation | |
DE1290180B (de) | Einrichtung zum Umsetzen von Analogwerten in Zahlenwerte nach dem Vergleichsverfahren | |
DE1300967B (de) | Rueckkopplungscoder fuer die Pulscodemodulation | |
DE1211687B (de) | System zur linearen systematischen Kodierung | |
DE1462591B2 (de) | Kodierverfahren | |
DE2516334A1 (de) | Nicht-linearer kodierer | |
DE2045540B2 (de) | Nichtlinearer Kodierer und nichtlinearer Dekoder | |
DE2429753A1 (de) | Vorrichtung zum umsetzen von signalen einer ersten art in signale einer zweiten art mit entsprechenden werten | |
DE1944191C (de) | Anordnung zum Umsetzen von Analogwerten in Digitalwerte | |
DE2852095A1 (de) | Analog-digital-wandlung mit stufenweiser approximation eines digitalsignals an ein umzusetzendes analogsignal | |
DE1207642B (de) | Analog-Digital-Umsetzer | |
AT264878B (de) | Analog-Digital-Umsetzer nach dem Prinzip der zeitlich gestaffelten Codierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |