DE2328125A1

DE2328125A1 - Tastenfeldeingangsanlage mit ueberspringschutz

Info

Publication number: DE2328125A1
Application number: DE2328125A
Authority: DE
Inventors: Edward H Arnold; Donald L Mclaughlin
Original assignee: Mos Technology Inc
Current assignee: Mos Technology Inc
Priority date: 1972-05-31
Filing date: 1973-05-30
Publication date: 1973-12-13
Also published as: FR2187149A5; GB1430297A; JPS4951820A; US3792466A; IT988862B; CA971883A

Description

Tastenfeldeingangsanlage mit Uberspringschutz .

Die Erfindung bezieht sich auf die Eingangsanlage eines Tastenfeldes mit einem Tastenkodierfeld, das mit einer Tastenfeldmatrix zum Feststellen der gedrückten Tasten und zum Erzeugen eines einmaligen minären Mehrbitkodes zusammenarbeitet, der jeder gedrück-, ten Tast entspricht. Insbesondere bezieht sich die Erfindung auf eine solche Einrichtung, die die Tastenfeldmatrix in aufeinanderfolgenden Abtastungen überstreicht, die zeitlich kürzer als die schnellste erwartete zeitliche Verzögerung zwischen der Handbetätigung zweier aufeinanderfolgender Tasten sind und gegen N-Tasten-Überspringfehler und gegen Fehler schützen, die sich aus dem gleichzeitigen Drücken zweier Tasten ergeben.

Ein mögliches Problem bei Eingangsanlagen von Tastenfeldern dieser Art ist der sogenannte N-Tasten-Überspringfehler, der auftritt, wenn eine neue Taste gedrückt wird, bevor eine oder mehrere vorher gedrückte Tasten losgelassen worden sind. Dies geschieht oft, wenn erfahrene Schreiber hohe Geschwindigkeiten erreichen, bei denen das Schreiben zusammenbricht, z.B. beim Tippen geläufiger Buchstabengruppen wie "und", "der", "-ung" usw. Die Eingangsanlage eines solchen Tastenfeldes arbeitet reihenweise, dUh. es schreibt jeweils einen Buchstaben, eine Zahl oder ein Symbol. Wenn zwei oder mehrere Tasten im gedrückten Zustand sind,

309850/1 U9 ~²-

«precher: 885 6037/8862382

iwort: Invention Berlin

Bankkonto: W. Meissner, Berliner Bank AG, Berlln-Halenaee Kurfürstendamm 130, Konto-Nr. 36 95716 000

Postscheckkonto: W. Meissner, Berlin West 122 82-109

während die Tastenmatrix auf gedruckte Tasten überprüft wird, würde eine Tastenfeldanlage ohne N-Tasten-Überspringschutz entweder keine Daten für jede der zw_yei oder mehr gedrückten Tasten ödei*. falsche Daten liefern*

Ein anderes vorkommendes Problem bei Eingangsanlagen für Tastenfelder dieser Art ist ein Fehler, der auftritt, wenn zwei oder mehr Tasten gleichzeitig oder fast gleichzeitig gedrückt werden. Wenn diese Anlage richtig betätigt wird, müssen die Tasten aufeinanderfolgend gedruckt werden. Ein erfahrener Schreiber kann eine hohe Eingabegeschwindigkeit erreichen, muß aber doch die Hasten aufeinanderfolgend drücken, um nicht zweideutige Daten einzugehen. Wenn die Tastenfeldmatrix alle mehrere Millisekunden einmal vollständig abgetastet wird, und wenn zwei oder mehr neu gedruckte Tasten in demselben Abtastzyklus oder in nachfolgenden Zyklen abgetastet werden, kann angenommen werden, daß die von diesen Tasten gegebene Information zweideutig ist, da ein Schreiber nicht zwischen zwei und mehr Fällen unterscheiden kann, die Sich in wenigen Millisekunden ergeben.

Es ist somit erwünscht, daß von einer Tastenfeldeingangsanlage gegebene Daten unzweideutig und genau sind. Es sind deshalb bisher verschiedene Versuche gemacht worden, fehlerhafte Verhältnisse festzustellen und anzuzeigen. Beispielsweise bezieht sich das amerikanische Patent 3,576,569 auf eine Anlage zum Aufhalten der Datenerzeugung, wenn zwei oder mthrere Tasten sich gleichzeitig in ihren gedrückten Zuständen befinden. Ein elektrischer SchwellwertSperrkreis stellt die Spannung an den Tasten zugeordneten Widerständen fest und hält die Datenerzeugung an, wenn zwei oder mehrere Tasten gleichzeitig gedruckt sind und somit die Spannung an den Widerständen die Spannung tibersteigt, die besteht, wenn eine einzelne Taste gedrückt ist. Das amerikanische Patent 3,493,928 bezieht sich ebenfalls auf die Lieferung eines Fehlersignals, wenn zwei oder mehr Tasten gleichzeitig sich in dem gedrückten Zustand befinden,'und verwendet ebenfalls mit den Tasten zugeordneten Widerständen

- 3 '< 0 9 8 5 0 / 1 U 9

/erbundene Schwellwerttore. Ähnliche Schwellwertanlagen werden in den amerikanischen PatentSchriften 3 483 553 und 3 573 810 und in "Walters N.L. Multiple Key Detection in Noninterlock Keyboards, IBM Technical Disclosure Bulletin, Band 14, Nr. 3 August 1971, Seiten 730 und 781 beschrieben.

Eine Anlage zum Behandeln eines Zwei-Tasten-Springens durch Liefern der Information, die der zuerst gedrückten Taste entpricht, und Unterdrückung der der zweiten gedrückten Taste entsprechenden Information wird' in der Arbeit von Lankford L.G., Keyboard Circuit, IBM Technical Disclosure Bulletin, Band 9, Nr. 6, November I966, Seiten 586 und 587 beschrieben, In dieser Anlage werden im Fall einer Überlappung zweier gedrückter Tasten nur Daten für- die erste Taste erzeugt, während die Daten für die zweite, danach gedrückte Taste nicht erzeugt werden, bis die erste Taste losgelassen wird. Die Daten der zweiten Taste können verloren gehen, wenn die zweite Taste vor der ersten losgelassen wird, Was logischerweise beim N-Tastenüberspringen erwünscht ist, ist das, daß gültige Daten erzeugt werden und der Ausgang einer in den gedrückten Zustand gebrachten Taste entspricht. Dann sollen keine neuen Daten für diese Taste erzeugt werden und die Taste soll während der folgenden Abtastungen so lange unbeachtet bleiben, so längs wie diese Taste gedrückt bleibt. Wenn eine folgende Taste gedrückt "vird, sollen neue, der folgenden Taste entsprechende Daten erzeugt und ausgeliefert werden und jede neu gedrückte Taste soll richtig ausgelegt werden, ohne Rücksicht auf die Zahl anderer Tasten, die vorher gedrückt und nicht losgelassen worden sind. Das Loslassen einer Taste soll keine Änderung der ausgegebenen Daten bewirken. J^ine der erwähnten Anlagen besitzt dieses Merkmal.

Eine Anlage zum Liefern eines Fehlersignals bei zwei oder mehreren gedrückten Tasten innerhalb einer gegebenen kurzen Zeit wird in der amerikanischen Patentschrift 3 456 077 beschrieben. Bei dieser Anlage erzeugt beim Drücken einer Taste ein Multivibrator ein Signal von 20 Millisenkunden Dauer und ein

-4- 2 3"/! H Ί /! S

Fehlersignal wird angezeigt, wenn eine folgende Taste innerhalb dieser 20 Millisekunden gedrückt wird. Was beim gleichzeitigen Drücken von Tasten erwünscht ist, ist der wirkliche Aufbau «*4 auf der Basisjvon Abtastung zu Abtastung und das Anzeigen eines Fe hlers bei zwei oder mehreren gedrückten Tasten entweder während derselben Abtastung oder in folgenden Abtastungen. Die Anlage nach der zuletzt genannten Patentschrift bezieht sich nicht auf ein abgetastetes Tastenfeld und zeigt somit nicht die Aufeinanderfolge von vorhergehenden Abtastungen.

Die Erfindung liegt auf dem Gebiet der Eingangsanlagen für Tastenfelder und bezieht sich besonders auf einen Tastenfeldkodierer, der eine Tastenfeldmatrix in aufeinanderfolgenden Abtastungen überstreicht und gedrückte Tasten feststellt und einen Mehrbit-Kode erzeugt und ausliefert, der jeder neu gedrückten Taste entspricht. Die Erfindung ist besonders auf die Lösung des Problems von N-Tasten-Überspringen und gleichzeitigem Tastendrücken gerichtet_;

Ein N-Tasten-Überspringen erfolgt, wenn eine neue Taste gedruckt wird, während mindestens eine vorher gedrückte Taste sich noch im gedrückten Zustand befindet. Wenn hierfür kein Schutz vorgesehen ist, können Kode für Tasten falsch erzeugt werden, die vorher gedruckt worden sind und für die gültige Daten bereits erzeugt und ausgegeben worden sind. Der Gegenstand der Erfindung löst das Problem des N-Tasten-Überspringens durch Erzeugen gültiger Daten, wenn eine Taste zuerst gedrückt wird, und erzeugt keine gültigen Daten, solange die Taste gedrückt gehalten wird. Wenn eine folgende Taste gedrückt wird, werden Daten für diese Taste erzeugt, so daß jede neue Taste richtig ausgelegt wird, ohne Rücksicht auf die Zahl der anderen Tasten, die vorhergedrückt worden sind und sich noch im gedrückten Zustand befinden. Das Loslassen einer Taste bewirkt keine Änderung der erzeugten Daten.

Die Anlage nach der Erfindung löst das Problem des N-Tasten-Überspringens durch eine Schutzlogik, die "Tastendrück"-Signale von der Logik empfängt, die die Tastenmatrix überprüft. Während

309850/1U9

einer jeden Abtastung Misrien die Signale der gedrückten Tasten in einem Schieberegister gespeichert, das so lang wie die Zahl der Tasten in der Tastenfeldmatrix ist. Am Ende jeder Abtastung enthält das Schieberegister ein Signal gedruckter Tasten (eine logische 1 ), das jeder gedrückten Information in der Tastenmatrix entspricht. Außerdem werden während jeder Abtastung die Stromsignale für gedrückte Tasten mit dem Inhalt des Schieberegisters verglichen, das die Signale der vorhergehenden Abtastung enthält . Wenn die Stromabtastung eine gedrückte Taste feststellt, die bei der vorhergehenden Abtastung nicht gedrückt war, zeigt ein Signal eine neu gedrückte Taste an. Dieses Signal ist ein sogenanntes "Tastenfeststellsignal". Die N-Tastenüberspring-Schutzlogik stellt jede neu gedrückte Taste fest und liefert ein Tastenfeststellsignal und läßt alle vorher gedrückten und nicht losgelassenen Tasten und auch das Loslassen von Tasten unbeachtet. Das Tastenfeststellsignal dient dazu, das Signal kodierte Daten für eine gedrückte Taste zu erzeugen.

Die Anlage nach der Erfindung ist ferner auf das Problem des Feststeilens zweideutiger Daten gerichtet, die sich aus gleichzeitigem oder fast gleichzeitigem Drücken von zwei oder mehr Tasten ergeben. Bei der Abtastung einer Tastenfeidmatrix in kurzen Zyklen (z.B. bei der Abtastung der ganzen Matrix in wenigen Millisukunden)kanr> ein Schreiber bei normalem Arbeiten nicht zwei oder mehr Tasten aufeinanderfolgend drücken, so daß die Tasten in derselben Abtastung·in zwei nachfolgenden Abtastungen erscheinen würden. Es kann deshalb angenommen werden, daß, sollten zwei oder mehr Tastenfeststellsignale das Drücken von zwei neuen Tasten anzeigen, die in derselben und in folgenden Abtastungen empfangen worden sind, die Tasten gleichzeitig gedrückt sind und die sich daraus ergebenden Daten ungültig sind. Die Anlage nach der Erfindung liefert hier eine Gültigmachungslogik mit zwei Speichern, die vor dem Beginn jeder Abtastung geräumt werden. Der erste Speicher wird durch das erste Tastenfeststellsignal gesetzt, das eine neu gedrückte Taste anzeigt,

- 6 3U9850/1U9

-⁶-

und der zweite Speicher wird gesetzt, wenn ein zweites Tastenfeststellsignal innerhalb derselben Abtastung das Drücken einer zweiten Taste bei dieser Abtastung anzeigt. Eine gültige Abtastung ist eine solche, bei der der erste Speicher gesetzt wird, und eine ungültige, ein fehlerhafter Zustand, wird angezeigt, wenn beide Speicher innerhalb derselben Abtastung gesetzt werden.

.Zum Feststellen des Zustandes von zwei oder mehr gedrückten Tasten in nachfolgenden Abtastungen enthält die Gültigmachungslogik ein Drei-Bit-Schieberegister, das durch die Ausgänge der beiden Speicher gespeist wird. Wenn eine neue Taste während einer Abtastung gedruckt wird und eine andere neue Taste während der nächsten Abtastung gsdrlickt wird, würde das Drei-Bit-Schieberegister zwei Einsen enthalten und einen fehlerhaften Zustand anzeigen. Wenn eine neue Taste weder bei der vorhergehenden noch bei der nachfolgenden Abtastung einer gedrückten Taste gedrückt wird, würde das Drei-Bit-Schieberegister nur eine 1 ( ein 010-Kode) ^ntha'.ten und keinen fehlerhaften Zustand anzeigen. Ein 010-Kode im Schieberegister zeigt gültige Daten an und kann zum Ausschließen eines einer Taste entsprechenden 8-Bit-Codes aus der Anlage verwendet werden.

Der Tastenfeldkodierer nach der Erfindung löst somit ein N-Tasten-Uberspringsn durch richtig ausgegebene Daten für jede neu gedrückte Taste auf und läßt vorher gedrückte ausgewertete, aber noch nicht losgelassene Tasten unbeachtet und zeigt einen Fehler an_p wenn zwei oder mehr neue Tasten in zu kurzer Zeit (z.B. innerhalb derselben oder der folgenden Abtastung) gedrückt werden,, Das Fehlersignal kann zum Aufhalten der Datenerzeugung . cder der Datenübertragung dienen.

Die Erfindung wird mit Hilfe der Zeichnungen erläutert. In diesen ist:

Fig. 1 ein Blg>ckdiagramm einer Eingangsanlage für ein Tastefeld mit einer Matrix und einem Tastenkodierfeld mit N-Tasten-Überspring-Schutzlogik und N-Tasten-Ausschließ-Gültigmachlogik;

—' V —

'3U9850/1U9

Fig. 2 ein Blockdiagrainm der N-Tasten-Überspring-Schutzlogik, die einen Teil der Anlage nach Fig. 1 bildet; und

Fig. 3 ein Blockdiagramm der N-Tasten-Ausschließung-Gültigmachlogik, die einen Teil der Anlage nach Fig. 1 bildet«

Beim Blockdiagramm nach Fig. 1 stellt ein Tastenkodierfeld 10 gedruckte Tasten einer Tastenfeldmatrix 12 fest und wertet sie aus und liefert so einen einmaligen Mehr-Bit-Code, der jeder neu gedrückten Taste der "'atrix 12 entspricht, und ein Fehlersignal, das die Erzeugung ler Mehr-Bit-Kode bei gleichzeitigem Tastendrücken entsprich+-. Die Matrix 12 besteht z.B. aus acht Abszissen und acht Crdinaten, die für bis zu 64 Datentasten 14 ausreichen. Eine ii^unte Abszisse ergibt bis zu acht Sp'/zialfunküons- oder Steuertasten 16. Jede Taste 14 oder 16 kann sich zwischen einer neutralen Stellung, in der sie eine offene Schaltung ist, und einer gedrückten Stellung, in der sie elektrisch eine bestimmte Abszisse mit einer bestimmten Ordinate verbindet. Die Tasten 14 uns 16 können Rohrkontaktschalter sein, aber auch andere Schalterarten können verwendet werden, wenn sie gleichwertig arbeiten (d.h. eine andauernde Spannung, die über den Schalter übertragen wird, so lange zu halten, wie die Taste gedrückt isr. )

Eine Abfragelogik, die einen Teil des Tastenkodierfeldes 10 bildet, erzeugt Spannungen, die über Abirageleitung 18 nacheinander an jede der Ordinatenleitungen 1 bis 8 der Matrix 12 gelegt werden. Eine Datentaste I4_f die sich im gedrückten Zustand befindet, läßt die mit ihr verbundene« Ordinatenleitung eine Spannung an die Abfragelogik 20 über Abszissensignalleitungen Y1 bis Y8 zurückübertragen. Die L eitungen Y1 bis 8 werden durch die Abfragelogik 20 einzeln vorgenommen. Wenn eine Gesamtabtastung aus 64 einzelnen Zelten besteht, dann Destimmt jede Zeit eine besondere Taste 14 bei einer einmaligen Kreuzung einer Or-dinaten- und einer Abszissenleitung der Matrix 12, Die Steuertasten 16 in der neunten Absziese der Matrix 12 werden crurch Spannungen an dan Abfrageleitungen 18 während derselben Abtastung wie für die Datentasten 14 abgefragt.

'i U 9 8 b 0 / 1 1 L 9

Wenn die Matrix 12 normal betrieben wird, können sehr schnelle Schreibgeschwindigkeiten Fehler bewirken, die sich aus dem Drücken einer neuen Taste vor dem Loslassen von vorher gedrückten Tasten ergeben. Diese Fehlerart wird N-Tasten-Überspringen genannt,, Außerdem tritt eine andere Fehlerart auf, wenn zwei oder mehr Tasten 14 oder 16 gleichzeitig oder fast gleichzeitig gedrückt werden, da es dann zweideutig ist, welche Taste der Schreiber zuerst gedrückt zu haben glaubt.

Das Tastenkodierfeld 10 enthält deshalb eine N-Tasten-Überspringschutzlogik 21 zum Auflösen unzweideutiger N-Tasten-Überspring-Situationen und eine Gültigmachlogik 22, die ein Fehlersignal gibt, wenn zwei oder mehr Tasten gleichzeitig gedrückt werden.

Die Logik 21 löst somit die N-Tasten-Überspring-Situationen durch Vergleich der Ergebnisse aufeinanderfolgender Abtastungen und Erzeugen von Tastenfeststellsignalen nur für diese Tasten-Gedrückt-Signale auf, die den neu gedrückten Tasten entsprechen. Insbesondere werden die Ergebnisse jeder Abtastung gespeichert (Ersetzen der gespeicherten Ergebnisse der unmittelbar vorher« gehenden Abtastung). Die gespeicherten Ergebnisse werden mit denen der unmittelbar vorhergehenden verglichen« Wenn der Vergleich ergibt, daß eine neue Taste sich während der folgenden Abtastung im gedrückten Zustand befindet, d.h. eine Taste, die sich nicht im gedrückten Z'astand bei der Abtastung befindet, deren Ergebnisse gespeichert werden, wird ein Tastenfeststellsignal für die neu gedrückte Taste erzeugt» Danach werden, solange wie die Taste gedrückt gehalten wird, keine weiteren Tastenfeststel?signale dafür erzeugt, auch wenn die Tasten-Gedrückt—Signale dafür erzeugt werden können. Wenn eine andere Taste gedrückt wird, wird aber ein neues Tastenfeststellsignal dafür erzeugt und somit wird jede neugedrückte Taste ohne Rücksicht auf die Zahl der anderen vorher gedrückten und gehaltenen Tasten richtig ausgewertet.

Die Gültigmachlogik 22 stellt andererseits gleichzeitig gedrückte

'■fü9850/1"US

-⁹- /ff

Tasten, d.h. ve« zwei oder «ehr gedrückte« Tasten bei derselben Abtastung oder innerhalb nachfolgender Abtastungen fest und erzeugt «in Fehlersignal, wenn der Zustand der gleichseitig gedrückteα Tasten auftritt. Insbesondere stellt die Gültigaachlogik 20 die Erzeugung, von zwei oder mehr Tastenfeststellfiignalen innerhalb derselben oder innerhalb zweier folgender Abtastungen lest.

Venn die Abfragelogik 20 das Bestehen einer gedrückten Taste in der Matrix 12 feststellt, wird diese Taste durch Signale über die X- tind Y-Adressenleitungen 20a und 20 b identifiziert, die die Logik 12 mit einem Nur-Lesespeicher 24 verbinden» der an seinen Ausgangsleitungen 24a einen einmaligen Acht-Bit-Kode gibt, der die von der Logik 20 festgestellte gedrückte Taste identifiziert. Wenn Schiebe-oder Steuertasten 16 gedrückt worden sind, können eine oder beide Schiebe- und Steuerleitungen 20c bzi*. 20ά, die die Logik 20 mit dem Speicher 24 verbinden, aktiviert werden. Der Speicher 24 enthält einen 22-Bit-Kode für jede Datentaste 14 der Matrix 12. Die besondere Kombination ν von Signalen an den Schiebe- und Steuerleitungen 20c und 2Od wählen eine besondere Gruppe von 8 dieser 22 Bit aus und liefern diese ausgewählten 8 Bit an den Ausgangsleitungen 24a des Speichers 24 aus.

Die N-Tasten-Überspringschutzlogik ist mit der Abfragelogik 20 über eine Leitung 2Oe für gedruckte Tasten verbunden und empfängt von dieser ein Signal bei jeder von der Abfragelogik 20 festgestellten gedrückten Taste. Wenn die Schutzlogik 21 bestimmt, daß ein über die Leitung 2Oe empfangenes Signal für eine gedrückte Taste für eine Taste bestimmt ist, die neu gedrückt ist, d.h. für eine Taste, die während der unmittelbar vorhergehenden Abtastung sich nicht im gedrückten Zustand befand, bringt die Schutzlogik 21 ein Tastenfeststellsignal auf ihre Leitung 21a, das an einen Zwischen-puffer 26 gelegt wird, der es empfängt, wenn die Eingänge des 8-Bit-Kodes an die Ausgangsleitungen 24a des Speichers 24 geliefert sind. Das Tastenfeststellsignal dient dazu, den Zwischenpuffer 26 den 8-Bit-Kode für die neu gedrückte Taste annehmen zu lassen, die von der Schutzlogik 21

3 098 50/1149 - 10 -

identifiziert ist. Der Zwischenpuffer 26 wirft somit ,jeden 8-Bit-Kode heraus, der der dieselbe Taste darstellt, die die während der unmittelbar vorhergehenden Abtastung als gedrückt festgestellte* Taste darstellt, aber jeden 8-Bit-Küde speichert, der eine neu gedrückte Taste 24 auf der Matrix 12 identifiziert.

Das Tastenfeststellsignal an der Ausgangsleitung 21a der Schutzlogik 21 wird auch an die Gültigmachlogik 22 gelegt, die bestimmt, wenn zwei oder mehr Datentasten 14 innerhalb derselben Abtastung oder innerhalb zweier folgender Abtastungen neu gedruckt worden sind« Venn die Logik 22 feststellt, daß ein Zustand eines gleichzeitigen Tastendrückens nicht besteht, d.h. daß nur eine neue Taste innerhalb drei folgender Abtastungen gedrückt worden ist, gibt sie ein Da+.engültigkeitssignal an ihre Ausgangsleitung 22a. Dieses Signal wird an einen Ausgangspuffer 28 gelegt, der es empfängt, wenn er als seinen Eingang im Zwischenpuffer 26 gespeicherten 8-Bit-Kode empfängt, wodurch der Ausgangspuffer 28 die im Zwischenpuffer 26 g3speieherten 3 Bit annehmen kann. Wenn die Logik 22 einen Zustand des gleichzeitigen Drückens von Tasten feststellt, „dh. daß zwei oder mehr neue Tasten innerhalb derselben oder innerhalb zweier folgender Abtastungen gedrückt worden sind, bringt sie auf die Datengültigkeitsleitung 22a ein Signal, das den Ausgangspuffer 28 unwirksam macht und die Übertragung eines 8-Bi.t—Kodes zum Identifizieren einer Taste verhindert·

EinejStoßlogik 30 erzeugt einen Stoßsignal-1-Zeitablauf, nachdem ein 8-Bit-Kode auf den Ausgangspuffer 28 übertragen worden ist. Das Stoßsignal wird auf ein Datengültigkeitssignal hin auf der Leitung 22a erzeugt. Für den normalen Betrieb bleibt dieses Signal bestehen, bis ein neues Tastendrücken festgestellt oder alle Datentasten losgelassen worden sind. Die Logik 30 wird durch das Tastenfeststellsignal auf der Leitung 21a, die von der Schutzlogik 21 kommt, zurückgestellt. Die Datenausgänge des Puffers 28 bleiben bis zur Feststellung und Gültigmachung eines neuen Tastendrucks bestehen. Ein Paritätsgenerator 32 kann an den Zwischenpuffer 26 geschaltet werden, um ein Paritätsbit

- 11 3 09850/1U9

zu erzeugen und dieses an den Ausgangspuffer 28 zu liefern. Der Ausging des Puffers 28 kann dann die 8 Bit sein, die eine gültig gedrückte Datentaste der Matrix 12 und ein Paritätsbit, das den acht Bit zugeordnet ist, identifizieren,,

~Die Schutzlogik 21 enthält ein Reihen-Schieberegister 34 für 64 Bit und einen 0/1 Detektor 36. Das Register 34 liegt über einer Leitung 2Oe an der Abfragelogik 20 und empfängt somit entweder eine 0 oder eine 1 bei jeder von der Logik 20 abgefragten Datentaste 14. Da eine Abtastung aus 64 einzelnen Zeiten besteht, je eine für jede Datentaste 14, wird das Schieberegister 34 64-mal inneriialb einer Signalabtastung mit Impulsen beaufschlagt und speichert eine 0, wenn die entsprechende Datentaste 14 sich in der neutralen oder ungedrückten Stellung befindet, und eine 1, wenn die Taste 14 gedruckt ist. Am Ende jeder Abtastung speichert das Schieberegister 34 eine TjII in jeder Stellung der Taste 14, die der neutralen Stellung entspricht, und eine s in jeder Stellung, die der gedrückten Taste 14 entspricht. Das 64-Bit-Reihenschieberegister arbeitet als ein Erst-Ein—Erst-Aus-Schieberegisfcer und sein Ausgang dient als einer der beiden Eingänge des 0/1 Detektors 36. _tDer andere Eingang des Detektors kommt unmittelbar über die Leitung 2Oe von der Abfragelogik 20„ Der Detektor 36 vergleicht somit den Zustand jeder Taste der Matrix 12 in zwei aufeinanderfolgenden Abtastungen,,

Der Detektor 36 gibt keinen Ausgang zu jeder Taste, die abgetastet wird, wenn die Taste sich in einer neutralen Stellung bei beiden nachfolgenden Abtastungen befand oder wenn sie bei beiden Abtastungen gedrückt war, oder wenn sie sich in neutraler Stellung bei der Stromabtastung, aber in gedruckter Stellung bei der vorhergehenden Abtastung befand. Der O/1-Detektor liefert einen Ausgang an seine Tastenfeststellausgangsleitung 21a, nur wenn eine Taste bei der vorhergehenden Stromabtastung gedrückt war, sicheap aber während der vorhergehenden Abtastung in neutraler Stellung befände Der Detektor 36 liefert somit ein Tastenfeststellsignal an seiner Ausgangsleitung 21a nur bei einer Datentaste, die ein logisches 1-Signal auf die Leitung

ίΠ985Π/1 1Λ9 - 12 -

bringt, die den Eingang 20e der gedrückten Taste unmittelbar mit dem Detektor 36 verbindet, und hält ein O-Signal am Detektor 36 aus dem Schieberegister 34. Die Schutzlogik 21 liefert somit ein TestenfestStellsignal an seinen Ausgang 21a nur bei einer neu gedrückten Taste und läßt alle vorhergehenden gedrückten und noch gehaltenen Tasten unbeachtet, wie auch die das Loslassen einer Taste.

Die Arbeitsweise und die Wirkung der Schutzlogik 21 wird wie folgt erläutert:

Wenn wäheud der ersten Abtastung am Tastenfeld ein Schreiber eine erste Taste schnell drückt und eine zweite und dritte Taste während der vierten und siebten Abtastung z.B. je an einem Punkt in der Abtastperiode gedrückt wird, bevor die Abtastung die Stellung der fraglichen Tastenstellung erreicht hat, und wenn die dritte Taste gedrückt wird, bevor die Finger des Schreibers von der ersten oder zweiten Taste weggenommen werden, wurden die Tastenfeststellsignale nur während der ersten, vierten und siebten erzeugt v/erden — und entsprechende 8-Bit-Tar tenidentifizierungssignale gelangen nur dann in den Zwischenpuffer 26, obwohl auch eine oder mehrere Tasten während aller sieben Abtastungen gedrückt bleiben. Dadurch wird ein Tastenfeststellsignal erzeugt, und schaltet folglich durch einen Tastenidentifizierungskode durch, nur wenn eine Taste gedrückt (oder abgetastet ) wird, ohne Rücksicht, wie lange sie gedrückt bleibt oder ob eine andere Taste aus früheren Abtastungen gedrückt bleibt.

Der Zweck der Gültigmachlogik nach Figur 3 ist es, ein gleichzeitiges Tastendrücken festzustellen, d.h. das Drücken zweier neuer Tasten innerhalb derselben Abtastung oder innerhalb folgender Abtastungen, und ein Fehlersignal zu liefern, wenn ein solches gleichzeitige» Tastendrücken erfolgt. Die Gültigmachlosik enthält zwei Flip-Flop 40 und 42 zum Feststellen des Drucks von zwei oder mehr Tasten innerhalb einer einzigen Abtastung und ein 3-Bit-Schieberegister 44 zum Feststellen des Drückens von zwei oder mehr Tasten innerhalb zweier folgender Abtastungen. Die Flip-Flop 40 und 42 werden vor dem Beginn einer Abtastung geräumt

■i IJ 9 8 5 Π / 1 1 L ς - 1 3 -

oder zurückgestellt. Der Flip-Flop 40 wird- gesetzt, wenn zuerst eine Taste innerhalb einer Abtastung gedrücKt wird, und der Flip-Flop 42 wird gesetzt_? wenn eine zweite Taste innerhalb derselben Abtastung gedrückt wird. Wenn kein Flip-Flop gesetzt wird oder nur der Flip-Flop 40, bedeutet dies, daß höchstens eine Taste in einer einzigen Abtastung gedrückt worden ist. Wenn 'beide Flip-Flop 40 und kd gesetzt sind, zeigt dies einen Fehlerzustand an, nämlich, daß zwei oder mehr Tasten bei derselben Abtastung gedruckt worden sind.

Das 3-Bit-Schieberegister 44 wird durch die Ausgänge der Flip-Flop 40 und 42 belastet. Wenn zwei oder mehrere Datentasten 14 in zwei folgenden Abtastungen gedrückt worden sind, wird mehr als eine Stufe des Registers 44 ein Signal speichern, das eine gedrückte Taste anzeigt, und ein Fehlersignal wird geliefert. Wenn nur eine einzige Taste bei einer Abtastung gedrückt worden ist und keine andere weder bei der vorhergehenden noch bei folgenden Abtastungen, wird nur eine einzige Stufe des Registers 44 gesetzt und ein Datengültigkeitssignal gegeben.

Als ein Beispiel der Arbeitsweise der Gültigmachlogik nach Fig. 3 sollen die Speichereinrichtungen 40 und 42 sich in ihrem zurückgestellten Zustand befinden und das Schieberegister leer sein, d.h. es enthält den Kode 000. Auch ein Tastenfeststellsignal befindet sich während der ersten Abtastung auf der Leitung 21a, die von der Schutzlogik kommt. Auf der Leitung 2la von der Schutzlogik befindet sich während der zweiten und dritten Abtastung kein Tastenfeststellsignal. Die Schaltung nach Fig.3 arbeitet in negativer Logik und das Tastenfeststellsignal auf der Leitung 21a ist ein niedriges Signal.

Das Tastenfeststellsignal auf der Leitung 21, das während der ersten Abtastung auftritt- wird an den Eingang eines Inverters gelegt, tritt von dort heraus als hohes Signal und gelangt an einen der Eingänge eines NiciSr-Und-Tores 45a, das sich am Rückstelleingang der Speichereinrichtung 40 befindet. Dies verhindert ein Zurückstellen der Speichereinrichtung 40_e während

3Ö9850/1U9

gleichzeitig das Tastenfeststellsignal auf der Leitung 21a an den Stelleingang der Einrichtung 40 gelangt und sie so setzt, daß der Q-Ausgang der Einrichtung 40 niedrig wird. Dasselbe niedrige Signal auf der Leitung 21a gelangt an einen Ausgang eines Nicht~Und-Tores 45t», das am Setz-Eingang der zweiten Speichereinrichtung 42 liegt, die wiederum zu dieser Zeit nicht gesetzt ist, weil der andere Eingang des Nicht-Und—Tores 45b dann entweder über eine Durchgangseinrichtung 46 geerdet oder von dem Nicht~Q-Eingang der Einrichtung 40 abgetrennt ist. Der Taktgeberimpuls iuf der Leitung 47 tritt nur einmal während einer Abtastung auf (während der ersten Periode, wenn die erste Taste 12 an der Kreuzung der ersten X-Linie und der ersten Y-Linie der Matrix 12 in Figur 1 abgetastet wird), während die Taktsignale auf der Leitung 48 aus der Phase der Periode kommen, wenn ein Tastfeststellsignal auf der Leitung 21a erscheint, dia von der Schutzlogik 21 kommt. Nach der Zeitperiode, innerhalb der das Tastenfeststellsignal auf der Leitung 21 aufgetreten ist und den Speicher 40 gesetzt hat, aktiviert das Taktgebersignal auf der Leitung 48 Durchgangseinrichtungen 49, 50 und 51. Die Einrichtung 49 legt ein niedriges Signal am Nicht-Q-Ausgang der Einrichtung 40 an das Nicht-Und-Tfor 45b, das sich am Setzeingang der Einrichtung 42 befindet. Zu diesel* Zeit besteht das Tastenfeststellsignal am anderen Eingang des Nicht-Ünd-Tores 45b nicht mehr und die Einrichtung 42 ist nicht gesetzt, d.h. sie bleibt in ihrem zurückgesetzten Zustand, so daß ihr Nicht-Q-Ausgang hoch ist. Da das Taktgebersignal auf der Leitung 48 die Durchgangseinrichtung 51 wirksam macht, wird das hohe Signal am Nicht-Q-Ausgang des Speichers 42 an ein Und-Nicht-Tor 52 gelegt, dessen anderer Eingang von dem Q-Ausgang der Einrichtung 4ö kommt. Das ür_td->iicht=Tor 52 besitzt dann zwei hohe Eingänge und führt durch einen niedrigen Ausgang, der in das 3-Bit-Schieberegister 44 beim nächsten Auftreten eines Taktgebersignals auf der Leitung 33 verschoben wird. Am Ende des ersten Zyklus wird ein einzelnes Tastenfeststellsignal auf die Leitung 21a gegeben, die von der Schutzlogik 21 kommt.

- 15 -

'$09850/1149

Ein niedriges Signal (eine logische 1) ist dann in das Schieberegister 44 verschoben worden«,

Beim Start der zweiten Abtastung, während der kein Tastenfeststellsignal auf die Leitung 21a gebracht ist, wird der erste Takgeberimpuls auf der Leitung 47 (die der Abfragung der ersten Taste der Tastfeldmatrix 1. entspricht) über einen Inverter 54 an das Schieberegister 4« gelegt und sperrt das niedrige Signal am Ausgang des Nicht Vnd—Tores 52 in das Schieberegister 44. Jetzt enthält das ^gister 44 einen 100-Kode. Zu gleicher Zeit wird das Taktgebersignal auf der Leitung 47, das der Ze".t zum Abfragen der ersten Taste 14 der Matrix 12 entspricht, an das Nicht—Und-Tor 45a am Rücksetzeingang des Speichers 40 gelegt= Der andere Eingang des Nicht—Und—Tores 45a kommt vom Inverter 43, der jetzt ebenfalls niedrig ist, da sich dort kein Tastenfeststellsignal auf der Leitung 21a befindet. Die beiden Eingänge des Nicht-Und—Tores 45a sind somit niedrig und sein hoher Eingang setzt den Speicher 40 zurück. Da beide Speicher 40 und 42 sich bei der zweiten Abtastung in ihrem zurückgesetzten Zustand befinden, ist der Eingang zum Nicht-Und-Tor 52 des Speichers 40 niedrig und das Tor erzeugt einen hohen Ausgang, der für das Schiebe- \ register 44 eine logische 0 ist, dif in das Schieberegister 44 τ geschoben wird. Der geschiftete Kode wird im Register 44 durch ; das Taktsignal der Leitung 47 bei Beginn der dritten Abtastung t gesperrt. Bei Beginn der dritten Abtastung enthält dar. Schiebe- | register somit einen 010 Kode, der ein gültiges Raster ist, das I anzeigt, daß eine neue Taste während einer Abtastung gedrückt |

s werden ist. Dieser Abtastung gehen Abtastungen voraus und folgen

ihr, bei denen keine neuen Tasten gedrückt sind_e %

Die Datenausgänge der drei Stufen des Schieberegisters 4-4 sind ^i als Eingänge eines Nicht-Und-Tores 55 geschaltet- das ein Daten- £.:· gültigkeitssignal nur für den Kode 010 im Schieberegister 44 $} liefert. Das Tor 55 liegt jetzt am positiven Ausgang der zweiten Stufe des Registers 44, aber an dessen negativen Ausgängen der ersten und dritten Stufe. Das Tor 55 erzeugt somit einniedriges Signal an seinem Ausgang, wenn das 3-Bit-Schieberegister 44

- 16 -^l 98 B Π / 1 1 L P

einen 010 Kode speichert, und erzeugt einen hohen Ausgang zu allen anderen Zeiten.

Um den Fall darzustellen, bei dem eine neue Taste bei jedem der folgenden Abtastungen gedrückt wird, soll daa Schieberegister wieder eine logische 0 in Jedem der drei Stufen enthalten und die Speicher 40 und 42 befinden sich in ihrem zurückgesetzten Zustand. Während der ersten Abtastung setzt das Tastenfeststellsignal auf der Leitung 21a (was eine neu gedrückte Taste bedeutet) den Speicher 40 und, wie bereits erwähnt, wird eine logische 1 in das Schieberegister 44 während der ersten Abtastung aufgenommen und dort beim Beginn der zweiten Abtastung gehalten. Bei Beginn der zweiten Abtastung ist der logische Inhalt des Registers 44 gleich 100· Das Und-Nlcht-Tor 55 ist jetzt nicht wirksam und hält kein Datengültigkeitssignal an seinem Ausgang. Der Speicher 40 ist jetziu zurückgesetzt« Während der zweiten Abtastung setzt das zweite Tastenfeststellsignal auf der Leitung 21a den Speicher 40. Während der zweiten Abtastung wird wieder eine logische 1 in das Schieberegister gebracht und bei Beginn der dritten Abtastung wird es im Register gesperrt, das jetzt einen 110-Kode enthält. Jetzt ist das Datengültigkeitstor 55 nicht wirksam, weil die Signale für seinen Eingang 110 sind, und es ist nur beim OiO~Kode im Register 44 wirksam. Der invertierte Ausgang der ersten Stufe des Registers 44 wird über einen Inverter 56 an ein Nicht— Und-Tor 57 gelegt. Der Ausgang der zweiten Stufe des Registers wird unmittelbar an dasselbe Tor 57 gelegt. Wenn sowohl die erste als auch die zweite Stufe des Registers logische Einsen enthält, ist das Tor 57 wirksam und erzeugt an seinem Ausgang ein niedriges Signal, das als einer der Eingänge eines NOR-Tores 58 angelegt wird. Dieses Tor erzeugt an seinem Ausgang ein FehlersignaZ, das hier anzeigt, daß ein Tastenfeststell— signal bei jeder der beiden folgenden Abtastungen aufgetreten ist, d.h. das Fehlersignal am Ausgang des Tores 58 zeigt ein gleichzeitiges Drücken von Tasten an»

Bei einer dritten Darstellung werden zwei neue Tasten innerhalb derselben Abtastung gedruckt. Das Schieberegister soll wiederum

11Λ9 - 17 -

- 17 -

einen OOO-Kode enthalten und die Speicher 40 und k2 sind zurückgesetzt» Das erste Tastfeststellsignal auf der Leitung 21a, die von der Schutzlogik 21 kommt, setzt den Speicher 40, wie bereits erläutert _# und dann macht das zweite Tas-Üfeststellsignal auf der Leitung 21a während derselben Abtastung das Nicht-Und-Tor 45b am Setzeiiigang des Spsichers 42 wirksam, da der andere Eingang des Tores 45b /on Nicht«Q-Ausgang des Speichers 40 kommt, (der jetzt niedrig ist und durch die Durchgangseinrichtung 49 geführt worden ist). Bei gesetztem Speicher 42 wird dessen Nicht-Q-Ausgang niedrig und aas niedrige Signal geht durch das NOR-Tor 58 und erzeugt an dessen Ausgang ein Fehlerfiignal. Dieses zeigt ein gleichzeitiges Drücken zweier neuer Tasten bei derselben Abtastung an. Die Speicher 40 und 42 werden durch das Taktgebersignal entsprechend der Abfrage der ersten Taste 14 der Matrix 12 zurückgesetzt. Der Speicher 40 wird über das Nicht-und Tor 45a und der Speicher 42 über das Nicht·-Und-Tor 45c zurückgesetzt. Wenn ein Tastenfeststellsignal sich während der Abfrage der ersten Taste entsprechenden Zeit auf der Leitung 21a befindet, wird das Zurücksetzen des Speichers 40 aufgehalten.

Das Datengültigkeitssignal am Ausgang des Tores 55 der Figur 3 wird an den Ausgangspuffer 28 in Figur 1 gelegt, um den aus dem Ausgang des Zwischenpuffers 26 aufgenommenen 8-P.i.t-Kode zu sperren. Dasselbe Datengültigkeitssignal wird um eine Zeit (um 1/64-tel der Abtastung) mittels einer Umlaufverzögerung 29 verzögert, deren Ausgang zum Auslösen der Stoßlogik 30 dient, die einen Stoßausgang liefert, der anzeigt, daß der Inhalt des Ausgangspuffers 28 stabilisiert ist und herausgelesen werden kann.

Der Fehlerausgang des Tores 58 in Figur 3 (in Figur 1 ist er der Ausgang der Gültigmachlogik 22, die mit "Fehler" bezeichnet ist) kann zum Auslösen einer üblichen Alarmschaltung oder zum Anhalten der Übertragung oder für andere Zwecke dienen.

- 18 -3U985GM149

- ^lo "" £ ο ζ, υ t /. ~<

Zusammenfassung

Die Erfindung betrifft ein Eingangssystem für ein Tastanfeldmit einem Tastenkodierfeld, das eine Tastenmatrix nacheinander abtastet, um gedrückte Tasten festzustellen und einen Ausgang in der Form eines Multibit-Kodes zu erzeugen, der jeder neu ^!igedrückten Taste entspricht. Das Kodierfeld enthält eine N-Tastea-Überspring-Schutzlogik und eine N-Tasten-Sperrlogik. Die Überspringschutzlogik wertet das Drücken jeder neuen Taste ohne Rücksicht auf die Zahl der anderen vorher gedrückten und gedrückt gehaltenen Tasten aus. Die Sperrlogik macht die Daten gültig, die eine gedrückte Taste darstellen, nur wenn zwei oder mehr Tasten innerhalb derselben oder innerhalb folgender Abtastungen nicht gedrückt worden sind.

- 19 309850/1149

Claims

10.098 Pat entansprüche

1. Tastenkodierschaltung zum Erzeugen eines Signals, das die Betätigung einer Taste in einem Tastenfeld mit einer Abtasteinrichtung zum reihenweisen Abtasten der Tasten des Tastenfeldes in aufeinanderfolgenden den Abtastzyklen zum Erzeugen von Datensignalen bei jeder Abtastung darstellt_s die den Zustand der Betätigung jeder Taste angeben, dadurch gekennzeichnet, daß während jeder Abtastung der die Zustände der Tasten während dieser Abtastung darstellenden Signale in einem Speicher (40,42) gespeichert werden und daß während der nächsten Abtastung reihenweise Ausgangssignale geliefert vferden, die die gespeicherten Datensignale darstellen und zeitlich mit den Datensignalen übereinstimmen, die während der nächsten Abtastung durch die Abtasteinrichtung erzeugt worden sinc₉ so daß ein gespeichertes Datensigral für eine Taste gleichzeitig mit der Lieferung eines Datensignals für dieselbe Taste durch die Abtasteinrichtung erzeugt wird, und daß eine Torschaltung mit den reihenweise erzeugten Datensignalen und den Ausgangssignalen des Speichers zum Erzeugen eines Tastenfeststellsignals bei Empfang sowohl eines einen betätigten Zustand während der Abtastung darstellendes Datensignais als auch eines Ausgangssignals des Speichers, das dieselbe Taste im nicht-betätigten Zustand während der vorhergehenden Abtastung darstellt, beliefert wird, so daß Tastenfeststellsignale nur bei der E.ingangsbetätigung der Tasten im Tastenfeld erzeugt werden.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicher ein Schieberegister (44) mit η Stufen besitzen, die einem Tastenfeld mit η Stufen entspricht.

- 20 -

3U9850/1149

^ ff ijiü Uvj

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das Tor ein Und-Tor ist.

4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß ein Fehlersignal erzeugt wird, wenn mindestens ein einer Detätigten Taste entsprechendes Tastenfeststellsignal während jeder von mehreren Abtastungen innerhalb einer Zeitdauer nit einer gegebenen Zahl aufeinanderfolgenden Abtastungen erzeugt wird.

5. Schaltung nach An pruch 4, dadurch gekennzeichnet, daß von mehreran SpeicVr^r/. jeder auf Tastenfeststellsignale bei verschiedenen AlrS^*»fangen anspricht und auf das Setzen mehrerer Speicher ein "?enlersignal erzeugt

6. Schaltung nach den vorhergehenden Ansprüchen, '»it aufeinanderfolgender Abfrage der Tastenbetätigungssignale, dadurch gekennzeichnet, daß ein erstes Fehlersignal erzeugt wird, wenn mindestens ein Tastenbetätigungssignal, das einer "betätigten Taste entspricht, während jeder von mehreren Abtastungen innerh&Xb einer Zeit mit einer gegebenen Zahl von Abtastungen erzeugt wird.

7. Schaltung nach Anspruch 6,dadurch gekennzeichnet, daß jeder von mehreren Speichern (40,42) auf Tastenbetätigungssignale bei verschiedenen Abtastungen gesetzt wird und daß beim Setzen von mehreren Speichern das Fehlersignal erzeugt wird»

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß beim Setzen von nur einem Speicher ein Datengültifemachsignal erzeugt wird.

9* Schaltimg nach Anspruch 7, dadurch gekennzeichnet, daß sich die Speicher in einem Reihenschieberegister (44) mit mindestens zwei Stufen, je eine für zwei aufeinanderfolgende Abtastungen, u£iiii.dsr* und daß durch dieses Register ein logisches Signal einer ersten Art bei einer Abtastung_f bei der ein Sastönbetätigungssignal erzeugt wird, und ein logisches Signal einer zweiten Art bei einer Abtastung verschoben wird, bei der kein Tast@n-

- 21 309850/114S

- 21 -

betätigungssignal erzeugt wird, und daß auf Signale der ersten Art in mindestens zwei Stufen des Registers ein Fehlerßignal
erzeugt wird. ·,. - „

10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß eine erste bistabile Einrichtung beim ersten Betätigungssignal, das während einer Abtastung auftritt, gesetzt wird und eine zweite bistabile Einrichtung bei einem zweiten Betätigungssignal, das während derselben Abtastung auftritt, ein Fehl&rsignal erzeugt wird, wenn beide Speicher innerhalb derselben Abtastung gesetzt sind.

11. Schaltung nach Anspruch 10» dadurch gekennzeichnet, daß ein Tor auf die Signale der beiden bistabilen Einrichtungen anspricht und dadurch Signale am Schieberegister erzeugt

DipL-ing.