DE2633253A1

DE2633253A1 - Datenbearbeitungssystem

Info

Publication number: DE2633253A1
Application number: DE19762633253
Authority: DE
Inventors: Albert Brian Keats
Original assignee: UK Atomic Energy Authority
Current assignee: UK Atomic Energy Authority
Priority date: 1975-07-25
Filing date: 1976-07-23
Publication date: 1977-02-17
Also published as: IT1071157B; FR2319160B1; US4048483A; SE419270B; SE7608366L; NL7608229A; FR2319160A1; CA1076705A; JPS5217737A

Description

Datenbearbeitungssystem

Die Erfindung betrifft ein Datenbearbeitungssystem, bei welchem elektronische Rechner zur Steuerung von maschinellen Bearbeitungsverfahren und industriellen Prozessen verwendet sind.

In zunehmendem Maße werden elektronische Rechner zur Durchführung dieser Steuerfunktionen verwendet, und es wird ständig gefordert, sich gegen die Folge irgendeines Rechnerausfalls oder einer Störung abzusichern. Eine Art, sich gegen einen Ausfall und eine Störung abzusichern,

vii/xx/ha 7 0 9 8 0 7/1001

»(089)988272 8 München 80, Mauerkircherstraße 45 Banken: Bayerische Vereinsbank München 453100

987043 Telegramme: BERGSTAPFPATENT München Hypo-Bank München 3890002624

^83310 TELEX: 0524560 BERG d Postscheck München 65343-808

INSPHCTEO

ist die Benutzung der Redundanz, wobei sowohl die Eingangsdatenkanäle als auch die Rechnerschaltungen doppelt vorgesehen sind, welche mit den Eingangsdaten betrieben werden, um so parallel Ausgänge zu schaffen. Wenn dann die Betriebsschaltung ausfällt, steht eine weitere zur Verfugung, um die Steuerung zu übernehmen. Als Erweiterung dieser Methode, sich gegen die Folgen eines Ausfalls oder einer Störung, beispielsweise gegenüber falschen Signalen abzusichern, welche an der Ausgangsleitung anliegen können, über welche zu dieser Zeit gerade die Steuerung erfolgt, ist eine Anordnung vorgeschlagen worden, bei welcher ein Betätigungsglied, das auf das Ausgangssignal anspricht, nur benutzt wird, wenn die Mehrzahl der parallelen Ausgänge in Wert oder Vorzeichen übereinstimmen. Das Betätigungsglied oder eine andere Steuereinrichtung wird dann bei einer Minderheit der Ausgangssignale nicht benutzt. Dieses Verfahren ist unter der Bezeichnung Mehrheitswahl bekannt und wird mittels einer Mehrheitslogikschaltung durchgeführt.

Zur Anwendung dieser allgemeinen Methode ist bereits vorgeschlagen worden, eine Anzahl (beispielsweise m) Gruppen von (beispielsweise n) analogen Eingängen, die von Wandlern einer Anlage erhalten werden, an gesonderte Analog-Digitalumsetzer anzulegen und dann digitale Signale von jeder Gruppe einem digitalen Rechner zuzuführen. Nachdem eine vorbestimmte Rechnung beendet worden ist, wird der Quotient mit Daten in einem

709807/1001

Datenspeicher verglichen und das Ergebnis wird einer Mehrheitslogikschaltung zugeführt, wobei eine Mehrheitsentscheidung getroffen und dazu benützt wird, eine Steuerung zu betätigen oder deren Betätigung zu verhindern.

Dieses System hat jedoch den Nachteil, welcher den meisten binären Systemen anhaftet, daß die meisten Fehler zu einem "Hängenbleiben bei 1" oder zu einem "Hängenbleiben bei 0" führen, und da entweder eine ständige 1 oder 0 ein normaler Betriebszustand ist, wird dieser Fehler nicht erkannt und kann nur bei einer fehlerhaften und möglicherweise gefährlichen Anwendung einer AnlagenSteuereinrichtung offenkundig werden.

Gemäß der Erfindung ist daher ein Datenbearbextungssystem mit folgenden Einrichtungen vorgesehen:

eine Abtasteinrichtung, um periodisch eine Anzahl analoger Signale von unabhängigen Eingangsleitungen aus abzutasten; eine ein Prüfsignal eingebende Einrichtung, mittels welcher Prüfsignale zwischen zumindest zwei einer Anzahl analoger Signale eingegeben und zwischen diesen verschachtelt werden; ein Analog-Digitalumsetzer, der die analogen und die Prüfsignale erhält und äquivalente digitale Ausgangssignale abgibt;

ein Hauptmeßregister (PMR), das vorgesehen ist, um die digitalen Ausgangssignale aufzunehmen und betätigbar ist, um die

7 09807/1001

digitalen Signale nach jeder vollständigen Abtastung, die
mittels der Abtasteinrichtung durchgeführt ist, mit gerade
abgetasteten Signalen zu überschreiben oder zu regenerieren; eine Signaleentnahmeeinrichtung, um Signale von dem Schieberegister (PMR) zu entnehmen;

eine Vergleichseinrichtung, die die entnommenen Signale aufnimmt und sie mit gespeicherten Schwellenwertdaten vergleicht, um eine binäre "1" oder "0" entsprechend dem Wert jedes entnommenen Signals bezüglich der Schwellenwertdaten zu schaffen;

ein Hauptzustandsregister (PSR), in welchem die von der Vergleichseinrichtung geschaffenen digitalen Bits zu einem Binärwort zusammengesetzt werden, in welchem die Bitstellen um eine Stelle bei jedem Zyklus bzw. bei jeder Periode der Abtasteinrichtung weitergestellt werden; und

eine die Mehrheit wählende bzw. bestimmende Schaltung, welche auf eine Mehrheit m aus η Zustandsbits anspricht, welche ein Liegen außerhalb der Toleranzbedingung anzeigen.

Auf diese Weise ist eine Einrichtung geschaffen, um fortlaufend die Eingangsdaten durch periodisches Einführen neuer
Eingangsdaten zu erneuern und aufzufrischen, wobei dies dadurch erreicht wird, daß ständig die sich ändernden Eingangsdaten abgetastet und vorzugsweise fortlaufend Prüfsignale
periodisch dazwischengeschachtelt werden, wenn sie einem digitalen Speicher zugeführt werden. Üblicherweise kann eine

7 09807/1001

Anlage eine Anzahl von m Gruppen von η Wandlern aufweisen, die einen Meßwert desselben Parameters in ihre Gruppe eingeben. Um mit diesen Daten zu arbeiten, sind' η Datenbearbeitungskanäle vorgesehen, wobei jeder Kanal, und zwar einer von jeder Gruppe, m Eingangsdatensignale erhält, und diese können mit Prüfsignalen von einer örtlichen Quelle verschachtelt werden. In jedem Kanal wird dann die Folge von Eingangsdaten und PrüfSignalen vorzugsweise fortlaufend abgetastet, in digitale Form umgesetzt und periodisch über ein Hauptmeßregister eines Digitalrechners geleitet und wiederholt. In diesem Rechner werden diese Meßsignale fortlaufend mit Schwellenwertdaten verglichen, die irgendwelche kritische Zustände der Anlage anzeigen^ und das Ergebnis ist dann ein binäres m-Bit-Zustandswort, wobei der Wert jedes Bits durch den durchgeführten Vergleich festgelegt ist. Jeder Kanal erzeugt dann in ähnlicher Weise ein ähnliches Zustandswort und diese Werte werden einem Hauptzustands-Speicherregister zugeführt. Aus den η Zustandsspeichern werden die Signale entnommen, um sie einer die Mehrheit wählenden bzw. bestimmenden Schaltung zuzuführen.

Vorzugsweise weist eine Einrichtung, um, wie beschrieben, in m Gruppen mit η Eingangssignalen zu arbeiten, eine Quelle für analoge Prüfsignale und η Datenkanäle auf; jeder Kanal weist eine Abtasteinrichtung auf, um m verschiedene Eingangssignale, die mit Prüfsignalen verschachtelt sind, abzutasten. Ferner ist eine Einrichtung zum Umsetzen der abgetasteten Signale

709807/1001

in eine digitale Binärform, ein Haußtmeßregister, über welches die fortlaufend abgetasteten Signale ständig periodisch umlaufen, ein Digitalrechner, eine Quelle für vorbestimmte Schwellenwertsignale, ein Vergleicher, welcher Signale in dem Hauptmeßregister einschließlich der Prüfsignale mit den Schwellenwertsignalen vergleicht, ein Hauptzustandsregister zur Aufnahme von Datenwörtern, die im Anschluß an den Vergleich zusammengesetzt worden sind, wobei die Zustandsworte ein Ergebnis der periodischen Datenverschiebung in dem Hauptmeßregister sind, und ein die Mehrheit wählende bzw. bestimmende Schaltung vorgesehen, die angeordnet ist, um mit Daten in jedem von η Hauptzustandsregistern zu arbeiten.

Nachfolgend wird die Erfindung anhand der Zeichnungen in Verbindung mit einem mit Rechner bestückten Sicherheitssystem beschrieben, in welchem das Datenbearbeitungssystem gemäß der Erfindung vorgesehen ist.Es zeigen:

Fig.1 eine Schaltungsanordnung eines Datenbearbeitungssystems mit einer Vierfachredundanz;

Fig.2 ein Blockschaltbild, in welchem die Hauptbauteile eines Rechners in Fig.1 dargestellt sind;

Fig.3 ©in Blockschaltbild .eines die Mehrheit wählenden und bestimmenden Unterprogramms oder Mikroprogramms

709807/1001

zur Ergänzung der Erläuterung der Fig.2;

Fig.k und 6 Schaltbilder von Muster- bzw. Strukturerkennungsschaltungen ; und

Fig.5 und 7 Schaltbilder, welche die periodisch sich ändernde Stelle von Zustandsbits in dem gewählten Zustandsregister zeigen.

Das in Fig.1 dargestellte System ist vorgesehen, um elektrische Signale zu überwachen, die von jeweils sechs Stelen einer Anlage stammen. An jeder Stelle sind vier Wandler vorgesehen, welche dieselben Parameter fühlen und Ausgänge A, B, C und D abgeben, um eine Redundanz zu schaffen. Die Ausgänge A bis D fallen infolgedessen auf sechs Gruppen 1 bis 6 und ein anderer Ausgang von jeder Gruppe wird einem von vier Multiplexern 7 bis IO zugeführt, wie dargestellt ist»

Die vier Kanäle in einer Gruppe werden folglich jeweils von einem anderen Multiplexer abgetastet. Die abgetasteten Signale sind analoge Signale und durchlaufen einen Analog-Digital-Umsetzer (einen A/D-Umsetzer), von wo sie dann einem Digitalrechner mit einer Geschwindigkeit zugeführt werden, welche von der geforderten Ansprechzeit vorgeschrieben ist. Somit gibt es vier A/D-Ümsetzer 11 bis Ik und vier diesen zugeordnete Digitalrechner 15 bis 18.

709807/1001

Mittels der Erfindung können dynamische Zustände überall in dem System erhalten werden. Zuerst ergibt sich natürlich aufgrund der Verwendung eines Multiplexers, welcher analoge Signale abtastet, ein dynamischer Ausgang, außer wenn alle Eingänge die gleiche Größe bzw. Amplitude aufweisen. VTo sie jedoch, was wahrscheinlich ist, dicht zusammen liegen, werden Prüfeingänge zwischen die Betriebs- bzw. Funktionseingänge geschaltet. Die Prüfeingänge, welche mit dem Buchstaben T bezeichnet sind, werden zwischen die Eingänge 1-2 und 3-k eingesetzt und haben eine komplementäre Form, d.h. die eine hat die Adresse 010 und die andere die Adresse 101. Hierdurch werden die Adressenleitungen auf ein Hängenbleiben bei "1"-oder "0"-Fehlern geprüft.

Die Adressenzuordnung für die sechs in Fig.1 dargestellten Gruppen plus den zwei Prüfspannungen läßt sich wie folgt ausdrücken :

A/D- Umsetzerausgang digitalisierter Meßwert digitalisierter Meßwert x/3 (01010101) digitalisierter Meßwert digitalisierter Meßwert 2x/3 (10101010) digitalisierter Meßwert digitalisierter Meßwert

Gruppe	MUX Adr esse
1	000
2	001
Prüfsignal	010
3	011
k	100
Prüfsignal	101
5	110
6	111

709807/1001

wobei χ ein analoger Meßwert bei Vollausschlag ist, der als 11111111 digitalisiert ist.

Die analogen Prüfspannungen, die erforderlich sind, um die zwei komplementären digitalen Ausgänge zu erzeugen, sind im Verhältnis 1:2 vorhanden, und ihre Summe ist der Bereich (x) bei Vollausschlag des A/D-Umsetzers. Hierdurch ist die Überprüfung möglich, zu zeigen, daß der Multiplexer über diese zwei Stellen tastet.

Die acht Ablesewerte an den A/D-Umsetzern, die bei jeder Abtastung mittels des Multiplexers erhalten werden, werden in eine Gruppe von Hauptmeßregistern (PMR) eingegeben, von denen eine Gruppe bei 19 dargestellt ist. Die Werte werden zwischen jeder Eingangsabtastung für einen Vergleich in dem Vergleicher

22 zusammen mit Auslöse-Schwellenwertpegeln von dem Speicher

23 und zur Gültigkeitskontrolle der Prüfdaten entnommen. Die dynamische Betriebsweise wird in den Hauptmeßregistern (PMR) selbst durch die zyklische bzw. periodische Verschiebung der Hauptmeßwertdaten in den Registern erhalten. Dies wird dadurch erreicht, daß die PMR-Adresse bezüglich des Multiplexers um eine Stelle bei jeder vollständigen Abtastung weitergeschaltet wird, so daß alle Daten einschließlich der Prüfdaten um eine Stelle bei jeder folgenden Abtastung vorwärts, d.h. weiterbewegt werden. Bei einem Zyklus von 8 Abtastungen erscheinen die Prüfdaten an jeder der 8 Registerstellen und Fehler zeigen

- 10 -

709807/1001

sich, wie beispielsweise ein "Hängenbleiben bei 1" und ein "Hängenbleiben bei 0" in den Registern (PMR).

In jedem Vergleicher, beispielsweise in 22. wird das Vergleichsunterprogramm bei jedem Datenwort unabhängig davon durchgeführt, ob es Betriebs- oder Prüfdaten sind. Der Speicher 23 enthält und gibt Auslöse-Schwellenwertpegel an den Vergleicher 22 ab. Als Folge dieser Berechnung wird ein "Zustandsbit" für jeden Hauptmeßwerteingang an dem Hauptzustandsregister (PSR) 2k eingestellt. Diese Zustandsbit ist eine "1", wenn die Veränderliche innerhalb der Grenzwerte liegt, oder eine "0", wenn sie außerhalb der Grenzwerte liegt.

Die zwei Prüfdateneingänge sind so gewählt oder abgewandelt, daß sie Werte auf einer Seite des Auslöse-"Fensters" darstellen und infolgedessen einen "O"-Zustand ergeben. Folglich enthält unter normalerweise zuträglichen Bedingungen das Register (PSR) ein Muster bzw. eine Struktur von "0" und "1", wie beispielsweise 11011011, wobei die Reihenfolge die ist, welche durch die Multiplexereingänge festgelegt ist. Die Stelle des Zustandsbitmusters in dem Register (PSR) wird um ein Bit bei jedem vollständigen Zyklus des Multiplexers als Folge einer zyklischen Verschiebung der Hauptmeßwertdaten in den Registern (PMR) weitergeschoben. Das Zustandswort, das zyklisch durch das Register (PSR) geschoben wird, bewirkt, daß jedes Bit den Zustand 1 in 0 zweimal in jeweils acht Ab-

- 11 -

7 09807/1001

tastungen der Multiplexereingänge ändert, d.h. das Register (PSR) wird dynamisch betrieben.

Der Aufbau der Zustandsworte wird unabhängig in jedem der vier Rechner vollständig durchgeführt und beendet und folglich sind die entsprechenden Stellen der Bits, welche diese Worte in den jeweiligen Registern (PSR) bilden, nicht notwendigerweise gleich. Es ist daher eine Umorientierung der Wortbits notwendig, wenn die Inhalte der Register (PSR) von den anderen drei Rechnern aus übertragen werden. Dies wird durchgeführt, indem zusammen mit den Zustandsworten die Inhalte der PMR-Adressenänderungsregxster übertragen und die Zustandsworte durch Verschiebungen umorientiert werden, so daß sie dieselbe Stelle in den jeweiligen lokalen Registern (PSR 25 bis 27) wie das lokal erzeugte Zustandswort einnehmen. Da eine genaue Ausrichtung bzw. Orientierung der Bits in den vier Zustandswörtern nunmehr erreicht worden ist, werden die logischen Operationen, die erforderlich sind, um eine Mehrheitswahl bzw. -bestimmung durchzuführen, nunmehr an den vier 8 Bit-Worten durchgeführt.

Die besondere Anordnung der Wahl oder Bestimmung 3 aus 4 ergibt die Synthese der Boole'sehen Funktion AB + BC + CD + AC + AD + BD

wobei A, B, C und D vier Zustandsworte sind, welche jeweils den Zustand 0, 1 von sechs Untergruppen fühlen (einer von je-

- 12 -

709807/1001

- 12 der Gruppe) und zwei Prüfbedingungen enthalten.

Hierau wird das logische UND jedes Paars zuerst gebildet und dann in sechs gesonderten Registern (28 bis 33) gespeichert, die in Fig.3 als "logische UND-Register" bezeichnet sind. Das logische ODER der sechs UND-Paare wird durch aufeinanderfolgende "logische ODER-Befehie" an den sechs UND-Worten in dem Rechenregister (3^) addiert bzw. gespeichert. Die kummulative Funktion wird schließlich in einem gewählten Zustandsregister (VSR 35) gespeichert und weist normalerweise "1" Zustände an den sechs Bitstellen, welche den Üntergruppenzustand darstellen, und "O"-Zustände an den Prüfbitstellen auf. Ein "0"-Zustand eines Untergruppenbits bedeutet eine Untergruppensperrang. Ein "1"-Zustand in einem Prüfbit bedeutet einen Kehler in der Datenverarbeitung.

Das gewählte Zustandswort wird um ein Bit bei jeder vollständigen Abtastung des Multiplexers aufgrund der zyklischen Verschiebung in den Hauptmeßwertregistern und der sich ergebenden Änderungen in dem Hauptzustandsmeßwert verschoben.

Dieses zyklische Verschieben der Daten schafft ein gewisses Maß an Überprüfung der dazwischenliegenden Speicherregister, die bei einer Synthese bzw. einem Aufbau des gewählten Zustandswortes verwendet werden. Trotzdem wird eine vollständige Prüfung der logischen Funktionen durch den folgenden Kodier-

- 13 -

70 9 8 0 7/1001

- 13 Vorgang erreicht.

Das gewählte Zustandsvrort wird, wie oben ausgeführt, zuerst erhalten und dann in dem gewählten Zustandsregister gespeichert. Der Wählvorgang wird dann sechsmal bei sechs Datendur dilaufen wiederholt. Bei jedem Durchlauf wird der Inhalt eines anderen Paars der Zustandsregister A, B, C oder D insgesamt durch "O"en ersetzt. Bei diesen Durchläufen kann nur ein Glied des Boole'sehen Ausdrucks (AB + BC + CD + AC + AD + BD) eine "1" enthalten, d.h. das Glied, welches die zwei Veränderlichen aufweist, die nicht null sind. Wenn trotzdem alle Hauptzustandsbits 1 sind, enthält das gewählte Zustandsbit "l"en (außer für die Prüfbits) bei allen sechs Durchläufen. Mit diesem Verfahren werden alle Teile der die Mehrheit bestimmenden bzw. wählenden Operation geprüft und zusätzlich wird außer den Grenzwerten (=0) eine Hauptzustandsinformation durch das gewählte Zustandsregister befördert.

Wenn beispielsweise der Fühler C an einer der Stellen aus den Grenzwerten ging, beispielsweise in einen Nullzustand, würde der gewählte Zustand bei den sieben Durchläufen bei der Mehrheitswahl bzw. -bestimmung folgender sein:

709807/1001

Durchlauf 1

Durchlauf 2

A=O

Durchlauf 5

A=O

B=O Durchlauf 3 J^₀ 0 Durchlauf k _n ⁼„ 1

C=O Durchlauf 6 _ß^₀ 0 Durchlauf 7 ~_ 0

BC 0	CD 0	AC 0	AD 1	BD 1	Summe (logisches ODER) 1
0	0	0	0	0	0
0	0	0	1	0	1
0	0	0	0	0	1
0	0	0	0	1	1
0	0	0	0	0	0
0	0	0	0	0	0

Wenn zwei Eingänge (von derselben Stelle 1 bis 6) einen "0"-Zustand haben, ergibt der erste Durchlauf einen gewählten Zustand von "1" und nur einer der Durchläufe 2 bis 7 ergibt "1". Nur wenn mehr als 2 Eingänge von einer Stelle einen ¹¹O"-Zustand haben, ergibt das gewählte bzw. bestimmte Zustandsbit eine "0" bei dem ersten Durchlauf. Eine Prüfung des Bitmusters des gewählten Zustandswortes schafft eine Information über den gewählten bzw. bestimmten Zustand von 6 Untergruppen bei dem ersten Durchlauf der Wahl und über einzelne Fühlerfehler oder Verarbeitungsfehler bei den Durchläufen 2 bis 7·

Das vorbeschriebene Verfahren wird gleichzeitig an drei anderen Rechnern durchgeführt und die letzte Steuerung der Betätigungsglied der Anlage hängt von der Mehrheitswahl bzw. -bestimmung der dynamischen Ausgänge aller vier Rechner ab. Die tatsächliche Form des dynamischen von den gewählten Zustandsregistern erhaltenen Ausgangs kann erforderlichenfalls mit

- 15 -

7Ü9807/1001

einer impulskodierten Halbleiter-Logikhardware durchgeführt werden. In diesem Fall könnte eine Anzahl Rechner, die jeweils eine kleine Anzahl von Eingangssignalen bearbeiten, in einer fest verdrahteten Schutzleitung zusammengefaßt werden, welche eine sehr große Anzahl von Eingangssignalen umfaßt.

Da Zustandsworte in dem Register (PSR) um ein Bit bei jedem vollständigen Zyklus des Multiplexers verschoben werden, können die Inhalte des Registers (VSR) selbstverständlich auch um ein Bit bei jedem vollständigen Zyklus des Multiplexers fortgeschaltet werden. Trotzdem enthalten unter normalen Umständen die Register (VSR) immer dieselbe Folge von 0- und 1-Zuständen am Ende jedes Durchlaufs der die Mehrheit wählenden und bestimmenden Operation. Das Register (VSR) kann daher als ein Schieberegister betrachtet werden, dessen Inhalte um eine Stelle bei jedem vollständigen Zyklus des Multiplexers verschoben werden, d.h. es wird dynamisch betrieben, aber nach jedem einzelnen Wählvorgang sind ihre Inhalte normalerweise gleich, wodurch ein Zustand angezeigt wird, der in Ordnung ist, Der Vorteil ist, daß hieraus die Überprüfung des Betriebs der Register (VSR) zu ersehen ist.

In Fig. ^i wird ein gewähltes bzw. bestimmtes Zustandsregister (VSR) k2 mit Binärdaten von dem beschriebenen System versorgt, und, wie ausgeführt, die gewählten Zustandsworte werden um einen Schritt am Ende jedes Multxplexerumlaufs weitergescho-

- 16 -

7 09807/1001

ben. Die sich zyklisch ändernden Stellen der Zustandsbits
in dem Register (VSR) sind in Fig.5 dargestellt. Ein Serienausgang von dem Register (VSR) 42 wird über eine Leitung 43
einer fest verdrahteten, dynamischen Erkennungsschaltung
(DRC) 44 zugeführt, deren Aufgabe darin besteht, eine Rechteckwelle oder einen anderen symmetrischen, dynamischen Ausgang am Ausgang 45 zu erzeugen, wenn ein normales Muster aus "l"en und "O"en erkannt wird. In der Erkennungsschaltung 44
wird ein Reihenbit_.muster von dem Register (VSR) 42 über
eine Anzahl Verknüpfungsglieder 46 aufgenommen, um einen in
zwei Richtungen arbeitenden Binärzähler 47 schrittweise vorwärts oder rückwärts zählen zu lassen. Die Verknüpfung ist
vorgesehen, um sicherzustellen, daß die Zuordnung der zwei
Binärzustände außerhalb des Registers (VSR) an den zwei richtung s abhängig en Eingängen des Zählers 47 bei abwechselnden
Zustandsworten umgekehrt wird, so daß der Zähler 47 einen
Schritt vorwärtszählt, worauf er einen Schritt rückwärtszählt, da eine größere Anzahl von I¹en als O¹en in jedem Wort vorhanden ist. Der Anfangszustand des Zählers wird so eingestellt, daß die gleichen positiven und negativen Reste +2 oder -2 an dem Zähler am Ende jedes folgenden Wortes vorhanden sind.
Das Fühlen dieser zwei besonderen Reste wird dazu benutzt, um ein bistabiles Element 48 ein- und rückzustellen. Eine Änderung in dem Gleichgewicht zwischen l'en und 0'en in dem Bitmuster hat eine Abweichung gegenüber den normalen Resten zur Folge und das bistabile Element 48 wird nicht länger von sei-

- 17 -

7 09807/1001

- 17 nem 1- in seinen O-Zustand gesteuert.

Der normalerweise wechselnde Ausgang des bistabilen Elements 48 schafft den geforderten dynamischen Ausgang für das System und wird auch zu den Verknüpfungsgliedern 46 über eine Leitung 49 rückgekoppelt, um die Zuordnung der 1- oder O-Zustände am Eingang zu steuern. Diese Ruckkopplungsschlexfe 49 ergibt an der Erkennungsschaltung eine Verriegelungsmöglichkeit, welche, sobald das bistabile Element angehalten hat, die Rückstellung des Anfangszustandes von Hand erfordert, um einen bistabilen Betrieb wieder herzustellen. Dies wird mittels einer von Hand zu beätitgenden Rückstelltaste 50 erreicht.

Die Funktion des in zwei Richtungen arbeitenden Binärzählers 47 und des zugeordneten Dekodierers kann, wie in den Fig.6 und 7 dargestellt ist, mittels eines Schieberegisters 52 abgewandelt werden, in welchem ein Markierungsbit zwischen zwei symmetrischen Grenzwerten durch die in zwei Richtungen arbeitenden Eingänge verschoben wird. Das bistabile Element 54 würde dann abwechselnd ein- und rückgestellt, wenn das Markierungsbit die Grenzwerte erreicht hat.

Zusätzlich ist bei dieser Abwandlung ein sogenannter Impulsabsorber 53 vorgesehen, welcher einen einzelnen 1- oder O-Zustand an dem Serienausgang des Registers (VSR) durch ein Verschieben des Markierungsbits in dem Schieberegister 52 verhin-

- 18 -

7 09807/1001

dert. Dies wird mittels Verzögerungselementen 55 erreicht, welcha das Öffnen der entsprechenden UND-Gleider 56 nach dem ersten Impuls an einem Eingang des bistabilen Elements 57 verzögern. Hierdurch wird das Verschieben des Markierungsbits in dem Schieberegister in Abhängigkeit von dem Binärmuster des Registers (VSR) kritisch. Eine Abweichung von dem normalen seriellen Bitmuster 3 führt zu dem Markierungsbit, das aus dem Schieberegister 52 herausgeschoben wird. Ein Herausschieben aus dem Register kann nur durch Betätigen der Rückstelltaste 50 von Hand wieder behoben und rückgängig gemacht werden.

Patentansprüche

- 19 -

709807/1001

Claims

Patentansprüche

l.j Datenbearbeitungssystein, gekennzeichnet durch

eine Abtasteinrichtung, um periodisch eine Anzahl analoger Signale von unabhängigen Eingangsleitungen abzutasten? eine Prüfsignal-Eingabeeinrichtung, mittels welcher Prüfsignale zwischen mindestens zwei der Anzahl analoger Signale geschachtelt werden;

einen Analog-Digital-Umsetzer, der die analogen Signale und die Testsignale erhält und äquivalente digitale Ausgangssxgnale abgibt;

ein Hauptmeßwert-Schieberegister (PMR), das vorgesehen ist um die digitalen Ausgangssignale aufzunehmen und betreibbar ist, um die digitalen Signale nach jeder vollständigen, mittels der Abtasteinrichtung durchgeführten Abtastung mit neu abgetasteten Signalen zu überschreiben oder zu regenerieren; eine Signalentnahmeeinrichtung, um Signale von dem Schieberegister (PMR) zu entnehmen;

eine Vergleichseinrichtung, um dieentnommenen Signale aufzunehmen und um sie mit gespeicherten Schwellenwertdaten zu vergleichen, um eine binäre "1" oder "0" entsprechend dem Wert jedes entnommenen Signals bezüglich der Schwellenwertdaten zu schaffen;

7 0 9 8 Ü 7 / 1 0 0 1

ein Ilauptzustandsregister (PSM), in welchem die digitalen Bits von der Vergleichseinrichtung zu einem binären Wort zusammengesetzt werden, in welchem die Bitstellen um eine Stelle bei jedem Durchlauf der Abtasteinrichtung weitergeschoben werden; und

eine eine Mehrheit wählende und bestimmende Schaltung, welche auf die Mehrheit m aus η Zustandsbits anspricht, wodurch ein Liegen außerhalb der Toleranzbedingung angezeigt wird.
2. Datenbearbeitungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Werte der Prüfsignale eins über und eins unter den Schwellenwerten festgelegt sind, die in der Vergleichsschaltung eingestellt sind.
3. Datenbearbeitungssystem nach Anspruch 1, gekennzeichnet durch eine Überwachungseinrichtung für das Hauptzustandsregister (PSR).
k. Datenbearbeitungssystem nach Anspruch 2, dadurch gekennzeichnet, daß die Überwachungseinrichtung eine ein digitales Folgemuster erkennende Schaltung aufweist.
5· Datenbearbeitungssystem nach Anspruch 4, dadurch gekennzeichnet, daß die das digitale Folgemuster erkennende Schaltung einen dynamischen oder wechselnden Ausgang nur dann schafft, wenn das geforderte Muster vorhanden ist.

- 21 -

7 0980 7/1001
6. Datenbearbeitungssystem nach Anspruch 1, gekennzeichnet durch eine Schieberegister (PMR) zugeordnete Adresseneinrichtung zum Weiterschalten der PMR-Adresse bezüglich der Abtasteinrichtung um eine Stelle bei Beendigung jeder Abtastung durch die Abtasteinrichtung, wobei alle Daten in dem Register (PMR) bei jeder folgenden Abtastung um eine Stelle weitergeschaltet werden.

7098Ü7/1001

Leerseite