JP2757992B2 - 入力装置 - Google Patents
入力装置Info
- Publication number
- JP2757992B2 JP2757992B2 JP63028841A JP2884188A JP2757992B2 JP 2757992 B2 JP2757992 B2 JP 2757992B2 JP 63028841 A JP63028841 A JP 63028841A JP 2884188 A JP2884188 A JP 2884188A JP 2757992 B2 JP2757992 B2 JP 2757992B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- keys
- data
- pressed
- input device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/003—Phantom keys detection and prevention
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、キーボードよりデータを入力する入力装置
に関し、特に、キーマトリックスの接点にダイオードを
付加していない２キーロールオーバー入力方式の入力装
置に関するものである。
に関し、特に、キーマトリックスの接点にダイオードを
付加していない２キーロールオーバー入力方式の入力装
置に関するものである。
［従来の技術］ 従来、この種の装置においては、ダイオードを使用し
ないキーマトリックスからのキーインデータを処理する
入力装置がある。このような機種では、通常、同時に３
個のキーが押下された場合はあたかも４個のキーが押下
されたように機能するので、同時に入力できるキーの個
数を２個に限定し、３個目をロックアウトするように構
成されている。
ないキーマトリックスからのキーインデータを処理する
入力装置がある。このような機種では、通常、同時に３
個のキーが押下された場合はあたかも４個のキーが押下
されたように機能するので、同時に入力できるキーの個
数を２個に限定し、３個目をロックアウトするように構
成されている。
［発明が解決しようとする課題］ しかしながえら、最近の入力装置において、２つのキ
ーの同時押下による機能付けは多数あるので、オペレー
タにとって判りづらい入力装置になっているという問題
点があった。
ーの同時押下による機能付けは多数あるので、オペレー
タにとって判りづらい入力装置になっているという問題
点があった。
そこで、本発明の目的は、上述の問題点を解決し、３
個以上の限定されたキーと他の１個のキーとの組み合わ
せから成る４個以上のキーを同時押下させることによ
り、オペレータにこのときの機能を鮮明に印象付けるよ
うにし、オペレータにとってキーインが容易な、すなわ
ちキー押下による機能の種類分けを容易に認識すること
のできる入力装置を提供することにある。
個以上の限定されたキーと他の１個のキーとの組み合わ
せから成る４個以上のキーを同時押下させることによ
り、オペレータにこのときの機能を鮮明に印象付けるよ
うにし、オペレータにとってキーインが容易な、すなわ
ちキー押下による機能の種類分けを容易に認識すること
のできる入力装置を提供することにある。
［課題を解決するための手段］ 上記の目的を達成するために、本発明に係る入力装置
は、キーマトリックス上における３個以上の限定された
キーのそれぞれの延長線によって形成される各交点にキ
ーを配置しない入力装置であって、前記限定された３個
以上のキーおよび他の１個のキーを組合わせた４個以上
のキーの同時入力を行う前記キーマトリックスを具えた
ものである。
は、キーマトリックス上における３個以上の限定された
キーのそれぞれの延長線によって形成される各交点にキ
ーを配置しない入力装置であって、前記限定された３個
以上のキーおよび他の１個のキーを組合わせた４個以上
のキーの同時入力を行う前記キーマトリックスを具えた
ものである。
［作用］ 本発明においては、キーマトリックス上の限定された
３個以上の特殊キーの延長線上の交点にキーを設けない
ことにより、この限定した３個以上の特殊キーと他の１
つのキーとを組合わせて成る４個以上のキーを同時に押
下しても、その押下されたキーのみを読み込むことがで
きるようにしたものである。
３個以上の特殊キーの延長線上の交点にキーを設けない
ことにより、この限定した３個以上の特殊キーと他の１
つのキーとを組合わせて成る４個以上のキーを同時に押
下しても、その押下されたキーのみを読み込むことがで
きるようにしたものである。
［実施例］ 以下、図面を参照して本発明を詳細に説明する。
第１図は本発明の実施例の構成を示す。ここで、１は
CPU（中央処理装置）であり、入力装置全体の制御を行
なう。1Aはインターバルタイマーであり、一定時間間隔
で信号を発生する。２はROM（リードオンリメモリ）で
あり、第２図のフローチャートに従った制御手順のプロ
グラムを記憶している。３はRAM（ランダムアクセスメ
モリ）であり、各種のデータを記憶する。
CPU（中央処理装置）であり、入力装置全体の制御を行
なう。1Aはインターバルタイマーであり、一定時間間隔
で信号を発生する。２はROM（リードオンリメモリ）で
あり、第２図のフローチャートに従った制御手順のプロ
グラムを記憶している。３はRAM（ランダムアクセスメ
モリ）であり、各種のデータを記憶する。
４はキーマトリックスであり、５はキーマトリックス
４からのキーデータを読み込むボートＤであり、端子KD
0〜KD7を有している。６はキーマトリックス４へデータ
を出力するポートＳであり、端子KS0〜KS7を有してい
る。
４からのキーデータを読み込むボートＤであり、端子KD
0〜KD7を有している。６はキーマトリックス４へデータ
を出力するポートＳであり、端子KS0〜KS7を有してい
る。
７〜11はキーマトリックス４上のキーの一例を示す。
7,8,9,10および11は、それぞれキー′MODE′，′COD
E′，′Ａ′，′Ｅ′および′＋′である。12および13
は′MODE′７と′CODE′８とのマトリックス４上の２つ
の交点を示す。
7,8,9,10および11は、それぞれキー′MODE′，′COD
E′，′Ａ′，′Ｅ′および′＋′である。12および13
は′MODE′７と′CODE′８とのマトリックス４上の２つ
の交点を示す。
14は電源である。15はCPUバスであり、アドレス信
号，データ信号およびコントロール信号を送出する。
号，データ信号およびコントロール信号を送出する。
次に、キーを押下したときの動作について説明する。
いま、キーマトリックス４上のキーであるキー′Ａ′
9,′Ｅ′10および′CODE′８が同時に押下されたとする
と、あたかもキー′＋′11が押下されたかのように、デ
ータがポ−トD5に読み込まれる。すなわち、特殊キーで
ある′CODE′13と他の２つのキーを押下した場合には、
データがポートD5に読み込まれてしまう。
いま、キーマトリックス４上のキーであるキー′Ａ′
9,′Ｅ′10および′CODE′８が同時に押下されたとする
と、あたかもキー′＋′11が押下されたかのように、デ
ータがポ−トD5に読み込まれる。すなわち、特殊キーで
ある′CODE′13と他の２つのキーを押下した場合には、
データがポートD5に読み込まれてしまう。
しかし、キー′CODE′8,′MODE′７および′Ａ′９が
同時に押下された場合には他のキーがポートD5に読み込
まれない。
同時に押下された場合には他のキーがポートD5に読み込
まれない。
すなわち、特殊キー２個と他のキーが１個（この場
合′Ａ′９）が押下された場合は他のキーがポートD5に
読み込まれない。これはキー′CODE′８および′MODE′
７を同時に押下しているときにイメージデータが上がる
位置、すなわち′CODE′８および′MODE′７の交点12お
よび13に、キー′Ａ′の接点がないからである。
合′Ａ′９）が押下された場合は他のキーがポートD5に
読み込まれない。これはキー′CODE′８および′MODE′
７を同時に押下しているときにイメージデータが上がる
位置、すなわち′CODE′８および′MODE′７の交点12お
よび13に、キー′Ａ′の接点がないからである。
次に、本発明の実施例を適用したタイプライタの動作
について説明する。第２図は8msec毎に信号発生するイ
ンターバルタイマー1Aの割込み処理を示すフローチャー
トである。ここで示すペンディング・バッファはキー押
下時のONのチャタリングを除去するための記憶エリアで
あり、オフ・ウェイティング・バッファはキーを離すと
きのOFFのチャタリングを除去するための記憶エリア、
キーバッファはキー押下によりONと認められたキーコー
ドが格納されるべき記憶エリアである。
について説明する。第２図は8msec毎に信号発生するイ
ンターバルタイマー1Aの割込み処理を示すフローチャー
トである。ここで示すペンディング・バッファはキー押
下時のONのチャタリングを除去するための記憶エリアで
あり、オフ・ウェイティング・バッファはキーを離すと
きのOFFのチャタリングを除去するための記憶エリア、
キーバッファはキー押下によりONと認められたキーコー
ドが格納されるべき記憶エリアである。
割込みが発生すると、ステップS1においてキースキャ
ンの処理が開始される。ステップS2においては、ポート
S6にストローブデータをセットする。ステップS3におい
ては、ポートD5よりキーデータを読み込む。
ンの処理が開始される。ステップS2においては、ポート
S6にストローブデータをセットする。ステップS3におい
ては、ポートD5よりキーデータを読み込む。
次ぎにステップS4に移り、キーデータが有るか否かを
判定する。キーデータが無いときはステップS4からステ
ップS12へ分岐する。キーデータがあるときはステップS
4からステップS5に移る。
判定する。キーデータが無いときはステップS4からステ
ップS12へ分岐する。キーデータがあるときはステップS
4からステップS5に移る。
ステップS5においては、ステップS3で読み込んだデー
タが４キー以上か否かを調べる。
タが４キー以上か否かを調べる。
４キー以上のときは符号Ａで示すようにステップS17
へ分岐する。４キー以下のときはステップS6に移る。
へ分岐する。４キー以下のときはステップS6に移る。
ステップS6においてはRAM3に存在するオフ・ウェイテ
ィング・バッファに空きがあるか否かを調べる。空きが
無いときはステップS12へ分岐する。空きが有るときは
ステップS7へ移行する。
ィング・バッファに空きがあるか否かを調べる。空きが
無いときはステップS12へ分岐する。空きが有るときは
ステップS7へ移行する。
ステップS7においてはRAM3上のペンディング・バッフ
ァに空きがあるか否かを調べる。空きが無いときは、ス
テップS12へ分岐する。空きが有るときはステップS8に
移る。
ァに空きがあるか否かを調べる。空きが無いときは、ス
テップS12へ分岐する。空きが有るときはステップS8に
移る。
ステップS8においてはペンディング・バッファのデー
タと、ステップS3において読み込んだデータが同じデー
タか否かを調べる。データが異なるときはステップS16
へ分岐し、ステップS3で読み込んだデータをペンディン
グ・バッファに格納し、その後ステップS12へ移る。
タと、ステップS3において読み込んだデータが同じデー
タか否かを調べる。データが異なるときはステップS16
へ分岐し、ステップS3で読み込んだデータをペンディン
グ・バッファに格納し、その後ステップS12へ移る。
ステップS8においてはデータが一致した場合は、ステ
ップS9に移り、データをキーバッファに格納する。ステ
ップS10において、ステップS9におけるデータと同じデ
ータをオフ・ウェイティング・バッファへも格納する。
次にステップ11に移り、ペンディング・バッファをクリ
アーする。
ップS9に移り、データをキーバッファに格納する。ステ
ップS10において、ステップS9におけるデータと同じデ
ータをオフ・ウェイティング・バッファへも格納する。
次にステップ11に移り、ペンディング・バッファをクリ
アーする。
ステップS12においてはRAM3内のオフ・ウェイティン
グ・カウントをカウント・アップする。そして、ステッ
プS13に移り、ステップS12においてカウント・アップし
た結果が３であるか否かを調べる。この結果が３でない
ときはステップS15へ分岐する。３であるときはステッ
プS14に移り、オフ・ウェイティング・バッファとオフ
・ウェイティング・カウントをクリアーする。
グ・カウントをカウント・アップする。そして、ステッ
プS13に移り、ステップS12においてカウント・アップし
た結果が３であるか否かを調べる。この結果が３でない
ときはステップS15へ分岐する。３であるときはステッ
プS14に移り、オフ・ウェイティング・バッファとオフ
・ウェイティング・カウントをクリアーする。
次にステップS15に移りポートS6に出力すべきストロ
ーブ・データがエンドか否かを調べる。エンドでないと
きはステップS2へ分岐し、処理を続ける。エンドのとき
はステップS17で処理を終了し、次の割込みの発生を待
つ。
ーブ・データがエンドか否かを調べる。エンドでないと
きはステップS2へ分岐し、処理を続ける。エンドのとき
はステップS17で処理を終了し、次の割込みの発生を待
つ。
以上がキースキャン処理の流れである。
以上説明したように、本実施例においては同時押下さ
れるキーを３個としたが、これを４個あるいはそれ以上
とすることもできる。例えば、４個の場合は、３個のキ
ーを限定し、この限定した３キーの各々の交点にキーを
配置しなければ、押下される４個目のキーはいずれのキ
ーを押下してもイメージデータは発生することなく、４
個のキーを認識することができる。
れるキーを３個としたが、これを４個あるいはそれ以上
とすることもできる。例えば、４個の場合は、３個のキ
ーを限定し、この限定した３キーの各々の交点にキーを
配置しなければ、押下される４個目のキーはいずれのキ
ーを押下してもイメージデータは発生することなく、４
個のキーを認識することができる。
また、本実施例においては、限定された２個のキーの
交点のどちらにもキーを配置してはいないが、どちらか
一方の交点にキーを配置し、このキーと限定された２個
のキーによる３キー同時押下を認識することもできる。
すなわち、キーが配置されていない位置より認識される
キーデータはソフトウェアによりあらかじめ認識されて
いるので、キーデータのうち、このイメージデータのみ
をキーデータとして認めないようにすればよい。
交点のどちらにもキーを配置してはいないが、どちらか
一方の交点にキーを配置し、このキーと限定された２個
のキーによる３キー同時押下を認識することもできる。
すなわち、キーが配置されていない位置より認識される
キーデータはソフトウェアによりあらかじめ認識されて
いるので、キーデータのうち、このイメージデータのみ
をキーデータとして認めないようにすればよい。
［発明の効果］ 以上説明した通り、本発明においては、キーマトリッ
クス上の限定した３個以上の特殊キーの延長線上のそれ
ぞれの交点にキーを設けないことにより、この限定され
た３個以上の特殊キーと他の１個のキーとを同時に押下
したとき、その押下された４個以上のキーのみを認識す
ることができるようにしたので、従来から知られている
２個のキー同時押下よりも、４個以上のキー同時押下に
よる入力の方が、実行される機能をオペレータに強く印
象づけさせることができるという効果がある。
クス上の限定した３個以上の特殊キーの延長線上のそれ
ぞれの交点にキーを設けないことにより、この限定され
た３個以上の特殊キーと他の１個のキーとを同時に押下
したとき、その押下された４個以上のキーのみを認識す
ることができるようにしたので、従来から知られている
２個のキー同時押下よりも、４個以上のキー同時押下に
よる入力の方が、実行される機能をオペレータに強く印
象づけさせることができるという効果がある。
また、装置の操作上、デリートなどのような機能を作
動させるためのキー入力は、オペレーションがむずかし
い方がオペレータにその機能を意識づけさせることがで
きるという効果もある。
動させるためのキー入力は、オペレーションがむずかし
い方がオペレータにその機能を意識づけさせることがで
きるという効果もある。
第１図は本発明の実施例を適用した入力装置の構成図、 第２図は本発明の実施例を適用したタイプライターの動
作のフローチャートである。 １…CPU（中央処理装置）、1A…インターバルタイマ
ー、２…ROM（リードオンリメモリ）、３…RAM（ランダ
ムアクセスメモリ）、４…キーマトリックス、５…ポー
トＤ、６…ポートＳ、７〜11…キー、14…電線、15…CP
Uバス。
作のフローチャートである。 １…CPU（中央処理装置）、1A…インターバルタイマ
ー、２…ROM（リードオンリメモリ）、３…RAM（ランダ
ムアクセスメモリ）、４…キーマトリックス、５…ポー
トＤ、６…ポートＳ、７〜11…キー、14…電線、15…CP
Uバス。
Claims (1)
- 【請求項１】キーマトリックス上における３個以上の限
定されたキーのそれぞれの延長線によって形成される各
交点にキーを配置しない入力装置であって、 前記限定された３個以上のキーおよび他の１個のキーを
組合わせた４個以上のキーの同時入力を行う前記キーマ
トリックスを具えたことを特徴とする入力装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63028841A JP2757992B2 (ja) | 1988-02-12 | 1988-02-12 | 入力装置 |
| US08/336,756 US5583498A (en) | 1988-02-12 | 1994-11-08 | Input device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63028841A JP2757992B2 (ja) | 1988-02-12 | 1988-02-12 | 入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01205314A JPH01205314A (ja) | 1989-08-17 |
| JP2757992B2 true JP2757992B2 (ja) | 1998-05-25 |
Family
ID=12259592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63028841A Expired - Lifetime JP2757992B2 (ja) | 1988-02-12 | 1988-02-12 | 入力装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5583498A (ja) |
| JP (1) | JP2757992B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821425B2 (en) * | 2002-07-12 | 2010-10-26 | Atmel Corporation | Capacitive keyboard with non-locking reduced keying ambiguity |
| US7256714B2 (en) * | 2003-07-11 | 2007-08-14 | Harald Philipp | Keyboard with reduced keying ambiguity |
| DE60301831T2 (de) * | 2002-07-12 | 2006-08-10 | Philipp, Harald, Southampton | Kapazitive Tastatur mit verminderter Mehrdeutigkeit bei der Eingabe |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3745536A (en) * | 1971-03-01 | 1973-07-10 | Burroughs Corp | High speed serial scan and read-out of keyboards |
| US3792466A (en) * | 1972-05-31 | 1974-02-12 | Mos Technology Inc | Keyboard entry system with n-key rollover and n-key lockout protection |
| JPS5477534A (en) * | 1977-12-02 | 1979-06-21 | Matsushita Electric Ind Co Ltd | Digital input circuit |
| US4333089A (en) * | 1978-07-21 | 1982-06-01 | Radio Shack | Keyboard and control system |
| US4420744A (en) * | 1981-02-12 | 1983-12-13 | Oak Industries Inc. | Keyboard crosspoint encoder having N-key rollover |
| US4502038A (en) * | 1981-10-15 | 1985-02-26 | Convergent Technologies, Inc. | Keyboard scanning and interface method and circuit |
| US4581603A (en) * | 1983-03-11 | 1986-04-08 | The Maxi-Switch Company | Switch matrix key closure validation device and method |
| FR2575305B1 (fr) * | 1984-12-20 | 1987-02-13 | Peugeot | Dispositif de commande par touches |
| US4833447A (en) * | 1985-04-27 | 1989-05-23 | Canon Kabushiki Kaisha | Input device |
| JPS643721A (en) * | 1987-06-25 | 1989-01-09 | Silver Seiko | Key input device |
-
1988
- 1988-02-12 JP JP63028841A patent/JP2757992B2/ja not_active Expired - Lifetime
-
1994
- 1994-11-08 US US08/336,756 patent/US5583498A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5583498A (en) | 1996-12-10 |
| JPH01205314A (ja) | 1989-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4106011A (en) | Keyboard circuit | |
| JPH051485B2 (ja) | ||
| JP2757992B2 (ja) | 入力装置 | |
| JPH07281813A (ja) | タッチパネル装置とその位置検出方法 | |
| JPS6237405B2 (ja) | ||
| JP2823610B2 (ja) | キー入力装置 | |
| KR0181586B1 (ko) | 분리형 키보드를 갖는 컴퓨터 | |
| JPS61150021A (ja) | キ−ボ−ド制御回路 | |
| JPH0243819A (ja) | キーボード | |
| JPH0580911A (ja) | キー入力装置 | |
| JP3341164B2 (ja) | プログラマブルコントローラ | |
| JPH08194570A (ja) | キースキャン回路 | |
| JPS63155573U (ja) | ||
| JPS62105220A (ja) | 入力装置 | |
| JPH0512818Y2 (ja) | ||
| JPS6346868B2 (ja) | ||
| JPH0621971B2 (ja) | 入力制御装置 | |
| JPH0772964A (ja) | キー入力制御方式 | |
| JPS58200345A (ja) | １チツプマイクロコンピユ−タ | |
| JPH0142408B2 (ja) | ||
| JPH05224952A (ja) | 情報処理装置 | |
| JPS59184928A (ja) | デ−タ処理装置 | |
| JPS6246936U (ja) | ||
| JPS63282515A (ja) | 入力装置 | |
| JPH0488416A (ja) | 入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |