DE2321390C3 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung

Info

Publication number
DE2321390C3
DE2321390C3 DE19732321390 DE2321390A DE2321390C3 DE 2321390 C3 DE2321390 C3 DE 2321390C3 DE 19732321390 DE19732321390 DE 19732321390 DE 2321390 A DE2321390 A DE 2321390A DE 2321390 C3 DE2321390 C3 DE 2321390C3
Authority
DE
Germany
Prior art keywords
silicon substrate
platinum
layer
heat treatment
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19732321390
Other languages
English (en)
Other versions
DE2321390A1 (de
DE2321390B2 (de
Inventor
Hirotsugu Takatsuki Hattori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2321390A1 publication Critical patent/DE2321390A1/de
Publication of DE2321390B2 publication Critical patent/DE2321390B2/de
Application granted granted Critical
Publication of DE2321390C3 publication Critical patent/DE2321390C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1.
Aus der DE-AS 12 13 921 ist ein derartiges Verfahren bekannt, bei dem als Edelmetallschicht eine Silberschicht dient, dir nach Erwärmung ein Eutektikum mit dem Halbleiterwerkstoff bildet. Zur Verbesserung der Haftung der auf die eutektische jchicht aufzubringenden Nickelelektrode wird vor der stromlosen Abscheidung des Nickels die Oberfläche der eutektischen Schicht in einer Nickel- und Fluor-Ionen enthaltenden Lösung aktiviert.
Aus den DE-AS 19 57 500, DE-AS 19 58 807 und FR-PS 14 17 621 sind Verfahren bekannt, zur Verbesserung des ohmschen Kontakts zwischen einem Siliziumsubstrat und einer metallenen Anschlußelektrode durch Aufbringen und nachfolgendes Eindiffundieren von Platin bei Temperaturen zwischen 400 und 7000C im Siliziumsubstrat zunächst eine dünne Randzone auf Platinsilizid zu bilden, auf welche weitere Metallschichten aufgeschichtet werden, die unter den Gesichtspunkten guter Haftung auf Siliziumdioxid- oder Siliziumnitridschichten wie z. B. Titan und guter Kontaktierbarkeit wie z. B. Gold ausgewählt sind. Dabei dienen Zwischenschichten aus Platin dazu, unerwünschte Reaktionen zwischen solchen Metallschichten wie beispielsweise zwischen Titan und Gold zu vermeiden.
Aus der DE-AS 12 83 970 ist ferner ein Verfahren bekannt, bei dem auf das Halbleitersubstrat als Metallschicht Molybdän oder Wolfram direkt aufgebracht wird.
Diese bekannten Verfahren gewährleisten jedoch nur eine gute Haftung einer Metallelektrode auf einem Siliziumsubstrat, haben aber keine Auswirkungen auf die Schaltcharakteristik des Halbleiterbauelements.
Aufgabe der Erfindung ist es, ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 anzugeben, welches eine gute Haftung der Nickelschicht auf dem Siliziumsubstrat sowie eine verbesserte Schaltcharakteristik der Vorrichtung ergibt.
Die Aufgabe wird erfindungsgemäß mit den im kennzeichnenden Teil des Patentanspruchs 1 genannten
Maßnahmen gelöst.
Dabei wird durch die erste Wärmebehandlung eine gute Haftung der Platinschicht auf dem Siliziumsubstrat erzielt, während die zweite Wärmebehandlung bei höherer Temperatur die Verankerung der Nickelschicht auf der Platinschicht und zugleich ein Eindiffundieren des Platins in das Substrat in einem solchen Ausmaß bewirkt, daß es dort in an sich bekannter Weise (US-PS 36 40 783} als Lebensdauerverminderer für die Ladungsträger wirkt und auf diese Weise zu einer Verbesserung der Schaltcharakteristik des Halbleiterbauelements führt.
Vorzugsweise erfolgt das Abscheiden der Piatinschicht durch Eintauchen des Siliziumsubstrats in eine wäßrige Lösung mit Chlorplatinsäure und Fluorwasserstoffsäure. Die Fluorwasserstoffsäure reduziert das Platin der Chlorplatinsäure und löst gleichzeitig auf dem Siliziumsubstrat etwa noch befindliche Siliziumdioxidschichten auf.
Im folgenden ist als Ausführungsbeispiel die Herstellung einer Siliziumdiode nach dem erfindungsgemäßen Verfahren, anhand der Zeichnung beschrieben, die in den F i g. 1 bis 6 schematisch verschiedene Herstellungsstufen der Diode darstellt.
Zunächst wird ein η-leitendes Siliziumsubstrat 1 hergestellt, das in F i g. 1 dargestellt ist. Danach wird ein n-Störstoff wie beispielsweise Phosphor in das Siliziumsubstrat 1 eindiffui.diert. Diese Diffusionsbehandlung führt zur Bildung von n+-diffundierten Bereichen 2 und 3 im Siliziumsubstrat 1. Während dieser Diffusionsbehandlung werden außerdem auf den Oberflächen des Siliziumsubstrats 1 Siliziiimdioxidschichten 4 und 5 gebildet(Fig. 2).
Danach wird einer der in dem Siliziumsubstrat 1 entstandenen η+ -diffundierten Bereiche beispielsweise durch Läppen entfernt, so daß eine Oberfläche des η-leitenden Siliziumsubstrats 1 freiliegt (F i g. 3).
Von dieser freigelegten Oberfläche her wird hierauf ein p-Störstoff wie beispielsweise Bor in das Substrat eindiffundiert. Die Fig.4 zeigt dc.i Aufbau, der sich nach dem Eindiffundieren des p-Störstoffs ergibt, wobei 6 einen p + -diffundierten Bereich und 7 eine während der Bildung des p + -diffundierten Bereichs 6 erzeugte Siliziumdioxidbeschichtung bezeichnet.
Als Ergebnis dieser Verfahrensschritte ist in dem Siliziumsubstrat eine p + nn + -Siliziumdiode ausgebildet, so daß der p + -diffundierte Bereich 6 und der η+ -diffundierte Bereich 3 Grundschichten darstellen, auf denen Elektroden aufzubringen sind.
Die Siliziumdioxidschichten auf dem Siliziumsubstrat mit der darin erzeugten p + nn + -Diode werden vollständig entfernt, wonach das Siliziumsubstrat für kurze Zeit in eine wäßrige Lösung mit Chlorplatinsäure und Fluorwasserstoffsäure getaucht wird. Dabei wird Platin von der Chlorplatinsäure durch die Reduktion mittels der Fluorwasserstoffsäure getrennt und auf den Oberflächen des Siliziumsubstrats abgeschieden, von denen das Siliziumdioxid mittels der Fluorwasserstoffsäure entfernt worden ist. Auf diese Weise wird eine dünne Platinschicht auf den Oberflächen des Siliziumsubstrats gebildet.
Nach Bildung der Platinschicht wird das Siliziumsubstrat gespült, getrocknet und danach für etwa 5 bis 10 Minuten einer Wärmebehandlung bei einer Temperatur in der Größenordnung von 700°C in inerter Atmosphäre unterzogen. Die Fig.5 zeigt das Siliziumsubstrat nach der Wärmebehandlung, wobei 8 und 9 die gebildeten Platinschichten bezeichnen.
Danach werden auf den Oberflächen des Siliziumsubstrats bzw. der darauf nunmehr ausgebildeten Platinschichten auf bekannte Weise mittels stromloser Vernickelung Nickelschichten 10 und 11 gebildet (Fig. 6). Die auf diese Weise plattierten Nickelschichten haften noch nicht zufriedenstellend auf dem Silizitimsubstrat, so daß der Konidktwiderstand noch nicht ausreichend niedrig ist. Aus diesem Grunde werden die plattierten Nickelschichten einer Wärmebehandlung unterzogen, i;;it der sie auf das Siliziumsubstrat aufgebacken werden. Diese Wärmebehandlung wird durch Erwärmung der Nickelschichten auf eine Temperatur von 800 bis 9000C in inerter Atmosphäre durchgeführt.
Durch diese Wärmebehandlung verbessern die auf das Siliziumsubstrat aufgebrachten Platinschichten die Haftung zwischen den plattierten Nickelschichten und dem Siliziumsubtrat, wobei zugleich das Platin in das Siliziumsubstrat eindiffundiert und dort als Lebensdauerverminderer für die Ladungsträger wirkt. Damit das Platin auf diese Weise wirken kann, empfiehlt sich
ί eine Erwärmungszeitdauer von 10 bis 60 Min.
Die. zwischen den plattierten Nickelschichten und dem Siliziumsubstrat aufgebrachten Platinschichten erhöhen somit nicht nur die Haftung zwischen diesen, sondern wirken darüber hinaus als Diffusionsquelle, aus
ίο der das Platin während der Wärmebehandlung der plattierten Nickelschichten in das Siliziumsubstrat eindiffundiert, wo es als Lebensdauerverminderer für die Ladungsträger wirkt. Daher ist bei einer auf diese Weise hergestellten Halbleitervorrichtung sowohl ein ausgezeichneter Kontakt zwischen den Elektroden und dem Substrat gewährleistet als auch die Schaltcharakteristik der Halbleitervorrichtung verbessert.
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem PN-Übergang, bei dem auf die Oberfläche eines Silrziumsubstrats eine Edelmetallschicht aufgebracht, das beschichtete Substrat einer Wärmebehandlung ausgesetzt und anschließend stromlos eine Nickelschicht aufgebracht wird, dadurch gekennzeichnet, daß als Edelmetallschicht eine Platinschicht aus einer Lösung stromlos auf das hochdotierte Siliziumsubstrat abgeschieden, die Wärmebehandlung bei etwa 700° C über 5 bis 10 Minuten durchgeführt und die Anordnung nach Aufbringung der Nickelschicht einer weiteren Wärmebehandlung bei einer Temperatur von 800 bis 9000C über 10 bis 60 Minuten unterzogen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Abscheiden der Platinschicht durch Eintauchen des Siliziumsubstrats in eine wäßrige Lösung mit Chlorplatinsäure und Fluorwasserstoffsäure erfolgt.
DE19732321390 1972-05-02 1973-04-27 Verfahren zur Herstellung einer Halbleitervorrichtung Expired DE2321390C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4414172A JPS5745061B2 (de) 1972-05-02 1972-05-02

Publications (3)

Publication Number Publication Date
DE2321390A1 DE2321390A1 (de) 1973-11-15
DE2321390B2 DE2321390B2 (de) 1976-10-28
DE2321390C3 true DE2321390C3 (de) 1982-07-08

Family

ID=12683347

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732321390 Expired DE2321390C3 (de) 1972-05-02 1973-04-27 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (6)

Country Link
JP (1) JPS5745061B2 (de)
CA (1) CA980918A (de)
DE (1) DE2321390C3 (de)
FR (1) FR2183111B1 (de)
GB (1) GB1379011A (de)
IT (1) IT988158B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS591667A (ja) * 1982-05-20 1984-01-07 ゼネラル・エレクトリツク・カンパニイ シリコンに対する白金の無電解めつき法
JPS60182010A (ja) * 1984-02-29 1985-09-17 Canon Electronics Inc ヘツド装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL241982A (de) * 1958-08-13 1900-01-01
NL134170C (de) * 1963-12-17 1900-01-01
DE1213921B (de) * 1964-08-25 1966-04-07 Bosch Gmbh Robert Verfahren zur Herstellung einer Halbleiteranordnung
DE1283970B (de) * 1966-03-19 1968-11-28 Siemens Ag Metallischer Kontakt an einem Halbleiterbauelement
US3599054A (en) * 1968-11-22 1971-08-10 Bell Telephone Labor Inc Barrier layer devices and methods for their manufacture
US3640783A (en) * 1969-08-11 1972-02-08 Trw Semiconductors Inc Semiconductor devices with diffused platinum

Also Published As

Publication number Publication date
DE2321390A1 (de) 1973-11-15
FR2183111A1 (de) 1973-12-14
DE2321390B2 (de) 1976-10-28
GB1379011A (en) 1975-01-02
CA980918A (en) 1975-12-30
JPS495575A (de) 1974-01-18
JPS5745061B2 (de) 1982-09-25
IT988158B (it) 1975-04-10
FR2183111B1 (de) 1976-11-12

Similar Documents

Publication Publication Date Title
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE1200439B (de) Verfahren zum Herstellen eines elektrischen Kontaktes an einem oxydueberzogenen Halbleiterplaettchen
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
AT398014B (de) Verfahren zur diffundierung von die lebensdauer der minoritätsträger verringernden platinatomen
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2839044C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Sperrschicht
DE2123595A1 (de) Halbleiteranordnung
DE1514376B2 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2360030B2 (de) Verfahren zum Herstellen einer Schottky-Diode
DE1521604A1 (de) Verfahren zum Metallisieren ausgewaehlter Oberflaechenbereiche auf Unterlagen
DE2321390C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1589076B2 (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE1521414C3 (de) Verfahren zum Aufbringen von nebeneinander liegenden, durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage
DE1964837C3 (de) Verfahren zur Herstellung einer lichtemittierenden Halbleiterdiode
DE3006716A1 (de) Verfahren zum elektroplattieren
DE1521057B2 (de) Verfahren zum Kontaktieren einer Halbleiterzone
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE2112114C3 (de) Verfahren zur Herstellung eines Hochfrequenz-Planar-Siliziumtran sistors
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE3640713A1 (de) Verfahren zur bildung von halbleiteruebergaengen
DE1236081B (de) Verfahren zur Herstellung von ohmschen Kontakten an Halbleiterbauelementen
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2608813B2 (de) Niedrigsperrende Zenerdiode
DE2008397C3 (de) Verfahren zum Herstellen eines Kontaktes auf einem n-leitenden Galliumarsenidsubstrat

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)