DE2319753A1 - Datenverarbeitungsanlage - Google Patents
DatenverarbeitungsanlageInfo
- Publication number
- DE2319753A1 DE2319753A1 DE2319753A DE2319753A DE2319753A1 DE 2319753 A1 DE2319753 A1 DE 2319753A1 DE 2319753 A DE2319753 A DE 2319753A DE 2319753 A DE2319753 A DE 2319753A DE 2319753 A1 DE2319753 A1 DE 2319753A1
- Authority
- DE
- Germany
- Prior art keywords
- processor
- control
- processors
- devices
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
GOMPAGNIE INTERNATIONALE
POUR L'INPORMATIQUE
POUR L'INPORMATIQUE
68, Rte de Versailles
LOUVEOIENNES /Frankr e ich
LOUVEOIENNES /Frankr e ich
Unser Zeichen: C 2948
Datenverarbeitungsanlage
Die Erfindung betrifft Anlagen zur Verarbeitung von Daten durch Prozessoren mit Mehrfachkopplung von Periphergeräten
und anderen externen Einrichtung wie einem allgemeinen Speicher, einem Bedienungspult, einem Steuerpult und dergleichen.
Jeder Prozessor besteht aus einer "Mikromaschine", d.h. der Kombination eines Steuerspeichers, der Mikrobefehle
enthält, deren Zweck es allgemein ist, die Ausführung eines Befehls des externen Speichers zu zerlegen, eines Arbeitsspeichers
für die Ausführung dieser Mikrobefehle und eines Rechenwerks wie einer Addier-Subtrahier-Einrichtung, das
mit verschiedenen Prüforganen versehen ist. Diese Mikromaschine hat Steuerverbindungen und Verbindungen zum Austausch
mit den externen Einrichtungen, insbesondere ausgehend von dem Schreib-Lese-Register des Arbeitsspeichers.
Ein Beispiel für die Organisation eines derartigen Prozessors ist die Deutsche Patentanmeldung P 22 21 926.7-53.
309845/1079 .
Ein erhebliches Problem bei derartigen Anlagen ist die
frühzeitige Erfassung von Störungen"und Fehlern, die während der Ausführung einer Arbeit auftreten können.
Der Schutz, der gegen Störungen und Fehler dadurch gewährleistet werden kann, daß in bestimmten Fällen Struk-•
türen mit Majoritäts- oder Redundanzlogik verwendet werden, ist, wie bekannt ist, nicht ausreichend. Die Ausführung
der gleichen Arbeit durch zwei getrennte Prozessoren und der Vergleich der Ergebnisse dieser Arbeit hat bisher noch
nicht zu einerfrühzeitigen Erfassung von Störungen und
Fehlern geführt, da gewartet werden muß, bis die Prozessoren
den gleichen fortgeschrittenen Zustand ihrer gemeinsamen Aufgabe erreicht haben und außerdem müssen die Ergebnisse
am Ende einer Arbeit abgewartet werden. In der Praxis ist es daher nicht möglich, sehr schnell in weniger
als 100 bis 200 Mikrosekunden z.B. die Anzeige einer
Nichtübereinstimmung zwischen den beiden Prozessoren zu erhalten. Die Vergleichsmöglichkeiten beschränken sich
auf programmierte, bei einer einzigen Unterbrechung neu gruppierte Verbindungen.
Der Erfindung liegt die Aufgabe zugrunde, dagegen eine Datenverarbeitungsanlage mit zwei Prozessoren eingangs
definierter Art zu schaffen, um die frühzeitige Erfassung von Störungen und Fehlern und die schnelle Identifizierung
des fehlerhaften der beiden Prozessoren, und, wenn möglich,die Fortführung der Aufgabe durch einen fehlerfreien
Prozessor der Anlage sicherzustellen.
Gelöst wird diese Aufgabe gemäß der Erfindung durch zwei getrennte Prozessoren mit gleicher Organisation und Programmierung
und mit Mehrfachkopplung mit der gleichen Gruppe externer Einrichtungen, die synchron die gleiche
Aufgabe ausführen, eine Gruppe Verknüpfungsglieder, die die zu den externen Einrichtungen zu übertragenden Daten
erhält und eine Organisation zur wahlweisen Zulassung dieser Übertragung durch eine dieser Verknüpfungsglieder-
309845/1079
gruppen hat, wenigstens einen Komparator für zugleich an zwei gleichen Stellen der Prozessoren während der Ausführung
von Mikrobefehlen auftretenden Daten, und Steuereinrichtungen zur Aktivierung des Nicht-Konkordanzausganges
des Komparators, zur Sperrung der beiden Verknüpfungsgliedergruppen
und des Komparators selbst und zur Einleitung eines Identifizierungsverfahrens in jedem Prozessor,
der einer Störung oder einem Fehler unterliegt, das in jedem Prozessor mit dem Ablauf eines Mikroprogramms
zur Prüfung seiner Funktionseinrichtungen beginnt.
In der Praxis und in weiterer Ausgestaltung der Erfindung ist ein solcher Komparator einem jeden Prozessor zugeordnet
und die Steuereinrichtungen werden nur bei gleichzeitiger Aktivierung der Nicht-Konkordanzausgänge dieser
beiden Komparatoren ausgelöst.
Die Erfindung wird nachstehend anhand der anliegenden Zeichnung beispielsweise erläutert.
In der Zeichnung sind die Prozessoren bei 1 und 51 dargestellt. Sie haben gleiche Organisation und gleiche
Programmierung in den Mikrobefehlen für die Erfordernisse
der Anlage und ihr Austausch erfolgt mit den externen Einrichtungen 24, 25 und 26 bis 26n. Der Prozessor
1 hat eine Versorgungseinrichtung 2, einen Speicher 3, der die Steuer- und Arbeitsspeicher in dem durch die
oben erwähnte Patentanmeldung definierten Sinn umfaßt, ein Rechenwerk 4 und seine zugehörigen Register und
Kreise, eine Zeitbasiseinrichtung 5 mit einem Taktgeber, eine direkte Verbindung 6 zwischen der Ausgangssammelschiene
19 von Kopplern 21, 22 und 23 bis 23n der externen Einrichtungen und einem Eingang des Rechenwerks 4,
eine Verbindung 7, die eine Verknüpfungsgliedergruppe 9 zwischen einem Ausgang dieses Rechenwerks 4 und der Eingangssammelschiene
20 der Koppler der externen Einrichtungen durchläuft, und einen Komparator 8, der von einem
309845/1079
Ausgang 47 des Oparators 4 alle Arbeitsdaten der Durchführung von Mikrobefehlen und Daten.erhält, die Adressen,Befehlen
oder Oparanden entsprechen, die in einer mikroprogrammierten Struktur an einer gleichen Stelle wie einer
Sammelschiene zugänglich sind, die dem Schreib-Lese-Register des Arbeitsspeichers der Mikromaschine zugeordnet
ist. Der Prozessor 51 hat die gleichen Grundelemente, die mit den gleichen, um die Zahl 50 erhöhten Bezugsziffern
versehen sind. Der andere Eingang des Komparators 8 erhält die bei 97 des Rechenwerks 54 des Prozessors
51 abgehenden Daten, die auch auf einen Eingang des Komparators 58 des Prozessors 51 gegeben werden, der an
seinem anderen Eingang die bei 47 in dem Prozessor 1 abgehenden Daten erhält. Im normalen Betriebszustand
der Anlage sind die beiden Zeitbasistaktgeber 5 und synchronisiert, was die zweiseitigen Verbindungen 33
angeben, und daher sind die auf die Eingänge der Komparator en 8 und 58 gegebenen Daten theoretisch gleich und
haben keine zeitliche Verschiebung untereinander.
Die Steuerung des Austauschs der Daten zu den externen Einrichtungen ist im normalen Betriebszustand einem der
Prozessoren 1 und 51 entsprechend dem Zustand eines einzigen Speichers 30 mit zwei Zuständen zugeordnet. Im
einen dieser Zustände leitet die Verknüpfungsgliedergruppe 9 und die Verknüpfungsgliedergruppe 59 ist gesperrt,
d.h., der Prozessor 51 stellt den Austausch sicher. Im anderen dieser Zustände ist die Verknüpfungsgliedergruppe
9 gesperrt und die Verknüpfungsgliedergruppe 59 leitet, d.h. der Prozessor 51 stellt diesen
Austausch sicher. Der Speicher 30 ist in Form einer bistabilen Kippstufe mit zwei Steuereingängen 41 und 91
gezeigt, aus der er in der Praxis bestehen kann, feldern
dargestellten Beispiel nimmt man an, daß die Aktivierung des Eingangs 41 die Steuerung dem Prozessor 1 überträgt,
und daß die Aktivierung des Eingangs 91 dagegen
309845/1079
die Steuerung dem Prozessor 51 überträgt.
Bei diesem Beispiel verlangt ein Ausgang 36 des Rechenwerks 4 des Prozessors 1, der mit dem Eingang 41 der Kippstufe
30 verbunden ist, die Steuerung des Austauschs für diesen Prozessor, wenn dieser Ausgang aktiviert wird. Ein
anderer Ausgang 35 dieses Rechenwerks 4 .sperrt dagegen, wenn er aktiviert wird, die Steuerung des Austauschs für
den Prozessor 1, da er mit dem Eingang 91 der Kippstufe 30 verbunden ist. Umgekehrt verlangt ein Ausgang 86 des
Rechenwerks 54 des Prozessors 51, wenn er aktiviert wird, die Steuerung des Austauschs für diesen Prozessor, da er
mit dem Eingang 91 der Kippstufe 30 verbunden ist, und ein Ausgang 85 dieses Rechenwerks 54 sperrt dagegen die
Steuerung des Austauschs, wenn er aktiviert wird, da er mit dem Eingang 41 der Kippstufe verbunden ist. In nor^·
malem Betriebszustand muß der Zustand der Kippstufe bestimmt
sein, was dem Zufall am Arbeitsbeginn überlassen werden kann, er wird jedoch vorzugsweise durch eine Polarisation
des bevorzugten Zustands, mit der die Kippstufe 30 bei 31 z.B. durch den Ablauf eines Zustandswählmikroprogramms
durch die Prozessoren beaufschlagt wird, gewählt. Es ist zweckmäßig, daß der Zustand der Kippstufe
zu dem Operatorsteuerpult signalisiert wird. Zur Erläuterung ist bei 39 ein derartiger Signalabgang von einem
Ausgang der Kippstufe angegeben. Man kann auch an dem Operatorsteuerpult eine "Weigerung" eines Prozessors
zu wünschen wissen, die Steuerung des Austauschs zu den externen Einrichtungen zu übernehmen und derartige Weigerungssignalabgänge
sind ebenfalls zur Erläuterung bei 49 für die Weigerungsmarkierungsleitung 35 des Preozes- ,
sors 1 und bei 99 für die Weigerungsmarkierungsleitung 85 des Prozessors 51 gezeigt.
Jeder Prozessor ist normalerweise mit einer Einrichtung zur Erfassung seiner internen Störungen und Fehler ausgestattet.
Dies ist für den Prozessor 1 durch die Kreise
309845/1079
11 und 12 angegeben, die den Teilen 3 und 4 zugeordnet sind, und für den Prozessor 51 durch die ähnlichen Kreise
61 und 62, die den Teilen 53 und 54 zugeordnet sind. Diesen üblichen Kreisen sind ein Zeitbasisstörungserfassungskreis
14 für die Zeitbasiseinrichtung 5 und 64 für die Zeitbasiseinrichtung 55 ebenso wie Versorgungsstörungserfassungskreise
10 für die Versorgungseinrichtung 2 und 60 für die Versorgungseinrichtung 52 zugeordnet, da, wie
erwähnt, die Versorgungseinrichtungen der Prozessoren 1 und 51 unabhängig, d.h. genauer autonom sind, ebenso
wie die Zeitbasiseinrichtungen 5 und 55. Die Ausgänge der Kreise 10, 11, 12 und 14 sind bei 17 mit einem Umsteuere
ing ang 28 des Prozessors 1 verbunden. Die Ausgänge der Kreise 60, 61, 62 und 64 sind ebenso bei 67
mit dem Umsteuereingang 78 des Prozessors 51 verbunden.
Jeder der Prozessoren der Anlage kann auch mit weiteren Eingängen zur Erfassung von Prograinmfehlern und/oder
von Fehlern der Koppler und externen Einrichtungen ausgestattet sein. Die Aktivierung dieser Kreise bewirkt
gleichzeitig die gleiche Umsteuerung in dem einen und
anderen Prozessor und es tritt keine Unterbrechung der Synchronisierung in ihrer Funktion auf.
Das Auftreten einer Störung oder eines Fehlers eines der
Prozessoren wirkt sich auf die Organisation der Anlage gemäß der Erfindung aus. Die Aktivierung eines Umsteuereingangs
eines der beiden Prozessoren läßt ihn die im Ablauf befindliche Arbeit zugunsten der Durchführung
eines besonderen Programms, auf jeden Fall wenigstens eines Mikroprogramms unterbrechen. Der andere Prozessor
muß nun unbedingt die im Ablauf befindliche Arbeit durchführen, und insbesondere die Steuerung des Austauschs
zu den externen Einrichtungen sicherstellen. Wenn der Umsteuereingang 28 des Prozessors 1 aktiviert
wird, gibt er auf den Eingang 91 der Kippstufe 30 ein
309845/ 1079
Signal, das bestrebt ist, die Steuerung dem Prozessor zu übertragen und sie tatsächlich überträgt, wenn er sie
nicht bereits hatte. Wenn umgekehrt der Umsteuereingang
78 des Prozessors 51 aktiviert wird, gibt er ein Signal auf den Eingang 41 der Kippstufe 30, das bestrebt ist,
die Steuerung dem Prozessor 1 zu übertragen und das sie tatsächlich überträgt, wenn er sie nicht bereits hatte.
Es wurde angegeben, daß die Aktivierung eines Umlenkeingangs eines der Prozessoren die Synchronisierung der
Zeitbasistaktgeber 5 und 55 unterbricht. Hierzu sind die Ausgänge 28 und 78 der Verbindungseinrichtungen 17 und
67 der beschriebenen Kreise mit einem Entsynchronisierungssteuereingang
32 der Zeitbasiseinrichtungen verbunden. Wenn die beiden Prozessoren nicht mehr die
gleiche Arbeit durchführen, ist es auch nötig, die Ausgänge der Komparatoren 8 und 58 zu sperren. Dies ist in
einfacher Weise dadurch angegeben, daß jeder Umsteuereingang 28 und 78 mit einem Sperreingang eines jeden Komparator
s verbunden ist.
Der Nicht-Konkordanzausgang der auf e'en Komparator 8
gegebenen Daten läuft über ein Verknüpfungsglied 27, bevor er auf einen besonderen Eingang 34 des Prozessors
1 gelangt. Der Nicht-Konkordanzausgang der auf den Komparator 58 gegebenen Daten läuft in gleicher Weise
über ein Verknüpfungsglied 77, bevor er einen besonderen Eingang 84 des Prozessors 51 erreicht. Die gleichen
Ausgänge sind auch mit dem Eingang eines Kreises 48 verbunden, der zwischen den beiden Signalen eine disjunktive
ODER-Verknüpfung herstellt und der Ausgang dieses Kreises 48 ist mit dem Sperreingang der Verknüpfungsglieder
27 und 77 verbunden. Eine Störung eines der Komparatoren darf jedoch keine falschen Interpretationen
bei der richtigen Funktion der Anlage hervorrufen und der Kreis 48 bildet tatsächlich einen Detektor für
309845/1079
"» 8 *■*
Störungen der Komparatoren. Wenn die Komparatoren nicht
gleichzeitig ihre .Nicht-Konkordanzausgänge der Daten aktivieren, die ihnen zugeführt werden, sondern nur ein
Komparator dies tut, bedeutet dies, daß eine interne Störung auftritt. In einem solchen Fall werden die Verknüpfungsglieder
27 und 77 gesperrt, wodurch die Komparatoren ohne Verursachung von Störungen abgeschaltet
werden. Die Aktivierung des Ausgangs von 48 wird zweckmäßigerweise zu dem Operatorbedienungspult signalisiert,
was zur Erläuterung der Abgang 100 zu diesem Steuerpult
angibt. Wenn man jeden dieser Komparatoren mit einer internen Majoritätslogik ausbildet, ist es möglich, den
Kreis 48 und die Verknüpfungsglieder 27 und 77 wegzulassen. Bei einer derartigen technologischen Ausführungsform
mit Majoritätsstruktur kann man nur einen einzigen Komparator anstelle von zwei Komparatoren vorsehen.
Die Anordnung von zwei Komparatoren hat vor allem den Zweck, interne Störungen zu beseitigen, die in einem
einzigen Komparator auftreten könnten und die nur durch ungewollte und wiederholte Unterbrechungen der Arbeit
der Anlage nachweisbar wären.
Wie erwähnt wurde, umfassen die am Ausgang 47 des Prozessors 1 und am Ausgang 97 des Prozessors 51 verfügbaren
Daten nicht nur die Ergebnisse der Ausführung der Mikrobefehle, sondern auch alle Adressen, Operanden
und Befehls- und Mikrobefehlscodes. Die Anordnung der Komparatoren sichert daher auch eine Überwachung der
Arbeit der Prozessoren in einem zeitlich viel feineren Maßstab als die oben beschriebenen bekannten Überwachungseinrichtungen.
Außerdem wird jede Störung oder jeder Fehler, die. bzw. der diesen überwachungseinrichtungen
entgeht, durch eine Nicht-Konkordanzaktivierung der Daten übertragen, die auf die Komparatoren gegeben
werden, und wird daher, was von Wichtigkeit ist, sofort erfaßt.
309845/1079
Wenn die beiden Komparatoren 8 und 58 über die Verknüpfungsglieder 27 und 77, die nun leiten, Nicht-Konkordanzsignale
der zugeführten Daten, die von 47 und 97 ausgehen, abgeben, werden die beiden Eingänge 34 und 84 des Prozessors 1 bzw.
51 aktiviert und rufen in diesen Prozessoren eine Unterbrechung des Ablaufs des in der Durchführung befindlichen
Mikroprogramms hervor. Zugleich werden die Verknüpfungsglieder 9 und 59 und die Komparatoren gesperrt, wie oben
erwähnt wurde. Die beiden Prozessoren führen ein Verfahren durch, das mit einem Prüfmikroprogramm beginnt, und
da dieses Programm für beide das gleiche'ist, ist es
nicht notwendig, die Synchronisierung zu unterbrechen. Man kann in Betracht ziehen, daß die Unterbrechung des
Ablaufs eines jeden Mikroprogramms automatisch eine Speicherung des Kontextes des unterbrochenen Mikroprogramms
hervorruft, der. automatisch bei der Beseitigung der Unterbrechung wieder-hergestellt wird. Das Prüfmikroprogramm
kontrolliert die Funktionseinrichtungen, die schnellen Register und die interne Speicherinterface
eines jeden Prozessors. Einer jeden Operation entspricht zweckmäßigerweise ein zuvor bekanntes Ergebnis und jede
Divergenz mit einem derartigen Ergebnis bewirkt, sobald sie festgestellt wird, die Aktivierung des Steuersperrausgangs
35 für den Prozessor 1 und 85 für den Prozessor 51, wodurch die Kippstufe 30 in den Zustand gebracht
wird, in dem der andere Prozessor die Steuerung des Austauschs zu den externen Einrichtungen durchführen muß.
Die Steuerungssperrung wird von einer Sperrung der Komparatoren
und einer Entsynchronisierung der Zeitbasiseinrichtungen der Prozessoren begleitet.
Wenn einer der Prozessoren seinen Steuerungssperrausgang aktiviert hat, muß normalerweise der andere Prozessor
seinen Steuerungsanforderungsausgang am Ende der Durchführung des Prüfmikroprogramms aktivieren und die Arbeit
wird nun in diesem einzigen Prozessor wieder aufgenommen,
309845/1079
dessen Austauschverknüpfungsglieder zu den externen Einrichtungen nun geöffnet sind.
In dem zwar unwahrscheinlichen, dennoch jedoch möglichen Fall, in dem die beiden Prozessoren bis zum Ende ihres
Prüfmikroprogramms gelangen und alle beide ihre Steuerungsanforderungsleitungen zum Austausch zu den externen
Einrichtungen aktivieren, muß das Prüfmikroprogramm, das nur den Zustand der Funktionseinrichtungen der Prozessoren
prüft, durch die Durchführung eines Prüfprogramms vervollständigt werden. Die Tatsache, daß die beiden Leitungen
36 und 86 zugleich aktiviert sind, wird durch eine Einrichtung 50, z.B. ein UND-Glied, geprüft, das jedoch
nur aktiviert wird, wenn ein Prüfmikroprogramm in der Anlage abgerufen wird (z.B. wird dieser Kreis vom Ausgang
einer Kippstufe geöffnet, die durch die gleichzeitige Aktivierung der Leitungen 34 und 84, oder einfacher
36 und 86 aktiviert und in den Ruhezustand zurückversetzt wird, wenn nur eine dieser Leitungen aktiviert
wird). Der Ausgang dieser Einrichtung bewirkt in jedem der beiden Prozessoren, wenn er aktiviert wird, den Abruf
eines Programms in einem externen Speicher. Wenn die Verknüpfungsglieder 9 und 59 gesperrt bleiben, kann
jeder der Prozessoren über seine Eingangsleitung, 6 für den Prozessor 1 und 56 für den Prozessor 51, Daten erhalten.
Die Sperrung der Verknüpfungsglieder kann nötigenfalls durch die Aktivierung des Ausgangs des Kreises
50 aufrecht erhalten werden. Die Sperrung der Verknüpfungsglieder 9 und 59 ist nicht unbedingt notwendig,
wenn zugestanden wird, daß die Prozessoren während der Durchführung eines derartigen Prüfprogramms falsche
Informationen abgeben können. Das Prüfprogramm prüft, ob die Befehle in den beiden Prozessoren richtig ausgeführt
wurden. Nach der Durchführung wird die Wahrscheinlichkeit einer doppelten Austauschsteuerungsanforderung
zu den externen Einrichtungen praktisch Null.
309845/1079
Selbst wenn dies dennoch der Fall wäre, würde die Arbeit mit Zuordnung des Austausches zu den externen Einrichtungen
zu einem der Prozessoren wieder aufgenommen werden, sei es willkürlich, wie erwähnt wurde, durch Beaufschlagung
der Kippstufe 30, sei es auch gewünschtenfalls durch Abruf eines Programms zur Wahl des Zustandes der
Austauschsteuerung, basierend z.B. auf der "Vergangenheit" des Prozessors.
In allen Fällen bleiben die Komparatoren nach einer Unterbrechung einer Arbeit für die Weiterverfolgung
dieser Arbeit gesperrt.
Sobald eine Störung festgestellt und dann in einem der
Prozessoren beseitigt wurde, kann die Anlage wieder im normalen Arbeitszustand durch erneute Betätigung
des reparierten Prozessors durch den anderen, z.B. durch Mikroprogramme betrieben werden, die die Daten
des zweiten in dem ersten in den Arbeitsintervallen des zweiten copieren und dann eine erneute Synchronisierung
der Zeitbasiseinrichtungen der beiden Prozessoren bewirken. Diese Mikroprogramme enden durch die
Entsperrung der Komparatoren.
309845/1079
Claims (1)
- PatentansprücheAnlage zur Verarbeitung von Daten mittels Prozessoren mit Mikroprogrammierung und Mehrfachkopplung externer Geräte, gekennzeichnet durch zwei getrennte Prozessoren mit gleicher Organisation und Programmierung und mit Mehrfachkopplung mit der gleichen Gruppe externer Einrichtungen, die synchron die gleiche Aufgabe ausführen, eine Gruppe Verknüpfungsglieder, die die zu den externen Einrichtungen zu übertragenden Daten erhält und eine Organisation zur wahlweisen Zulassung dieser Übertragung durch eine dieser Verknüpfungsgliedergruppen hat,eine Komparatoranordnung für zugleich an zwei gleichen Stellen der Prozessoren während der Ausführung von Mikrobefehlen auftretenden Daten, und Steuereinrichtungen zur Aktivierung des Nicht-Konkordanzausganges des Komparators, zur Sperrung der beiden Verknüpfungsgliedergruppen und des Komparators selbst und zur Einleitung eines Identifizierungsverfahrens in jedem Prozessor, der einer Störung oder einem Fehler unterliegt, das in jedem Prozessor mit dem Ablauf eines Mikroprogramms zur Prüfung seiner Funktionseinrichtungen beginnt.»Anlage nach Anspruch 1, dadurch gekennzeichnet, dass diese.Koraparatoranordnung einen Komparator pro Prozessor, dessen Nicht-Konkordanzausgang mit einem Eingang zur Aktivierung des Identifizierungsverfahrens in diesen Prozessor verbunden ist, und eine Vergleichseinrichtung der Zustände der Nicht-Konkordanzausgänge der Komparatoren und zur Sperrung des Zugriffs zur Aktivierung des Betriebs der Kömparatoren bei Nichtübereinstimmung der Zustände dieser Ausgänge aufweist.309845/10793. Anlage nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zur wahlweisen Zulassung der Übertragung von Daten zu den externen Einrichtungen einen Speicher mit zwei Zuständen aufweist, dessen Ausgänge jeweils die Zustände der beiden Verknüpfungsgliedergruppen steuern, und daß jeder Prozessor einen Ausgang zur Anforderung der Steuerung dieser Übertragung und einen Ausgang zur Sperrung der Steuerung dieser Übertragung hat, die jeweils mit den Eingängen zur Steuerung des Zustands dieses Speichers verbunden sind, wobei diese Verbindungen von dem einen zum anderen Prozessor umgekehrt sind.4. Anlage nach Anspruch 3, dadurch gekennzeichnet, daß jeder Prozessor mit Einrichtungen zum Erfassen von internen Störungen und einer bei Betätigung einer ist,um dieser Einrichtungen auslösbaren Anordnung versehen die Komparator anordnung und die Verknüpfungsgliedergruppe, die diesem Prozessor zugeordnet ist, zu sperren, ein Umsteuerprogramm in diesem Prozessor durchzuführen, die Synchronisierung der Prozessoren zu beseitigen und diesem Speicher ein Steuersignal zuzuführen, um die Steuerung der Übertragung von Daten zu den externen Einrichtungen auf den anderen Prozessor zu übertragen.5. Anlage nach Anspruch 4, dadurch gekennzeichnet, daß jeder Prozessor mit einer getrennten Versorgungseinrichtung und einer getrennten Taktgeberzeitbasiseinrichtung ausgestattet ist, und daß die Einrichtungen zur Erfassung von Störungen außerdem diesen Versorgungs- und Zeitbasiseinrichtungen zugeordnete Organe aufweisen.309845/10796. Anlage nach Anspruch 3, dadurch gekennzeichnet, daß die Aktivierung eines Ausgangs zum Sperren der Steuerung durch einen der Prozessoren zugleich die Entsynchronisierung der Prozessoren und die Sperrung der KomparatoraJiordnung steuert.7. Anlage nach Anspruch 1 und 3, dadurch gekennzeichnet, daß das Identifizierungsverfahren normalerweise zur Aktivierung des Steuerungssperrausgangs eines der Prozessoren führt, und daß die Anlage eine ergänzende Einrichtung aufweist, die durch einen Aktiv!erungszustand der Ausgänge zur Anforderung der Steuerung durch die Prozessoren nach Durchführung dieses Prüfmikroprogramms aktiviert wird, um nun ein Programm zur Kontrolle der richtigen Durchführung von Befehlen durch die Mikroprogrammierung der Prozessoren abzurufen.8. Anlage nach Anspruch 3, dadurch gekennzeichnet, daß die Ausgänge zur Anforderung der übertragungssteuerung von Daten zu den externen Einrichtungen normalerweise beide am Beginn einer Aufgabe aktiviert werden und am Ende des Identifizierungsverfahrens eines gestörten oder fehlerhaften Prozessors aktiviert werden können, und daß Einrichtungen vorgesehen sind, um die Steuerung einem der Prozessoren zuzuordnen und den anderen zu sperren.309845/1079
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7214418A FR2182259A5 (de) | 1972-04-24 | 1972-04-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2319753A1 true DE2319753A1 (de) | 1973-11-08 |
DE2319753B2 DE2319753B2 (de) | 1979-10-31 |
Family
ID=9097394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2319753A Withdrawn DE2319753B2 (de) | 1972-04-24 | 1973-04-18 | Anordnung zur Datenverarbeitung mittels in Mikroprogrammierung betriebener Prozessoren |
Country Status (10)
Country | Link |
---|---|
US (1) | US4012717A (de) |
JP (1) | JPS5247980B2 (de) |
BE (1) | BE797619A (de) |
BR (1) | BR7302852D0 (de) |
DE (1) | DE2319753B2 (de) |
ES (1) | ES414009A1 (de) |
FR (1) | FR2182259A5 (de) |
GB (1) | GB1414095A (de) |
IT (1) | IT980879B (de) |
NL (1) | NL159799B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3003291A1 (de) * | 1980-01-30 | 1981-08-06 | Siemens AG, 1000 Berlin und 8000 München | Zweikanalige datenverarbeitungsanordnung fuer eisenbahnsicherungszwecke |
DE2651314C2 (de) * | 1976-11-10 | 1982-03-25 | Siemens AG, 1000 Berlin und 8000 München | Sicherheits-Ausgabeschaltung für eine Binärsignale abgebende Datenverarbeitungsanlage |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE369345B (de) * | 1973-10-30 | 1974-08-19 | Ellemtel Utvecklings Ab | |
DE2612100A1 (de) * | 1976-03-22 | 1977-10-06 | Siemens Ag | Digitale datenverarbeitungsanordnung, insbesondere fuer die eisenbahnsicherungstechnik |
US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
DE2701925C3 (de) * | 1977-01-19 | 1981-10-15 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Fahrzeugsteuerung mit zwei Bordrechnern |
DE2701924B2 (de) * | 1977-01-19 | 1981-03-19 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Steuereinrichtung für spurgebundene Fahrzeuge |
JPS589976B2 (ja) * | 1977-03-17 | 1983-02-23 | 株式会社東芝 | 演算制御装置 |
JPS53121441A (en) * | 1977-03-31 | 1978-10-23 | Toshiba Corp | Duplicated information processor |
DE2729362C2 (de) * | 1977-06-29 | 1982-07-08 | Siemens AG, 1000 Berlin und 8000 München | Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken |
US4276594A (en) * | 1978-01-27 | 1981-06-30 | Gould Inc. Modicon Division | Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same |
IT1111606B (it) * | 1978-03-03 | 1986-01-13 | Cselt Centro Studi Lab Telecom | Sistema elaborativo modulare multiconfigurabile integrato con un sistema di preelaborazione |
FR2422196A1 (fr) * | 1978-04-04 | 1979-11-02 | Bailey Controle | Procede de commande du deroulement d'un processus industriel et systeme pour la mise en oeuvre de ce procede |
US4270168A (en) * | 1978-08-31 | 1981-05-26 | United Technologies Corporation | Selective disablement in fail-operational, fail-safe multi-computer control system |
US4268354A (en) * | 1978-10-12 | 1981-05-19 | Westinghouse Electric Corp. | Nuclear reactor in core flux mapping system |
US4255234A (en) * | 1978-10-12 | 1981-03-10 | Westinghouse Electric Corp. | Automatic flux mapping system |
US4356546A (en) * | 1980-02-05 | 1982-10-26 | The Bendix Corporation | Fault-tolerant multi-computer system |
JPS573101A (en) * | 1980-06-09 | 1982-01-08 | Hitachi Ltd | Multiple control device |
FR2486749B1 (fr) * | 1980-07-11 | 1987-10-30 | Thomson Csf Mat Tel | Unite de commande et centre de telecommunications comportant une telle unite de commande |
IT8003502A0 (it) * | 1980-09-05 | 1980-09-05 | Sits Soc It Telecom Siemens | Unita' di sorveglianza del comando centrale di una pluralita' di utenze periferiche |
IT8003501A0 (it) * | 1980-09-05 | 1980-09-05 | Sits Soc It Telecom Siemens | Comando centrale di una pluralita'di utenze periferiche |
US4542506A (en) * | 1981-06-30 | 1985-09-17 | Nec Home Electronics Ltd. | Control system having a self-diagnostic function |
DE3137450C2 (de) * | 1981-09-21 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | Sicherheits-Ausgabeschaltung für eine Datenverarbeitungsanlage |
US5109507A (en) * | 1982-01-29 | 1992-04-28 | Pitney Bowes Inc. | Electronic postage meter having redundant memory |
US4916623A (en) * | 1982-01-29 | 1990-04-10 | Pitney Bowes Inc. | Electronic postage meter having redundant memory |
JPS58221453A (ja) * | 1982-06-17 | 1983-12-23 | Toshiba Corp | 多重系情報処理装置 |
US4679151A (en) * | 1982-07-20 | 1987-07-07 | Lucas Industries Public Limited Company | Control for a limiting device |
US4573174A (en) * | 1982-09-07 | 1986-02-25 | Pitney Bowes Inc. | Electronic postage meter having interlock between mechanical and electrical registers |
DE3412049A1 (de) * | 1984-03-30 | 1985-10-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Signaltechnisch sichere datenverarbeitungseinrichtung |
AU568977B2 (en) * | 1985-05-10 | 1988-01-14 | Tandem Computers Inc. | Dual processor error detection system |
US4736339A (en) * | 1985-12-16 | 1988-04-05 | Gte Communication Systems Corporation | Circuit for simplex I/O terminal control by duplex processors |
US4792955A (en) * | 1986-08-21 | 1988-12-20 | Intel Corporation | Apparatus for on-line checking and reconfiguration of integrated circuit chips |
DE3639055C2 (de) * | 1986-11-14 | 1998-02-05 | Bosch Gmbh Robert | Verfahren zur Betriebsüberwachung und Fehlerkorrektur von Rechnern eines Mehrrechnersystems und Mehrrechnersystem |
DE3642851A1 (de) * | 1986-12-16 | 1988-06-30 | Bbc Brown Boveri & Cie | Fehlertolerantes rechensystem und verfahren zum erkennen, lokalisieren und eliminieren von fehlerhaften einheiten in einem solchen system |
US5079740A (en) * | 1987-01-12 | 1992-01-07 | Ncr Corporation | System and method of providing an automatic back-up primary terminal for a cluster of secondary terminals |
US4916704A (en) * | 1987-09-04 | 1990-04-10 | Digital Equipment Corporation | Interface of non-fault tolerant components to fault tolerant system |
US5185877A (en) * | 1987-09-04 | 1993-02-09 | Digital Equipment Corporation | Protocol for transfer of DMA data |
US4907228A (en) * | 1987-09-04 | 1990-03-06 | Digital Equipment Corporation | Dual-rail processor with error checking at single rail interfaces |
EP0306211A3 (de) * | 1987-09-04 | 1990-09-26 | Digital Equipment Corporation | Synchronisiertes Doppelrechnersystem |
EP0306244B1 (de) * | 1987-09-04 | 1995-06-21 | Digital Equipment Corporation | Fehlertolerantes Rechnersystem mit Fehler-Eingrenzung |
CA1320276C (en) * | 1987-09-04 | 1993-07-13 | William F. Bruckert | Dual rail processors with error checking on i/o reads |
GB8729901D0 (en) * | 1987-12-22 | 1988-02-03 | Lucas Ind Plc | Dual computer cross-checking system |
US4873631A (en) * | 1988-04-25 | 1989-10-10 | Ncr Corporation | Point of sale automatic back-up system and method |
US4903270A (en) * | 1988-06-14 | 1990-02-20 | Intel Corporation | Apparatus for self checking of functional redundancy check (FRC) logic |
JP2722579B2 (ja) * | 1988-12-19 | 1998-03-04 | 株式会社明電舎 | 無停電電源装置並列冗長システムの保護装置 |
JPH07117905B2 (ja) * | 1989-02-09 | 1995-12-18 | 日本電気株式会社 | マイクロプロセッサ |
US5086499A (en) * | 1989-05-23 | 1992-02-04 | Aeg Westinghouse Transportation Systems, Inc. | Computer network for real time control with automatic fault identification and by-pass |
US5153881A (en) * | 1989-08-01 | 1992-10-06 | Digital Equipment Corporation | Method of handling errors in software |
US5068851A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Apparatus and method for documenting faults in computing modules |
US5068780A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones |
EP0415545B1 (de) * | 1989-08-01 | 1996-06-19 | Digital Equipment Corporation | Verfahren zur Softwarefehlerbehandlung |
US5251227A (en) * | 1989-08-01 | 1993-10-05 | Digital Equipment Corporation | Targeted resets in a data processor including a trace memory to store transactions |
US5163138A (en) * | 1989-08-01 | 1992-11-10 | Digital Equipment Corporation | Protocol for read write transfers via switching logic by transmitting and retransmitting an address |
US5065312A (en) * | 1989-08-01 | 1991-11-12 | Digital Equipment Corporation | Method of converting unique data to system data |
US5048022A (en) * | 1989-08-01 | 1991-09-10 | Digital Equipment Corporation | Memory device with transfer of ECC signals on time division multiplexed bidirectional lines |
DE69325769T2 (de) * | 1992-11-04 | 2000-03-23 | Digital Equipment Corp | Erkennung von Befehlssynchronisationsfehlern |
US5751932A (en) * | 1992-12-17 | 1998-05-12 | Tandem Computers Incorporated | Fail-fast, fail-functional, fault-tolerant multiprocessor system |
US5790776A (en) | 1992-12-17 | 1998-08-04 | Tandem Computers Incorporated | Apparatus for detecting divergence between a pair of duplexed, synchronized processor elements |
US5835953A (en) * | 1994-10-13 | 1998-11-10 | Vinca Corporation | Backup system that takes a snapshot of the locations in a mass storage device that has been identified for updating prior to updating |
US5649152A (en) * | 1994-10-13 | 1997-07-15 | Vinca Corporation | Method and system for providing a static snapshot of data stored on a mass storage system |
JP3132744B2 (ja) * | 1995-05-24 | 2001-02-05 | 株式会社日立製作所 | 二重化cpu保守交換時の動作一致検証方式 |
EP1266461B1 (de) * | 2000-03-24 | 2004-09-22 | Siemens Aktiengesellschaft | Verfahren zur ersatzschaltung eines baugruppenfeldes in digitalen systemen zur datenübertragung und ersatzschaltung zur durchführung des verfahrens |
US7194671B2 (en) * | 2001-12-31 | 2007-03-20 | Intel Corporation | Mechanism handling race conditions in FRC-enabled processors |
US6954886B2 (en) * | 2001-12-31 | 2005-10-11 | Intel Corporation | Deterministic hardware reset for FRC machine |
US7055060B2 (en) * | 2002-12-19 | 2006-05-30 | Intel Corporation | On-die mechanism for high-reliability processor |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3303474A (en) * | 1963-01-17 | 1967-02-07 | Rca Corp | Duplexing system for controlling online and standby conditions of two computers |
US3409877A (en) * | 1964-11-27 | 1968-11-05 | Bell Telephone Labor Inc | Automatic maintenance arrangement for data processing systems |
US3517174A (en) * | 1965-11-16 | 1970-06-23 | Ericsson Telefon Ab L M | Method of localizing a fault in a system including at least two parallelly working computers |
US3471686A (en) * | 1966-01-03 | 1969-10-07 | Bell Telephone Labor Inc | Error detection system for synchronized duplicate data processing units |
US3444528A (en) * | 1966-11-17 | 1969-05-13 | Martin Marietta Corp | Redundant computer systems |
US3517171A (en) * | 1967-10-30 | 1970-06-23 | Nasa | Self-testing and repairing computer |
US3544777A (en) * | 1967-11-06 | 1970-12-01 | Trw Inc | Two memory self-correcting system |
US3623011A (en) * | 1969-06-25 | 1971-11-23 | Bell Telephone Labor Inc | Time-shared access to computer registers |
US3770948A (en) * | 1972-05-26 | 1973-11-06 | Gte Automatic Electric Lab Inc | Data handling system maintenance arrangement |
-
1972
- 1972-04-24 FR FR7214418A patent/FR2182259A5/fr not_active Expired
-
1973
- 1973-03-30 BE BE129522A patent/BE797619A/xx not_active IP Right Cessation
- 1973-04-18 BR BR2852/73A patent/BR7302852D0/pt unknown
- 1973-04-18 DE DE2319753A patent/DE2319753B2/de not_active Withdrawn
- 1973-04-19 IT IT68127/73A patent/IT980879B/it active
- 1973-04-23 US US05/353,424 patent/US4012717A/en not_active Expired - Lifetime
- 1973-04-24 ES ES414009A patent/ES414009A1/es not_active Expired
- 1973-04-24 JP JP48045805A patent/JPS5247980B2/ja not_active Expired
- 1973-04-24 GB GB1926473A patent/GB1414095A/en not_active Expired
- 1973-04-24 NL NL7305686.A patent/NL159799B/xx not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2651314C2 (de) * | 1976-11-10 | 1982-03-25 | Siemens AG, 1000 Berlin und 8000 München | Sicherheits-Ausgabeschaltung für eine Binärsignale abgebende Datenverarbeitungsanlage |
DE3003291A1 (de) * | 1980-01-30 | 1981-08-06 | Siemens AG, 1000 Berlin und 8000 München | Zweikanalige datenverarbeitungsanordnung fuer eisenbahnsicherungszwecke |
EP0033436A1 (de) * | 1980-01-30 | 1981-08-12 | Siemens Aktiengesellschaft | Zweikanalige Datenverarbeitungsanordnung für Eisenbahnsicherungszwecke |
Also Published As
Publication number | Publication date |
---|---|
ES414009A1 (es) | 1976-02-01 |
NL159799B (nl) | 1979-03-15 |
US4012717A (en) | 1977-03-15 |
BE797619A (fr) | 1973-07-16 |
FR2182259A5 (de) | 1973-12-07 |
DE2319753B2 (de) | 1979-10-31 |
JPS5247980B2 (de) | 1977-12-06 |
IT980879B (it) | 1974-10-10 |
JPS4955248A (de) | 1974-05-29 |
BR7302852D0 (pt) | 1974-07-11 |
NL7305686A (de) | 1973-10-26 |
GB1414095A (en) | 1975-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2319753A1 (de) | Datenverarbeitungsanlage | |
DE1915818B2 (de) | Steuerschaltung für ein elektronisches Datenverarbeitungssystem | |
DE2442847C2 (de) | Test- und Diagnoseanordnung für eine Datenverarbeitungseinheit | |
DE2461592C3 (de) | Anordnung zur Durchführung von Wartungsoperationen bei einem Datenverarbeitungssystem | |
DE3040008C2 (de) | Einrichtung zum Erzeugen eines Adressenstops zum Prüfen des Programmablaufs einer Steuerung | |
EP0782722B1 (de) | Verfahren und vorrichtung zur steuerung und aktivierung von miteinander mittels eines bussystems vernetzten sensoren und/oder aktuatoren | |
DE3227292A1 (de) | Elektronische steuereinrichtung | |
DE2336020B2 (de) | Adressen-berechnungsschaltung fuer paritaetsfehler-korrekturprogramme | |
DE3689491T2 (de) | Überwachungsschaltung. | |
DE2325137A1 (de) | Speichereinrichtung mit bereitschaftsspeicherelementen | |
DE3316681A1 (de) | Computersystem mit programmueberwachungsvorrichtung | |
DE2625183B2 (de) | Datenverarbeitungseinrichtung | |
DE2622140C3 (de) | Einrichtung zur Steuerung manueller Operationen | |
EP0148995B1 (de) | Schaltungsanordnung zum Prüfen des ordnungsgerechten Anlaufens eines zweikanaligen Fail-Safe-Mikrocomputerschaltwerkes, insbesondere für Eisenbahnsicherungsanlagen | |
DE2913371A1 (de) | Verfahren und system zur ablaufsteuerung | |
DE2104298C3 (de) | Anordnung aus zwei jeweils durch ein Programmleitwerk gesteuerten Datenverarbeitungsanlagen | |
EP1283471A2 (de) | Programmgesteuerte Einheit | |
DE2219395B2 (de) | Elektrisches Prüfgerät | |
DE2037506C3 (de) | Programmierbare Datenverarbeitungsanlage mit einer steuerbaren Hauptsteuerung | |
DE4104114A1 (de) | Redundantes datenverarbeitungssystem | |
DE2607685B2 (de) | Verfahren zum Betrieb von Prozessoren in einem Multiprozessorsystem | |
DE2457274C3 (de) | Anordnung für die automatische Steuerung des Informationsaustauschs zwischen einer Zentraleinheit und mehreren externen Einheiten | |
DE19909081C2 (de) | Anordnung zur Übertragung von in mehrere Wörter unterteilten Datensätzen | |
DE68906534T2 (de) | Pruefungslogik fuer datenbus. | |
DE4497671B4 (de) | Verfahren und System zur Übertragung von Daten zwischen Prozessoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8230 | Patent withdrawn | ||
8230 | Patent withdrawn |