DE2336020B2 - Adressen-berechnungsschaltung fuer paritaetsfehler-korrekturprogramme - Google Patents
Adressen-berechnungsschaltung fuer paritaetsfehler-korrekturprogrammeInfo
- Publication number
- DE2336020B2 DE2336020B2 DE19732336020 DE2336020A DE2336020B2 DE 2336020 B2 DE2336020 B2 DE 2336020B2 DE 19732336020 DE19732336020 DE 19732336020 DE 2336020 A DE2336020 A DE 2336020A DE 2336020 B2 DE2336020 B2 DE 2336020B2
- Authority
- DE
- Germany
- Prior art keywords
- parity
- parity error
- address
- register
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 title claims description 11
- 230000004913 activation Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 description 6
- 230000008447 perception Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Description
Die Erfindung betrifft eine Schaltung zur Berechnung der absoluten Anfangsadresse eines von mehreren
Paritätsfehler-Korrekturprogrammen, die je in einem gesondert anzurufenden Speicherabschnitt des Hauptspeichers
einer Rechenanlage untergebracht sind, unter Ausschluß desjenigen Paritätsfehler-Korrekturprogrammes,
das in einem Speicherabschnitt untergebracht ist, an dem beim Abruf einer seiner Adressen ein
Paritätsfehler wahrnehmbar ist.
In den modernen daten verarbeitenden Systemen wird die Parität von Wörtern, die im Hauptspeicher
untergebracht sind, einschließlich der der Lese- und 6s
Schreibdaten und der Adressen- und Schreibstetierungen überprüft. Wenn ein Paritätsfehler festgestellt wird,
rufen entsprechende Steuereinrichtungen ein Programm zur Korrektur des Paritätsfehlers ab, da<
ebenfalls im Hauptspeicher gespeichert ist. Infoige dei
Wahrnehmung eines Paritätsfehlers wird üblicherweise ein Unterbrechungssignal erzeugt, das das ausführende
Programm veranlaßt, auf ein erstes Paritäts-Korrektur register (PRR-Register) zurückzugreifen, das die An
fangsadresse eines Paritäts-Korrektmrprogramms ent
hält, das im Hauptspeicher der Rechenanlage aufbe wahrt ist.
Es kann jedoch ein Problem auftauchen, wenn da: Paritäts-Korrekturprogramm in demselben Speicherab
schnitt gespeichert ist, in dem auch der Paritätsfehlei
auftrat. In diesem Fall enthält das ausführende Programm einen Befehl, der sich auf ein andere;
Paritäts-Korrekturregister (PRR-Register A) bezieht das die Adresse eines anderen Korrekturprogramm!
aufbewahrt, das in einem unterschiedlichen Speicherab schnitt gespeichert ist. In vielen bekannten Systemer
wird der sich auf das andere PRR-Register A beziehende Befehl demselben Speicherabschnitt ent
nommen, der das erste Programm zur Korrektur de; Paritäisfehlers enthält. Unter gewissen Bedingunger
wie in Gegenwart eines Paritätsfehlers kann jedoch dieser Speicherabschnitt außer Betrieb gesetzt werden
Dann ist das ausführende Programm außerstande, der Befehl zu erzeugen, der zum Zugriff auf das andere
Paritäts-Korrekturregister A benötigt wird, so daß da; andere Paritäts-Korrekturprogramm nicht zur Anwen
dung kommt.
Aufgabe der Erfindung ist es, das datenverarbeitende System so auszubilden, daß es das andere Paritäts-Kor
rekturprogramm ausnutzt, selbst wenn der Speicherabschnitt, der das primäre Paritätsfehl er-Korrekturpro
gramm enthält, vom System abgetrennt ist.
Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Eine Weiterbildung isi
im Unteranspruch gekennzeichnet
Gemäß der Erfindung erfolgt ein Vergleich der Λ höchstwertigen Bits der Adresse des primären Paritäts
fehler-Korrekturprogramms, das im PRR-Registei enthalten ist, mit den N höchstwertigen Bits dei
Speicheradresse, auf die gerade zugegriffen wird. Diese beiden Gruppen der N höchstwertigen Bits schreiber
sowohl den Speicherabschnitt, der das Paritätsfehler
Korrekturprogramm enthält, als auch den Speicherab schnitt vor, der die Speicheradresse aufweist, die der
gefundenen Paritätsfehler enthält
Eine logische Steuerschaltung spricht auf die fehlende
Koinzidenz zwischen den beiden Gruppen der Λ höchstwertigen Bits an, um das Paritätsfehler-Korrekturprogramm
einzuleiten, das durch die Adresse irr PRR-Register definiert ist. Es befindet sich jedoch ir
einem Speicherabschnitt, der sich von dem unterscheidet, der die Speicheradresse enthält, auf die zugegriffer
wird. Dagegen ergibt sich bei einer Koinzidenz zwischen den beiden zuvor genannten Gruppen vor
Bits, daß sich die Speicheradresse, auf die zugegriffer wird, im selben Speicherabschnitt wie das Paritätsfehler-Korrekturprogramm
befindet, dessen Adresse im PRR-Register enthalten ist. Dementsprechend sprichi
die logische Steuerung auf die Koinzidenz an, damit eine Beziehung zum anderen PRR-Register A zustandekommt
und das andere Paritätsfehler-Korrekturprogramm (anstelle des primären Korrekturprogramms]
eingeschaltet wird.
Selbst wenn der Speicherabschnitt, der das primäre Paritätsfehler-Korrekturprogramm enthält, das von dei
Adresse im PRR-Register bezeichnet wird, aus dem
System herausgenommen wird, wird nichtsdestoweniger das andere Paritätsfehler-Korrekturprogramm in
Gang gesetzt, da der Vergleich des N höchstwertigen Bits des PRR-Registers und der N höchstwertigen Bits
der Speicheradresse, auf die zugegriffen wird, völlig unabhängig davon sind, ob der .Speicherabschnitt, der
das primäre Korrekturprogramm enthält, sich innerhalb oder außerhalb des Systems befindet.
Ein Ausführungsbeispiel der Erfindung ir«, in der Zeichnung dargestellt und wird im folgenden nähev
IO
erläutert Es stellt dar
F i g. 1 die Beziehung zwischen den Speicherabschnitten einer datenverarbeitenden Anlage und einer
Befehl/Recheneinheit in Form allgemeiner Blöcke,
Fig. 2 ein Flußdiagramm für die Arbeitsweise der ,5
logischen Schaltung,
F i g. 3 ein Blockschaltbild des Auslührungsbeispiels und
Fig. IA den Aufbau der Adressenwörter, die auf die
Paritälsfehler-Korrekturprogramme hinweisen und in beiden Paritätsfehler-Korrekturregistern enthalten
sind.
Gemäß F i g. 1 enthält ein Abschnitt einer datenverarbeitenden Anlage drei Speicherabschnitte 11 bis 13, die
mit einer Befehls-ZRecheneinheit 10 über Leitungen 15
bis 17 verbunden sind, von denen Befehle, Operanden und Paritätsbits übertragen werden. Zu den Befehlen
gehören die Lese- und Einschreibbefehle, die Adressierbefehle und verschiedene Steuerbefehle. Die Befehls-/
Recheneinheit 10 weist mehrere Register aus Flipflops einschließlich eines Speicherregisters (riicht gezeigt) auf,
das seinerseits ein PRR-Register 18 und ein weiteres PRR-Register Λ19 enthält.
Unter der Lenkung des ausführenden Programms kann das primäre Paritätsfehler-Korrekturprogramm
einem der drei Speicherabschnitte 11 bis 13 zugeordnet
werden. Die Anfangsadresse dieses primären Programms wird im PRR-Register 18 innerhalb der
Befehls-/Recheneinheit 10 untergebracht und kann auf die Unterbrechungsadresse bezogen sein, da sie bei der
Erzeugung eines Unterbrechungssignals ins Spiel kommt, wenn ein Paritätsfehler aufgespürt wird. Für die
weitere Erläuterung sei angenommen, daß das primäre Paritätsfehler-Korrekturprogramm selbst im Speicherabschnitt
11 untergebracht ist.
Ein weiteres Paritätsfehler-Korrek.turprogramm ist ebenfalls in einem der restlichen Speicherabschnitte 12
oder 13 gespeichert. Die Unterbrechungsadresse für das letztere ist dann in dem PRR-Register Ai9 aufbewahrt
(Fig. IA), das auch in der Befehls/Recheneinheit 10
enthalten ist Das zugehörige Korrekturprogramm ist dabei in einem Speicherabschnitt gespeichert, der sich
von demjenigen unterscheidet, in dem das primäre Korrekturprogramm aufbewahrt ist.
Die beiden PRR-Register 18 und Λ19 sind für Wörter
aus 24 Bits aufgebaut. Die Bits 15 bis 23 der beiden Register weisen auf eine Adresse in einer Liste von
Unterbrechungen hin, die neben anderen Unterbrechungen die des Paritätsspeicher-Korrekturprogrammes
enthält
Die Bits 0 bis 7 des PRR-Registers 18 (Fig. IA) identifizieren in der Liste der Unterbrechungen in
spezifischer Weise die Paritätsfehler-Unterbrechungsadresse, die tatsächlich der erste Befehl des primären
Paritätsfehler-Korrekturprogramms ist In ähnlicher Weise definiert die Gruppe der Bits 0 bis 14 ir. dem
anderen PRR-Register Λ19 (Fig. IA) in der Liste der
Unterbrechungen eine spezielle Adresse, die das erste Wort des anderen Paritätsfehler-Korrekturprogramms
F i g. 2 ist ein allgemeines Flußdiagramm für die Arbeitsweise des Ausführungsbeispiels. Ein Block 50
zeigt die Wahrnehmung eines Speicherparit^tsfehlers an. Hiernach leitet das System die Anerkennung und die
Bearbeitung des Paritätsfehler-Unterbrechungssignals ein (Block 51).
Als nächstes muß von einer logischen Schaltung (Block 52) bestimmt werden, ob sich die fehlerhafte
Speicheradresse im selben Speicherabschnitt wie das primäre Paritätsfehler-Korrekturprogranim befindet
Im negativen Fall gibt die Schaltung (Block 52) ein NEIN-Signal ab, das zu einer Schaltung (Block 53) läuft,
von der der Betrieb zum PRR-Register 18 hin unterbrochen wird, das die Adresse des ersten Wortes
des primären Paritätsfehler-Korrekturprogramms enthält Das ausführende Programm nimmt darauf die
entsprechende Korrektur vor (Block 54), die vom Paritätsfehler-Korrekturprogramm des PRR-Registers
18 festgelegt ist.
Am Ende des Paritätsfehler-Korrekturprogramms (Block 55) nimmt das System eine noch notwendige
Maßnahme vor, damit es zu dem Programm zurückkehren kann, das bei der Wahrnehmung des Paritätsfehlers
(Block 50) unterbrochen wurde.
Wenn die fehlerhafte Speicheradresse im selben Speicherabschnitt wie die im PRR-Register enthaltene
Adresse untergebracht ist (positiver Fall beim Block 52), springt der Fluß zu einem Block 56, gemäß dem die
Rechenanlage zum anderen PRR-Register Λ19 hin unterbrochen wird, das die Adresse des ersten Befehls
des weiteren Paritätsfehler-Korrekturprogramms enthält, das in einem anderen Speicherabschnitt als in
demjenigen untergebracht ist, in dem sich die fehlerhafte Speicheradresse befindet
Das ausführende Programm nimmt dann in Abhängigkeit von dem anderen Paritätsfehler-Korrekturprogramm
den passenden Korrekturvorgang vor. Am ι Schluß dieses Paritätsfehler-Korrekturprogramms
kehrt die Rechenanlage zu ihrer normalen Arbeitsweise zurück (Block 57).
Von einer logischen Schaltung 24 wird ein Hauptspeicher 49 (F i g. 3) mit den Speicherabschnitten 11 bis 13
(Fig. 1) angerufen, damit ein Zugriff auf eine gegebene
Speicheradresse in einem der Speicherabschnitte erfolgt Das Speicherwort, auf das im Hauptspeicher 49
zugegriffen wurde, wird über Leitungen 32 in ein Eingabewort-Register 48 zurückgeleitet. Außerdem
werden die beiden Paritätsbits vom Hauptspeicher über Leitungen 31 in ein Eingabe-Paritäts-Register
eingebracht. Ein Paritäis-Generator 27 überprüft das Eingabev/ort-Register 48 auf das aufgenommene
Datenwort und erzeugt ein Paritätsbit, das einer Paritätsfehler-Prüfschakung 26 zugeführt wird, der
außerdem die beiden Parifätsbits zugeleitet werden, die im Eingabe-Paritäts-Register 28 untergebracht sind. Die
Paritätsfehler-Prüfschaltung 26 stellt fest, ob ein Paritätsfehler im Datenwort vorliegt, das aus dem
Hauptspeicher 49 empfangen ist.
Innerhalb eines Blockes 30 findet eine zweite Art Paritätsprüfung statt Insbesondere prüft die dortige
Schaltung die Paritätsfehler in den Lese- oder Einschreibdaten und die Paritätsfehler in den adressierenden
oder anderen Steuerworten, die sämtlich dem Hauptspeicher 49 zugeleitet werden. Die Schaltung
innerhalb des Blockes 30 wird üblicherweise als Teil der Speicherlogik angesehen.
Das Ausgangssignal der logischen Schaltung des Blockes 30 gelangt zur Paritätsfehler-Prüfschaltung 26,
die feststellt, ob ein Paritätsfehler vorliegt. Falls ein solcher entweder in dem vom Hauptspeicher kommenden
Datenwort oder in den Lese- oder Einschreibbefehlen vorhanden ist, nimmt die Paritätsfehler-Prüfschaltung
26 diesen Fehler wahr und gibt ein Signal an eine Unterbrechungs-Vorrangschaltung 23 ab. Diese liefert
dann ein Signal über eine Leitung 44 an eine Zeitgeberund Folgeschaltung (nicht gezeigt), die die Paritätsprüfungs-Unterbrechungsroutine
einleitet.
Wie bereits erwähnt, gibt das Ausgangssignal eines Komparators 21 an, ob die Adresse der primären
Paritätsfehler-Routine, die im PRR-Register 18 enthalten ist, im selben Speicherabschnitt wie die Speicheradresse
vorliegt, auf die zugegriffen wurde. Eine solche Übereinstimmung wird dadurch ermittelt, daß die N
bedeutendsten Bits der im PRR-Register 18 untergebrachten Adresse mit den N bedeutendsten Bits des
Speicherabschnittes verglichen werden, die das Speicherwort enthält. Das Ausgangssignal des Komparators
21 wird der Unterbrechungs-Vorrangschaltung 23 zugeleitet.
Wenn eine Übereinstimmung nicht vorhanden ist, überträgt die Unterbrechungs-Vorrangschaltung 23 den
Inhalt des PRR-Registers 18 in das Unterbrechungs-Adressen-Register 22 und fügt außerdem die Anzeige-Adresse
des PRR-Registers Ht zu dem in ihm enthaltenen Indexwert hinzu, wodurch die absolute
Adresse des primären Paritätsfehler-Korrekturprogramms berechnet wird.
Falls demgegenüber eine Übereinstimmung zwischen den N bedeutendsten Bits im Komparator 21 vorliegt,
ίο überträgt die Unterbrechungs-Vorrangschaltung 23 den
Inhalt des anderen PRR-Registent A\9 zum Unterbrechungs-Adressen-Register
22. Wie im Falle der Übertragung des Inhalts des PRR-Registers 18 wird der
Anzeigeteil der Adresse im anderen PRR-Register Λ19 dem in ihm enthaltenen Indexwert hinzugefügt, um die
absolute Adresse des anderen Paritätsfehler-Korrekturprogramms zu erhalten.
Die Adresse des Paritätsfehler-Korrekturprogramms, die im Unterbrechungs-Adressen-Register 22 aufbewahrt
ist, wird unabhängig davon, ob sie zum primärer oder zweiten Korrekturprogramm gehört, durch die
Schaltung 24 zum Abrufen der Speicheradressen in der Hauptspeicher 49 übertragen, um die Ausführung de:
Paritätsfehler-Korrekturprogramms einzuleiten.
Hierzu 3 Blatt Zeichnungen
Claims (2)
1. Schaltung zur Berechnung der absoluten Anfangsadresse eines von mehreren Paritätsiehler-Korrekturprogrammen,
die je in einem gesondert anzurufenden Speicherabschnitt des Hauptspeichers einer Rechenanlage untergebracht sind, unter
Ausschluß desjenigen Paritätsfehler-Korrekturprogramms, das in einem Speicherabschnitt unterge- So
bracht ist, an dem beim Abruf einer seiner Adressen ein Paiitätsfehler wahrnehmbar ist, dadurch
gekennzeichnet, daß den einzelnen Speicherabschnitten (11, 12, 13) des Hauptspeichers (49) je
ein ein Adreßwort enthaltendes, außerhalb des Hauptspeichers (49) angeordnetes (PRR-jRegister
(18, /419, ) zugeordnet ist und beim Auftreten
eines Paritätsfehlers während der Ansteuerung eines Speicherabschnittes aus dem diesem Speicherabschnitt
(11) zugeordneten, ersten (PRR-)Re;gister (iä) ein Teil der höchstwertigen Bits des Adreßwortes
einem Komparator (21) zuführbar ist, der sie mit derselben Anzahl höchstwertiger Bits derjenigen
Adresse vergleicht, bei deren Abruf der Paritätsfehler wahrnehmbar ist, und daß der
Komparator (21) im Falle a) der Nichtübereinstimmung der beiden Gruppen von Bits ein Signal an
eine Unterbrechungs-Vorrangschaltung (33) abgibt, die das erste (PRR-)Register (18) zur Abgabe eines
für die Berechnung der absoluten Anfangsadresse notwendigen Adreßwortes des Paritätsfehler-Korrekturprogramms
veranlaßt, und im Falle b) der Übereinstimmung der beiden Gruppen von Bits ein Signal an die Unterbrechungs-Vorrangschaltung
(23) abgibt, die ein zweites, einem anderen Speicherabschnitt (12) zugeordnetes (PRR-)Register
(At9) zur Abgabe seines für die Berechnung der
absoluten Anfangsadresse notwendigen Adreßwortes eines anderen Paritätsfehler-Korrekttirprogramms
veranlaßt.
2. Schaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß eine Paritätsfehler-Prüfischaltung
(26) Paritätsbits aus dem Hauptspeicher (49), einem Paritäts-Generator (27), der aus dem bei der
abgerufenen Adresse abgegebenen Datenwoirt ein Paritätsbit ableitet, und/oder einer Paritätspriifschaltung
(30) empfängt und bei der Wahrnehmung eines Paritätsfehlers ein Schaltsignal der Unterbrechungs-Vorrangschaltung
(23) zur Einleitung einer Paritätsprüfungs-Unterbrechungsroutine zufährt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00272504A US3806716A (en) | 1972-07-17 | 1972-07-17 | Parity error recovery |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2336020A1 DE2336020A1 (de) | 1974-02-21 |
DE2336020B2 true DE2336020B2 (de) | 1977-10-20 |
DE2336020C3 DE2336020C3 (de) | 1978-08-17 |
Family
ID=23040080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2336020A Expired DE2336020C3 (de) | 1972-07-17 | 1973-07-14 | Adressen-Berechnungsschaltung für Paritätsfehler-Korrekturprogramme |
Country Status (9)
Country | Link |
---|---|
US (1) | US3806716A (de) |
JP (1) | JPS5634894B2 (de) |
AU (1) | AU471091B2 (de) |
CA (1) | CA982695A (de) |
DE (1) | DE2336020C3 (de) |
FR (1) | FR2193508A5 (de) |
GB (1) | GB1389500A (de) |
IT (1) | IT991196B (de) |
SE (1) | SE380646B (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2257213A5 (de) * | 1973-12-04 | 1975-08-01 | Cii | |
US3963908A (en) * | 1975-02-24 | 1976-06-15 | North Electric Company | Encoding scheme for failure detection in random access memories |
US4010450A (en) * | 1975-03-26 | 1977-03-01 | Honeywell Information Systems, Inc. | Fail soft memory |
DE2518588C3 (de) * | 1975-04-25 | 1978-07-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Überwachung der Folgerichtigkeit von Codesignalgruppen in Einrichtungen der Nachrichtentechnik |
US3982111A (en) * | 1975-08-04 | 1976-09-21 | Bell Telephone Laboratories, Incorporated | Memory diagnostic arrangement |
US4063081A (en) * | 1976-06-08 | 1977-12-13 | Honeywell | Computer apparatus |
DE2656071C3 (de) * | 1976-12-10 | 1982-12-30 | Multivac Sepp Haggenmüller KG, 8941 Wolfertschwenden | Verfahren und Vorrichtung zum Verformen von Kunststoffolie zu einseitig offenen Behältern mit einer Bodenkante |
US4224681A (en) * | 1978-12-15 | 1980-09-23 | Digital Equipment Corporation | Parity processing in arithmetic operations |
JPS60183653A (ja) * | 1984-03-01 | 1985-09-19 | Toshiba Corp | ビツト・エラ−検出機能を備えたメモリ |
JPS63175160A (ja) * | 1987-01-12 | 1988-07-19 | サムエンジニアリング株式会社 | 泡水洗機 |
JPH02106489U (de) * | 1989-02-14 | 1990-08-23 | ||
US5177747A (en) * | 1989-10-16 | 1993-01-05 | International Business Machines Corp. | Personal computer memory bank parity error indicator |
US5313627A (en) * | 1992-01-02 | 1994-05-17 | International Business Machines Corp. | Parity error detection and recovery |
US6151685A (en) * | 1998-05-15 | 2000-11-21 | International Business Machines Corporation | System and method for recovering a segment directory for a log structured array |
US7093190B1 (en) * | 2002-07-12 | 2006-08-15 | Unisys Corporation | System and method for handling parity errors in a data processing system |
DE102006035662A1 (de) * | 2006-07-31 | 2008-02-14 | Infineon Technologies Ag | Datenverarbeitungseinrichtung und Verfahren zum Überwachen des korrekten Betriebs einer Datenverarbeitungseinrichtung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3619585A (en) * | 1969-11-17 | 1971-11-09 | Rca Corp | Error controlled automatic reinterrogation of memory |
US3693153A (en) * | 1971-07-09 | 1972-09-19 | Bell Telephone Labor Inc | Parity check apparatus and method for minicomputers |
-
1972
- 1972-07-17 US US00272504A patent/US3806716A/en not_active Expired - Lifetime
-
1973
- 1973-07-09 AU AU57875/73A patent/AU471091B2/en not_active Expired
- 1973-07-11 CA CA176,234A patent/CA982695A/en not_active Expired
- 1973-07-13 IT IT26607/73A patent/IT991196B/it active
- 1973-07-13 SE SE7309883A patent/SE380646B/xx unknown
- 1973-07-13 FR FR7325818A patent/FR2193508A5/fr not_active Expired
- 1973-07-14 DE DE2336020A patent/DE2336020C3/de not_active Expired
- 1973-07-16 GB GB3367973A patent/GB1389500A/en not_active Expired
- 1973-07-17 JP JP8260973A patent/JPS5634894B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
AU5787573A (en) | 1975-01-09 |
JPS5634894B2 (de) | 1981-08-13 |
JPS4960137A (de) | 1974-06-11 |
DE2336020A1 (de) | 1974-02-21 |
CA982695A (en) | 1976-01-27 |
DE2336020C3 (de) | 1978-08-17 |
FR2193508A5 (de) | 1974-02-15 |
US3806716A (en) | 1974-04-23 |
SE380646B (sv) | 1975-11-10 |
GB1389500A (en) | 1975-04-03 |
AU471091B2 (en) | 1976-04-08 |
IT991196B (it) | 1975-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2806024C2 (de) | ||
DE2948285C2 (de) | Adressensteuereinrichtung für einen Datenprozessor | |
DE68924119T2 (de) | Verfahren und Vorrichtung zum Wiederanlauf nach einem Fehler in einem digitalen Rechnersystem. | |
DE1901228C3 (de) | Datenverarbeitungsanlage mit Einrichtungen zur Wiederholung von Operationen bei Auftreten eines Fehlers | |
DE2953432C1 (de) | Vorrichtung zum Testen eines Mikroprogramms | |
DE1178623C2 (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE2336020C3 (de) | Adressen-Berechnungsschaltung für Paritätsfehler-Korrekturprogramme | |
DE2735397C2 (de) | Überwachungseinrichtung für eine programmgesteuerte Maschine | |
CH522921A (de) | Rechneranlage | |
DE2030812A1 (de) | Modulare Datenrechnersysteme | |
DE1151397B (de) | Programmgesteuerte Datenverarbeitungs-anlage mit gespeicherten Unterprogrammen | |
DE2145709C3 (de) | Datenverarbeitungsanlage, in welcher Verzweigungsbefehle eine Unterbrechung laufender Programme zur Folge haben können | |
DE3301628A1 (de) | Schaltungsanordnung fuer den datenaustausch zwischen zwei rechnern | |
DE2657848A1 (de) | Steuereinheit fuer ein datenverarbeitungssystem | |
DE1181460B (de) | Elektronische Zifferrechenmaschine | |
DE2048670A1 (de) | Speicherwartungsanordnung fur Daten verarbeitungsanlagen | |
DE1935944C3 (de) | Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage | |
DE2350229A1 (de) | Datenverarbeitungsanlage, insbesondere als steuereinrichtung fuer fernsprechvermittlungsanlagen | |
DE69029164T2 (de) | Vorrichtung und Verfahren zum Ersetzen der Parität | |
DE2906685C2 (de) | ||
DE1201586B (de) | Programmgesteuerte Daten-Auswertmaschine | |
DE2500841A1 (de) | Verfolgungseinrichtung | |
DE2359037C2 (de) | Rechenanlage | |
DE3040429A1 (de) | Ueberwachungseinrichtung fuer ein computersystem | |
DE2842603A1 (de) | Schnittstelle zwischen einem wartungsprozessor und einer mehrzahl einzeln zu pruefender funktionseinheiten eines datenverarbeitenden systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EGA | New person/name/address of the applicant | ||
8339 | Ceased/non-payment of the annual fee |