DE3316681A1

DE3316681A1 - Computersystem mit programmueberwachungsvorrichtung

Info

Publication number: DE3316681A1
Application number: DE19833316681
Authority: DE
Inventors: Masayuki Hirokawa
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1982-05-12
Filing date: 1983-05-06
Publication date: 1983-11-17
Also published as: US4742452A; JPS58197553A

Description

38 623

Mitsubishi Denki Kabushiki Kaisha, Tokyo / Japan

Computersystem mit Programmüberwachungsvorrichtung

Die Erfindung betrifft ein Computersystem, das zum Steuern einer Datensammelleitung einer CPU eines Mikroprozessors oder dgl. des Computersystems eine Programmüberwachungsvorrichtung aufweist.

Figur 1 zeigt eine herkömmlich verwendete Programmüberwachungsvorrichtung oben erwähnter Art. In Fig. 1 ist die CPU eines Mikrocomputers oder dgl. mit 1 bezeichnet, während eine Adressensammelleitung, an die die Ausgangsdaten der CPU abgegeben werden, mit 2, ein Schalter- oder Verriegelungsregister mit 3, eine Datensammelleitung, an die die Ausgangsdaten des Registers 3 abgegeben werden, mit 4, ein Komparator für den Adressenvergleich mit 5, eine Signalleitung für die Abgabe von Signalen vom Komparator 5 an die CPU 1 mit 6, ein Speicher, in dem ein Arbeitsprogramm und Daten für die CPU 1 gespeichert sind, mit 7 und eine Systemdatensammelleitung, die für die Datenübertragung zwischen der- CPU 1 und dem Speicher 7 dient, mit 8 bezeichnet sind.

Um Befehle auszuführen, gibt die CPU 1 an den Speicher über die Adressensammelleitung 2 zunächst eine Adresse ab. Bei gewöhnlichem Arbeitsablauf gibt der Speicher 7 auf eine Anfrage von der CPU 1 hin einen Befehlscode an

die Systemdatensammelleitung ab. Aufgrund des Befehlscodes führt die CPU 1 daraufhin die entsprechende gekennzeichnete Operation aus. Die CPU I führt fortwährend und nacheinander derartige Operationen durch.

Wenn die Durchführung eines Programms an einer bestimmten Adresse angehalten werden soll, wird diese Adresse in das Register 3 eingeschrieben. Die Adresse, an der die Programmdurchführung angehalten werden soll (nachfolgend als Unterbrechungspunktadresse bezeichnet), wird der Datensammelleitung 4 übergeben. Der Komparator 5 vergleicht dauernd den Inhalt der Adressensammelleitung 2 und der Datensammelleitung 4 miteinander, und wenn diesen Datenworten auf diesen beiden Sammelleitungen Übereinstimmung festgestellt wird, gibt der Komparator 5 ein Koinzidenzsignal auf der Sammelleitung 6 ab, wodurch die CPU 1 von der Tatsache der Übereinstimmung informiert wird. Die CPU 1 stoppt das Programm, das sie gerade durchführt, sobald sie das Koinzidenzsignal empfängt.

Die herkömmliche Programmüberwachungsvorrichtung mit dem oben beschriebenen Aufbau hat den Nachteil, daß die in einem von der CPU 1 ausgeführten Programm vorhandenen Adressen nicht mit den Adressen übereinstimmen, die für den Befehlsabruf verwendet werden, sofern die CPU 1 die Befehle im voraus ausliest (wie dies z.B. im Mikrocomputer der Type M5L8086S der Intel Corporation der Fall ist), so daß es unmöglich wird, an einer bestimmten Adresse ein Unterbrechungspunktsignal zu erzeugen. Auch wenn ein Software-Unterbrechungsbefehl abgegeben wird, ist es nicht möglich, den Inhalt an einer gekennzeichneten Adresse eines Programms in einer ROM-Basis wieder einzuschreiben, und es ist auch unmöglich, ein Programm an einer gewünschten Adresse zu stoppen.

S Ο«-, ft ta

-5-

Mit der Erfindung sollen die vorstehend genannten Mangel herkömmlicher Vorrichtungen beseitigt werden. Speziell liegt der Erfindung die Aufgabe zugrunde, eine Programmüberwachungsvorrichtung zu schaffen, bei der ein spezieller Befehlscode (etwa ein Unterbrechungsbefehl oder dgl.) auf eine ausgewählte Datensammelleitung abgegeben wird, wenn ein Befehl entsprechend einer gekennzeichneten Adresse empfangen wird, und die CPU liest dann diesen speziellen Befehlscode und führt ihn aus. Die Tatsache, daß die gekennzeichnete Operation fertig durchgeführt ist, wird extern mitgeteilt.

Die Zeichnung stellt im einzelnen folgendes dar:

Fig. T ein Blockdiagramm einer herkömmlichen Programmüberwachungsvorrichtung ;

Fig. 2 ein Blockdiagramm einer bevorzugten Ausführungsform der erfindungsgemäßen Programmüberwachungs-. .-■ . vorrichtung;

Fig. 3 ein Blockdiagramm einer zweiten Ausführungsform der erfindungsgemäßen Vorrichtung; und

Fig. 4 das Blockdiagramm einer weiteren Ausführungsform der Vorrichtung nach der Erfindung.

Figur 2 zeigt ein bevorzugtes Ausführungsbeispiel eines Computersystems mit Programmüberwachungsvorrichtung gemäß der Erfindung. Die mit den Ziffern 1-8 gekennzeichneten Teile stimmen mit denen aus der Fig. 1 überein. Das Register 3 wird dazu verwendet, eine Unterbrechungspunktadresse zu speichern, und kann eine Flip-Flop-Vorrichtung, vorzugsweise der Typenbezeichnung M74LS373P sein, die gleichzeitig acht Bits speichern kann. Der Komparator 5

wird zum Vergleich der Ausgangsdaten des Registers 3 mit einer Adressensammelleitung 2 benützt, wobei er bei Übereinstimmung ein Koinzidenzsignal abgibt. Es ist vorzugsweise ein Element des Typs M74LS688P, das gleichzeitig 8 Bits speichern kann. Der Speicher 7, der für das Speichern von Programmen und Daten dient und einen Arbeitsabschnitt enthält, kann aus Standard-IOSpeichern bestehen. Ein ROM, z.B. ein M5L2 764K, wird für den Programmbereich und ein RAM, z.B. ein M58725P, für den Arbeitsbereich und den Datenbereich benützt.

Mit 9 ist eine Signalleitung am Ausgang des Komparators 5 bezeichnet, während ein Register 10 einen bestimmten Befehlscode speichert und vom Register 10 eine Datensammelleitung 11 abgeht; ein Multiplexer 12 schaltet zwischen der Datensammelleitung 11 und der Systemdatensammelleitung 8 aufgrund des Ausgangssignals vom Komparator 5. Der Multiplexer 12 dient zur Auswahl und zum Hervorbringen einer von zahlreichen Eingangsleitungen. Die Auswahl kann durch ein Steuersignal bewirkt werden. Der Multiplexer 12 kann auf derselben Sammelleitung seine zahlreichen Ausgänge anordnen und jeweils einen ausgewählten Ausgang aktivieren, während die übrigen so lange taub sind. Auf diese Weise kann nur eine ausgewählte Ausgangsleitung die Sammelleitung benützen. Ähnlich wie das Register 3 dient auch das Register 10 dazu, bestimmte Daten zu speichern, und kann z.B. ein M74LS373P-Element oder vorzugsweise ein rücksetzbares Element, wie M74LS273 sein.

Die so aufgebaute Vorrichtung funktioniert folgendermaßen. Wenn die CPU 1 ein Programm durchführt, verbindet der Multiplexer 12 die CPU 1 mit dem Speicher 7 über die Systemsammelleitung 8, so daß die CPU 1 zum Inhalt des Speichers 7 Zugriff hat. Wenn in das Register 3 ein Unterbrechungspunkt eingegeben ist, vergleicht der

Komparator 5 den Inhalt der Adressensammelleitung mit dem Inhalt der Datensammelleitung 4. Wenn die CPU eine Adresse ausgibt, die gleich der Adresse des Unterbrechungspunktes ist, sind der Inhalt der Adressensammelleitung 2 und der Inhalt der Datensammelleitung 4 gleich, so daß auf der Ausgangssignalleitung 9 des Komparators 5 ein Adressenkoinzidenzsignal auftritt. Erhält der Multiplexer dieses Signal, so wird statt der Systemdatensammelleitung die Datensammelleitung 11 mit der CPU 1 verbunden. Die CPU 1 erhält dann den Inhalt aus dem Register 10 (Befehlscode) anstelle des Inhaltes vom Speicher 7.

Die Systemdatensammelleitung 8 ist somit zur Befehlsaufnähme umgeschaltet, und die Unterbrechungspunktadresse wird auf die Sammelleitung abgegeben, so daß auch dann, wenn die Unterbrechungspunktadresse eine ROM-Adresse ist, die Operationen durchgeführt werden, als wenn das Programm erneut eingeschrieben wäre. Durch Einschreiben eines Software-Unterbrechungsbefehlscode in das Register 10 kann,, wenn die CPU 1 den Befehl an der Unterbrechungspunktadresse ausführt, eine Software-Unterbrechung oder dgl. durchgeführt werden, wodurch es möglich wird, nach außen hin die Tatsache kundzutun, daß die Programmdurchführungsadresse gleich der Unterbrechungspunktadresse ist und daß eine Unterbrechung stattgefunden hat.

Wenngleich die Unterbrechungspunktadresse und der besondere Befehlscode von außen her in die Register 3 und 10 eingegeben worden sind, kann auch die Systemdatensammelschiene mit dem Register 3 und dem Multiplexer 12 verbunden sein, wie dies in Fig. 3 dargestellt ist, wobei dieselbe Wirkung wie bei dem erstbeschriebenen Ausführungsbeispiel eintritt.

Beim erstbeschriebenen Ausführungsbeispiel ist der Befehlscode vom Register 3 ein Unterbrechungsbefehl, doch kann es sich auch um einen EIN/AUS-Befehl oder einen Speicherschreibbefehl handeln, und die Vorrichtung kann so angeordnet sein, daß ein Adressendekodierer 13 mit der Adressensammelleitung 3 verbunden ist, wie in Fig. 4 dargestellt. Tritt beim letzteren Fall Übereinstimmung der Adressen auf, gibt der Adressendekodierer 13 ein Ausgangssignal auf der Signalleitung 6 ab. Der Adressendekodierer 13 hat die Aufgabe festzustellen, ob der Adressenwert mit der gekennzeichneten Adresse übereinstimmt und für den Fall ein Ausgangssignal zu erzeugen. Der Adressendekodierer 13 hat also eine Funktion, die durch Kombinieren des Registers 3 und des Komparators 5 entsteht. Gewöhnlich ist der Vergleich sehr konstant, so daß in den meisten Fällen der Adressendekodierer aus einer Kombination von Gattern ohne Verwendung irgendeines Registers aufgebaut sein kann.

Gemäß der Erfindung ist also eine Programmüberwachungsvorrichtung so aufgebaut, daß die Systemdatensammelleitung umgeschaltet wird und die CPU einen speziellen gekennzeichneten Befehl ausliest, wenn aus dem Speicher der Inhalt einer Unterbrechungspunktadresse übernommen wird. Der Vorteil dieser Vorrichtung besteht darin, daß auch dann, wenn die CPU eine Befehlsvorausauslesefunktion hat und daß ein Programm im ROM ausgeführt wird, der gewünschte Unterbrechungsvorgang stets richtig durchgeführt wird. Es ist außerdem nicht erforderlieh, den Zustand der CPU extern zu beobachten, so daß die Schaltung einen einfachen Aufbau haben und die Vorrichtung billig hergestellt werden kann.

Leerseiie

Claims

38 623

Mitsubishi Denki Kabushiki Kaisha
Tokyo / Japan

Computersystem mit Programmüberwachungsvorrichtung

_P_a_t_e_n_t_a_n_s_p_r_ü_c_h e_

/ 1J Computersystem mit einer Programmüberwachungsvorrichtung zum Unterbrechen des Arbeitsablaufs an einer bestimmten Unterbrechungsadresse mit einem Zentralprozessor, einer Systemdatensammelleitung, einer Systemadreßsammelleitung und Mitteln zum Speichern eines bestimmten Befehlscodes, gekennzeichnet durch einen Speicher zur Zuführung von Befehlscodedaten zur Zentralprozessoreinheit (1) in Abhängigkeit von den der Zentralprozessoreinheit auf der Adressensammelleitung zugeführten Adressen, und Mittel zur wahlweisen Verbindung der Zentralprozessoreinheit über die Systemdatensammelleitung mit einem bestimmten Speicher und Mittel zum Speichern des vorbestimmten Befehlscodes, wobei der ausgewählte Speicher und die Mittel zum

^5 Speichern des vorbestimmten Befehlscodes entsprechend einer Adresse auf der Systemadressensammelleitung bestimmt sind.
2. Computersystem nach Anspruch 1 , dadurch gekennzeichnet, daß die ausgewählt kuppelnden Ein-

richtungen einen mit der Systemdatensammelleitung verbundenen Multiplexer und Komparatormittel zum Vergleichen einer vorbestimmten Unterbrechungsadresse mit auf der Systemadressensammelleitung vorhandenen Adressen aufweisen, wobei ein Ausgangsssignal des !Comparators auf einem Auswahlsteuereingang des Multiplexers zugeführt wird.
3. Computersystem nach Anspruch 2, gekennzeichnet durch Registermittel zum Speichern der vorbestimmten Unterbrechungsadresse.
4. Computersystem nach Anspruch 3, dadurch gekennzeichnet , daß die Eingabeöffnung der Registermittel mit der Systemdatensammelleitung verbunden ist.
5. Computersystem nach Anspruch 3, dadurch gekennzeichnet , daß ein Adressendekodierer mit seinem Eingang mit der Systemadressensammelleitung und mit seinem Ausgang mit einem Unterbrechungseingang der Zentralprozessoreinheit verbunden ist.