DE2230172A1 - Verfahren zum Herstellen von Halbleiterbauteilen - Google Patents

Verfahren zum Herstellen von Halbleiterbauteilen

Info

Publication number
DE2230172A1
DE2230172A1 DE19722230172 DE2230172A DE2230172A1 DE 2230172 A1 DE2230172 A1 DE 2230172A1 DE 19722230172 DE19722230172 DE 19722230172 DE 2230172 A DE2230172 A DE 2230172A DE 2230172 A1 DE2230172 A1 DE 2230172A1
Authority
DE
Germany
Prior art keywords
layer
diffused
mask
sections
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19722230172
Other languages
English (en)
Other versions
DE2230172B2 (de
Inventor
Andrew Gordon Francis Somerville Somerset N.J. Dingwall (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2230172A1 publication Critical patent/DE2230172A1/de
Publication of DE2230172B2 publication Critical patent/DE2230172B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Dipl.-Ing. H. SaueNand · Dr.-Ing. R. König · Dipl.-Ing. K. Bengen
Patentanwälte · Aoaa Düsseldorf · Cecilienallee 7S ■ Telefon 4327-35
20. Juni 1972 Unsere Akte: 27 477 Be/Z/Fu.
RCA Corporation, 30, Rockefeller Plaza, New York, N0Y. 10020 (V0St.A.)
"Verfahren zum Herstellen von Halbleiterbauteilen"
Die Erfindung betrifft Feldeffekt-Halbleiterbauteile mit isolierter Gate-Elektrode, beispielsweise Feldeffekttransistoren mit diskreter, isolierter Gate-Elektrode und integrierte Schaltungen, welche Feldeffekttransistoren mit isolierter Gate-Elektrode aufweisen. Insbesondere befaßt sich die Erfindung mit einem Verfahren zum Herstellen von Feldeffekt-Halbleiterbauteilen mit isolierter Gate-Elektrode von extrem geringen Abmessungen und genauer Begrenzung, wie sie für den Betrieb bei hohen Frequenzen erforderlich sind.
Feldeffekt-Halbleiterbauteile mit isolierter Gate-Elektrode für Hochfrequenzbetrieb haben aktive Zonen von extrem kleinen Abmessungen. Diese Bauteile haben Gesamtflächen in der Größenordnung von nur etwa 6,5 χ
-3 2
10 ^ mm und Kanallängen von nur einigen ^i» Die Herstellung solch kleiner Bauteile erfordert hohe Sorgfalt, um rationelle Herstellung und hohe Leistungen zu erzielen.
Bekannte Halbleiterbauteile werden mittels Maskier- und Diffusionsverfahren hergestellt, bei denen aufeinanderfolgend Photomasken zur Begrenzung der verschiedenen Bauelemente des Bauteils verwendet werden. Bei jedem
2 0 9 8 ß 3 / 1 η 7 6
folgenden Verfahrensschritt muß große Sorgfalt auf die Ausrichtung der Maske für diesen Verfahrensschritt relativ zu den in vorausgehenden Verfahrensschritten erzeugten Bauelementen aufgewandt werden. Die Ausbeute-Verluste infolge von fehlerhafter Maskenausrichtung sind bei kleinen Bauteilen für Hochfrequenzanwendungsfälle relativ hoch, so daß diese Bauteile entsprechend teuer sind0
Bei der Herstellung von Feldeffekt-Halbleiterbauteilen mit isolierter Gate-Elektrode wird das Problem der Maskenausrichtung beim sogenannten Silizium-Gate-Verfahren etwas erleichtert. Hierbei werden eindiffundierte Source- und Drain-Zonen mittels einer Maske aus einer niedergeschlagenen Siliziumschicht auf einer Siliziumdioxidschicht begrenzt, wobei während des Diffusionsprozesses gleichzeitig die Leitfähigkeit ändernde Dotierstoffe in das niedergeschlagene Silizium eindiffundiert werden, so daß es leitend wird. Die niedergeschlagene Siliziumschicht bildet auf diese Weise eine selbstfluchtende Gate-Elektrode0 Ein Beispiel für ein solches Halbleiterbauteil ist im US-Patent 3 475 234 beschriebene
Die Silizium-Gate-Halbleiterbauteile haben einen weiteren wesentlichen Vorteil. Ihre Hochfrequenz-Leistung ist im Vergleich zu konventionellen Feldeffekt-Halbleiterbauteilen mit isolierter Gate-Elektrode sehr gut, weil ihre Kapazität zwischen Gate- und Drain-Elektrode relativ gering ist„ Ein weiterer wesentlicher Faktor, der die Hochfrequenzleistung beeinflußt, ist jedoch die Drain-Dioden-Kapazitätο Silizium-Gate-Halbleiterbauteile zeigen Drain-Dioden-Kapazität in gleicher Größenordnung wie konventionelle Halbleiterbauteile, weil ihre Source- und Drain-Zonen in konventioneller Weise hergestellt und kontaktiert und deshalb relativ groß sind. Mit
209853/1076
Kontaktierung in konventioneller Weise ist die Bildung von Kontaktöffnungen in einer Isolierschicht, die Abscheidung einer ununterbrochenen Metallschicht auf der Isolierschicht und den Öffnungen und das anschließende photolithographische Entfernen von Teilen der Metallschicht zur Bildung eines Kontakts und eines Leitungsmusters gemeint. Infolge der Notwendigkeit der Ausrichtung der zur Bildung des Metallmusters erforderlichen Maske mit den Öffnungen zum Herstellen eines arbeitsfähigen Bauteils müssen die Öffnungen groß sein, um die Ausfluchtung zu erleichtern.
Andere Verfahren zum Kontaktieren diffundierter Zonen, welche einen brauchbaren Kontakt mit Zonen herstellen, die kleiner als die in üblichen Bauteilen gegebenen Zonen sind, sind bekannt. So ist es beispielsweise bekannt, eine Zone durch eine Diffusion von Feststoff zu Feststoff von einem aus einer abgeschiedenen, leitenden Siliziumquelle bestehenden Kontakt auszubilden, wobei ein selbstausgerichteter Kontakt entsteht (siehe US-Patent 3 460 007). Dieses Verfahren ist jedoch nicht für Feldeffekt-Transistorbauteile mit isolierter Gate-Elektrode verwendbar. Bei Anwendung des bekannten Verfahrens in Verbindung mit dem Silizium-Gate-Verfahren wurden wegen Kurzschlüssen zwischen Gate- und Source-Elektrode und Gate- und Drain-Elektrode erhebliche Ausbeute Verluste auftreten. Die niedergeschlagenen SiIizium-Source- und -Drain-Kontakte könnten nicht nahe genug an der Gate-Elektrode angeordnet werden, so daß diese den gesamten Kanal überdecken würde, ohne Anschluß mit den Kontakten zu haben«, Das würde eine sehr genaue Leitungsausrichtung erfordern.
Beim erfindungsgemäß vorgeschlagenen Verfahren wird eine kleine Zone hergestellt und ein selbstfluchtender
209853/10 76
Kontakt an dieser Zone dadurch gebildet, daß auf der Oberfläche eines Halbleiterkörpers eine Isolierschicht aufgebracht, auf der Isolierschicht eine Siliziumschicht niedergeschlagen, die sich bis in eine Öffnung in der Isolierschicht in Kontakt mit dem Halbleiterkörper erstreckt, worauf die Leitfähigkeit ändernde Dotierstoffe durch die öffnung in den Halbleiterkörper und gleichzeitig in einen Teil der niedergeschlagenen Siliziumschicht eindiffundiert werden.
Die Erfindung wird anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigen:
Fig. 1 einen Schnitt durch ein nach dem erfindungsgemäßen Verfahren hergestelltes Feldeffekt-Halbleiterbauteil mit isolierter Gate-Elektrode; und
Fig. 2 bis 6 eine Folge von Schnittansichten des Bauteils während einiger erfindungsgemäßer Verfahrensschritte .
Das im folgenden beschriebene Verfahren führt zu einem Aufbau, bei dem die Übergangskapazität zwischen der Drain-Zone und dem Substrat oder zwischen der Source- und der Drain-Zone einerseits und dem Substrat andererseits verglichen mit bekannten Silizium-Gate-Bauteilen mit konventionellen Source- und Drain-Kontakten wesentlich verringert ist«, Wie in Fig. 1 gezeigt ist, wird mittels des nachfolgend erläuterten Verfahrens ein Bauteil 10 hergestellt, das einen Körper oder ein Substrat aus halbleitendem Material mit zunächst einem Leitungstyp aufweist, an dessen Oberfläche 14 die aktiven Elemente des Bauteils gebildet werden. Ein Paar mit Abstand voneinander angeordneter Zonen 16 und 18 von üblicherweise dem Leitungstyp des Substrats 12 entge-
209853/1070
[\ gengesetztem Leitungstyp sind im Bereich der Oberflache
\ 14 vorgesehen und bilden die Source- und Drain-Zone des
; Bauteils 10. Sie begrenzen einen zwischen ihnen verlau-
fenden Kanal 20 steuerbarer Leitfähigkeit. Die Zonen 16 und 18 sind erheblich kleiner als die entsprechenden
. Source- und Drain-Zonen konventioneller Halbleiterbautei-
■ , Ie und zeigen deshalb eine erheblich geringere Sperrschicht-
kapazität. Die gezeigte, ungewöhnliche Form dieser Zonen ist auf die Art ihrer Herstellung zurückzuführen, die im
V folgenden im einzelnen beschrieben wird. Sine aus einem
j Gate-Isolator 22 und einer Gate-Elektrode 24 aufgebaute
\ Gate-Elektrodenanordnung ist auf dem Kanal 20 zwischen
■j ■ -
der Source- und Drain-Zone 16 bzw. 18 des Bauteils 10 j . vorgesehen. Die Gate-Elektrode 24 ist vorzugsweise als selbstfluchtende, niedergeschlagene Siliziumschicht ähnlich wie bei konventionellen Silizium-Gate-Bauteilen ausgebildet. Eine relativ dicke Isolierschicht 26 bedeckt die Teile der Oberfläche 14, die nicht von aktiven Elementen des Bauteils 10 besetzt sind.
Zu den Zonen 16 und 18 wird Kontakt über schichtartige Körper 28 und 30 gebildet, die auf der Isolierschicht 26 niedergeschlagen sind und Abschnitte 32 und 34 aufweisen, die bis zur Anlage an die Zonen 16 und 18 geführt sind. Diese Körper 28 und 30 bestehen vorzugsweise aus niedergeschlagenem Silizium. Wie im folgenden noch { gezeigt wird, sind die Kontaktabschnitte 32 und 34 ; selbstfluchtend und tragen zur Verringerung der Abmessungen der Zonen 16 und 18 bei. Wahlweise können auf den Körpern 28 und 30 metallische Leiter 36 und 38 gebildet sein, um die Stromanschlußmöglichkeiten des Bauteils 10 zu verbessern.
Der erste Schritt des erfindungsgemäßen Verfahrens besteht in der Vorbereitung der Oberfläche 14 des Substrats
209853/1076
12 in konventioneller Weise und der anschließenden Ausführung einer Diffusionsmaskierung und Aufbringen einer Isolierschicht 40 (Fig. 2), wobei Teile dieser Schicht zur Isolierschicht 26 werden können. Ein Teil der Schicht 40 wird dann zur Bildung des Gebiets der aktiven Elemente des Bauteils 10 entfernt. Dies erfolgt auf photolithographischem Wege, indem auf der Isolierschicht 40 eine Photoresistschicht 42 aufgebracht wird, in welcher im gewünschten Gebiet photographisch eine Öffnung 43 gebildet wird. Dann wird der durch die Öffnung 43 freigelegte Teil 44 der Schicht 40 abgeätzt, so daß die darunter liegenden Abschnitte der Oberfläche 14 des Substrats 12 freiliegen.
Die nächsten beiden Schritte des erfindungsgemäßen Verfahrens sind in Fig. 3 dargestellt» Zunächst wird hierbei eine isolierende Diffusions-Maskierschicht 46 auf dem im vorhergehenden Verfahrensschritt freigelegten Abschnitt der Oberfläche 14 gebildet«, Ein Abschnitt der Schicht 46 wird später zum Gate-Isolator 22 des Bauteils 10. Diese Schicht muß deshalb unter bekannten Reinheitsbedingungen erzeugt werden. Der zweite in Fig.3 gezeigte Schritt besteht in der Bildung der Flächen der Source- und Drain-Zonen des Bauteils, Zu diesem Zweck wird auf dem Bauteil eine Photoresistschicht 48 aufgetragen und an den vorgesehenen Gebieten der Source- und der Drain-Zone werden in üblicher Weise Öffnungen 49 und 50 gebildet, während die Teile der Schicht 40 und der Schicht 46 geschützt werden, die verbleiben sollen. Die zur Bildung der Öffnungen 49 und 50 in der Photoresistschicht 48 verwendete Maske muß nicht genau auf der Schicht 46 ausgerichtet werden. Im gezeigten Ausführungsbeispiel sind die Öffnungen 49 und 50 beispielsweise nach links versetzt. Die Abschnitte der
208853/1076
Schicht 46, die durch die Photoresistschicht 48 nicht geschützt sind, werden dann in bekannter Weise abgeätzt, um die Abschnitte der Oberfläche 14 freizulegen, unter denen die Source- und Drain-Zonen 16 und 18 gebildet werden sollen. Die auf diese Weise gebildeten Öffnungen sollten einen größeren Abstand als der zwischen dem Source- und dem Drain-Gebiet vorgesehene Abstand haben, um die Herstellung einer selbstfluchtenden Gate-Anordnung in der im folgenden beschriebenen Weise zu ermöglichen,,
Eine für die Leitfähigkeit verändernde Dotierstoffe, d.h. für Bor und Phosphor durchlässige ununterbrochene Materialschicht 52, die leitfähig ist oder leitfähig gemacht werden kann, und vorzugsweise aus niedergeschlagenem Silizium besteht, wird als nächstes auf der gesamten Oberfläche des Bauteils aufgebracht (siehe Fig. 4). Jedes bekannte Verfahren, z.B. Aufdampfen, Sprühen od.dgl,, kann zum Niederschlagen der Schicht 52 verwendet werden«. Vorzugsweise wird diese Schicht durch chemisches Abscheiden aus der Dampfphase (pyrolytische Zersetzung) von Silan (SiH4) gemäß der im folgenden angegebenen Reaktionsgleichung gebildet:
Wärm
4 Si + 2H2.
Teile der Schicht 52 werden zu den Leitern 28 und 30 und zur Gate-Elektrode 24. Diese Elemente werden photolithographisch erzeugt, indem eine Photoresistschicht 54 auf der Siliziumschicht 52 aufgebracht und in ihr die Begrenzung der Leiter mit engen Abständen 56 und 57 über den Kantenbereichen der Gate-Isolierschicht 22 gebildet werden. Die Gate-Elektrode 24 ist vorzugsweise schmaler als die Gate-Isolierschicht 46 in der in Figo4 gezeigten Konfiguration ausgebildet, um sicherzustellen, daß sie voll auf der Isolierschicht 46 liegt.
2098B3/1076
Die von den Zwischenräumen 56 und 57 in der Schicht 54 freigelegten Abschnitte der Siliziumschicht 52 werden als nächstes entfernt, um die Leiter 28 und 30 und die Gate-Elektrode 24 durch Abätzen des Siliziums mit beispielsweise einer Mischung aus Fluß-, Salpeter- und Essigsäure zu bilden» Die Konfiguration des Bauteils nach Abschluß dieses Verfahrensschritts ist in Fig. 5 gezeigt. Wie in der Zeichnung zu erkennen ist, können Kanten 58 und 59 der Gate-Isolierschicht 46 an ihren, den entfernten Siliziumgebieten benachbarten Rändern freiliegen. Diese Kanten oder Ränder werden als nächstes entfernt, wodurch die Source- und Drain-Öffnungen vergrößert werden, indem eine selektive Ätzung in einem Silizium nicht angreifenden Lösungsmittel, beispielsweise Ammoniumbifluorid, durchgeführt wird. Bei diesem Verfahrensschritt wird der Gate-Isolator 22 in automatischer Ausrichtung zur Gate-Elektrode 24 gebildet, d.h. die Ränder sind ausgerichtet. Darüber hinaus erhalten die Ränder der Abschnitte 32 und 34 der Leiter und 30 Abstand von den Rändern der Gate-Elektrode 24, so daß Gate-Source- und Gate-Drain-Kurzschlüsse vermieden werden«
Im nächsten Schritt werden die Source- und Drain-Zonen 16 bzw«, 18 gebildet. Dies wird durch einen konventionellen Diffusionsvorgang erreicht,- bei dem die Leitfähigkeit ändernde Dotierstoffe durch die verbleibenden Öffnungen in den Oxiden in das Substrat 12 eindiffundiert werden.» Gleichzeitig hiermit werden die Dotierstoffe in und durch die Abschnitte 32 und 34 der niedergeschlagenen Siliziumleiter 28 und 30 diffundiert, so daß sie leitfähig und die mit 60 und 62 bezeichneten kleineren Abschnitte der Zonen 16 und 18 gebildet werden, wobei an den letztgenannten Zonen ein guter .Qhm'.scher Anschluß sichergestellt wirde
209853/1076
Mit anderen Worten, die Diffusion sollte bei einer solchen Temperatur und für eine solche Zeitdauer durchgeführt werden, daß ein vollständiges Durchdringen der niedergeschlagenen Siliziumleiter und ein Bindringen in Abschnitte des Substrats 12 unter den Leitern erfolgt. Vorzugsweise wird die Gate-Elektrode 24 gleichzeitig dem Diffusionsvorgang unterzogen, um sie leitend zu machen. Der Aufbau des Bauteils ist in dieser Verfahrensstufe im wesentlichen beendet,, Wahlweise können die Leiter 36 und 38 angebracht oder andere bekannte Abschlußbeärbeitungen, z.Be_das Aufbringen einer Schutzschicht auf der gesamten Oberfläche, durchgeführt werden«
Das erfindungsgemäße Verfahren ist vorstehend am Beispiel eines abgeschiedenen Silizium-Metallisierungssystems beschrieben, jedoch können auch andere Materialien verwendet werden«, Jedes für entsprechende Dotierstoffe durchlässige Material, das leitend ist oder leitend gemacht werden kann, kann zur Bildung eines selbstfluchtenden Anschlusses in der beschriebenen Weise verwendet werden. Ein anderes geeignetes Material hierfür ist beispielsweise niedergeschlagenes Germanium«,
Vorzugsweise ist sowohl das Source- als auch das Drain-Gebiet des Bauteils in der erfindungsgemäßen Weise gebildet, deh, das Bauteil ist symmetrisch hergestellt. Wenn die Schaltungsanschlüsse des Bauteils derart angebracht werden, daß die eine der Zonen 16 und 18 dauernd als Drain-2one des Bauteils verwendet wird, dann muß lediglich diese Zone klein ausgebildet und mit einem selbstfluchtenden Anschluß versehen werden.
Wenn das Bauteil nach der im vorstehenden angegebenen Lehre hergestellt wird, werden wesentliche Verbesserungen seiner Arbeitsgeschwindigkeit erreicht. Ein
209853/1076
nach dem erfindungsgemäßen Verfahren hergestelltes HaIbleiterbauteil besitzt Arbeitsgeschwindigkeiten, die um
etwa 5 bis 10 mal größer als bei den bekannten Bauteilen sind. Darüber hinaus kann eine relativ hohe Ausbeute erwartet werden, weil die kritische Ausrichtung von Masken beim erfindungsgemäßen Prozeß weitgehend entfällt»
209853/1076

Claims (1)

  1. RCA Corporation, 30 Rockefeller Plaza, New York, N0Y. 10020, (V0St0A.)
    Patentansprüche:
    Verfahren zum Herstellen von Halbleiterbauteilen, bei dem auf einem Halbleiterkörper eine einen Abschnitt des Halbleiterkörpers freilassende Diffusionsmaske gebildet, auf dem Abschnitt dann eine Schicht aus leitfähigem oder in leitfähiges Material umwandelbarem Material aufgetragen und ein die Leitfähigkeit modifizierender Dotierstoff in den Abschnitt eindiffundiert wird, dadurch gekennzeichnet, daß für die Schicht (32) des leitfähigen oder in leitfähiges Material umwandelbaren Materials ein für den Dotierstoff durchlässiges Material verwendet und die Schicht nur auf einem Teil des Abschnitts aufgetragen wird, und daß der Diffusionsvorgang teilweise durch den abgedeckten Teil und gleichzeitig im unbedeckten Teil des Abschnitts so durchgeführt wird, daß ein Teil (60) der eindiffundierten Zone (16) unter der Schicht (32) liegt»
    Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die Schicht (32) aus leitfahigem oder in leitfähiges Material umwandelbarem Material als Endabschnitt einer auf einer Isolierschicht (26) liegenden, Teil der Maske bildenden Schicht (28) ausgebildet wird.
    Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet ,· daß zum Herstellen
    2 0 9853/1076
    eines an sich bekannten Feldeffekt-Halbleiterbauteils mit isolierter Gate-Elektrode die Source- und/oder Drain-Zone (16; 18) eindiffundiert wird.
    4β Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet,
    daß als Material für die Schicht (32) aus leitendem oder in leitfähiges Material unwandelbarem Material Silizium verwendet wird.
    5ο Verfahren nach Anspruch 4, dadurch gekennzeichnet , daß zunächst eine im wesentlichen reine Schicht gebildet wird,
    6„ Verfahren nach einem oder mehreren der Ansprüche 3 bis 5, dadurch ge kennzeichnet,
    daß auf den unmaskierten, teilweise von Schichten (32, 34) aus Dotierstoff-durchlässigem Material gebildeten Körperabschnitten zwei ähnliche eindiffundierte Zonen (16 und 18) gleichzeitig gebildet werden,
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß neben den beiden Schichten (32, 34) aus Dotierstoff-durchlässigem Material eine dritte, zwischen den beiden Schichten liegende Schicht (24) aus Silizium mit eindiffundierten Dotierstoffen gebildet wird, so daß eine Gate-Elektrode gebildet wird, die gleichzeitig eine Schicht auf einem Maskenabschnitt (22) bildet und vorzugsweise fluchtende Begrenzungskanten (58, 59) mit diesem hat.
    8ο Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die drei Schichten (24, 32, 34) und die mit ihnen zusammenhängenden Schichten (28, 30) aus einer kontinuierlichen Silizium-
    209853/1076
    schicht (52) gebildet werden, und daß "bestimmte Abschnitte (56, 57) dieser Siliziumschicht entfernt werden«
    9. Verfahren nach Anspruch 8, dadurch gekenn zeichnet , daß die unmaskierten Abschnitte des Halbleiterkörpers mit größerem Abstand voneinander als für die Source- und die Drain-Zone (I6j 18) vorgesehen und die dritte Schicht (24) in einer der vorgesehenen Breite entsprechenden Breite gebildet werden, und daß der unter der dritten Schicht liegende Maskenabschnitt ,(22) selektiv derart geätzt wird, daß die Begrenzungskanten der dritten Schicht und des Maskenabschnitts fluchten«,
    „ Feldeffekt-Halbleiterbauteil mit isolierter Gate-Elektrode mit unter Verwendung einer Maske selektiv eindiffundierter Source- und Drain-Zone, wobei ein Teil der Maske als elektrischer Isolator des fertigen Bauteils dient, dadurch gekennzeichnet , daß die Elektroden aus Silizium mit an sich bekannten, die Leitfähigkeit beeinflussenden eindiffundierten Dotierstoffen bestehen und auf Maskenabschnitten (22, 26) liegen, daß die Source- und Drain-Elektroden (28, 30) auf den unmaskierten Abschnitten des Körpers (12) liegende Abschnitte (32, 34) aufweisen, und daß die eindiffundierte Source- und Drain-Zone (16, 18) im Körper (12) beim Diffusionsvorgang der Elektrodenabschnitte (32, 34) erzeugte und unter diesen liegende Abschnitte (60, 62) aufweisen.
    209853/1076
    Leerseite
DE19722230172 1971-06-25 1972-06-21 Verfahren zum Herstellen von Halbleiteranordnungen Pending DE2230172B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15681371A 1971-06-25 1971-06-25

Publications (2)

Publication Number Publication Date
DE2230172A1 true DE2230172A1 (de) 1972-12-28
DE2230172B2 DE2230172B2 (de) 1975-09-25

Family

ID=22561196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722230172 Pending DE2230172B2 (de) 1971-06-25 1972-06-21 Verfahren zum Herstellen von Halbleiteranordnungen

Country Status (7)

Country Link
BE (1) BE785397A (de)
CA (1) CA968468A (de)
DE (1) DE2230172B2 (de)
FR (1) FR2143418B1 (de)
GB (1) GB1363588A (de)
IT (1) IT956761B (de)
SE (1) SE383940B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016587A (en) * 1974-12-03 1977-04-05 International Business Machines Corporation Raised source and drain IGFET device and method
US4102733A (en) * 1977-04-29 1978-07-25 International Business Machines Corporation Two and three mask process for IGFET fabrication
FR2417853A1 (fr) * 1978-02-17 1979-09-14 Thomson Csf Procede de realisation d'un transistor de type mos et transistor realise selon ce procede

Also Published As

Publication number Publication date
SE383940B (sv) 1976-04-05
IT956761B (it) 1973-10-10
GB1363588A (en) 1974-08-14
DE2230172B2 (de) 1975-09-25
BE785397A (fr) 1972-10-16
CA968468A (en) 1975-05-27
FR2143418B1 (de) 1978-03-03
FR2143418A1 (de) 1973-02-02

Similar Documents

Publication Publication Date Title
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2661098C2 (de)
DE2311915B2 (de) Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2242026A1 (de) Mis-feldeffekttransistor
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2125303A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE1955221A1 (de) Integrierte Halbleiter-Schaltkreise
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2849373A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2817342A1 (de) Verfahren zur herstellung von feldeffekttransistoren
DE2117365A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE2436517A1 (de) Halbleiter-bauteil mit einem feldeffekt-transistor mit isolierter gateelektrode, sowie verfahren zur herstellung desselben
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE2450230A1 (de) Verfahren zur herstellung von feldeffekttransistoren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung
DE19501558A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2316208B2 (de) Verfahren zur herstellung einer integrierten mos-schaltung
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung