DE2207275A1 - Digitale Phasensynchronisierschleife - Google Patents
Digitale PhasensynchronisierschleifeInfo
- Publication number
- DE2207275A1 DE2207275A1 DE19722207275 DE2207275A DE2207275A1 DE 2207275 A1 DE2207275 A1 DE 2207275A1 DE 19722207275 DE19722207275 DE 19722207275 DE 2207275 A DE2207275 A DE 2207275A DE 2207275 A1 DE2207275 A1 DE 2207275A1
- Authority
- DE
- Germany
- Prior art keywords
- phase
- digital
- signal
- frequency
- phase error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Description
Die Erfindung betrifft die Synchronisation eines Datenauftastsignals mit ankommenden Datenimpulsen in einem
S.ynchrondatenempf anger. Die Erfindung ist u.a. in magnetischen Aufzeichnungssystemen zur Erzeugung von Bezugs-Takt
impulsen oder Dater.auftastsignalen anwendbar, die mit
den zugeführten, selbattaktgebenden Dater:impulsen synchronisiert
sind, die von der magnetischen Aufzeichnung abgelesen werden. I.Ian kann ein selbsttaktgebendes Datensignal
als ein Signal ansehen, ir. dem jeweils nach wenigen Bitperioden ein Detenubergarg erforderlich ist, wobei diese
Bitperioden eine vorherbestimmte Dauer plus/minüs einer
Toleranz haben.
209940/0(10
Eayeria«.hc Vexeinsbank München 8209G3
BAD ORIGINAL
Bisher hat man zur Bezugstaktgabe in magnetischen Aufzeichnungssyttemen im allgemeinen Analog-Phaaensynchronisierschleifer.
verwendet. Analog-Phaaensynchronisierschleifen
haben jedoch verschiedene x.achteile und Beschränkungen. Beispielsweise ist ein ,xanuellea Einstellen
von Potentiometern erforderlich und beträgt die Synchronisationszeit
bei einer Frequenzabweichung von 20 $ zwischen der Ein angsfrequenz und dem Nennwert der Ausgangsfrequenz
bis zu 20 Bitperioden. Ferner haben die Analog-Tehlereignalgeber
nur eine schmale Bandbreite und 3ind sie relativ unstabil.
Es sind such digital arbeitende Systeme zum Synchronisieren von Oszillatoren bekannt, die mit Hilfe
eines digitalen Fehlersignals gesteuert werden. In diesen digitalen Systemen erfolgt jedoch nur eine Frequenzkorrektur
dea zu synchronisierenden Oszillators, während eine Phasenkorrektur
nicht vorgesehen ist.
Eine digitale Pnasensynchronisierachleife ist in
der am 15· Januar 1969 von D.F. Crumb u.a. eingereichten
und auf die Anmelderin übertragenen USA-Patentanmeldung Ser. Ko. 791 213 unter dem Titel "A Digital Automatic Phase
Control System" beschrieben und unter benutz gestellt. In
dieser älteren Anmeldung wird eine echt, volldigitale Phasensynchronisierschleife angegeben, die sowohl eine
digitale Frequenzkorrektur als auch eine digitale Phasenkorrektur bewirkt. Die vorliegende Erfindung schafft ebenfalls
eine volldigityle Phasensynchronisierachleife, die
eine digitale Phasenkorrektur und eine digitale Frequenzkorrektur bewirkt. Die Erfindung schafft ferner eine Verbesserung
gegenüber dem Gegenstand der genannten älteren Anmeldung, weil der Erf ir.dungsgegen3tand in seinem Aufbau
viel einfacher ist und eine erforderliche Frequenzkorrektur schneller durchführt. Ferner werden die Frequenzkorrekturen
209840/0610
aymetrisch durchgeführt, weil die Periode der Bezugs-Wellenferm
auf beiden Seiten de3 Phaeerimeß-Bezugspunktes
verlängert wird.
Die Erfindung betrifft ein digitales Taktgabesy9tea
mit einer volldigitalen PhBsensynchronisierschleife,
wobei eine sehr schnelle Ansprache der Schleife dadurch erzielt wird, da2 sofort vorgenommene Phasen- und Frequenzkorrekturen
zu einem Bezugszahler zurückgeführt v;erden.
Dieser simuliert ein Bezugs-Sägezahnsignal, das durch die
Phasen- und Frequenzkorrekturen mit einem ankommenden Datensignal synchronisiert wird. Der eine Ausgang des Bezugezc-hlers
ist ein Datenauft&etsignal, das Datenimpulse
zur Eingabe in eine Decodiereinrichtung auftastet.
Die sofortige Phasenkoriektur des Zählers wird
durch die Eingabe eines Phasenkorrekturbeträges bewirkt,
das durch die Multiplikation des Phasen!"ehlers mit einem
Skalenfakt-r erzielt *ird. Die Phesen/orrektur ist eine
Einzelschrittkorrektur, die fast sofort räch dem Erkennen
des Phaaenfehlers, d.h. der Phasendifferenz zwischen dem
ankommenden Datenimpuls und dem Bezugs-Sägezahnsignal erfolgt.
Zur Frequenzkorrektur wird die ire^uenz der ankommenden
Datenimpulse laufend gespeichert. Zu diesem Zweck wird der Phaser.fehler der ankc-t^enoer Dutenimpulee in einem
Speicher eingegeben. Aufgrund der laufend in dem Speicher gespeicherten Frequenz wird ein Frequenzkorrekturbetrag
abgeleitet, indem die laufend gespeicherte Frequenz mit einem i>kaler;faktor multipliziert wird. Die Frequenzkorrektur
erfolgt während jeder Periode des Eezugs-Sägezahneignals kontinuierlich und laufend jeweils unmittelbar nach dem
Feststellen eines Phasenfehlers
s.
tin weiteres lierkinal cest.eht darin, daß die
Frequenzkorrektur des Bezugs-Sägezahnsignals symetrisch
2Q9840/Q61Q
BAD ORfGiNAL
erfolgt. Insbesondere werden der Anfangs- und Endwert des Bezugs-SägezahnsignalB in gleicher Weise der Frequenzkorrektur
unterworfen. Durch diesen Anfange- und Endwert wird die Periode des Bezugs-Sägezahnsignals und damit auch
seine Frequenz gesteuert.
Ein zusätzliches Merkmal besteht darin, da3 zur
Phasenkorrektur der Mittelwert aus dem vorhergehenden Phasenfehler und dem derzeitigen Phasenfehler gebildet
wird. Das Phasenkorrekturignal wird dann durch die Multiplikation
des mittleren Phesenfehlers mit einem Skalenfaktor erhalten. Durch die Verwendung des mittleren Phaaenfehlers
werden einardei entgegengesetzte Phasenfehler in aufeinanderfolgenden Datenimpulsen ausgeglichen. Dadurch
wird verhindert, cak' die Phaaensynchronieierschleife auf
eine symmetrische Phasenverscr.iecunr zu stark anspricht.
Der Erfindungsgegenstcrd hat den großen Vorteil,
daß er digital ist und alle Vorteile einer digitalen Phasensynchronisiercchleife besitzt. Ferner erfolgen sowohl
die Phasen- eis auch die Frequenzkorrektur sofort. Infolge seines einfachen Aufbaue hat das System eine
schnelle Ansprache.
Ein weiterer Vorteil des erfindungsgemäßen
Systems besteht darin, dai es Frequenzkorrekturen.durch
symmetrische Verlängerung oder Verkürzung der Periode des Bezugs-Sägezannsignale vornehmen kann. Wenn man die Frequenz
des Beiiugr-Sä^ezahnsignals dadurch verändern würde,
daß man den Sägezahnimpuls nur am einen Ende verlängert,
könnte der nächste Datenübergang auf der falschen Seite
des Rücklaufs des Sa^ezahn&ignals auftreten, so daß bei
dem nächsten Datenübergang anstelle eines positiven ein negativer Phasenfehler angezeigt wird. Eei einer syenetrischen
Frequenzkorrektur wird der Bezugs-Sägezahnimpuls
209840/0610
2207276
stets symmetrisch verlängert, so daß er in der gewünschten Weise jeden Datenwechsel überbrückt.
Erfindungsgemäß wird somit in einem Synchrondatenempfanger
eir, Datenauftastsignal mit ankommenden Datenimpulsen synchronisiert. Die Erfindung ist u.a. in
magnetischen Aufzeichnun^ssystemen aur Erzeugung von Bezugstaktinpulsen
oder Datenauftastsignalen anwendbar, die mit den ankommenden, selbsttaktgebenden Datenimpulsen
synchronisiert werden, die von der magnetischen Aufzeichnung abgelesen weraer. ii'.an kann ein selbsttaktgebendes
Datensignal als ein Signal ansehen, in dem jeweils nach wenigen Bitperioden ein Datenübergang stattfindet, wobei
die Eitperiode eine vorherbeotinnate Dauer plus/minus einer
Toleranz hat.
Die digitale PhasensynchrOnisierschleife zweiter Ordnung gemäß der Erfindung besreht vollständig aus digitalen
Stromkreisen. Die Schleife dient zuc Synchronisieren
eines Datenaufta3tsignals in dem Synchrondatenempfänger
mit einer ankommenden Datenimpulsfolge. Man kann das System beispielsweise zum Erzeugen von Auftastsignalen verwenden,
die mit Datenimpulsen synchronisiert sind, die von einer magnetischen Aufzeichnung abgelesen werden. Die Schleife
besteht aus sechs Hauptteilen: (1) Einem Bezugszähler, dessen Anfangs- und End-Zählstand steuerbar sind; (2) einem
Hauptoszillator zum Fcrtschalten des Bezugszählera; (3)
einem Phasendetektor zum Bestimmen der Phasendifferenz zwischen einem Datenimpuls und dem digitalen Sägezahnsignal,
das durch den aufwi^rtszahlenden Eezugszähler simuliert wird j
(4) einem Phasenfehler-Multiplikator zum sofortigen Erzeugen
eines Phaser.korrektur3ignals für den Bezugszähler;
(5) einem Frequer.zspeicher, welcher der frequenz der Datenimpulse
nachgesteuert wird; und (6) einem Frequenz-Multiplikator zum sofortigen, lauferden Erzeugen eines Frequenz-
209840/0610
korrektursignals für den Bezugszähler. Durch die Schleif·
wird das durch den Bezugszähler simulierte digitale Sägezahnsignal symmetrisch korrigiert.
Die vorstehend angegebenen und weitere Merkaal· und Vorteile der Erfindung gehen aus der nachstehenden
ausführlichen Beschreibung eines bevorzugten Ausführungebeispiels der Erfindung anhand der beigefügten Zeichnungen
hervor. In diesen zeigt
Fig. 1 in einem Blockschema eine volldigitele Phasensynchronisierschleife, die einen Frequenzspeicher»
einer. Frequenzmultiplikator und einen Phaserunultiplikator
besitzt, wobei das Frequenz- und das Phasenkorrektursignal
zu den Einrichtungen zur Steuerung des Anfangs- und des Endwerts des Bezugszählers zurückgeführt werden.
Fig. 2 zeigt in einem Elockschema Übertragungsfunktionen für die bevorzugte Ausführucgsform der Erfindung.
Fig. 3 zeigt ausführlicher ein Blockschema der volldigitalen Phasensynchronisierschleife gemäß Fig. 1.
Fig. 4 zeigt einige Beispiele von Wellenformen zur Darstellung der Veränderung des Bezugs-Sägezahnaignale
bei vor- oder nacheilenden Datenimpulsen.
Fig. 5 zeigt in einem 31ockschema eine Torrichtung zum Erzeugen von Steuersignalen, die in Fig. 1 verwendet
werden.
Fig. 1 zeigt in einem Blockscheaia die volldigitale
Phasensynchronisierschleife. Diese dient zum Erzeugen eines Ausganges in Form eines Datenauftaat3ignals, daa
209(40/0610
die einzugebenden Datenimpulseignple überbrückt. Bei der
Verwendung der volldigitalen Phasensynchrcnisierschleife zum Ablesen von magnetisch gespeicherten Informationen
bestehen die Eingangssignale aus Impulsen, welche die von
dem Magnetband abgelesenen Datenübergänge darstellen.
Lie Bestandteile der vclldigitalen Phasensynchronisierschleife
sind wie folgt miteinander verbunden. Ein Hauptoszillator 10 schaltet einen Bezugszähler 12 vor,
der zyklisch von einem negativen bis zu einem positiven Wert zählt. Bei einem bestimmten Zähletand in dem Zyklus
erzeugt der Bezugszähler als Ausgang das Datenauftastsignal.
Durch Veränderung der Anfangs- und Endwerte und damit der Zyklusperiode des Zählers kann man daher das latenauftaatsignal
verändern.
Der Anfangs- und der Endwert sind in Bezug auf Null symmetrisch. Der Datenübergang oder Datenimpuls soll
in dem Zeitpunkt auftreten, in den: aer Bezugszähler den
Zählst z.V.:d ICuIl hat. Der Phasendetektor 14 erfaßt den Zählstand
des Bezugszählers 12 beim Auftreten von Datenimpuleen. Der Zühlstand des Bezugszahlers beim Auftreten
eines Datenimpulses gibt die Phasendifferenz zwischen einea Datenimpuls und dem Sägezahnsignal an, das von dem
Beaugszählcr simuliert wird. Wenn der Zähler beim Auftreten
des DateninpulseB beispielsweise den Zählstand +2
hat, wird dadurch angezeigt, daß der Datenimpuls einen Phasenfehler mit dem Wert 2 hat und dem Bezuga-Sägezahnimpuls
nachläuft.
Das Phasenfehlereignal wird ε-n einen Phasenfehler-Multiplikator
16, einen Frequenzspeicher 17 und einen Frequenz-Multiplikator 18 abgegeben. Der Phaeenfehler-Multiplikator
erzeugt ein Phasenkorrektursignal durch Multiplikation des Phasenfehlersignals mit einem
209840/0610
BAD ORHS1NAL
Skalenfaktor. Der Frequenzapeicher 17 ist mit einem normalen
Prequenzwext (frequenzabhängigen ¥/ert) initialisiert
und wird dann mittels des erkannten Phasenfehlers eo verändert,
daß er den Proquenzveränderungen des Datensignals nachgesteuert wird. Der Frequenz-Multiplikator erzeugt
aufgrund dee in dem Speicher 17 gespeicherten, abgeänderten Frequenzwerts das Prequenzkorrektureignal. Die Skalenfektoren
K1 und K2 für den Phasenfehler-Multiplikator und
den Frequenz-Multiplikator werden nachstehend anhand der Fig. 2 beschrieben.
Der Ausgang des Phaeenfehler-Multiplikatora 16
i3t das Phaeenkorrektursignal, das zu der Endwert-Steuereinriehtung
des Bezugszählere 12 zurückgeführt wird. Diese
Endwert-Steuereinrichtung beetiicnt den obersten Zählatand,
welcher der größten Amplitude des Bezugs-Sägezahnaignele
entspricht. Es erfolgt aomit eine sofortige Phasenkorrektur
des Bezugs-Sägezehnsignals, indem der Endwert des BezugBzählers
durch Addition des positiven oder negativen Phaeenkorrektürfaktore verändert wird. Dadurch wird die
Phase des Bezugs-Sägezahnsignals sofort verschoben.
Die Frequenzkorrektur wird vor allem durch dae
Frequenekorrekturaignal bewirkt, das über die Leitung 20
abgegeben wird. Dieses Frequenzkorrekturaignal wird au gleichen Teilen zwischen dem Anfangs- und dem Endwert dee
Bezugszählers aufgeteilt. Wie nachstehend beschrieben wird,
ist das durch die Multiplikation des Frequenzwertea erhaltene,
digitale Frequenzkcrrektursignal-für den Anfangs-
und den Endwert gewöhnlich eir. gemischter Bruch. Zum Verarbeiten
des Bruches muß mar. zu :ier; Anfangs- und dem Endvkert
einen Abgleichbetrag addieren. Loeso Abgleichbeträge
werden über die Leitungen 22 und ?A Uhe^tra.ver:.
Fig. 2 zeigt in einem islockschema die Übertragungsfunktionen
in der bevorzugten Ausführungsform der
Erfindung. Der Schalter 27 besagt, daß das System zeitlich
gesteuert abge ehrtet wird, λ ο V-ei die Datenimpulse
normal erweise die Periode T haben. !.lan kann R- z) als die
Eingangsdaten aer Pht-sensvr-chrcKisiersor.ieif e und C(z)
alc deren Ausgarigsdaten ansehen. L'riindun-ägemäß stellt
C(z) ein Bezugs signal dar, mit dessen Hilfe der später
auftretende Fehler zwischen den Bezugs- und der." Datenimculser,
bestia-.t wird. C(z) dient ferner als Datenauftastsignal.
Die in den usurer, 1 und 3 α artest eilt en Blockschesata
stellen eine Ausführungsform der in Fig. 2 gezeigten
über tragungsf unkt ioner: dar. I1Ur den Fachmann versteht
es sich, daß diese grundle^erien Übertragungsfunktionen
auch mit Hilfe von andere: ni.uränunrer. erzielt wer
den kcnr.er. -Vie ^u^ der Fig. 2 herv-rgeht, erfaßt die
Ph· L-ensynchror.isierrchleife den Pnr.senfehler direkt und
multipliziert sie ihn mit einem ökalenfaktor zwecks Durch
führung der Phasenkorrektur. Ferner verwendet sie den
Phasenfehler zur Anzeige der Veränderung eines Frequenzwertes,
der mit einem Skalenfaktor multipliziert und dann zur Durchführen- einer Frequenzkorrevtur verwendet wird.
De can die Fit>
2 auf die iic. 1 beziehen kann,
haben in Fir. 2 die Jtertragimgsfunktionen dieselben Bezugs
ziffern .vie die entsprechenden Teile in Fig. 1. So
sind der Sezugszühxer 12 und der Phasenäetektor 14 als
Susu-iatoren dargtsteilt. Der Phaserfehler-I-lultiplikator 16
wird von dem Summatcr 14 direkt mit dem Phasenfehler gesr.eist.
Sein Aufgang wird durch ein Verzögerungsglied 23
verzögert ura dan-.-c.. an den 5ua i^t:r o?vj. --zugszahler 12
angelegt. L-^s Vc rzL; ,'er\r: - -.: -: i-^-d '-; ir t nur durch die hier
gt:Aühi.J;e /1Ui-JrOnUrIr ".-esti.'iiT.t und gi;t die ihasenicorrektur
an den Summator 12 ab. In Jig. 1 erfolgt die Phasenkorrektur durch das Auftasten der Endwert-Steuereinrichtung für
den Bezugszähler 12.
Gemäß Fig. 12 erfolgt die Frequenzkorrektur ebenfalls aufgrund des Phasenfehlers, der zu diesem Zweck
über einen "Übertragungsspeicher 17 an den Multiplikator angelegt wird. Der ITbertragungsspeicher wird aufgrund der
Phasenfehleranzeigen der Frequenz des Eingangssignal 'R(z)
nachgesteuert. Der Ausgang des Übertrsgungsspeichers wird
in dem Multiplikator 18 mit einem okalenfaktor multipliziert. Auf diese Weise wird das Prequenzkorrektursignal
erzeugt, das wird über ein Verzögerungsglied 25 an den Summator 12 angelegt.
Aus der Fig. 2, in der die Übertragungsfunktionen schematisch dargestellt sind, kann man die gewünschten
Skalenfaktoren K1 und K2 für die in Fig. 1 gezeigten Multiplikatoren 16 und 16 berechnen. Diese Ausdrücke für· die
Skalenfaktoren K1 und K2 werden von den tJbertragungsfunk- .· tionen abgeleitet und sind nachstenend angegeben:
2 - K1 - K0 ■ 2e~ η cos (ω 'Iv 1-f )
1 d. η
ι — ft-p ™e η
Dabei ist
TJ der DämpfungGfaktor
ωα die ungedämpfte Eigenfrequenz T die normale Periods der Datenimpulee.
ωα die ungedämpfte Eigenfrequenz T die normale Periods der Datenimpulee.
Die Lösung der vorstehenden Gleichungen führt in; allgemeinen zu einem abgeleiteten Fruch, der zur Vereinfachung
der Anordnung au:p das miohete Dualzahliiquivalenü,
z.B. 1/2, 1/4, 1/3, l/l 6 u.r.v. r-ibf erundct wird.
209840/0810
Die Wirkungsweise der bevorzugten AuoführungE-fomi
wird nachstehend anhand der Pig· 3 'beschrieben. Der
Hauptoszillator 10 uxid der BezugezäLiler 12 erscheinen in
den figuren 1 und 3· In xig. 3 erkennt man außerdem die
Einzelheiten des Phasendetektors 14, des Phasenfehleri/Iultiplikators
16, des Frequenzspeichers 17» des Frequenz-Multiplikators
1s und der Anfangs- und Endwert-Steuereinrichtungen für <ie:: Bezugszähler 12.
Der Anfangewert für den Zähler 12 '-vird über Gatter 26 in den Zähler 12 eingegeber,. Liese Gatter 26
sind parallelgesehaltete UKD-G-atter, die alle durch den
Ausgang des Rücksetz-Kaltekreises steuerunt;sfähig gemacht
werden. Alle Bitt· dea Anfangswerts wer-ien daher über die
Gatter 26 parallel in den Bezugszähler 12 eingegeben.
Des Signal zum Öteuerungsfähigiaachen der Getter
26 wird von dem Rucksetz-Ealtekreis 26 erzeugt, wenn sich
dieser im gesetzten Zustand befindet. Der Rücksetz-Haltekreiß
28 wird gesetzt, wenn der Zähletf;nd des Bezugszählers
12 gleich den: von der Addiereinrichtung 30 angelegten Er.owert iat. Der Vergleicher 32 wird ständig mit dein Zählstand
des Bezugszählers 12 gesreiat und erzeugt einen Ausgange
impuls , wenn der Zählstar.d in dem Zähler 12 gleich
dem von der Addiereinrichtung ZO angelegten indwert ist.
Die Endpunkte des durch den Bezugszähler 12 simulierten
Sägezahiximpulcer: v.eräer. -ic-her durch die Eingabe eines Akfangswerts
über die Gatter 26 und durch den Vergleich des Zahleter.QCü dee Zählerc 12 bein: lortschalten desselcen
mit eiv.3ic vcn der Addiereiaricl.tung ^O angelegten Eniwert
beetinunt.
Der bei jeGeti-te^ Hai te,.reis 28 ^ci; diesem abt':-;clene
Au-j-.r:." v.irJ :■ i. .ie-, I'.cf·. ucr '?4 riegiort. Der
nejicrte Ausi-En^ blockiert das TJl"D-'jatter "6, das die
y α ^ G ^ η / er «i * π
BAD
Weitergabe der Fortschaltinipulse von dem Hauptoszillator 1C zu dec Ee-ugszähler 12 steuert. Das Vorzeicnenbit in
dem Bezugszähler 12 dient zum Zurücksetzen des Haltekreises 26. Wenn der Eezugszähler seinen Endwert erreicht,
ist dieses Vorzeichenbit positiv, so daJ· der !»egator 40
verhindert, da-- das Vorzeicherbit den Haltekreis 28 zurücksetzt,
^ach der Eingabe eines neuen Anf srp-swerts
über die Gatter 26 in den Bezugszähler 12 hat das Vorzeichenbit jedoch einen negativen Wert, so daß der Ausgang
des Negators 40 positiv ist und den Haltekreis 28 zurücksetzt. Infolgedessen zählt der Eezugszähler 12 ständig
zyklisch von eineai negativen Anfangswert bis zu einem
positiven Endwert. Durch diese Punktion des Zählers 12 wird ein digitales Sägezahnsignal simuliert, das zum Erkennen
eines Phaeenfehlers mit einem Dstenimpuls verglicher
werden ksr.r. A'enn !-rein Phasenfehler vorhanden ist,
hat der Zähler 12 beim Eintreffen des Dateniapulses den
Zählstand Null.
Zum Erkennen des Phasenfenlers wird der Zählstand
des Bezugszählers 12 laufend in das Piasenfehlerregister
42 eingegeben. Zum Empfang des Zählstcu:des des
Zählers 12 wird daß .Register 42 steuerungsfähig gemacht,
wenn ein Latenimpuls empfangen wird. Das Auftastsignal für
das Register 42 wird durch Daten-Haltekreise 44 und 46 und UND-Gatter 48 und 50 erzeugt. Der Empfang eines Datenimpulses
wird angezeigt, indem an das UND-Gatter 48 ein Datenempfargs-Anzeige'sign?! angelegt wird.
Das Datenempiengs-An^eigesignal wird von dem
Datenimpuls abgeleitet und wird aufrechterhalten, bis die digitalen Korrekturer berechnet worden sind. Dadurch wird
verhindert, daß die Schleife gleichzeitig eine Korrektur aufgrund von zwei Datenimpulser. vornimmt. Das Datenempfangs-An^eigesignal
geht somit auf einen positiven Pegel,
209840/0610
wenn ein Datenimpuls empfangen wird, und bleibt positiv, bis die Berechnung der Phasenkorrektur- und Frequenzkorrekturwerte vollständig durchgeführt worden i&t. Wenn
inzwischen ein zweiter Datenimpuls auftritt, wird er von
der Phasensynchronisierschleife ignoriert.
Durch das Zusammenwirken der UND-Gatter 46 und
50 und der Haltekreise 46 und 44 wird gewährleistet, daß der Bezugszähler 12 an einem Zählatand angelangt ist, ehe
das Phasenfehlerregiater 42 das Auftastsignal erhält. Das
UND-Gatter 48 wird durch einen positiven Ausgangspegel dea Hauptoszillators 10 steuerungsfähig gemacht und tastet
den Haltekreis 46 auf. Das UND-Gatter 50 wird infolge des Negators 52 durch einen negativen Ausgangspegel de3 Hauptoszillators
10 ateuerungsfähig gemacht und gibt das Auftaatsignal
von dem Haltekreis 46 an den Haltekreis 44 weiter, der dann das Phasenfehlerregister für die Eingabe
des Phasenfehlers von dem Bezugszähler 12 auftastet.
Kit der Eingabe des Phasenfehlers in das Register
42 ist die in Fig. 1 durch den Detektor 14 durchgeführte Phasenfehlererkennung beendet und beginnt aufgrund
des Phasenfehlersignals die Erzeugung des Phasenkorrektursignals.
Der Phasenfehler wird als Dualzahl
parallel in die Addi'ereinrichtung 54 eingegeben, in welcher der Phasenfehler zu der von den Pattern 56 abgegebenen
Dualzahl addiert wird.
Durch wahlweises Auftaster, der Gatter 56 wird bewirkt, daß der Inhalt des Pufferregisters 58 oder dea
Frequenzregisters 60 an die Addierei^richtur.g 54 angelegt
wird, deren Ausfang 54 laufend in dea: Phasenf ehlerregister gespeichert wird Das PhasenfeLlerre&ister 62 wird dem
Ausgang der Addiereinrichtung nachgesteuert. Nach Durchführung der Berechnung tactet ein Phasenfehlerregx3ter-
209840/0610
BAD
-u-
Auftastsignal das Phasenfehlerregi3ter 62 auf, so daß
ea den mittleren Phasenfehler empfangt und speichert.
Der mittlere Phasenfehler wird erhalten, indem
man die Summe des vorhergehenden Phasenfehlers und des
derzeitigen Phasenfehlers durch 2 teilt:
Dabei ist
P(t) der derzeitige Phasenfehler und P(t-1) der vorhergehende Phasenfehler
Die Funktion 64 besteht daher in einer Teilung durch 2. Man kann dies auf einfache Weise durchführen,
indem man den Ausgang der Addiereinrichtung 54 um ein Bit
nach rechts cchiebt. Es ist bekam'.ι, daß man Lualzahlen
durch 2 teilen kann, indem man den Dividenden um eine
Bitstelle nach rechte schiebt.
Zur Errechnung der Phasenkorrektur mulitpiiziert man dann den mittleren Phasenfehler in dem Register 62 mit
dem Skalenfaktor K1. Wenn der Mittelwert des Phasenfehlere
nicht bestimmt wird, kann man in Fig. 3 das Pufferregister
58 und die Divisionseinrichtung 64 weglassen. In diesem
Fall wird der Phaser,fehler ohne I/Iittelwertbildung ic das
Register 62 einredeten.
Zur Berechnung der Frequer.zkorrektur wird das
Frequenzregister der Datenimpulsfrecuer.z r.achgeateuert,
indem der Inhalt des Phsseufer.lerregisters 42 zu dem Inhalt
des Frequenzregisters 6C addiert wird. Beim Auftreten
des Auftastsignals für des Frequensregister wird der Inhalt
des Registers 60 über die matter 36 an die Addiereinrichtung
54 abgegeben, öiese führt jetzt eine Addition
durch und gibt die Summe über das Pufferregi3ter 58 wieder
209840/0610
Τ ..... BAD ORIGINAL
an das Frequenzregister ab. Der Ausdruck für der, abgeänderter,
irequer.zwert (frequenzabhängiger Wert) , der in
das Register 6ü eir.gegeber. wird, lautet:
f(t) - P(t) + f(t-1)
Dabei ist
Dabei ist
f(t) der abgeänderte Frequenzwert und
f(t-1) der vornergenende Jrecuenzwert.
Kach der Eingabe des Phasenfehlers und des
Frequer.zwertes in die Register 6G und 62 werden diese
Werte mit den Skslenfaktoren K1 bzw. K2 raulitpliziert.
Ea wurcie vorstehend angegeben, wie die optimalen Werte
von K1 und K2 berechnet werden. Damit dies mit einer im
Aufbau einfachen Anordnung möglich iat, wurden für K1 .
und K2 Brüche gewählt, deren Nenner durch 2 teilbar ist. Beispielsweise wurde für K1 der Wert 1/2 uud für K2 der
Wert 1/4 gewählt. Die durch die Blecke 6c und 6b dargestellten Funktionen kennen daher durchgeführt werden, indem
der Ausgsr.g der Korrekturregister ur.. eine oder zwei
Litstellen verschoben und dadurch ^e nsch der gewählten
Konstante eine Division durch 2 bzw. 4 vorgenommen wird.
Der durch die Multiplikation erhaltene Phasenkcrrelrturbetrag
wird denn über die Leitu;.t; 7C εη die
Gatteranordri-ng 72 auf der Erdwertseite ö.ts hezugszählera
abgegeben. Zur Durchführung einer Ihasenkorrektur werden
durch ein Fhasenkcrreirtur-Wäiüsigr.ai die geeigneten Gatter
der £^.tt er anordnung 72 ε teuerungejfähig gemacht, so daß das
Phasenkorrektursignai von der Leitung 70 an die Addiereinrichturg
3C acgegeben wird. Je nachdem, ob das Phosenkorrektureigr.al
.csitiv oder negativ ist, bewirkt es eine
Erhöhung oder herstsetzur.g des üiidwertei;. An der. anderen
Eir.rar.g der Addiereinrichtung 50 v.ird über die Leitung
des Prequenzkorrektursignal angelegt, de.s sowohl den Anfangs-
als auch den Endwert verändert, d.h., daß eine
209840/0610
symmetrische Frequenzkorrektur erfolgt. Der veränderte
Frequenzkorrekturbetrag und der Phasenkorrekturbetrag werden daher in der Addiereinrichtung 30 addiert, an
deren Ausgang bei einer Phasenkorrektur der veränderte Endwert erscheint.
Zum Verändern des Anfangswerts wird in der Addiereinrichtung 76 das Frequenzkorrektursignal zu geeigneten
Abgleichsignalen addiert. Diese Abrleicnsignale werden zum Abgleicher.' des Anfangs- und des Endwerta verwendet
und dadurch erzeugt, daß die Mtstellen für "Eins" und "Zwei" des Frequenzregisters 60 eingegeben werden.
Der Anfangs- und der Endwert müssen abgeglichen werden, weil der Prequenzkorrekturbetrag durch eine Teilung
durch vier erhalten wird, wobei ein Rest bleiben kann. Die Teilung durch 4 erfolgt in dem !^-Multiplikator
68.
Durch die Multiplikation des in dem Register gespeicherten i'requenzv/ertes (frequenzabhr.ngigen Wertes)
mit dem Skalenfaktor 1/4 werden die Endpunkte dee BetUgB-Sägezahnsignals
bestimmt. Wenn der gespeicherte
Frequenzwert jedoch kein ganzzahliges Vielfaches von 4 ist, bleibt bei der Division ein Rest. Damit auch dieser
Rest zur Korrektur des Anfangs- und .andwertes verwendet
werden kann, werden die Abgleicr.signale für den Anfangsund
den Endwert verwendet. Es sind drei Reste möglich, und zwar 1, 2 und 3.
Die Korrektur des Anfangs- und des Endwerts erfolgt in vier Schritten, von denen zwei den Anfangswert
und zwei den Endwert betreffen. Der erste Korrekturschritt für den Endwert ist die Phasenkorrektur. Es verbleiben
dann noch drei Schritte, zwei zur Korrektur des Anfangs-
209840/0610
worts und einer zur Korrektur des Sindwerts. Iian kann auf
diese Weise die erforderlichen AbJ.eichbeträge in jeder
beliebigen Kombination anwenden. Eine fast symmetrische Anwendung der Abgleichbeträge erzielt man, wenn man den
Abgleichbetrag für den Anfangswert zweimal verwendet, wobei er das erste Mal mit 1 und das zweite Mal mit 2 multipliziert
wird, und der Abgleichbetrag für den Endwert einmal verwendet wird.
Diese Forderungen können erfüllt werden, wenn bei dem Rest 1 der Abgleichbetrag für den Endwert den
Wert 1 und für den Abgleichbetrag für den Anfangswert den Wert Null verwendet. Bei dem Rest 2 wählt man für den
Abgleichbetrag für den Endwert den Wert 2 und für den Abgleichbetrag für den Anfangswert den Wert ilull. Schließ-
man
lieh verwendet/bei dem Rest 1 für den Abgleichbetrag für den Anfangswert den Wert 1 und für den Abgleichbetrag für den Endwert den Wert Null. Zur Erzeugung der Abgleichsignale für den Anfangs- und den Endwert dient das Verknüpfungsglied 80, dem das Bit für die Dualzahl "Eins" und das Bit für die Dualzahl "Zwei" aus dem Frequenzregister 60 zugeführt werden. Diese Bits stellen den Rest dar, der bei der Division des Inhalts des Frequenzregisters 6o durch 4 erhalten wird.
lieh verwendet/bei dem Rest 1 für den Abgleichbetrag für den Anfangswert den Wert 1 und für den Abgleichbetrag für den Endwert den Wert Null. Zur Erzeugung der Abgleichsignale für den Anfangs- und den Endwert dient das Verknüpfungsglied 80, dem das Bit für die Dualzahl "Eins" und das Bit für die Dualzahl "Zwei" aus dem Frequenzregister 60 zugeführt werden. Diese Bits stellen den Rest dar, der bei der Division des Inhalts des Frequenzregisters 6o durch 4 erhalten wird.
Der Abgleichbetrag für den Endwert in der Addiereinrichtung 80 v/ird zu dem Frequenzkorrekturbetrag
addiert, wenn das Phasenkorrektur-Wählsignal nicht an die Gatter 72 angelegt ist. Normalerweise geben daher
die Gatter 72 das Abgleichsignal für den Endwert an die Addiereinrichtung weiter. Bei angelegtem Phasenkorrektur-Wählsignal
geben die Gatter 72 dagegen das Phasenkorrektursignal weiter. Die Gatter 82 steuern
die Weitergabe des Abgleichsignals für den Anfangswert an die Addiereinrichtung 78. Wenn an den Gattern 82 ein
20984Q/0610
ORIGINAL
«x2"-Wählsignal liegt, wird an die Addiereinrichtung 78
der in dem Funktionablock 84 mit 2 multiplizierte Abgleichbetrag
für den Anfangswert abgegeben. Wenn an den Gattern 82 kein nx2"-Wählsignal liegt, geben die Gatter
den Abgleichbetrcg für den Anfangswert ohne Multiplikation
direkt an die Addiereinrichtung 78 ab.
Jetzt sollen die Figuren 3 und 4 gemeinsam betrachtet
und soll beispielsweise besprochen werden, was in der in Fig. 3 geneigter. Phasensynchronieierschleife
geschieht, wenn ein Detenimpula zu früh bzw. zu spät eintrifft.
Zum Initialisieren des Systems wird in das Frequenzregister 60 der Wert 64 eingegeben und wird der Bezugszähler
auf KuIl gesetzt. Alle anderen Register, Haltekreise und Flipflops werden auf Null gesetzt, bis auf das
yiipflop 134 (Fig. 5), das durch den ersten empfangenen
Datenimpuls auf Eins zurückgesetzt wird. Beim Empfang des ersten Datenimpulses wird der Zähler steuerungsfähig und
beginnt er, von Null bis zu dem Endwert +16 zu zählen. Wenn in dem Frequenzregister 60 die Zahl 64 gespeichert
ist, beträgt der nächste Anfangswert des Bezugszählers -16 und der Endwert +16. Man kann in das Frequenzregieter natürlich
jeden beliebigen Wert eingeben, mit dem zu Beginn ein bestimmter Anfangsweirt und ein bestimmter Endwert erhalten
werden. Man kann das Auflösungsvermögen des Systems vergrößern, wenn man den in das Prequenzregister 60 eingegebenen
Wert und dadurch den Anfangs- und den Endwert vergrößert. Wenn daa System initialisiert ist und die
Daten empfängt, zählt der Bezugszähler weiter zwischen dem
Anfangs- und dem Endwert, so daß er ein 3ezugs-Sägezahnsignal simuliert.
Der in Fig. 4 als erster gezeigte Datenimpuls kommt zu spät an. Lie in Fig. 4 dargestellten Beispiele
209840/0810
gelten für den Extremfall, da£ der erste Impuls zu spät
und der darauffolgende Impuls zu früh empfangen wird.
Das System spricht auf diesen Extremfall t»n, indem es
den Anfange- und den Endv.ert und damit das Bezugs-Sägezahnsignal
verändert.
Es sei angenommen, daß der erste Datenimpuls
um sechs Zählschritte zu spät ankommt. Dann hat der Bezugszähler
12 den Zählstend +6, wenn das von dem Daten-Halt
ekrc is 44 kommende Eingabesignal bewirkt, daß das Pheser.fehleiregister 42 den Zählstand +6 in daß Register
eingibt. Die erste Frequenz- oder Phasenkorrektur erfolgt
während aes zweiten Rücklaufs des Bezugs-Sägezahnsignals
nach dem Empfang des Datenimpulses. Die Schleife braucht
für die Berechnung der Phasen- und der Frequenzkorrektur eine gewisse Zeit. Diese Zeit ist in Fig. 4 durch die
Zeit angegeben, während der das Datenempfangs-Anzeigeeignal
auf dem oberen Pegel bleibt. Die zeitliche Steuerung der Korrektur erfolgt durch das Phasenkorrektur- und
das "x2M-Wählsignal, die in Fig. 4 dargestellt sind. Die
Erzeugung dieser Auftastsignale wird nachstehend beschrieben.
In dem in Pig. 3 dargestellten Zustand enthält
das Phasenfehlerregieter den Phasenfehler +6. Dieser Phasenfehler ist durch das Symbol P(t) dargestellt.
Zum Ermitteln des neuen mittleren Phasenfehlers wird in der Addiereinrichtung 54 der in dem Register gespeicherte,
derzeitige Phasenfehler zu dem in dem Register 58 gespeicherten, vorhergehenden Phasenfehler addiert. Die
Summe wird durch 2 geteilt und der Quotient in dem Phasenfehlerregister
62 gespeichert. Wenn der vorhergehende Phasenfehler + 2 betrug, wird in dem Phasenfehlerregister
der mittlere Phasenfehler +4 gespeichert. Dies ist nachstehend erläutert:
209840/0610
BAD ORIGINAL
P(t-1) _ +6+2 _ . ,
Zum Abändern des Zählstandes des Frequenzregisters 60 wird in der Addiereinrichtung 54 der vorher
in dem Register 60 gespeicherte Frequenzwert (frequenzabhängige
Wert) zu dem in dein Register 42 gespeicherten Phasenfehler addiert. Es sei angenommen, dak der vorhergehende
Frequenzwert 64 (normal) betrug. Dann ist die neue Summe 70. Dieser Wert 70 wird zuerst in das Pufferregister
58 und unmittelbar danach in das Frequenzregister 60 eingegeben.
f(t) = P(t) + f(t-1)
f(t) = +6 + 64 = 70
f(t) = +6 + 64 = 70
Der derzeitige Phasenfehler soll gespeichert werden, damit er nach dem Empfang des nächsten Datenimpulses
für die Bestimmung des mittleren Phasenfehlers zur Verfügung steht. Zu diesem Zweck wird der Inhalt des
Phasenfehlerregisters zu KuIl addiert, indem die Gatter
56 durch ein NuI I*- Wähl signal blockiert werden. Da3
Ergebnis wird in dem Pufferregister 58 gespeichert. Effektiv wird der Phasenfehler aus dein Register 42 in
das Register 58 Übertragen. Wenn der Phasen- und der
Frequenzwert in dem'Register 60 bzw. 62 gespeichert sind,
iat daa System zur Abänderung des Anfärbe- und des End
werte bereit. Der in dem Frequenzregister 60 gespeicherte Wert wird durch 4 geteilt (der Skalenfaktor K2 beträgt
1/4) und der Quotient an die Addiereinrichtungen 30 und Ib angelegt. Da in dem Frequenzregister jetzt der Wert 7.0
gespeichert ist, ergibt die Teilung durch 4 den Betrag 17 und den Rest 2. über die Leitung 74 wird jetzt der Wert
an die Addiereinrichtungen 30 und 74 angelegt. Der Rest wird durch da3 Verknüpfungsglied BC zu einem Abgleichbetrag
0 für der; Anfängswert und eines Ab^rIeichbetrag 2 für
den Endv(ert decodiert.
209840/0810
Gemäß Fig. 4 erscheint während des Sägezahnirapulses
1CC das Phasenkorrektur-Wählsignal und wird durch Addition des Frequenzkorrekturbetragea 17 zu der
Phasenkorrektur +2 der Endwert auf +19 verändert. In dem Phasenfehlerregister ist jetzt der Wert +2.gespeichert.
Der Skalenfaktor ϊ'άτ die Phasenkorrektur ist 1/2,
so daß der Phasenkorrekturbetrag den Wert +2 hat. Der Betrag +19 für den neuen Endwert wird im Zeitpunkt 102
während des in Fig. 4 gezeigten Sägezahnsignal3' erhalten. Während dieses Rücklaufs wird im Zeitpunkt 1C4 der neue
Anfar:gs-«ert -17 erhalten, indem in der Addiereinrichtung
78 der Frequenzkorreliturwert 17 zu den: über die Gatter 82
weitergegebenen Äbgleichbetrag eddiert wird. In diesem
Fall hat der Abgleichbetrag für den Anfangswert den Wert 0. Der Ausgeng 17 der Addiereinrichtung wird in dem Komplementierglied
79 komplementiert, so daß im Zeitpunkt 104 in Fig. 3 der abgeänderte Anfsngswert -17 erhalten wird.
Der im Zeitpunkt 106 auftretende Anfangswert wird erhalten,
indem zu dem Abgleichbetrag +2 für den Endwert der Betrag 17 addiert wird. Im Zeitpunkt 106 erscheint daher der neue,
abgeänderte Endwert +19. Das Gatter 72 gibt den Abgleichbetrag +2 für den Endwert weiter, weil das Phasenkorrekturlählsignal
nicht mehr angelegt ist. In der Addiereinrichtung 30 wird daher +2 zu dem Wert 17 addiert. Dadurch wird
der neue Endwert erhalten. Im Zeitpunkt 108 in Fig. 3 wird während desselben Rücklaufs der neue Anfangswert erhalten.
Dieser beträgt -17, weil der Anfaugawert erhalten wird,
indem der Frequenzkorrekturbetrag zu dem Zweifachen des Abgleichbetrages für den Anfangswert addiert wird, und
dieser Abgleichbetrag der. Wert Null hat. Der neu^ Anfangawert
beträgt daher -17.
Während des Sägezahnimpulses 110 wird der nächste Datenimpulö 112 im Zeitpunkt t+1 sehr früh empfangen.
Der neue Phasenfehler -7 wird in daa Phaaenfehler-
209840/0610
BAD Cn'GiNÄL.
register 42 eingegeben. Nachstehend sind die Berechnungen
der neuen Werte in dem Phasenfehlerregister und dem Frequenzregister, ferner der Phasen- und der Frequenzkorrekturvvert
und der Abgleichbeträge für den Anfangs- und den Endwert angegeben.
P(t+1) = -7
P(t) = +6
P - P(t) + P
O | 15 | |
O
J = |
O | |
63
4 " |
Phaser.korrekturbetrag: f(t+1) = P(t+1) + f(t)
= -7 + 70 = 63
Frequenzkorrekturbetr^g:
Abgleichbetrag für de.i Ai:fangswert: 1
Abgleichbetrag; für den Endwert: 0
Aus diesen Berechnungen erkennt xan, da3 der
neue symmetrische Frequenzkorrekturbetrag den Wert 15»
der neue Phasen'ccrrekturbetrag den Vert C, der Abgleichbetrag
für den Anfangswert den Wert 1 und der Abgleichbetrag für den Endwert den Wert 0 hat. Infolgedeeeen
werden die Satter 72 und 82 durch die in iig. 3 dargestellten
Phasenkorrektur-Wählsignal und des Mx2"-Wähleignal
derart gesteuert, daß in den Zeitpunkten 114, 115» 116 und 117 der Anfangs- und der Endwert auf .folgende
Betrage abgeändert werden: +15, -16, +15 und -17·
Die einzigen Sigrale, die in -c'ig. 4 noch
interessant sind, sind das Ausgangssignal des Ruckeetz-Haltekreise3
und das Datenauftast3igi:ai. Die Auegangaimpulse
des Rückset3-Halte>reise3 erscheinen an dem Anschluö
11ö in Fig. 3 und werden zum Lrzeu£:en eines Datenauf
tasteignals verwendet. Jait diesem 'üignal werden die
Datenimpulse in die nicht gezeigte Einrichtung zum Decodieren der Dl-ten eingegeben. Als Ausgang erzeugt das
209840/0610
System dahei die Auscangsimpulse des Eüeksetz-Haltekreises
und insbesondere äaa Datenauftastsignal, dac
daher dem Dc-tenimpuls nioLigesteuert 'wird, wenn dieser
gegenüber deu Bezugc-Säge^ahnsignal phasenverschoben
ist.
Fi^. 5 zeigt eine Vorrichtung zu^ Erzeugen der
Steuersignale und der Datenauftasteignale, die in Pig. 3
und 4 angegeben sind. Die in *ig. 4 dargestellten Datenimpulse
werden an den Setzanschlub des Haltekreiaes 120
angegeben. Der Ausgang des Ealtekreises 1 2G ist das in
Pig. 4 dargestellte Datenempfangg-Anzeigesignal. Hach
dem Speichern der abgeänderten Phasen- und Frequenzwerte in den Eegisteri: 60 und 62 wird der Haltekreia 120 zurückgesetzt.
Jedesmal, wenn der Haltekreis 120 durch einen
Batenimpuls gesetzt wird, erzeugt die mcmostabile Kippschaltung
122 einen Impuls von kurzer Dauer. Dieser Impuls wird über ein angezapftes Verzügerungaglied übertragen,
von der die Wähl- und die Auftastsignale in solchen Intervallen abgenommen werden, daß die aufeinanderfolgenden
Eechenvorgänge gemäß Pig. 3 durchgeführt werden können. Der Endausgar.g dea Verzögerungsgliedes 124 wird
zum Zurücksetzen des Haltekreises 120 zu diesem zurückgeführt. Auf während der Laufzeit des Ausgangeimpulses
der inonostabilen Kippschaltung 122 in dem Verzögerungsglied
empfangene Datenim^ulse spricht der Haltekreia 130
daher nicht an. Man k&nn zum Erzeugen dieser Wähl- und
Auftastsignale natürlich auch andere Einrichtungen verwenden, z.B. einen Zähler, ein Schieberegister oder
einen Pestspeicher.
Der Ausgang des Haltekreises 120 wird auch in
dem Haltekreie 126 zur Steuerung der Erzeugung des
209840/0610
BAD ORiCU-NAl.
Phasenkorrektur-Wählsignal für die Gatter 72 in Fig. 2
ausgewertet. Der Haltekreis 126 in Fig. 5 wird durch das Datenempfangs-Anzeigesignal gesetzt, das anzeigt, daß
ein Datenimpuls empfangen worden ist. Der Haltekreis macht dann das UND-Gatter 128 steuerungsfähig, so daß es
das nächste Ausgangssignal des Rücksetzhaltekreises 28 in Fig. 2 weiterleitet. Dieses Ausgangssignal tritt
während des Rücklaufs des Bezugs-Sägezahnsignals auf und tastet nach seiner Weitergabe durch das UND-Gatter
128 das Flipflop 130 um. Das Flipflop 130 ist zunächst im Zustand Null und wird beim Empfang eines Imputes von
dem UND-Gatter 128 jedesmal umgetastet. Durch das erste Haltekreis-Ausgangssignal nach einem Datenimpuls wird
daher das Flipflop 130 in den Binärzustand Eins umgetastet. Dieser obere Ausgangspegel des Flipflops 130
stellt das an die Gatter 72 angelegte Phasenkorrektur-Wählsignal dar. Wenn während des nächsten Rücklaufs des
Bezugs- Sägezahnsignals das nächste Ilaltekreis-Aui./^nr..· signal
auftritt, wird das Flipflop 130 in den Zustand 0 umgetastet, so daß das Phasenkorrektur-lv'ählsigna] aiii." ilen
negativen Pegel geht. Durch die Rückflnnke des Phasenkorrektur-Wählsignals
wird die monostabile Kippschaltung 132 ausgelöst, die jetzt einen Impuls erzeugt, durch (lon
der Haltekreis 126 zurückgesetzt wird, der jetzt für dio Anzeige des Empfangs des nächsten üatenimpulses bereit
ist.
Der in Fig. '3 gezeigte Ausgnngsiinpuls des Rücksetz-Haltekreises
28 wird gemäß Fig. 5 fiuch zum Umtasien u
Flipflops 134 verwendet, das die in Fig. 4 gezeigte Dntenauftast-Wellenform
erzeugt. Knapp vor dem ersten Datenimpuls wird das Flipflop 134 zunächst in den Zustand Eins ge
setzt, so daß danach sein Ausgang während wechselnden Bezugs-Sägenzahnsignalen
auf einem oberen Pegel steigt und auf diesem während eines Zeitraums bleibt, der jeden
209840/061-0
Datenimpuls überbrückt. Das Datenauftastöignal wird
durch das Laufseitglied 136 verzögert und auf diese
Weiae zum Erzeugen des Mx2"-Wählsigr.als für die Gatter
82 in Fig. 2 verwendet. Dieses "x2M-7/ählsignal ist in
Fig. 4 gezeigt.
Die in Pi^. 2 dargestellten Übertragungsfunlrtionen
können mit Hilfe von verschiedenartigen Einrichtungen durchgeführt werden. Die meisten der in Fig. 3
gezeigter. Funktiont?blocke können durch verschiedenartige
Einrichtungen verwirklicht werden, weiche jeweils dieselbe Funktion hab^K. ii&n kann die von diesen Einrichtungen
durchzufahrenden Funktionen auch mittels eines Rechnerprogramms oder einer Mikroprogramm-Subroutine
eteuern. Wesentlich i^t es, daß der Phasen- und der Frequenzkorrekturbetrag
getrennt voneinander von dem Phasenfehler
abgeleitet werden, wobei ein Frequenzspeicher den Frequenzveränderungen der Datenimpulse rachgesteuert
wird, indem der Phasenfehler in einen Frequenz3peicher eingegeben wird, der dadurch den Frequenzveränderungen
der Datenimpulse nachgesteuert wird. Die Frequenzkorrektur erfolgt mit Hilfe des Frequenzspeichers, in dem der
gespeicherte Frequenzwert (frequenzabhängige Wert) ständig auf dem laufenden gehalten wird. Die Frequenzkorrektur
erfolgt symmetrisch, und es wird der mittlere Phasenfehler bestimmt.
Für den F; ohiLann versteht es sich, daß in dem
vorstehend beschrieben und in den Zeichnungen dargestellten Ausführungsbeispiel der Erfindung im Rahmen des Erfindungagedankena
verschiedene Abänderungen im Aufbau und in Einzelheiten vorgenommen werden kennen.
209840/0610 bad original
Claims (10)
- - 26 Patentansprüche:Vorrichtung mit einer digital arbeitenden Phasensyncnronisierschleife zu-u Synchronisieren einea digitalen Bezugs-Taktsigiials 'mit einex ankommenden Datensignal, gekennzeichnet durch eine einstellbare digital arbeitende Quelle (12) von Bezugs-Taktüignalen zum Erzeugen eines in der Phase und in der Frequenz einstellbaren, digitalen Bezugs-Taktsignals, eine Einrichtung (14) zum Bestimmen des Phasenfehlers als der Phasendifferenz zwischen dem ankommenden Datensignal und dem digitalen Bezugb-Takitcignal, eine Einrichtung (16) zum Erzeugen eines digitalen Phasei:'orre/.tursignals aufgrund des Phaseiif ehler3, eine Einrichtung (17), die aufgrund des Phasenfehler den irequensveränderuric.en des Datensignals nachgisteuert wird und -die auf dem laufenden gehaltene Frequenz anzeigt, und eine Einrichtung (1b), die aufgrund der auf dem laufenden gehaltenen Frequenz eine digitales irequenzkorrektursignal erzeugt, wobei die genannte Quelle des digitalen Sezugs-Taktsignals auf das Phasen- und das FrequenzkorrelrturGignal anspricht.
- 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die einstellbare, digital arbeitende Quelle eine Zähleinrichtung (12) aufweist, die zyklisch zwischen einem Anfangs- und einem Endwert zählt und daduroh ein Bezug3-Sägezahn-Taktsignal simuliert.
- 3· Vorrichtung nach Anspruch 2, gekennzeichnet durch eine Einrichtung (30, 32, 78, 79) zum im Wesentlichen gleichmäßigen Verändern des Anfangs- und de3 Endwerts und dadurch zum Verändern der Periode des Bezuge-Sägezahn-Taktsignals in Abhängigkeit von dem digitalen Frequenzkorrektursignal.209840/0610BAD ORtGINAL
- 4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung (18) zum Erzeugen eines Pnasenkorrekturüignals eine Einrichtung (54» 64) umfaßt, die aufgrund der derzeitigen Phasenfehler und der vorhergehenden Phasenfehler digital den mittleren Phasenfehler bestimmt, und eine Einrichtung (66) zum digitalen kultiplizieren des mittleren Phasenfehlers mit einem Skalenfaktor zwecks Erzeugung des digitalen Phasenkorrektursignals.
- 5. Digital arbeitende Phasensynchronisierschleife zun Synchronisieren einc3 digitalen Bezug3-Sägezahnsignals und ankommender Datenimpulse, mit einem Zähler (12) zum »Simulieren eines Bezugs-Sägezahnsignals und einem Phabendotektcr (14) zum Beεticken des Phaaenfehlers als der Phasendifferenz zwischen dem Sezugs-Sägezahnsignal und dem ankommenden üaxenimpuls, dadurch gekennzeichnet, daß eine Phasen- und Frequenzkorrektureinrichtung für die Schleife vorgesehen ißt und eine Einrichtung ,,16) umfaßt, die aufgrund des Phasenfehler ein digitales Phasenkorrektursignal erzeugt, ferner eine Einrichtung (17), die aufgrund des Phasenfehlers den Veränderun en der Periode der Dateniiapulse nachgesteuert wird und -dadurch die Periode der Datenimpulae anzeigt, ferner eine Einrichtung (18) zum Multiplizieren der derzeitigen Periode der Dateniinpul&e mit einem Skalenfaktor zwecke Erzeugung eines digitalen ?requenzkorrekturEignals und eine Einstelleinrichtung (50, 32, 78, 79), die aufgrund des digitalen Phasen/orrektursignale und des digitalen Prequenzkorrektursignals die Periode und die Phasenlage des Eezugs-Sägezahnsignals derart verändert, daß dieses den Phssen- und Prequenzveränderungen der Datenimpulse nachgesteuert wird.209840/0610BAD
- 6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, da:» die Einrichtung (18) zum Erzeugen eines Phasenkorrektursignals eine Einrichtung (54» 64) aufweist, die aufgrund des derzeitigen und des vorhergehenden Phasenfehlers digital den mittleren Phasenfehler bestimmt, sowie eine Einrichtung (6o) zum digitalen Multiplizieren des mittleren Phu^enfehlers mit einem Skaienftktor zwecks Erzeugung des digitalen Phasenkorrekt ursignals .
- 7. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dal: die Einstelleinrichtung (50, 32, 78., 79) eine Einrichtung (79) aufweist, die bewirkt, daß der Zähler(12) seinen Zählvorganc; mit einem Anfangszeit beginnt, durch den das eine Ende des Bezugs-Sägezahnimpulces festgelegt v/ied, ferner eine Einrichtung (32), die bewirkt, daß der Zähler (12) meinen Zählvorgang mit einem Endwert beendet, durch den das andere Ende des Bezugs-Sägezehnimpulses festgelegt wird, und eine Einrichtung (30, 78) zum iai wesentlichen gleichmäßigen Verändern des Anfangs- und des Endwerts und dadurch zum Verändern der Periode des Eezugs-Sägezahnsignals aufgrund des digitalen Frequenz-Korrektursignals.
- 8. Verfahren zun Erzeugen eines digitalen Phaeenkorrektursigr.als und eines digitalen Frequenzkorrektursignals in einer digitalen Phacensynchronieierechleife, wobei ankommende Datenimpulse mit einem digitalen Bezugssignal verglichen werden und dadurch ein Phasenfehler festgestellt /.ird und das Bezugaeignal zyklisch zwischen einem digitalen Anfangs-Zählstand und einem digitalen End-Zthlstand verändert wird, dadurch gekennzeicheet, daß durch Multiplikation des Phaaenfehlers mit einem Skalenfaktor ein digitaler Phasenkorrekturbetrag bestiact wird, daß aufgrund dee Phaeenfehlers ein209840/0610BAO ORfGINALfrequenzabhängiger Wert gegenüber einem Lormalwert verändert und dadurch den Veränderungen der Periode der Datenimpulae nachgesteuert wird, da£ der veränderte frequenzabhilngige »Vert mit einem Gkalenfaktor mulitpliziert und dadurch ein digitaler Frequenzkorrekturbetrag bestimmt wird, da3 durch Addition des digitalen Phatenkorrekturbetrages zu jeder Periode des Bezugssignals die Phase des zyklischen Bezugssignalfc digital verändert wird und daß durch Addition des digitalen Frequenzlcorrekturbetrages zu jeder Periode des Bezugssignals diese Periode digital verändert wird.
- 9· Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zum Erzeugen des Phasenkorrekturbetrages aufgrund des derzeitigen Phasenfehlers und des vorhergehenden Phasenfehlers der mittlere Phasenfehler bestimmt und mit einem Skalenfaktor mulitpiiziert wird.
- 10. Verfahren nach Anspruch S, dadurch gekennzeichnet, daß zum Verändern der Periode der digitale Prequenzkorrekturbetrag zu dem Anfangs-Zählstand des zyklischen Bezugssignale addiert und dadurch dieser Anfangs-Zuhlstand verändert und der digitale Frequenzkorrekturbetrag zu dem End-Zählstand addiert und dadurch dieser verändert wird, so dai die Periode des Bezugseignals symmetrisch verändert wird.203840/0610 B*0 OR|GINALsoL e e r s e i t e
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11544771A | 1971-02-16 | 1971-02-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2207275A1 true DE2207275A1 (de) | 1972-09-28 |
Family
ID=22361459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722207275 Pending DE2207275A1 (de) | 1971-02-16 | 1972-02-16 | Digitale Phasensynchronisierschleife |
Country Status (8)
Country | Link |
---|---|
US (1) | US3646452A (de) |
JP (1) | JPS5746255B1 (de) |
CA (1) | CA948284A (de) |
DE (1) | DE2207275A1 (de) |
FR (1) | FR2126009A5 (de) |
GB (1) | GB1327001A (de) |
IT (1) | IT947598B (de) |
NL (1) | NL7200620A (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0073400A1 (de) * | 1981-08-20 | 1983-03-09 | Siemens Aktiengesellschaft | Regenerator für digitale Signale mit quantisierter Rückkopplung |
DE3327114A1 (de) * | 1982-07-30 | 1984-02-09 | Tokyo Shibaura Denki K.K., Kawasaki | Pulsgenerator zur erzeugung von abtastimpulsen |
DE3431419C1 (de) * | 1984-08-27 | 1986-02-13 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Schaltungsanordnung zum Synchronisieren des empfangsseitig erzeugten Taktsignals mit bei digitaler Informationsuebertragung empfangenen Taktsignale in Fernmeldeanlagen |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3849671A (en) * | 1972-05-15 | 1974-11-19 | Dynell Elec | Phase detector circuitry |
US3772600A (en) * | 1972-07-14 | 1973-11-13 | Us Air Force | Digital bit synchronizer |
US3971996A (en) * | 1973-01-18 | 1976-07-27 | Hycom Incorporated | Phase tracking network |
US3968446A (en) * | 1973-05-14 | 1976-07-06 | Thomson-Csf | Frequency and phase control system |
US3878473A (en) * | 1974-06-17 | 1975-04-15 | Ibm | Digital phase-locked loop generating signed phase values at zero crossings |
US4210776A (en) * | 1977-08-11 | 1980-07-01 | Harris Corporation | Linear digital phase lock loop |
DE2743252A1 (de) * | 1977-09-26 | 1979-04-05 | Siemens Ag | Verfahren zur synchronisierung von in vermittlungsstellen eines fernmeldenetzes vorgesehenen amtstaktgebern |
US4320527A (en) * | 1978-08-18 | 1982-03-16 | Hitachi, Ltd. | Bit synchronizing system for pulse signal transmission |
US4242639A (en) * | 1978-09-05 | 1980-12-30 | Ncr Corporation | Digital phase lock circuit |
JPS5720052A (en) | 1980-07-11 | 1982-02-02 | Toshiba Corp | Input data synchronizing circuit |
US4375694A (en) * | 1981-04-23 | 1983-03-01 | Ford Aerospace & Communications Corp. | All rate bit synchronizer with automatic frequency ranging |
US4375693A (en) * | 1981-04-23 | 1983-03-01 | Ford Aerospace & Communications Corporation | Adaptive sweep bit synchronizer |
EP0134374B1 (de) * | 1983-09-07 | 1987-12-02 | International Business Machines Corporation | Phasenverriegelter Taktgeber |
US4667333A (en) * | 1983-12-22 | 1987-05-19 | Motorola, Inc. | Automatic clock recovery circuit |
US4855683A (en) * | 1987-11-18 | 1989-08-08 | Bell Communications Research, Inc. | Digital phase locked loop with bounded jitter |
US4847870A (en) * | 1987-11-25 | 1989-07-11 | Siemens Transmission Systems, Inc. | High resolution digital phase-lock loop circuit |
US4890305A (en) * | 1988-02-12 | 1989-12-26 | Northern Telecom Limited | Dual-tracking phase-locked loop |
US5093841A (en) * | 1990-01-30 | 1992-03-03 | Nynex Corporation | Clock acquisition in a spread spectrum system |
FR2680058B1 (fr) * | 1991-07-30 | 1994-01-28 | Sgs Thomson Microelectronics Sa | Procede et dispositif de synchronisation d'un signal. |
US5298867A (en) * | 1991-12-13 | 1994-03-29 | Universities Research Association, Inc. | Phase-locked loop with controlled phase slippage |
US5473274A (en) * | 1992-09-14 | 1995-12-05 | Nec America, Inc. | Local clock generator |
US5442315A (en) * | 1993-07-27 | 1995-08-15 | International Business Machines Corporation | Bit stream rate asynchronous digital phase-locked loop |
JP4829571B2 (ja) | 2005-09-09 | 2011-12-07 | 株式会社日立製作所 | 受信装置および測位測距システム |
DE102007002302A1 (de) * | 2007-01-16 | 2008-07-24 | Austriamicrosystems Ag | Anordnung und Verfahren zur Rückgewinnung eines Trägersignals und Demodulationseinrichtung |
JP6747569B1 (ja) * | 2019-11-21 | 2020-08-26 | 富士電機株式会社 | 電力変換装置、制御方法、および制御プログラム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3562661A (en) * | 1969-01-15 | 1971-02-09 | Ibm | Digital automatic phase and frequency control system |
-
1971
- 1971-02-16 US US115447A patent/US3646452A/en not_active Expired - Lifetime
-
1972
- 1972-01-06 GB GB55372A patent/GB1327001A/en not_active Expired
- 1972-01-17 NL NL7200620A patent/NL7200620A/xx unknown
- 1972-02-14 FR FR7205453A patent/FR2126009A5/fr not_active Expired
- 1972-02-14 CA CA134,681A patent/CA948284A/en not_active Expired
- 1972-02-16 IT IT20616/72A patent/IT947598B/it active
- 1972-02-16 JP JP47015733A patent/JPS5746255B1/ja active Pending
- 1972-02-16 DE DE19722207275 patent/DE2207275A1/de active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0073400A1 (de) * | 1981-08-20 | 1983-03-09 | Siemens Aktiengesellschaft | Regenerator für digitale Signale mit quantisierter Rückkopplung |
DE3327114A1 (de) * | 1982-07-30 | 1984-02-09 | Tokyo Shibaura Denki K.K., Kawasaki | Pulsgenerator zur erzeugung von abtastimpulsen |
US4594516A (en) * | 1982-07-30 | 1986-06-10 | Tokyo Shibaura Denki Kabushiki Kaisha | Sampling pulse generator |
DE3431419C1 (de) * | 1984-08-27 | 1986-02-13 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Schaltungsanordnung zum Synchronisieren des empfangsseitig erzeugten Taktsignals mit bei digitaler Informationsuebertragung empfangenen Taktsignale in Fernmeldeanlagen |
Also Published As
Publication number | Publication date |
---|---|
CA948284A (en) | 1974-05-28 |
US3646452A (en) | 1972-02-29 |
GB1327001A (en) | 1973-08-15 |
NL7200620A (de) | 1972-08-18 |
IT947598B (it) | 1973-05-30 |
JPS5746255B1 (de) | 1982-10-02 |
FR2126009A5 (de) | 1972-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2207275A1 (de) | Digitale Phasensynchronisierschleife | |
DE1953484C3 (de) | Schaltungsanordnung zur Regelung von Frequenz und Phase der von einem spannungsgesteuerten Oszillator gelieferten Taktimpulse | |
DE2427225A1 (de) | Verfahren und schaltungsanordnung zur demodulation digitaler information | |
DE2705780C3 (de) | Wiederholungsvorrichtung zum Empfang und Senden von Datensignalen | |
DE1804626A1 (de) | Variable Verzoegerungsschaltung | |
DE3715227A1 (de) | Digitalzeitverzoegerung | |
EP0099142B1 (de) | Verfahren und Anordnung zum Demodulieren eines frequenzmodulierten Eingangssignals | |
DE3140431A1 (de) | Schaltung zum wiedergeben und demodulieren eines modulierten digitalsignals | |
DE2854348C3 (de) | Schaltungsanordnung zur Positionsbestimmung der Anzeige einer Information im Anzeigeraster auf dem Schirm einer Kathodenstrahlröhe | |
DE2225462A1 (de) | Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale | |
DE2803650A1 (de) | Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle | |
DE1809810A1 (de) | Verfahren und Geraet zum Bestimmen der Periodendaueraenderung einer Schwingung | |
DE2613930C3 (de) | Digitaler Phasenregelkreis | |
DE2141887A1 (de) | Phasensynchronisiersystem | |
DE2658908B2 (de) | Elektronische Uhr | |
DE1242688B (de) | Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen | |
DE1449422A1 (de) | Aufzeichnungs-System | |
DE2943630C2 (de) | Verfahren und Vorrichtung zur Messung einer Funktionskenngröße einer Uhr | |
DE2501681A1 (de) | Verfahren und schaltungsanordnung zum verhindern von koinzidenz zweier signale in einem regelsystem | |
DE2047183A1 (de) | Verfahren und Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen | |
DE2946995A1 (de) | Digitales system zur datenwiedergewinnung | |
DE19738530A1 (de) | Verschiebungsmeßvorrichtung | |
DE1065464B (de) | Informationsspeichersystem· | |
DE3130482A1 (de) | Verfahren zur rueckgewinnung des bei einem datenuebertragunssystem empfangsseitig benoetigten taktes und vorrichtung zur durchfuehrung des verfahrens | |
DE2910463A1 (de) | Automatische belichtungszeitsteuereinrichtung fuer eine kamera |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHA | Expiration of time for request for examination |