DE2047183A1

DE2047183A1 - Verfahren und Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen

Info

Publication number: DE2047183A1
Application number: DE19702047183
Authority: DE
Inventors: Peter Dipl.-Phys. Dr. rer. nat 8000 München. P Bocker
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1970-09-24
Filing date: 1970-09-24
Publication date: 1972-04-13
Also published as: NL7113184A; CH534988A; SE371556B; IT938791B; FR2107923B1; BE773024A; DE2047183B2; FR2107923A1; US3798561A; GB1364064A

Description

SIEMENS AKTIENGESELLSCHAFT 8ööo München, den 24SEP 1970 Berlin und München Witteisbacherplatz 2

Verfahren und Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen

Gegenstand der Erfindung ist ein Verfahren und eine Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen, "bei dem die binär codierten Daten durch bestimmte unterschiedliche Phasensprünge, die im zeitlich festgelegten Abstand eines Modulationsabschnittes aufeinanderfolgen und den auf einen Modulationsabschnitt entfallenden Schrittkombinationen der auszusendenden Daten zugeordnet sind, übertragen werden.

Für die Datenübertragung ist die Phasendifferenzmodulation bekannt. Bei der Phasendifferenzmodulation werden die zu übertragenden Daten nicht durch die Phasenlage der Trägerfrequenzschwingung, sondern durch die Änderung der Phasenlage gekennzeichnet. Hier werden beispielsweise bei binärer Modulation die "Nullen" durch je eine Phasenänderung, die "Einsen" dagegen durch keine Phasenänderung (oder umgekehrt) gekennzeichnet. Bei der vierwertigen Modulation werden je zwei binäre Schritte durch einen Modulationsvorgang ausgedrückt , und es bedeutet beispielsweise ein Phasensprung um + 90° das Schrittpaar (Dibit) "Ol^M ein Phasensprung um - 90° das Schrittpaar (Dibit) "10" ein Phasensprung um 180° das Schrittpaar (Dibit) "11" und keine Phasenänderung . das Schrittpaar (Dibit) "00" .

VPA 9/411/1326 Pö/Wt -2-

209816/0469

Die Demodulation auf der Empfangsseite erfolgt mit Hilfe eines Taktgenerators, der eine Frequenz erzeugt, die der unmodulierten Trägerschwingung entspricht und auf die empfangene Trägerfrequenz synchronisiert wird. Aus einem •Vergleich wird der Phasensprung ermittelt und die entsprechend festgelegte Schrittkombination als Empfangsdaten ausgegeben.

Es wurde bereits eine Schaltungsanordnung für einen digitalen Demodulator vorgeschlagen, der nach dem differentiell-kohärenten Demodulationsprinzip arbeitet. Bei diesem Prinzip werden die Daten aus dem Unterschied der Trägerschwingungsphasen in zwei aufeinander folgenden Modulationsabschnitten bestimmt. Die Schaltungsanordnung besitzt einen Referenzoszillator, der so viele Phasen der Referenzfrequenz abgibt, wie Phasenzustände für die Übertragung festgelegt sind. Ein Taktgenerator liefert in der Mitte zwischen zwei Phasensprüngen einen Abtastimpuls. In diesem Zeitpunkt wird erreicht, daß die Phase der Referenzfrequenz mit der Phase der Trägerfrequenz übereinstimmt. Bei einer Abweichung wird vor dem Abtastzeitpunkt die Phase der Referenzfrequenz auf die Phase der Trägerfrequenz korrigiert. Der erste Nulldurchgang der Trägerfrequenz während der Dauer des Abtastimpulses wird binär codiert in einen ersten Speicher als Bezugsphase eingegeben. Kurz vor dem nächsten Abtastzeitpunkt im nachfolgenden Modulationsabschnitt wird der Inhalt des ersten Speichers in einen zweiten Speicher eingegeben. Der Phasenwert der nächsten Abtastung wird wieder in den ersten Speicher eingegeben. Aus der Differenz der SpeicherInhalte entsteht in einem Decodierer die gemäß der Codierung zugeordnete Kombination der Hachrichtenschritte.

Das differentiell-kohärente Modulationsprinzip hat den Nachteil, daß die Phase der Referenzfrequenz vor dem Ab-

VPA 9/411/1326 -3-

209816/0469

tastzeitpunkt kurzzeitig mit der Phase der Trägerfrequenz synchronisiert wird. Ein derartiger Demodulator ist durch die starre Bindung an die Trägerfrequenz störungsanfällig, da kurzzeitig überlagerte

Störungen eine Korrektur der Referenzfrequenz auslösen, die nicht erforderlich wäre.

Aufgabe der Erfindung ist es, ein Verfahren fur die Demodulation von phasendifferenzmOdulierten Datensignalen aufzuzeigen, das eine geringe Störanfälligkeit aufweist.

Die Lösung besteht darin, daß im Empfänger eine Referenzfrequenz erzeugt wird, daß die Eeferenzfrequenz die bei der Übertragung der Daten möglichen Phasenwerte in binär codierter R>rm bildet, daß in der Mitte eines Modulationsabschnittes vom Nulldurchgang in der Trägerschwingung „ ein Impuls abgeleitet wird, der den Abtastzeitpunkt bestimmt, daß zum Abtastzeitpunkt die innerhalb des Modulationsabschnittes empfangene Phase der Trägerschwäqgung mit dem Mittelwert der in den vorangegangenen Modulationsabschnitten empfangenen Phasenwerten verglichen wird, und daß aus der Differenz der Phasenwerte in einem Decodierer die gemäß der Codierung zugeordneten Schrittkombinationen zurückgebildet werden.

Der Grundgedanke des neuen Verfahrens liegt darini daß die übertragenen Daten aus dem Unterschied zwischen der innerhalb eines Modulationsabschnittes empfangenen Phase und der Phase, die für den vorangegangenen Modulationsabschnitt als Mittelwert aus den bis dahin empfangenen Phasen abgeleitet wurde, zurückgewonnen werden (Mittelwert-kohärente Demodulation). Der Vorteil der Mittelwert-kohärenten Demodulation liegt darin, datf für eine bestimmte mittlere Schrittfehlerhäufigkeit ein geringerer Störabstand erforderlich ist als bei der differentiell-

VPA 9/411/1326 -4-

209816/046

kohärenten Demodulation. Besonders, stark macht sich dieser Vorteil bei einer n-wertigen Phasendifferenzmodulation mit einer größeren Anzahl η der möglichen Phasenwerte bemerkbar. Bei dem Mittelwert-kohärenten Demodulator wird die Referenzspannung des Referenzoszillators mit Hilfe einer Phasensynchronisierschaltung entsprechend dem Mittelwert der zuvor empfangenen Phasen der Trägerschwingung korrigiert. Das neue Demodulationsverfahren ermöglicht den Aufbau mit digitalen Bausteinen in einer integrierten Schaltkreistechnik. Auf einfache Weise kann der vorgeschlagene Demodulator auf das neue Demodulationsverfahren umgeste'llt werden.

Einzelheiten der Erfindung werden anhand eines Blockachaltbildes erläutert, das einen Demodulator nach dem Prinzip der Mittelwert-kohärenten Demodulation zeigt.

Am Eingang E wird die mit Phasensprüngen modulierte Träger·^ frequenz empfangen und im Regelverstärker RV auf konstanten mittleren Pegel gebracht. Die modulierte, hier noch sinusförmige Trägerfrequenz wird im nachfolgenden Begrenzer BV in eine Rechteckspannung umgewandelt. Damit ist die Phasenmodulation am Ausgang des Begrenzers nurmehr in den NuI!durchgängen des trägerfrequenten Signals enthalten. Der Referenzoszillator RO erzeugt eine Frequenz, die bei n-wertiger Phasendifferenzmodulation den η-fachen Wert der Trägerfrequenz aufweist. Zur Bildung der binären Phasenwerte wird die Referenzfrequenz mit Hilfe von binären Teilerstufen auf die Trägerfrequenz geteilt. Aus den Stellungen der einzelnen Teilerstufen ergeben sich die bei der Übertragung möglichen Phasenwerte in binär codierter Form. Die Phase der Referenzfrequenz und die Begrenzersignalspannung liegen am Gatter G an. Gesteuert wird das Gatter G

VPA 9/411/1326 _5_

209816/0469

vom Taktgeber TG, der das Gatter in der Mitte eines Modulationsabschnittes für eine bestimmte Zeitdauer freigibt. Der Taktgeber To gibt das Gatter nur für eine bestimmte Zeitdauer frei, die mindestens so lang ist wie die Periodendauer der vom Begrenzer abgegebenen Rechteckspannung. Der in diesen Zeitraum fallende Kulldürchgang der Rechteckspannung gibt die gerade mit der Phase der Rechteckschwingung übereinstimmende ^ezugsphase des Frequenzteilers FT1 in binärer Form in einen Speicher SP ein. Beim nächsten Abtastvorgang wird die Phasenlage des nachfolgenden Modulationsabschnittes in den Speicher eingegeben. Der Speicher gibt die Differenz der beiden Phasenwerte an einen Decodierer DC, der am Ausgang A die gemäß der Codierung zugeordnete Schrittkombination der Daten ausgibt.

Der Referenzoszillator besitzt einen Generator RG, der eine Frequenz erzeugt, die um den Teilerfaktor des nachfolgenden Frequenzteilers FT2 größer ist als die Referenzfrequenz, die den η-fachen Wert der Trägerfrequenz aufweist. Zwischen dem Generator und dem Frequenzteiler ist eine Synchronisierschaltung SB eingefügt. Der Synchronisierschaltung wird zum Zeitpunkt eines Nulldurchganges der Trägerschwingung, der den Abtastzeitpunkt festlegt, ein Impuls zugeführt, der mit der entsprechenden Phase der Refarerenzfrequenz am Ausgang des Frequenzteilers verglichen wird. Bei einer zeitlichen Abweichung des von der Trägerschwingung beim Kulidurchgang abgeleiteten Impulses und der entsprechenden Flanke der Referenzfrequenz wird in der Synchronisierschaltung festgestellt, ob zur Beseitigung des Phasenfehlers eine Verkürzung oder eine Verlängerung der Phase erforderlich ist. Die Korrektur erfolgt in der Weise, daß die Phasenlage der Referenzfrequenz und damit auch der n-Zeitbereiche des Frequenzteilers FT1 so geändert wird, daß die neue Phasenlage

VPA 9/411/1326 -6-

2Ö9816/Q469

den Mittelwerten der empfangenen n-Phasenwerte möglichst, gut entspricht.

Synchronisierschaltüngen, die für die vorliegende Anwendung geeignet sind, sind in ausreichendem Maße bekannt. Die grundsätzliche Arbeitsweise/besteht darin, daß die Synchronisierschaltung eine logische Schaltungsstufe enthält, die eine Abweichung der Trägerphase von der Sollage feststellt und dann bei einer Zeitverkürzurig einen oder mehrere Impulse des Generators vor d#m Frequenzteiler FT2 ausblendet. Bei einer Verlängerung des Phasenwertes werden ein oder mehrere Impulse zusätzlich vor dem Frequenzteiler eingeblendet. Es ist auch möglich, dureh eine kurzzeitige Freigabe einer Rückfiihriingsleitung den Teilungs· faktor des Frequenzteilers FT2 kurszeitig at verkleinern oder zu vergröBern. Auch die Umschaltung des Ansteuersignals an einer Kippstufe des Frequenzteilers bewirbt eine Verschiebung der Phase der Beföreaz-frequenz.

Die eine Methode der ihasensynchroHisierung besteht dariü, daß eine inderung der Phase tm ein&m äem Üittelwert 3er zeitlichen Abweichung proportionalen Wert erfolgt.

Eine andere Methode der Phase^s^eiEronisierung besteht darin, daM abiiSngig von der Srciie dier zeitlichen Abweichung eine Verschiebung der ieferenzfrequenz um einen kleinen konstanten Phasenwert vorgenommen wird.

Nach einer weiteren bekannten Methode erfolgt eine Korrektur der Phase der Referenizfr#qmeaaz erst dann, wenn wihrad einer festgelegten Anzahl von Äoduilationsabschnitten eine einseitige VerscMebuMg der Tragerphase

gegenüber der Referenzfrequenz festgestellt wurde. In VPA 9/411/1326 -7-

209816/0469

einer integrierenden Schaltung, beispielsweise in einem Kondensator oder ein.em Vorwärts-Rückwärts-Zähler werden die einzelnen Abweichungen gespeichert und im festgelegten zeitlichen Abstand eine Korrektur veranlaßt

Die Größe der Korrekturschritte muß immer klein sein gegenüber einer Periode der Referenzfrequenz und muß auch der endlichen Langzeitkonstanz der Übertragungsstrecke Rechnung tragen.

7 Patentansprüche
1 Figur

VPA 9/411/1326 -8-

209816/0469

Claims

Pa t e η tansp r ü c h e

1. Verfahren zur Demodulation von phasendifferenzmodulierten Da ten signal en, bei dem die binär c'odierten Daten durch bestimmte unterschiedliche Phasensprunge, die im zeitlich festgelegten Abstand eines Modulationsabschnittes aufeinanderfolgen und den auf einen Modulationsabschnitt entfallenden Schrittkombinationen der auszusendenden Daten zugeordnet sind, übertragen werden, dadurch gekennzeichnet, daß im Empfänger eine Referenzfrequenz erzeugt wird, daß die Referenzfrequenz die bei der Übertragung der Daten möglichen Phasenwerte in binär codierter Form bildet, daß in der Mitte eines Modulationsabschnittes vom Nulldurchgang einer Trägerschwingung ein Impuls abgeleitet wird, der den Abtastzeitpunkt bestimmt, daß zum Abtastzeitpunkt die innerhalb des Modulationsabschnittes empfangene Phase der Trägerschwingung mit dem Mittelwert der in den vorangegangenen Modulationsabschnitten empfangenen Phasenwerten verglichen wird, und daß aus der Differenz der Phasenwerte in einem Decodierer die gemäß der Codierung zugeordneten Schrittkombinationen zurückgebildet werden.

2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß im Empfänger ein Referenzoszillator (RO) angeordnet ist, der eine rechteckförmige Spannung mit dem η-fachen Wert der Trägerfrequenz bei η Phasenwerten abgibt, daß ein aus binären Teilerstufen bestehender Frequenzteiler (FT1) nachgeschaltet ist, der die Referenzfrequenz auf die Trägerfrequenz teilt, daß der Ausgang des Begrenzers (BV), der die Trägerschwingung begrenzt, und die Ausgänge der

VPA 9/411/1326 -9-

2098V6/0469 _;

Teilerstufen des Frequenzteilers (PT1) an einem Gatter (G-) anliegen, das für die Dauer des vom Taktgenerator (TG) gelieferten Taktimpulses geöffnet ist und eine Planke der Trägerschwingung durchläßt, daß eine an sich bekannte Synchronisierschaltung (SE) angeordnet ist, die die Planke der Trägerschwingung mit der Referenzspannung vergleicht und bei einer zeitlichen Abweichung von der entsprechenden Planke der Referenzspannung die Referenzspannung um einen dem mittleren Zeitunterschied zwischen den Planken der Trägerschwingung und den entsprechenden Planken der Referenzspannung entsprechenden Phasenwert korrigiert.

3. Schaltungsanordnungnach Anspruch 2, dadurch gekennzeichnet, daß die Synchronisierschaltung bei einer zeitlichen Abweichung der Planke der Trägerschwingung von der entsprechenden Planke der Referenzspannung die Referenzspannung um einen konstanten Phasenwert korrigiert.

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Synchronisierschaltung bei einer zeitlichen Abweichung der Planke der Trägerschwingung von der entsprechenden Planke der Referenzspannung die Referenzspannung um einen der Abweichung proportionalen Phasenwert korrigiert.

5. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Synchronisierschaltung die Abweichungen mehrerer aufeinander folgender Abtastzeitpunkte in einer Speicherstufe speichert,und daß beim Auftreten eines bestimmten mittleren Zeitwertes eine Korrektur um den entsprechenden Phasenwert erfolgt.

VPA 9/411/1326 . -10-

209816/0469

6.. Schaltungsanordnung nach den Ansprüchen 2, 3 und 4, dadurch gekennzeichnet, daß die von der Synchronisierschaltung für die Phasenkorrektur der Referenzspannung gebildeten Phasenwerte klein sind gegenüber der mit Hilfe der Referenzfrequenz und des Frequenzteilers festgelegten Zeitbereiche.

7. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß im Empfänger ein Oszillator (RG) angeordnet ist, daß die vom Oszillator abgegebene Impulsfolge über eine Synchronisierschaltung (SE) an einen · Frequenzteiler (FT2) gelangt, der am Ausgang bei η Phasenwerten die n^-fache Trägerfrequenz abgibt, daß der Ausgang des Begrenzerverstärkers (BV) und der Ausgang des Frequenzteilers (FT2) am Eingang der Synchronisierschaltung (SE) anliegen, daü die Synchronisierschaltung bei einer Verkürzung der Phase einen Impuls des Oszillators (RG) vom Eingang des Frequenzteilers (FT2) ausblendet, und daß die Synchronisierschaltung bei einer Verlängerung der Phase einen zusätzlichen Impuls am Eingang des Frequenzteilers (FT2) einblendet.

VPA 9/411/1326

209816/0A69