DE19738530A1 - Verschiebungsmeßvorrichtung - Google Patents

Description

Die vorliegende Erfindung betrifft Verbesserungen bei einer Verschiebungsmeßvorrichtung.

Herkömmlicherweise wurde bei einer typischen Verschiebungsmeßvorrichtung des Typs mit elektromagnetischer Modulation eine Verschiebung dadurch erhalten, daß zwei parallele Modulationssignale, welche ein Meßergebnis anzeigen, in ein phasenmoduliertes Signal umgewandelt werden, und der Zyklus des phasenmodulierten Signals mit dem Zyklus eines Bezugssignals verglichen wird. Um die Meßgenauigkeit der festgestellten Verschiebung zu verbessern, wurde eine Interpolation durchgeführt, wie nachstehend unter Bezugnahme auf die Fig. 6 und 7 erläutert wird. In Fig. 6 wird das Phasenmodulationssignal in eine Eingangsklemme T51 eingegeben, und wird in einer Differenzierschaltung 501 differenziert. Die Differenzierschaltung 501 gibt einen Impuls beim Ende des Absinkens des Phasenmodulationssignal aus, und legt ihn an eine Löschklemme eines Aufwärtszählers 502 und an eine Umkehrschaltung RV3 an. Das umgekehrte Signal von der Umkehrschaltung RV3 wird an ein Register 503 und an einen Eingangsanschluß für einen vorbestimmten Befehl eines Abwärtszählers 506 angelegt. Nachdem der Aufwärtszähler 502 durch Empfang des Impulses von der Differenzierschaltung 501 gelöscht wurde, berechnet der Aufwärtszähler 502 einen Interpolationstakt, der von einer Klemme T52 geliefert wird, und führt eine schrittweise Zählung durch, bis er wiederum gelöscht wird. Das Register 503 führt eine Zwischenspeicherung des Zählwertes des Aufwärtszählers 502 durch, wenn das Register 503 das Umkehrsignal des Impulses von der Differenzierschaltung 501 empfängt, welches in der Umkehrschaltung RV3 umgekehrt wurde. Der Zählwert stellt daher einen Wert dar, der dadurch erhalten wird, daß der Zyklus des phasenmodulierten Signals durch den Zyklus des Interpolationstaktes geteilt wird. Anders ausgedrückt handelt es sich um eine Impulsanzahl des Interpolationstakts entsprechend der Länge des Zyklus des phasenmodulierten Signals. Die Interpolationsanzahl, die bei dem System eingesetzt werden soll, wird bei einem Interpolationsanzahleinstellgerät 504 eingestellt. Im vorliegenden Fall wird ein Wert, der durch Teilung des Zyklus des Bezugssignals durch den Zyklus des Interpolationstaktes erhalten wird, als die Interpolationsanzahl verwendet. Man erhält beispielsweise einen Wert von 200, wenn der Zyklus von 20 µs des Bezugssignals durch den Zyklus von 0,1 µs des Interpolationstaktes geteilt wird, und als die Interpolationsanzahl verwendet wird. Ein Subtrahierer 505 mit Vorzeichenerkennung empfängt ein Signal A, welches dadurch erhalten wird, daß der Zyklus des Phasenmodulationssignals durch den Zyklus des Interpolationstaktes geteilt wird, beispielsweise 220 = 22 µs ÷ 0,1 µs, sowie ein Signal B, welches dadurch erhalten wird, daß der Zyklus des Bezugssignals durch den Zyklus des Interpolationstaktes geteilt wird, beispielsweise 200. Der Subtrahierer 505 mit Vorzeichenerkennung erhält ein Richtungssignal S, welches die Richtung der Verschiebung anzeigt, sowie ein Verschiebungssignal (|A-B|, im vorliegenden Fall 20 = 220-200), durch Subtrahieren des Signals B von dem Signal A.

Das Verschiebungssignal gibt die Verschiebung durch eine Impulsanzahl des Interpolationstaktes an. Die Impulsanzahl, welche die Verschiebung anzeigt, wird als Voreinstelldaten für einen Abwärtszähler 506 verwendet. Der Abwärtszähler 506 ist mit einer Eingangsklemme für den Empfang des voreingestellten Befehls versehen, mit einer Eingangsklemme zum Empfang der voreingestellten Daten, einer Eingangsklemme zum Empfang des Taktsignals, und einer Ausgangsklemme zur Ausgabe eines Borgesignals.

Wenn das Signal von der Umkehrschaltung RV3 an die Klemme für den voreingestellten Befehl des Abwärtszählers 506 angelegt wird, stellt der Abwärtszähler 506 das Verschiebungssignal |A-B|, welches von dem Subtrahierer 505 mit Vorzeichenerkennung angelegt wird, als Zählwert ein, und gibt das Borgesignal aus. Das Borgesignal wird an einen Eingangsanschluß einer Gateschaltung NAND3 angelegt, um den Durchgang des Taktsignals zu steuern, welches an den anderen Anschluß der Gateschaltung NAND3 angelegt wird. Der Betrieb des Abwärtszählers 506 wird nachstehend kurz unter Bezugnahme auf Fig. 7 erläutert. Es wird angenommen, daß wie in Fig. 7 gezeigt die Voreinstelldaten 4, 3 und 3 sind. Das Signal, welches durch Differenzieren des Phasenmodulationssignals, welches in die Klemme T51 der Differenzierschaltung 501 eingegeben wird, und durch Umkehr des differenzierten Signals in der Umkehrschaltung RV3 erhalten wird, stellt den Abfallspunkt des phasenmodulierten Signals dar. Der Punkt gibt das Ende eines Zyklus des Phasenmodulationssignals und den Beginn des nächsten Zyklus an. Der voreingestellte Befehl bei dem Abwärtszähler 506 stellt daher den Start jedes Zyklus dar. Wenn der Abwärtszähler 506 den voreingestellten Befehl empfängt, führt er eine Voreinstellung der Voreinstelldaten durch, und schaltet das Borgesignal auf ON (EIN), wie in Fig. 7 gezeigt ist. Wenn das Borgesignal ON geschaltet wird, wird die Gateschaltung NAND3 geöffnet, um das Basistaktsignal an einen A/B-Phasenwandler aus zugeben, sowie an den Abwärtszähler 506. Nach Beginn des Taktsignals beginnt der Abwärtszähler 506 mit dem Herunterzählen des Zählwertes (im vorliegenden Fall: Vier), wie in Fig. 7 gezeigt ist. Wenn die Voreinstelldaten gleich 4 sind, beträgt die Impulsanzahl des Basistakts, der durch die Gateschaltung NAND3 geht, Vier. Daher zählt der Abwärtszähler 506 vier Impulse, und ändert sich der Inhalt des Zählers auf 4, 3, 2, 1 und 0. Wenn der Zählwert des Zählers 506 den Wert Null erreicht, wird das Borgesignal OFF (AUS) geschaltet, und wird die Ausgabe des Impulses dadurch angehalten, daß die Gateschaltung NAND3 geschlossen wird. Wenn das nächste Verschiebungssignal (voreingestellte Daten, 3) in dem Abwärtszähler 506 eingestellt wird, wird erneut ein entsprechender Vorgang durchgeführt. Bei der voranstehend geschilderten Operation arbeitet, obwohl die Größe der Verschiebung durch die Anzahl an Impulsen angegeben wird, der Abwärtszähler 506 synchron mit dem Basistakt. Der Takt, der dem A/B-Phasenwandler über die Gateschaltung NAND3 zugeführt wird, weist daher den Zyklus des Basistaktes auf, und hat die gleiche Anzahl an Impulsen wie der Interpolationstakt entsprechend der Verschiebung. Der zuletzt erwähnte A/B-Phasenwandler wird durch ein erstes Flip-Flop FF1, ein zweites Flip-Flop FF2, eine erste Gateschaltung NAND1, eine zweite Gateschaltung NAND2, eine erste OR-Schaltung OR1, eine zweite OR-Schaltung OR2 und eine Umkehrschaltung RV1 gebildet. Das Richtungssignal S von dem Subtrahierer 505 wird einem Eingangsanschluß der ersten OR-Schaltung OR1 zugeführt. Das Ausgangssignal der ersten OR-Schaltung OR1 wird einem Eingangsanschluß der Gateschaltung NAND1 zugeführt, und wird n der Umkehrschaltung RV1 umgekehrt. Das umgekehrte Signal wird einem Eingangsanschluß der zweiten Gateschaltung NAND2 zugeführt. Der Taktimpuls, der durch die Gateschaltung NAND3 hindurchgegangen ist, wird einem weiteren Eingangsanschluß sowohl der ersten als auch der zweiten Gateschaltung NAND1 bzw. NAND2 zugeführt. Daher wird der Taktimpuls über ein geöffnetes Gate entsprechend der Polarität des Richtungssignals dem entsprechenden Flip-Flop FF1 oder FF2 zugeführt, so daß sich sein Zustand umkehrt. Die Ausgangssignale des ersten und zweiten Flip-Flops FF1 und FF2 werden den Klemmen T53 und T54 als das A-Phasensignal bzw. das B-Phasensignal zugeführt. Das Ausgangssignal des Flip-Flops FF1, FF2 wird einem Eingangsanschluß der zweiten OR-Schaltung OR2 zugeführt, und das Ausgangssignal der zweiten OR-Schaltung OR wird dem anderen Eingangsanschluß der ersten OR-Schaltung OR1 zugeführt. Der Taktimpuls, der von der Gateschaltung NAND3 über die Umkehrschaltung RV2 dem A/B-Phasenwandler zugeführt wird, geht daher abwechselnd durch die erste und zweite Gateschaltung NAND1 bzw. NAND2, und das umgekehrte A-Phasensignal und das B-Phasensignal werden abwechselnd an die Ausgangsklemmen T53 und T54 ausgegeben, wie in Fig. 8 gezeigt ist. Wenn die Verschiebung 4 beträgt, wie links in Fig. 8 gezeigt ist, wird das erste Flip-Flop FF1 durch den ersten Impuls umgekehrt, und wird das A-Phasensignal "L" (niedriger Pegel). Das zweite Flip-Flop FF2 wird durch den zweiten Impuls umgekehrt, und das B-Phasensignal nimmt den Pegel "L" an. Weiterhin wird das erste Flip-Flop FF1 erneut durch den dritten Impuls umgekehrt, und nimmt das A-Phasensignal den Pegel "H" (hohen Pegel) an. Das zweite Flip-Flop FF2 wird erneut durch den letzten, vierten Impuls umgekehrt, und das B-Phasensignal nimmt den Pegel HTL an. Danach werden das A-Phasensignal und das B-Phasensignal bis zum nächsten Zyklus nicht geändert.

Bei dieser Vorgehensweise sind jedoch keine Vorkehrungen getroffen, die Positionsbeziehung zwischen dem Ursprungspunkt und der A/B-Phase oder dem ABS-Wert der zyklischen Verschiebungsinformation innerhalb eines Zyklus zu verdeutlichen, der von dem Verschiebungssensor erhalten wird. Wenn daher die elektrische Spannungsversorgung eingeschaltet wird, ist der Zustand des A/B-Phasensignals (Gray-Code von 2 Bit) instabil (wird nicht konstant) . Dies ist unzureichend zur Erfüllung der heutigen Anforderungen, wonach vorzugsweise das Ursprungssignal mit dem A/B-Phasensignal synchronisiert sein soll.

Ein Vorteil der vorliegenden Erfindung besteht in der Bereitstellung einer verbesserten Verschiebungsmeßvorrichtung, welche ausreichend die voranstehend geschilderten Bedürfnisse befriedigt.

Eine Verschiebungsmeßvorrichtung gemäß der vorliegenden Erfindung interpoliert ein Phasenmodulationssignal, dessen Phasendifferenz bezüglich eines Bezugssignals eine Verschiebung anzeigt, und gibt das interpolierte Phasenmodulationssignal aus. Die Verschiebungsmeßvorrichtung weist eine Richtungserzielungsvorrichtung auf, eine Phasendifferenzerzielungsvorrichtung, eine Impulszugerzeugungsvorrichtung, einen Aufwärts/Abwärtszähler, eine Voreinstellvorrichtung und eine Verschiebungsinformationsausgabevorrichtung. Die Richtungserzielungsvorrichtung erzielt ein Richtungssignal, welches anzeigt, ob der Zyklus des Phasenmodulationssignals länger als der Zyklus des Bezugssignals ist. Die Richtungserzielungsvorrichtung erzielt eine Zyklusdifferenz zwischen dem Zyklus des Phasenmodulationssignals und dem Zyklus des Bezugssignals, der ebenso groß ist wie jener des Phasenmodulationssignals im Zustand einer Verschiebung von Null. Die Richtungserzielungsvorrichtung erhält die Anzahl an Impulsen eines Interpolationstaktes, wobei diese Anzahl der Zyklusdifferenz entspricht. Die Phasendifferenzerzielungsvorrichtung erzielt eine Phasendifferenz zwischen dem Phasenmodulationssignal und dem Bezugssignal. Die Phasendifferenzerzielungsvorrichtung erzielt die Anzahl an Impulsen des Interpolationstaktes, wobei diese Anzahl der Phasendifferenz entspricht. Die Impulszugerzeugungsvorrichtung erzeugt einen Impulszug (eine Impulskette), der aus Impulsen besteht, deren Anzahl ebenso groß ist wie die Anzahl an Impulsen des Interpolationstaktes, welche die Phasendifferenz anzeigt. Der Aufwärts/Abwärtszähler empfängt den Impulszug von der Impulszugerzeugungsvorrichtung und das Richtungssignal von der Richtungserzielungsvorrichtung, und zählt bis zu einer Interpolationsanzahl herauf. Die Voreinstellvorrichtung führt eine Voreinstellung der Anzahl an Impulsen durch, die von der Phasendifferenzerzielungsvorrichtung in dem Aufwärts/Abwärtszähler erhalten wird. Die Verschiebungsinformationsausgabevorrichtung gibt einen Gray-Code, der aus durchgehenden 2 Bits des Zählwertes des Aufwärts/Abwärtszählers umgewandelt wurde, als Verschiebungsinformation aus.

Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen. Es zeigt:

Fig. 1 ein Blockschaltbild eines wesentlichen Teils einer Verschiebungsmeßvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung;

Fig. 2A bis 2H Zeitablaufdiagramme zur Erläuterung des Betriebs der Verschiebungsmeßvorrichtung von Fig. 1;

Fig. 3A bis 3E Zeitablaufdiagramme zur Erläuterung des Betriebs der Verschiebungsmeßvorrichtung von Fig. 1;

Fig. 4 ein Blockschaltbild des Aufbaus eines Zählers für die Verschiebung um die Anzahl N gemäß der vorliegenden Erfindung;

Fig. 5A bis 5H Zeitablaufdiagramme zur Erläuterung des Betriebs der in Fig. 4 gezeigten Vorrichtung;

Fig. 6 ein Systemblockschaltbild einer konventionellen Verschiebungsmeßvorrichtung;

Fig. 7 Zeitablaufdiagramme zur Erläuterung des Betriebs der in Fig. 6 dargestellten Vorrichtung; und

Fig. 8 Zeitablaufdiagramme zur Erläuterung des Betriebs der in Fig. 6 gezeigten Vorrichtung.

In den Fig. 1 bis 7 ist eine Ausführungsform einer Verschiebungsmeßvorrichtung gemäß der vorliegenden Erfindung gezeigt.

Fig. 1 zeigt den grundlegenden Aufbau der Verschiebungsmeßvorrichtung gemäß der vorliegenden Erfindung. Bei dieser Vorrichtung hat ein Bezugssignal eine Frequenz von 50 kHz, und ist eine Unterteilungsanzahl 200. Eine Interpolationstaktfrequenz beträgt 10 MHz = 50 kHz × 200. Ein Offset von 360° zwischen zwei Signalphasen entspricht einer Änderung für einen Zyklus λ der Verschiebungsinformation, die von dem Verschiebungssensor erhalten wird.

Bei der in Fig. 1 gezeigten Verschiebungsmeßvorrichtung bilden eine Differenzierschaltung 107, ein Aufwärtszähler 108 und ein Register 109 eine Schaltung, die dazu dient, einen Multiplikationsfaktor eines Interpolationstaktzyklus zu erhalten, durch Vergleichen eines Bezugssignals und eines Phasenmodulationssignals, und um eine Differenz zwischen diesen Signalen zu erhalten. Die Differenzierschaltung 107 stellt den Abfall des Bezugssignals fest, und gibt diese Feststellung an eine Löscheingangsklemme CLR des Aufwärtszählers 108 ab. Der Takt, der dem Aufwärtszähler 108 zugeführt wird, ist ein Interpolationstakt, welcher der gleiche ist wie ein Takt, der einem nachstehend noch erläuternden Aufwärtszähler 102 zugeführt wird. Der Aufwärtszähler 108 wird durch den Abfall des Bezugssignals gelöscht, und beginnt mit einer neuen Zählung. Der Aufwärtszähler 108 wiederholt daher seinen Zählvorgang und seine Löschung in Reaktion auf den Abfall des Bezugssignals. Daher ändert sich der Zählwert des Aufwärtszählers 108 innerhalb des Bereiches von 0 bis 199.

Während des Heraufzählens des Aufwärtszählers 108 wird dann, wenn das Phasenmodulationssignal abgesunken ist, der Zählwert des Aufwärtszählers 108 in dem Register 109 zwischengespeichert. Wie in den Fig. 2A, 2B und 2E gezeigt wird, wird dann, wenn sich die Verzögerung der Phase des Phasenmodulationssignals akkumuliert, eine Periode (ein Zeitraum) von dem Absinken des Bezugssignals zum Absinken des Phasenmodulationssignals erhöht. Wenn die Phasen des Phasenmodulationssignals voreilt, wird die Periode verringert. Die Periode stellt daher einen ABS-Wert der Information bezüglich der zyklischen Verschiebung eines Verschiebungssensors in einem Zyklus durch jeden Phasenmodulationssignalzyklus dar. Der Inhalt des Registers 109 wird einem Aufwärts/Abwärtszähler 110 zugeführt, und wird in dem Aufwärts/Abwärtszähler 110 voreingestellt. Der Wert stellt eine Verschiebung von einem Zyklus des Phasenmodulationssignals dar, wie in Fig. 2E gezeigt ist.

Fig. 2E zeigt eine Phasendifferenz zwischen dem Bezugssignal und dem Phasenmodulationssignal. Wie durch den Pfeil in Fig. 2E angedeutet ist, wird dann, wenn die Phasendifferenz zunächst 15 beträgt, der Wert von 15 in einem Aufwärts/Abwärtszähler 110 in dem nächsten Zyklus voreingestellt. Wenn die Phasendifferenz in dem nächsten Zyklus den Wert 15 annimmt, und die gesamte Phasendifferenz den Wert 30 annimmt, wird 30 in dem Aufwärts/Abwärtszähler 110 eingestellt. Wenn das Absinken des Phasenmodulationssignals früher erfolgt als das Absinken des Bezugssignals, wie in den vier Zyklen von Fig. 2E gezeigt ist, zählt der Abwärtszähler 108 bis zur Interpolationsanzahl des Bezugssignals. Dann kehrt der Zählwert auf Null zurück, und führt der Aufwärtszähler 108 die Zählung durch, bis das Phasenmodulationssignal das nächste Mal absinkt. Das Zählen durch den Aufwärtszähler 108 wird daher von Eins aus vor dem Abfallspunkt des Bezugssignals durchgeführt.

Das Phasenmodulationssignal wird einer Klemme T11 zugeführt, und eine Differenzierschaltung 101 differenziert das Absinken des Phasenmodulationssignals. Das Ausgangssignal der Differenzierschaltung 101 wird an eine Löschklemme CLR des Aufwärtszählers 102 angelegt, um den Aufwärtszähler 102 bei jedem Absinken des Phasenmodulationssignals auf Null zurückzusetzen. Gleichzeitig wird der Zählwert des Aufwärtszählers 102 zum Zeitpunkt unmittelbar vor dem Zurücksetzen des Aufwärtszählers 102 auf Null in dem Register 103 zwischengespeichert. Das umgekehrte Signal des differenzierten Phasenmodulationssignals wird daher in das Register 103 als Zwischenspeichertakt eingegeben. Da der Aufwährtszähler 102 den Interpolationstakt über einen Zyklus des Phasenmodulationssignals zählt, wird eine Zeitperiode (ein Zeitraum) von einem Zyklus des Phasenmodulationssignals in dem Register 103 als Multiplikator gespeichert. Anders ausgedrückt wird die Anzahl an Impulsen des Interpolationstaktes, umgewandelt aus der Länge eines Zyklus des Phasenmodulationssignals, in dem Register 103 gespeichert.

Andererseits wird der Zyklus des Bezugssignals als Multiplikator des Interpolationstaktzyklus in einem Einstellgerät 104 gespeichert. Anders ausgedrückt wird die Anzahl an Impulsen des Interpolationstaktes, umgewandelt aus dem Zyklus des Bezugssignals, in dem Einstellgerät 104 gespeichert. Im vorliegenden Fall beträgt die Interpolationsanzahl 200.

Zwei Werte des Phasenmodulationssignalzyklus, umgewandelt in die Anzahl an Impulsen des Interpolationstaktes,- und des Bezugssignalzyklus, umgewandelt in die Anzahl an Impulsen des Interpolationstaktes, werden in einen Subtrahierer 105 mit Vorzeichenerkennung eingegeben. Der Subtrahier 105 mit Vorzeichenerkennung gibt daher einen Absolutwert der Differenz zwischen den beiden Werten aus, sowie in Vorzeichen, welches die Richtung der Subtraktion anzeigt. Wenn der in dem Register 103 gespeicherte Zählwert größer als der Einstellwert ist, der in dem Einstellgerät 104 eingestellt wurde, also wenn der Zyklus des Phasenmodulationssignals länger als der Zyklus des Bezugssignals ist, wird das Vorzeichen eine logische "1". Der Absolutwert der Differenz wird in dem Abwärtszähler 106 voreingestellt, um den Absolutwert in einen entsprechenden Impulszug umzuwandeln. Diese Voreinstelloperation wird entsprechend dem Absinken des Phasenmodulationssignals durchgeführt.

Es wurden verschiedene Verfahren vorgeschlagen und praktisch eingesetzt, um den Zyklus des Phasenmodulationssignals in einen Impulszug umzuwandeln, nachdem er mit dem Zyklus des Bezugssignals verglichen wurde. Der Interpolationstakt ist so ausgebildet, daß er entsprechend der Unterteilungsanzahl geändert wird.

Der Betriebsablauf der in Fig. 1 dargestellten Schaltung wird unter Bezugnahme auf die Fig. 2A bis 2H erläutert. Fig. 2A zeigt einen Zyklus des Bezugssignals. Fig. 2B zeigt den Zyklus des Phasenmodulationssignals. Wie in Fig. 2B gezeigt, ist bis zur dritten Phase von links aus in dieser Figur der Absinkpunkt des Phasenmodulationssignals gegenüber jenem des Bezugssignals verzögert. Weiterhin eilt im vierten Zyklus das Absinken des Phasenmodulationssignals dem Absinken des Bezugssignals vor. Fig. 20 zeigt einen Wert, der die Differenz zwischen der Länge des Bezugssignalzyklus und der Länge des Phasenmodulationssignalzyklus angibt. Diese Figur zeigt daher, wie stark das Phasenmodulationssignal in Bezug auf einen Zyklus des Bezugssignals verzögert ist. Aus Fig. 20 geht hervor, daß die Verzögerung 15 beträgt. Fig. 2D zeigt das Richtungssignal, welches die Richtung des Phasenmodulationssignals in Bezug auf das Bezugssignal angibt. Bis zum dritten Zyklus von links ist das Phasenmodulationssignal gegenüber dem Bezugssignal verzögert. Daher weist das Richtungssignal den Wert "H" (hohen Pegel) auf. Im vierten Zyklus eilt das Phasenmodulationssignal dem Bezugssignal vor. Daher wird dann das Richtungssignal gleich "L" (niedriger Pegel).

Wiederum erhält, wie in Fig. 1 gezeigt, eine Gateschaltung NAND5 ein logisches NAND (Negation von AND) zwischen dem Eingangstakt, der dem Abwärtszähler 106 zugeführt werden soll, und einem Borgeausgangssignal des Abwärtszählers 106. Wenn der Abwärtszähler 106 ein Zähler mit 8 Bit ist, hält der Zählwert normalerweise im Zustand 00 an. Wenn die Voreinstelldaten am Abwärtszähler 106 eingestellt werden, nimmt das Borgeausgangssignal den Wert "H" (hoher Pegel) an. Daher wird der Takt dem Abwärtszähler 106 zugeführt, und beginnt das Zählen des Abwärtszählers 106. Wenn die Einstelldaten gleich 15 sind, wird der Zählwert einzeln von 15 auf 0 heruntergezählt. Wenn der Zählwert schließlich gleich Null wird, nimmt das Borgeausgangssignal den Wert "L" (niedrigen Pegel) an, und wird die Eingabe des Taktes angehalten. Von diesem Zeitpunkt an wird der Impulszug entsprechend dem Voreinstellwert in dem Zyklus des Taktes 1 an einem Ausgang der Gateschaltung NAND5 erhalten.

Die Anzahl an Impulsen des erhaltenen Impulszuges entspricht der Verschiebung des Verschiebungssensors, interpoliert durch jeden Phasenmodulationssignalzyklus. Der Impulszug von der Gateschaltung NAND5 wird dem Aufwärts/Abwärtszähler 101 zugeführt. Die Fig. 2F zeigt diesen Impulszug. Zusätzlich zum Impulszug werden das Richtungssignal von dem Subtrahierer 105 mit Vorzeichenerkennung und ein Voreinstellbefehlssignal des Absinkpunktes des Phasenmodulationssignals von der Differenzierschaltung 101 in den Aufwärts/Abwärtszähler 110 eingegeben. Der Aufwärts/Abwärtszähler 110 stellt die Phasendifferenz der Zyklen ein, bevor das Register 109 das Signal als die dort enthaltenen Voreinstelldaten aussendet, wenn es das Voreinstellbefehlssignal empfängt. Wenn die elektrische Spannungsversorgung dieser Vorrichtung eingeschaltet wird, wird daher die korrekte Phasendifferenz an dem Aufwärts/Abwärtszähler 110 eingestellt, oder durch einen zweiten Zyklus. Der Aufwärts/Abwärtszähler 110 führt die Abwärtszählung durch, wenn das Richtungssignal gleich "H" ist, und führt die Abwärtszählung durch, wenn das Richtungssignal gleich "L" ist.

Das Ausgangssignal des Abwärtszählers 106 ist jener Impulszug, dessen Anzahl an Impulsen ebenso groß ist wie jene, die in dem Abwärtszähler 105 entsprechend der Verschiebung voreingestellt wurde, wie in Fig. 2F gezeigt ist. Wenn zuerst der Wert Null in dem Aufwärts/Abwärtszähler 110 eingestellt wurde, wie in Fig. 2G gezeigt ist, zählt der Aufwärts/Abwärtszähler 110 die 15 Impulse, die durch den Abwärtszähler 106 eingestellt wurden, und daher ändert sich einzeln der Zählwert des Aufwärts/Abwärtszählers 110 von 1 bis 15.

Wenn in dem nächsten Zyklus 15 Pulse von dem Abwärtszähler 106 ausgesandt werden, werden die Impulse dem vorherigen Zählwert hinzuaddiert, und daher ändert sich einzeln der Zählwert von 16 auf 30. Weiterhin beträgt in dem nächsten Zyklus die Anzahl an Impulsen 15, und weist dann das Richtungssignal den Wert "L" auf. Daher ändert sich der Zählwert einzeln von 29 auf 15.

Das Ausgangssignal des Aufwärts/Abwärtszählers 110 besteht aus parallelen Daten von 8 Bit, wie in Fig. 2H gezeigt ist. Die oberen 6 Bits D2 bis D7 der parallelen Daten werden einem der Eingänge eines Komparators 112 zugeführt, und werden mit dem Einstellwert verglichen, die dem anderen Eingang zugeführt werden. Der Einstellwert, der an dem Einstellgerät 110 eingestellt wird, stellt einen Wert dar, der festlegt, welcher Punkt in einem Zyklus des Bezugssignals als Festpunktinformation eingestellt wird. Wenn beispielsweise die in den Fig. 3A bis 3E gezeigte Periode p als fester Punkt eingestellt wird, nehmen die Werte D2, D3, D4, D5, D6 und D7 den Wert 1, 0, 1, 0, 0, bzw. 0 an. Daher wird 5 in Dezimaldarstellung, entsprechend 000101 im Binärcode, in dem Einstellgerät 111 eingestellt.

Die Periode, wenn der in dem Einstellgerät 111 eingestellte Wert dem Ausgangswert des Aufwärts/Abwärtszählers 110 entspricht, ist eine Periode, die durch die Perioden p und q in den Fig. 3A bis 3E gegeben ist. Wenn der Komparator 112 feststellt, daß der Zählwert dem Einstellwert entspricht, gibt der Komparator 112 ein Ausgangssignal aus. Das Ausgangssignal des Komparators 112 wird einer Gateschaltung AND1 zugeführt. Wenn ein Ursprungsgateeingangssignal, welches bei dem anderen Eingang der Gateschaltung AND1 eingestellt ist, das Signal ON ist, wird das Ausgangssignal des Komparators 112 von der Gateschaltung AND1 ausgegeben. Das Ausgangssignal der Gateschaltung AND1 ist jenes Signal, welches in Fig. 3D gezeigt ist. Dieses Signal kann als Ursprungssignal verwendet werden.

Die unteren 2 Bits D0 und D2 des Ausgangssignals des Aufwärts/Abwärtszählers 110 werden zwei Eingangsanschlüssen einer Exklusiv-OR-Schaltung XOR jeweils zugeführt, um ein Gleichheits/Ungleichheitsausgangssignal bezüglich der Daten von 2 Bit D0 und D1 zu erzeugen. Wenn daher das Eingangssignal für die Exklusiv-OR-Schaltung XOR gleich 00 bzw. 11 ist, ist das Ausgangssignal der Exklusiv-OR-Schaltung XOR gleich 0. Wenn das Eingangssignal der Exklusiv-OR-Schaltung XOR gleich 01 oder 10 ist, so ist das Ausgangssignal der Exklusiv-OR-Schaltung XOR gleich 1. Das Ausgangssignal D1 des Zählers 111 wird unverändert an eine Klemme T18 als A-Phasensignal ausgegeben. Das Ausgangssignal der Exklusiv-OR-Schaltung XOR wird an eine Klemme T19 als B-Phasensignal ausgegeben. Das A-Phasensignal, das B-Phasensignal und das Gleichheitsausgangssignal des Komparators 112 werden einer Gateschaltung AND2 zugeführt. Wenn diese Signale festgestellt werden, gibt der Komparator 112 ein Ausgangssignal an eine Klemme T17 aus. Das Ausgangssignal des Komparators 112 stellt ein Signal dar, welches in Fig. 3E gezeigt ist, und die Ursprungsposition angibt.

Bei der voranstehend geschilderten Vorrichtung ist der Aufwärts/Abwärtszähler 110 ein Zähler, der bis zur Interpolationsanzahl zählen kann. Der Zähler ist grundsätzlich ein Interpolationsanzahlsystemzähler, bei welchem die Wurzel die Interpolationsanzahl ist. Bei der vorliegenden Ausführungsform weist die Wurzel (oder Basis) den Wert 200 auf, und daher stellt der Zähler einen Aufwärts/Abwärtszähler eines Systems mit der Anzahl 200 dar. Da es erforderlich ist, daß der Aufwärts/Abwärtszähler 110 sein Anzahlsystem entsprechend der Interpolationsanzahl ändert, wird er vorzugsweise durch einen Aufwärts/Abwärtszähler eines Systems mit einer programmierbaren Anzahl N gebildet.

Ein Beispiel für einen Zähler, welcher die voranstehend geschilderte Anforderung erfüllt, ist in Fig. 4 gezeigt. Wenn ein Binärzähler mit einer Größe von 10 Bit verwendet wird, so daß eine Maximalanzahl (maximale Wurzel) von 1024 gezählt werden kann, wird ein System mit der Maximalanzahl von 1024 gebildet. Um daher den Zähler als Zähler des Systems mit der Anzahl 400 zu betreiben (400 stellt die Wurzel dieses Zählers des Systems mit der Anzahl 400 dar), kann ein Korrekturwert von 624, der durch Subtraktion von 400 von 1024 erhalten wird, in dem Zähler des Systems der Anzahl 1024 eingestellt werden.

Wie in Fig. 4 gezeigt wird das Ausgangssignal des Addierers 401 einem Eingang eines Aufwärts/Abwärtszählers 402 zugeführt. Der Addierer 401 ist zu dem Zweck vorgesehen, den Korrekturwert zum Ausgangssignal eines Zählers 404 hinzuzuaddieren. Das Ausgangssignal des Aufwärts/Abwärtszählers 402 wird einem Subtrahierer 403 zugeführt, in welchem der Korrekturwert von dem Ausgangssignal des Aufwärts/Abwärtszählers 402 subtrahiert wird, welches dem anderen Eingang des Subtrahierers 403 zugeführt wird. Das Ausgangssignal des Subtrahierers 403 wird an den Zähler 404 geschickt. Das zugeführte Ausgangssignal wird als der Zählwert des Ausgangs des Zählers 404 ausgegeben, und wird zum Addierer 401 zurückgeschickt. Der Aufwärts/Abwärts-Befehlswert wird an den Aufwärts/Abwärtszähler 402 und an einen der Eingangsanschlüsse der Gateschaltung AND1 angelegt. Das Übertrag-Borgeausgangssignal des Aufwärts/Abwärtszählers 402 wird an einen der Eingangsanschlüsse von AND2 angelegt. Der Zähler 404 empfängt ein Voreinstellfreischaltsignal, voreingestellte Daten sowie den Takt.

Der Betriebsablauf des Zählers 404 wird nachstehend unter Bezugnahme auf Fig. 5 erläutert.

Hierbei wird angenommen, daß ein Aufwärts/Abwärtszähler des Systems mit der Anzahl 400 unter Verwendung eines Zählers des Systems mit der Anzahl 1024 verwendet wird, und dann beträgt die Korrekturanzahl dieses Zähles 624. Wenn das Ausgangssignal des Zählers 404 den Wert 397 aufweist, wie in Fig. 50 gezeigt ist, und das Aufwärts/Abwärts-Befehlssignal den Wert "H" (hoher Pegel) aufweist, wie in Fig. 5A gezeigt ist, wird ein Korrekturwert, der durch die Gateschaltung AND1 hindurchgegangen ist, an einen Eingangsanschluß A des Addierers 401 angelegt. Daher gibt der Addierer 401 einen Wert von 1021 aus, der durch Addition der Korrekturanzahl 624 zum Eingangswert 397 von dem Zähler 404 erhalten wird.

Der Zähler 404 inkrementiert den Wert von 1021 um 1, und erhält einen Wert von 1022. Da das Übertrag-Borgesignal des Zählers 402 den Wert "H" aufweist, wie in Fig. 5F gezeigt ist, wird der Korrekturwert dem Subtrahierer 403 über die Gateschaltung AND2 zugeführt, und gibt der Subtrahierer 403 den Wert von 398 aus, der durch Subtraktion des Korrekturwertes 624 von dem Wert von 1022 erhalten wird.

Der Ausgangswert des Zählers 404 nimmt den Wert 398 an, und dieser Ausgangswert wird an einen Eingangsanschluß B des Addierers 401 angelegt. Daraufhin, wenn eine entsprechende Operation wiederholt wird, und der Zählwert des Zählers 402 von 1023 auf 0 zurückgekehrt ist, ändert sich der Zählwert des Zählers 404 von 399 auf 0. Daher nimmt der Ausgangswert des Addierers 401 den Wert 624 an, und wird dann einzeln der Zählwert des Zählers 402 von 625 auf 1023 schrittweise erhöht. Der Zählwert des Zählers 404 wird einzeln von 1 aus erhöht. Wenn das Aufwärts/Abwärts-Befehlssignal sich auf "L" (niedriger Pegel) ändert, wird die Zufuhr des Korrekturwertes zum Eingangsanschluß A des Addierers 401 gestoppt, und wird der Ausgangswert des Addierers 401 ebenso groß wie der Ausgangswert des Zählers 404. Derselbe Wert wird an den Zähler 402 angelegt. Da der Zähler 402 einen Wert ausgibt, der dadurch erhalten wird, daß der Eingangswert schrittweise um 1 verringert wird, und der Subtrahierer 403 nicht die Subtraktion des Korrekturwertes ausführt, wird ein Zählwert, der ebenso groß ist wie der Zählwert des Zählers 402, in den Zähler 404 eingegeben.

Da der Zähler 402 so ausgebildet ist, daß sich der Zählwert in Schritten von 1 von 0 auf 1023 ändert, wird das Übertrags- Borgesignal zu diesem Zeitpunkt ausgegeben. Daher subtrahiert der Subtrahierer 402 den Korrekturwert 624 von 1023, und gibt 399 an den Zähler 404 aus. Von diesem Zeitpunkt wird, wenn da Aufwärts/Abwärts-Befehlssignal gleich "L" ist, die Addition und Subtraktion des Korrekturwertes nicht ausgeführt. Daher geben die Zähler 402 und 404 denselben Zählwert aus, beispielsweise 398, 397, 396, . . .

Wie voranstehend geschildert kann, um einen Zähler des Systems der Anzahl N unter Verwendung von Binärzählern mit n Bits zu erhalten, ein Wert (M-N), der durch Subtraktion einer Zahl N von der Maximalanzahl (Wurzel) M = 2ⁿ eines Binärzählers mit n Bits erhalten wird, als der Korrekturwert des Zählers verwendet werden. Daher ist es möglich, einen Zähler eines Systems mit gewünschter Zahl nur dadurch zu erhalten, daß die Wurzel (Basis) N des Zahlsystems festgelegt wird.

Wie aus der voranstehenden Erläuterung deutlich wird, zählt der Zählwert des Aufwärts/Abwärtszählers 110 die Verschiebung in jedem Zyklus des Phasenmodulationssignals nach oben oder nach unten, um so den ABS-Wert des vorherigen einen Zyklus (λ) in dem nächsten Zyklus voreinzustellen. Daher wird, selbst wenn der Verschiebungssensor angehalten wird, oder wenn die elektrische Spannungsquelle des Systems eingeschaltet wird, der ABS-Wert innerhalb von λ immer erhalten.

Das Ausgangssignal des Zählers liegt in Binärform vor, und die kontinuierlichen 2 Bits werden als schrittweise ansteigende (inkrementale) Verschiebungsinformation behandelt. Durch Vergleichen der übrigbleibenden oberen Bits oder sämtlicher Bits mit dem Einstellwert wird das Ergebnis als Festpunktinformation (Ursprungspunktinformation) innerhalb eines Zyklus (λ) behandelt.

Insbesondere dadurch, daß der Exklusiv-OR-Wert zwischen dem oberen ersten und zweiten Bit der kontinuierlichen zwei Bits erhalten wird, wird die Umwandlung der 2 Bits in den Gray-Code (A/B-Phase) mit 2 Bit erhalten. Durch Vergleich der übrigbleibenden oberen Bits wird daher der Ursprungspunkt synchron zur A/B-Phase erhalten. Die Positionsbeziehung zwischen der A/B-Phase und dem Ursprungspunkt stellt nur eine absolute Positionsbeziehung in dem Zyklus λ dar, und der Ursprungspunkt ist nicht gegenüber der Phase der A-Phase und der B-Phase verschoben. Dies ermöglicht es, daß durch die vorliegende Vorrichtung eine hohe Genauigkeit sichergestellt werden kann.

Mit der wie voranstehend geschildert aufgebauten Vorrichtung gemäß der vorliegenden Erfindung werden insbesondere folgende Vorteile erzielt.

• (1) Da die Position des Festpunktes (Ursprungspunktes) ordnungsgemäß innerhalb einer Skala λ ausgewählt wird, unabhängig von der Festpunktgenauigkeit, stellt das System bei der Messung eine hohe Genauigkeit sicher.
• (2) Da der ABS-Wert innerhalb der Skala (λ) beim Einschalten (ON) der elektrischen Spannungsquelle erhalten wird, wird es möglich, einen synchronen Ursprungspunkt zu erhalten.
• (3) Da sämtliche Schaltungen aus Logikschaltungen bestehen, ist es einfach, dieses System in einem IC-Gehäuse und daher klein herzustellen.

Die gesamte Offenbarung der japanischen Patentanmeldung Nr. 8-233458, die am 3. September 1996 eingereicht wurde, einschließlich Beschreibung, Patentansprüchen, Zeichnungen und Zusammenfassung, wird durch Bezugnahme in die vorliegende Anmeldung eingeschlossen.

Claims (7)

1. Verschiebungsmeßvorrichtung zur Interpolation eines Phasenmodulationssignals, dessen Phasendifferenz in Bezug auf ein Bezugssignal eine Verschiebung darstellt, und zur Ausgabe des interpolierten Phasenmodulationssignals, wobei die Verschiebungsmeßvorrichtung aufweist:
eine Richtungserzielungsvorrichtung, um ein Richtungssignal zu erhalten, welches anzeigt, ob ein Zyklus des Phasenmodulationssignals länger ist als ein Zyklus des Bezugssignals, wobei die Richtungserzielungsvorrichtung eine Zyklusdifferenz zwischen dem Zyklus des Phasenmodulationssignals und dem Zyklus des Bezugssignals erhält, welche ebenso groß ist wie jene des Phasenmodulationssignals im Zustand einer Verschiebung von Null, und die Richtungserzielungsvorrichtung die Anzahl an Impulsen eines Interpolationstaktes erhält, welche der Zyklusdifferenz entspricht;
eine Phasendifferenzerzielungsvorrichtung, um eine Phasendifferenz zwischen dem Phasenmodulationssignal und dem Bezugssignal zu erhalten, wobei die Phasendifferenzerzielungsvorrichtung die Anzahl an Impulsen des Interpolationstaktes erhält, welche der Phasendifferenz entspricht;
eine Impulszugerzeugungsvorrichtung zur Erzeugung eines Impulszuges, der aus Impulsen besteht, dessen Anzahl ebenso groß ist wie die Anzahl an Impulsen des Interpolationstaktes, welche die Phasendifferenz angibt;
einen Aufwärts/Abwärtszähler, der den Impulszug von der Impulszugerzeugungsvorrichtung empfängt, und das Richtungssignal von der Richtungserzielungsvorrichtung, und bis zu einer Interpolationsanzahl zählt;
eine Voreinstellvorrichtung zur Voreinstellung der Anzahl an Impulsen, die von der Phasendifferenzerzielungsvorrichtung erhalten wird, in dem Aufwärts/Abwärtszähler; und
eine Verschiebungsinformationsausgabevorrichtung zur Ausgabe eines Gray-Codes, der aus kontinuierlichen 2 Bit des Zählwertes des Aufwärts/Abwärtszählers als Verschiebungsinformation umgewandelt wurde.

2. Verschiebungsmeßvorrichtung nach Anspruch 1, gekennzeichnet durch eine Ursprungsinformationserzielungsvorrichtung, um Festpunktinformation zu erhalten, durch Vergleichen des Zählwertes des Aufwärts/Abwärtszählers mit einem eingestellten Festpunkt, und um Ursprungspunktinformation durch Ausführung einer logischen AND-Operation zwischen der Festpunktinformation und der Verschiebungsinformation zu erhalten.

3. Verschiebungsmeßvorrichtung nach Anspruch 1, gekennzeichnet durch ein Einstellgerät zur Einstellung eines Einstellwertes, und eine Festpunktinformationsausgabevorrichtung, welche ein entsprechendes Signal zwischen dem Einstellwert und sämtlichen Bits des Aufwärts/Abwärtszählers erhält, wobei die Festpunktinformationsausgabevorrichtung das Ergebnis einer logischen AND-Operation zwischen dem Festpunktsignal und dem entsprechenden Signal als Festpunktinformation ausgibt.

4. Verschiebungsmeßvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Aufwärts/Abwärtszähler ein Binärzähler des Typs mit 8 Bit ist.

5. Verschiebungsmeßvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zyklusdifferenzerzielungsvorrichtung und die Richtungserzielungsvorrichtung eine Schaltung aufweisen, die durch einen Subtrahierer gebildet wird, ein an den Subtrahierer angeschlossenes Einstellgerät, ein an den Subtrahierer angeschlossenes Register, einen an das Register angeschlossenen Aufwärtszähler, sowie eine Differenzierschaltung, welche das Phasenmodulationssignal differenziert und über eine Umkehrschaltung an den Aufwärtszähler und an das Register angeschlossen ist.

6. Verschiebungsmeßvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Phasendifferenzerzielungsvorrichtung eine Schaltung aufweist, die durch eine Bezugssignaldifferenzierschaltung gebildet wird, einen Aufwärtszähler, der an die Bezugssignaldifferenzierschaltung und einen Interpolationstakt angeschlossen ist, und ein Register, welches mit dem Aufwärtszähler und einer Phasenmodulationssignaldifferenzierschaltung über eine Umkehrschaltung verbunden ist.

7. Verschiebungsmeßvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Aufwärts/Abwärtszähler eine in Fig. 4 gezeigte Schaltung aufweist, die durch einen Addierer, einen Aufwärts/Abwärtszähler, einen Subtrahierer und einen Aufwärtszähler gebildet wird.