DE2203144B2 - Rechenanordnung zum Dividieren - Google Patents
Rechenanordnung zum DividierenInfo
- Publication number
- DE2203144B2 DE2203144B2 DE2203144A DE2203144A DE2203144B2 DE 2203144 B2 DE2203144 B2 DE 2203144B2 DE 2203144 A DE2203144 A DE 2203144A DE 2203144 A DE2203144 A DE 2203144A DE 2203144 B2 DE2203144 B2 DE 2203144B2
- Authority
- DE
- Germany
- Prior art keywords
- tetrad
- register
- divisor
- dividend
- quotient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4915—Multiplying; Dividing
- G06F7/4917—Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/498—Computations with decimal numbers radix 12 or 20. using counter-type accumulators
- G06F7/4983—Multiplying; Dividing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
- Error Detection And Correction (AREA)
Description
Die Erfindung betrifft eine Rechenanordnung gemäß Oberbegriff des Patentanspruches.
Derartige Rechenanordnungen zum Dividieren von Dezimalzahlen sind bekannt. Ein Problem bei den
bekannten Anordnungen besteht noch immer im genauen Bilden jeder neuen Quotientenziffer. Es sind
besondere Maßnahmen erforderlich, um beim Subtrahieren dafür zu sorgen, daß eine gebildete Quotientenziffer
um Eins verringert wird, wenn der Rest durch 0 geht. So muß auch beim Addieren dafür gesorgt werden,
daß bei Additionsoperationen von der Zahl 10 ab, die zwei Tetraden umfaßt, abgezählt wird, um die richtige
Quotientenziffer finden zu können.
Der Erfindung liegt die Aufgabe zugrunde, eine nach den vorstehend dargelegten Verfahren arbeitende
Rechenanordnung zur automatischen Bestimmung der richtigen Quotientenziffern beträchtlich zu vereinfachen.
Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch angegebenen Merkmale gelöst
Da die Inhalte der dort erwähnten zusätzlichen Tetraden normalerweise in den Vorgang des Addierens
und Subtrahierens aufgenommen sind, entstehen automatisch, ohne daß zusätzliche Maßnahmen getroffen
werden müssen, nacheinander die erwünschten Quotientenziffern, die ohne weiteres beim Auftreten von
Schiebebefehlen vom Rechenelement aus im Quotienten-Tetradenregister aufgenommen werden können.
Nachfolgend werden anhand der Zeichnungen Ausführungsbeispiele der Erfindung näher erläutert. Es
zeigt
F i g. 1 ein Schema eines Beispiels einer erfindungsgemäßen Rechenanordnup.g,
F i g. 2 ein Detail der Anordnung nach F i g. 1 und
F i g. 3a und b Rechenbeispiele für die beispielsweise Anordnung.
In F i g. 1 bezeichnet NTR ein Divisor-Tetradenregister mit einem Eingang N/und einem Ausgang über eine
Leitung 1\. Das Dividenden-Tetradenregister ist mit 7TR bezeichnet mit einem Eingang T] und einem
Eingang über die Leitung /j und einem Ausgang über die
Leitung /2. Es sei hier nachdrücklich darauf hingewiesen,
daß es für die Erfindung unbedeutend ist, ob die Zahlen parallel oder in Reihe verarbeitet und/oder transportiert
werden. Im Falle des serienmäßigen Transports können die erwähnten Eingänge TI und NI und die
Leitungen A, h und /3 einfach ausgebildet sein. Erfolgt der Transport parallel, so stellen Nl, Tl, U,k,h jeweils für
sich ein Leitungsbündel dar.
Ferner ist R ein dezimal arbeitendes Rechenelement,
C eine Steueranordnung und QTR ein Quotienten-Tetradenregister. C2 ist eine Befehlsleitung für Addierbefehle,
Ct für Subtrahierbefehle und C3 für Schiebebefehle. Die Leitung /4 dient dem Transport der
nacheinander gebildeten richtigen Quotientenziffern des Rechenelements R zum Quotienten-Tetradenregister
QTR. Das Divisor-Tetradenregister NTR besitzt eine zusätzliche Tetrade ENT, die der ranghöchsten
Tetradenstelle nachgeordnet ist. In dieser ist fortwährend eine Ziffer 9 gespeichert (Fig.3). Die in der
Tetrade Nn angeordnete ranghöchste Divisorziffer ist die Ziffer 0. Ebenso enthält das Dividenden-Tetradenregister
7TK eine zusätzliche Tetrade ETT, die in der Rangordnung der möglichen höchsten Dividendenziffer
nachgeordnet ist. In dieser Stelle ist zu Beginn einer Division zweier ganzer Zahlen eine Ziffer 0 gespeichert.
Schließlich sind noch eine Zustands-Signalisierungs-
leitung S, über die das Rechenelement R der Anordnung
C meldet, ob der Rest größer oder kleiner ist als 0, und eine Leitung So, die meldet, daß der Rest 0 ist,
vorhanden.
Die Wirkungsweise ist nun wie folgt Vor der Division werden zunächst der Dividend im Dividenden-Tetradenregister
7TR und der Divisor im Divisor-Tetradenregister NTR angeordnet. Das Vorzeichen des Dividenden
und Divisors wird in bekannter Weise verarbeitet, um das Vorzeichen des Quotienten zu bestimmen; da
dies jedoch nicht Teil der Erfindung ist, wird nicht näher darauf eingegangen. Die Division wird eingeleitet mit
einem Subtrahierbefehl über die Leitung CX, und infolgedessen wird im Rechenelement R der Inhalt des
Registers NTR (mithin der Divisor und vorgestellte 9)
vom Inhalt des Registers TTR (mit dem Dividenden und
vorgestellte 0) abgezogen. Es entsteht ein Rest, der, wenn er nicht den Wert 0 unterschreitet, unmittelbar
wieder in das Register TTR gelangt. Dabei ist mithin der
Inhalt 9 der zusätzlichen Tetrade ENTvotr. Inhalt 0 der
zusätzlichen Tetrade ETT subtrahiert Das Resultat ist dann eine 1 in der zusätzlichen Tetrade ETT. Die
Subtraktionsoperationen erfolgen nacheinander, wobei der Inhalt der Tetrade ETT gleich der Anzahl von
Subtraktionsoparationen ist. Geht jedoch bei einer Subtraktionsoperation der Rest durch 0, so ist eine 1 aus
der zusätzlichen Tetrade ETT geliehen, so daß das Subtrahieren der 9 (die in ENT steht) vom Inhalt von
ETT bedeutet, daß genau der richtige Quotientenziffernwert entsteht (vergleiche auch die Beispiele bei
F i g. 3). In diesem Beispiel wird über die Zustands-Signalisierungsleitung
S der Steueranordnung C gemeldet, daß der Rest durch 0 geht Dies ist in Abhängigkeit
vom Aufbau des Rechenelements auf verschiedene Arten zu signalisieren.
Es steht fest, daß, wenn der Rest von positiv nach negativ durch 0 geht, eine Ziffer 9 an die Stelle Tn des
Registers TTR kommen würde. Dieses Entstehen der 9 beispielsweise kann dazu dienen, die Signalisierung zu
geben. Die Meldung über die Leitung S zur Steueranordnung, daß der Rest durch 0 geht, ergibt von der
Steueranordnung aus über Ci einen Schiebebefehl, und damit wird das Resultat der letzten Subtraktion um eine
Stelle verschoben (in F i g. 1 nach links) und im Zähler-Tetradenregister 777? angeordnet. Dies bedeutet,
daß die erwähnte Ziffer 9 statt in die Tetrade Tn in die Tetrade ETT kommt. Der davor in ETT stehende
Ziffernwert, der bei dieser Subtraktionsoperation mithin derselbe geblieben und die richtige Quotientenziffer
darstellt, wird über die Leitung /4 vom Quotienten-Tetradenregister
QTR auf der rangniedrigsten Stelle Q 0 aufgenommen, die gerade durch den Befehl über die
Leitung d frei geworden ist, welcher Befehl den Inhalt
von QTR um eine Stelle (in F i g. 1 nach links) verschob.
Danach gibt die Steueranordnung C dem Rechenelement R Addierbefehle über die Leitung C 2 ab. Dabei
wird nun der Inhalt des Registers NTR zu dem des Registers TTR addiert. Dies bedeutet, daß die 9 in der
zusätzlichen Tetrade ENTund die nun gleichfalls bei der
ersten Additionsoperation in der zusätzlichen Tetrade ETT vorhandene 9 addiert werden. Der Nenner wird
nun so oft zu dem jeweils im Register TTR enthaltenen Wert addiert, bis nach einer oder mehreren Operationen
der Restwert erneut durch 0 geht. Dadurch entsteht wieder die richtige Quotientenziffer (siehe Beispiele
Fig.3). Dieser Durchgang durch 0, jetzt aber von negativ nach positiv wird wieder signalisiert. Dabei
könnte eine Ziffer 0 an der Stelle Tn des Registers TTR
erscheinen, was beispielsweise zur Signalisierung ausgewertet wird. Die Meldung über die Zustands-Signalisierungsleitung
5 an die Steueranordnung C, daß der Rest durch 0 geht, erzeugt einen Schiebebefehl über
die Leitung C3, und damit wird das Resultat der letzten Addition um eine Stelle verschoben (in F i g. 1 nach
links) und im Dividenden-Tetradenregister TTR angeordnet. Dies bedeutet mithin, daß die erwähnte 0 statt
in die Tetrade Tn nun in die Tetrade ETT gelangt und der Inhalt der Tetrade ETT, nämlich die richtige
Quotientenziffer, wird in der Tetrade Q 0 des Registers QTR aufgenommen, da der Schiebebefehl über die
Leitung d den Inhalt desselben auch wieder um eine Stelle (in F i g. 1 nach links) verschoben hat Danach
wird wieder subtrahiert usw.
In Fig.2 ist im Detail ein Ausführungsbeispiel der
Steueranordnung C nach Fig. 1 dargestellt. FF bezeichnet ein Flipflop, D einen Impulsgeber. Ei, E2,
E3 sind UND-Tore und Oi ist ein ODER-Tor.
Angenommen, beim Start einer Division wird über St ein Startsignal gegeben, dann wird über das ODER-Tor
01 das Flipflop FFgesetzt und es entsteht ein 1-Signal
am Ausgang FFi. Beim Auftreten eines Rechenelement-Zyklusstartsignals an Cy wird das 1-Signal an FFi
über das UND-Tor Ei an die Leitung Ci abgegeben.
Dies bedeutet einen Subtrahierbefehl für das Rechenelement R. Wenn bei der Durchführung dieses
Subtrahierbefehls der Dividend- bzw. der Rest positiv bleibt und mithin nicht durch 0 geht so ist in diesem
Beispiel auf der Leitung 5 ein 1-Signal vorhanden.
Damit ändert sich die Situation nicht Bei einem 1 -Signal an Cy wird somit noch einmal subtrahiert Geht der Rest
durch 0, wird er mithin negativ, so erscheint in diesem Beispiel auf der Leitung S ein 0-Signal. Nach
Invertierung dieses Signals (bezeichnet mit · in F i g. 2) und Anlegen an den Rückstelleingang des Flipflops FF
wird dieses zurückgestellt Damit führt nun FFl ein 1-Signal. Die Änderung des Zustands an FF2 erzeugt in
einem Impulsformer D (differenzierendes Glied) einen Impuls, der, wenn dieser Impuls nicht in der Startsituation
entstanden ist, über das UND-Tor £3 als Schiebebefehl an die Leitung Ci abgegeben wird. Mit
dem UND-Tor Ei wird verhindert, daß unmittelbar bei
einem Startbefehl über die Leitung Sf ein Schiebebefehl entstehen kann. Hierzu wird das Signal (0 oder 1) auf der
Leitung Sf am Tor £3 (»am UND-Tor £"3) invertiert.
Das 1-Signal auf FF2 sorgt nun jedes Mal, wenn ein Rechenelement-Zyklussignal an Cy erscheint, für
Additionsoperationen. Geht der Rest wieder durch O1 so wiederholt sich die zuerst beschriebene Situation für die
Subtraktion, nachdem auch hier erst ein Schiebebefehl über die Leitung Ci abgegeben ist. Wenn schließlich
der Rest 0 wird, so wird dies über die Leitung SO gemeldet. Dies verursacht über den Impulsformer D
einen Schiebebefehl, so daß auch die zuletzt gebildete Quotientenziffer in das Quotienten-Tetradenregister
eingegeben wird. Zugleich kann die Divisionsanordnung mit dem Signal über SO in die Ausgangsstellung
zurückgeführt werden. Wenn der Rest nicht 0 werden kann, oder wenn eine Division frühzeitig (nach einer
Anzahl von Dezimalstellen nach einem Komma beispielsweise) abgebrochen werden muß, so kann dies
in geeigneter und bekannter Form erfolgen. Diese Maßnahmen sind jedoch nicht Teil der Erfindung und
daher nicht näher beschrieben.
In Fig.3a und 3b sind Beispiele von Divisionen in
einer erfindungsgernäßen Anordnung angegeben. Die aufeinanderfolgenden Inhalte in den Registern TRR,
NTR und QTR sind hierbei angegeben. Die in den verschiedenen Situationen vorhandenen Befehle und
Signalisierungen sind mit den jeweiligen Befehlsleitungs- und Signalisierungsleitungsbezeichnungen angegeben:
Ci, C2, Ci, S, SO. Die Beispiele sind ohne weiteres verständlich.
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Rechenanordnung zum Dividieren von Dezimalzahlen entsprechend dem Divisionsverfahren ohne Rückstellung, mit einem Divisor-Tetradenregister zur Speicherung der Divisorziffern, wobei der Divisor im Divisor-Tetradenregister anfangs linksbündig unter Vorstellen einer »0« an der ranghöchsten Divisorziffernstelle gespeichert wird, einem Dividenden-Tetradenregister zur Speicherung der Dividendenziffern bzw. der Restziffern nach einer Subtraktion oder Addition des Divisors und einem Quotienten-Tetradenregister zur Speicherung der Quotientenziffern, ferner mit einem Rechenelement und einer Steueranordnung, die dem Rechenelement, wenn der Dividend bzw. der Rest entsprechend der ranghöchsten Ziffernstelle positiv ist, einen Befehl zum Durchführen einer Subtraktion, und wenn der Rest negativ ist, einen Befehl zum Durchführen einer Addition des Inhalts des Divisor-Tetradenregisters vom bzw. zum Inhalt des Dividenden-Tetradenregisters abgibt, und wobei die Steueranordnung bei einer während der Verarbeitung im Rechenelement angezeigten Nulldurchgangs-Signalisierung einen Schiebebefehl zum Linksverschieben (Richtung höherer Wertigkeit) des Rests um eine Tetradenstelle im Dividenden-Tetradenregister, in dem der Dividend anfangs rechtsbündig gespeichert ist, und des Quotienten im Quotienten-Tetradenregister abgibt, dadurch gekennzeichnet, daß das Divisor-Tetradenregister (NTR) auf der in der Rangordnung um eins höheren Stelle als die Stelle (Nn) der ranghöchsten Divisorziffer eine erste zusätzliche Tetrade (ENT) enthält, in der fortwährend die Ziffer 9 gespeichert ist, und daß das Dividenden-Tetradenregister (TTR) auf der in der Rangordnung um eins höheren Stelle als die Stelle der möglichen ranghöchsten Dividendenziffer eine zweite zusätzliche Tetrade (ETT) enthält, in der zu Beginn einer Division die Ziffer 0 gespeichert ist, wobei dann durch Addier- bzw. Subtrahierbearbeitungen im Rechenelement unter Einbeziehung der Inhalte der erwähnten zusätzlichen Tetraden in der zweiten zusätzlichen Tetrade (ETT) automatisch eine richtige Quotientenziffer entsteht, die jeweils nach Vorzeichenwechsel in der ranghöchsten Dividenden-Tetradenregisterstelle auf einen Schiebebefehl hin in die rangniedrigste Stelle des Quotienten-Tetradenregisters eingegeben wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7101257A NL7101257A (de) | 1971-01-30 | 1971-01-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2203144A1 DE2203144A1 (de) | 1972-08-17 |
DE2203144B2 true DE2203144B2 (de) | 1978-07-20 |
DE2203144C3 DE2203144C3 (de) | 1979-03-15 |
Family
ID=19812372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2203144A Expired DE2203144C3 (de) | 1971-01-30 | 1972-01-24 | Rechenanordnung zum Dividieren |
Country Status (7)
Country | Link |
---|---|
US (1) | US3735108A (de) |
JP (1) | JPS5232545B1 (de) |
CA (1) | CA960779A (de) |
DE (1) | DE2203144C3 (de) |
FR (1) | FR2124970A5 (de) |
GB (1) | GB1347831A (de) |
NL (1) | NL7101257A (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4384341A (en) * | 1980-12-24 | 1983-05-17 | Honeywell Information Systems Inc. | Data processor having carry apparatus supporting a decimal divide operation |
JPS5987543A (ja) * | 1982-11-09 | 1984-05-21 | Hitachi Ltd | 2進化10進数除算方式 |
JPS60101640A (ja) * | 1983-11-07 | 1985-06-05 | Hitachi Ltd | 10進除算装置 |
US7519649B2 (en) | 2005-02-10 | 2009-04-14 | International Business Machines Corporation | System and method for performing decimal division |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1076975B (de) * | 1957-08-03 | 1960-03-03 | Olympia Werke Ag | Elektronisches Rechengeraet, vornehmlich fuer dekadisches Rechnen |
FR1415849A (fr) * | 1963-10-07 | 1965-10-29 | Wyle Laboratories | Machine à calculer |
GB1099018A (en) * | 1963-11-12 | 1968-01-10 | Mullard Ltd | Computing machine |
GB1196298A (en) * | 1966-10-04 | 1970-06-24 | Zentralen Inst Istchislitelna | Electric Circuit for Performing the Operation 'Multiplication', Especially in Electronic Calculators |
-
1971
- 1971-01-30 NL NL7101257A patent/NL7101257A/xx unknown
-
1972
- 1972-01-20 CA CA132,807A patent/CA960779A/en not_active Expired
- 1972-01-24 DE DE2203144A patent/DE2203144C3/de not_active Expired
- 1972-01-26 US US00220980A patent/US3735108A/en not_active Expired - Lifetime
- 1972-01-27 GB GB385572A patent/GB1347831A/en not_active Expired
- 1972-01-28 JP JP47009958A patent/JPS5232545B1/ja active Pending
- 1972-01-31 FR FR7203143A patent/FR2124970A5/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2203144C3 (de) | 1979-03-15 |
CA960779A (en) | 1975-01-07 |
FR2124970A5 (de) | 1972-09-22 |
JPS5232545B1 (de) | 1977-08-22 |
DE2203144A1 (de) | 1972-08-17 |
GB1347831A (en) | 1974-02-27 |
US3735108A (en) | 1973-05-22 |
NL7101257A (de) | 1972-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2712224A1 (de) | Datenverarbeitungsanlage | |
DE2930441C2 (de) | Anzeigeeinrichtung zur wahlweisen dynamischen oder statischen Anzeige | |
DE1169166B (de) | Modulí¬9 Pruefzahl-Rechner | |
DE3447729C2 (de) | ||
DE2203144C3 (de) | Rechenanordnung zum Dividieren | |
DE3440680C2 (de) | ||
DE2203143C3 (de) | Rechenanordnung zum Dividieren von Dezimalzahlen | |
DE1499174B1 (de) | Dividiervorrichtung fuer Digitalrechner | |
DE1190705B (de) | Elektronische Vierspeziesrecheneinheit | |
DE3302013C2 (de) | ||
DE1549461C3 (de) | ||
DE1549395A1 (de) | Elektronischer Rechner | |
DE1965830C3 (de) | Vorrichtung zur Eingabe einer Dezimalzahl mit wählbarer Kommastelle in eine Rechenmaschine | |
DE1234055B (de) | Anordnung zur Addition oder Subtraktion | |
DE1303692C2 (de) | Binaerrechner | |
DE2902488C2 (de) | ||
DE1524146C (de) | Divisionseinrichtung | |
DE1774673C3 (de) | Verfahren und Schaltungsanordnung zur Multiplikation und Division | |
DE1499174C (de) | Dividiervorrichtung fur Digital rechner | |
DE1817635C3 (de) | Verfahren und Einrichtung zum Betrieb einert tastengesteuerten Rechenmaschine | |
DE2136600C3 (de) | Anordnung zur automatischen Prozentrechnung | |
DE2150853C3 (de) | Divisions-Vorrichtung für ein serielles Vier-Spezies-Rechenwerk | |
DE849771C (de) | Dezimal-Rechenhilfe | |
DE1269392B (de) | Einrichtung zur Division von Dezimalziffern | |
AT203245B (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |