DE2136600C3 - Anordnung zur automatischen Prozentrechnung - Google Patents

Description

Die Erfindung bezieht sich auf eine Anordnung zur automatischen Prozentrechnung bei elektronischen Multiplikationswerken mit Einrichtungen zur Kommarichtigstellung nach Ausführung der Multiplikation.

Aus der DL-PS 61 880 ist ein Rechenwerk für die «5 Addition, Subtraktion, Multiplikation und Division von in serieller Form vorliegenden, binär codierten Dezimalstellen bekannt. Dort ist ein erstes und ein zweites Speicherregister vorgesehen, von denen das erste zunächst den Multiplikanden and beide gemeinsam schließlich das Produkt aufnehmen; es ist weiterhin ein drittes Speicherregister vorgesehen, welches den Multiplakator enthält Die genannten Speicherregister sind als Umlaufregister ausgebildet Ferner sind ein erstes und ein zweites Volladdierwerk vorhanden, die in den Umlaufweg des ersten bzw. zweiten Speicherregisters einschaltbar sind. Dabei wird in dem zweiten Volladdierwerk zu dem Inhalt des dritten Speicherregisters addiert

Der Anmeldungsgegenstand wird unter Verwendung eines solchen Rechenwerkes verwirklicht. Aus dem vorstehend erläuterten Stand der Technik sind jedoch keine Anregungen zur Gestaltung einer Anordnung zur automatischen Prozentrechnung zu entnehmen.

Es ist weiterhin allgemein üblich, bei der Berechnung von Prozentoperationen eine Division durch 100 und eiae entsprechende Verschiebung des Kommas vorzunehmen.

Aus der DT-OS 1813 987 ist es schließlich bei Tischrechenmaschinen bekannt, eine Prozenttaste für die automatische Steuerung des Ablaufs einer Prozentoperation vorzusehen. Bei der dort beschriebenen Einrichtung sind jedoch zwei gesonderte Dezimalkommaregister vorgesehen, in welchen durch entsprechende Uhrimpulssteuerung die Kommarichtigstellung vorgenommen wird. Es sind bei dieser Recheneinrichtung somit für die Dezimalkommarichtigstellung besondere Bauteile vorhanden, welche den Preis für eine solche »Prozentautomatik« erhöhen.

Ausgehend von dem vorgenannten Stand der Technik liegt dem Anmeldungsgegenstand die Aufgabe zugrunde, eine Anordnung zur automatischen Prozentrechnung für elektronische Multiplikationswerke anzugeben, welche die dort ohnehin vorhandenen Funktionselemente zur Kommavoreinstellung bei geringfügigen Änderungen unter Eingriff in die Multiplikationssteuerung für die Berechnung des Prozentwertes ausnützt.

Der erfindungsgemäße Gegenstand zur Lösung dieser Aufgabe ist in dem Patentanspruch 1 gekennzeichnet. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Im folgenden sollen Ausführungsbeispiele der Erfindung an Hand der Zeichnung noch näher erläutert werden. Es zeigt

Fig. 1 ein Blockschaltbild zur Erläuterung der prinzipiellen Wirkungsweise eines Multiplikationswerkes mit der erfindunsgemäßen Einrichtung,

F i g. 2 die zur Steuerung des Multiplikationswerkes mit der erfindunsgemäßen Einrichtung erforderlichen Zeitsignale,

F i g. 3 die Ansteuerung des Multiplikationsschrittzählers bei der Ausführung der Multiplikationsschritte,

F i g. 4 die Ansteuerung des Multiplikationsschrittzählers bei der Kommarichtigstellung.

In F i g. 1 sind ein erstes Speicherregister F-Sp und ein zweites Speicherregister G-Sp vorgesehen, von denen das erstere zur Aufnahme des Multiplikanden und nach dessen Herausschieben zur Aufnahme der höchstwertigen Stellen des Produktes dient, während das zweitgenannte zur Aufnahme der niedrigwertigen Stellen des Produktes vorgesehen ist. Diese beiden Speicherregister sind miteinander in der Weise verbunden, daß wahlweise aus dem Speicher-

»gist« GSp eine Verschiebung in das Speicher- tung kontrollierende Steuerwerk bezeichnet. Dieses

eegjster FSp mogücn ist In emem dritten Speicher- Steuerwerk enthält drei Flip-Flopse, b und c, deren

segister DSp befindet ach ständig der Multiplikator. Ausgänge die insgesamt vier Phasen oder Zustände,

Schließlich ist eine Anordnung AT-Sp vorgesehen, in denen die Multiplikation abläuft, steuern. Durch

welche zur Erzeugung von Nullen für das Speicher- 5 diese drei Flip-Flops werden noch weitere Phasen

register FSp dient erzeugt die jedoch zur Durchführung von Vorgängen

Die genannten drei Speicherisgister FSp, GSp dienen, die nicht mit der Multiplikation zusammen- und DSp sind jeweils als Umlaufregister ausgebildet hängen und daher im folgenden nicht besehrieben Zar Realisierung solcher Umlaufregister sind aus dem werden. Das Steuerwerk enthält ferner sechs Flip-Stand der Technik eine Reihe von Lösungen bekannt to Flops V₁ V₁ W₁ X, Y und Z, die zur Erzeugung der Bei der erfindungsgemäßen Einrichtung sind diese als Zeitkette aus den Taktsignalen eines nicht dargestell-Schieberegister ausgebildet In Fig. 1 sind jene EIe- ten Taktgenerators dienen. Die Flip-Flops V und V mente, die zur Durchführung des Umlaufs der Bits stellen dabei einen Gray-Code-Zähler dar, der jeweils in den Speicherregfetern selbst erforderlich sind, nicht bis vier zählt Die restlichen vier Flip-Flops W₁ X₁ Y dargestellt 15 und Z sind in Form eines normalen, bis sechzehn

An den Ausgang des ersten Speicherregisters FSp zählenden Binärzählers aufgebaut Schließlich enthält ist der eine Eingang eines ersten Volladierers VA₁ das Steuerwerk LW noch ein Flip-Flop H₁ das zur angeschlossen, an dessen zweiten Eingang die NuI- Unterscheidung dient ob ein Vorgang in der Multilen des Speichers AT-Sp gegeben werden. Der Ausgang plikationseinrichtung in einem oder in zwei Zyklen dieses Volladierers VA₁ ist an den Eingang des 90 der Zeitkette durchgeführt werden soll. Weiterhin ist Speicherregisters GSp zurückgeführt An den Aus- ein Flip-Flop / vorgesehen, das zur Unterscheidung gang des zweiten Speicherregisters GSp ist ein zweiter dient, ob Multiplikationsschritte oder aber die Kom-Volladierer VA_x mit seinem einen Eingang ange- marichtigstellung durchgeführt werden sollen. Schließschlossen. An den anderen Eingang dieses Voll- lieh ist noch ein Flip-Flop A vorgesehen, das bei den addieren wird der Inhalt des dritten Speicherregisters as zu schildernden Vorgängen immer den Zustand eins DSp gegeben. Der Ausgang des Volladierers VA₁ aufweist.

ist an den Eingang des Speicherregisters GSp zu- Weiterhin ist ein Multiplikationsschrittzähler MSZ rückgeführt. Schließlich ist ein Übertragungsflip-Flop vorhanden, der in Abhängigkeit von dem Steuer-Ca vorgesehen, welches die Überträge der beiden werk LW die durchgeführten Multiplikationsschritte Volladierer VA₁ und VA_x zwischenspeichert und wie- 30 zählt. Zu diesem Zwecke ist dem Multiplikationsder in den entsprechenden Volladierer eingibt Außer- schrittzähler MSZ ein übliches Additionswerk Ad₁ dem dient dieses Flip-Flop Ca zur Zwischenspei- nachgeschaltet, dem als Addend eine in einem FUpcherung eines Übertrages, der von dem Speicher- Flop erzeugte Eins zugeführt wird. Der Ausgang dieregister GSp zu dem Speicherregister FSp erfolgen ses Additionswerkes ist mit dem Eingang des Multiniuß. Die Steuerung der Additionsvorgänge erfolgt 35 plikationsschrittzählers AfSZ verbunden. über ein später noch zu erläuterndes Steuerwerk LW, Schließlich ist noch eine Anordnung zur Kommaweiches auf die entsprechend gekennzeichneten Kno- richtigstellung vorgesehen, welche in erfindungstenpunkte einwirkt. gemäßer Weise gleichzeitig auch zur automatischen

An den Ausgang des Speicherregisters FSp und Prozentrechnung dient. Diese Anordnung enthält ein

des Speicherregisters GSp ist ein gemeinsames Zwt- 40 Subtraktionswerk Su₂, dem über eine nicht darge-

schenspeicherregister SR angeschlossen, welches stellte Einrichtung ein Signal zugeführt wird, welches

Speicherplatz für ein Digit, d. h. eine Tetrade der in die Zahl der Kommastellen angibt die das Ergebnis

binärcodierter Darstellung vorliegenden Dezimalzah- der Multiplikation aufweisen soll. Dieses Signal ist

len, aufweist. Dieses Zwischenspeicherregister dient mit KVE bezeichnet. Der Subtraktionsanordnung Su_t

unter Steuerung durch das Steuerwerk LW zur Stel- +5 wird das Eins-Signal eines Flip-Flops P zugeführt,

lenverschiebiuig in einem der beiden Speicherregister welches von dem Steuerwerk LW gesteuert wird. Der

FSp bzw. GSp. Zeichnung ist noch zu entnehmen, daß das Substrak-

An den Ausgang des ersten Speicherregisters FSp tionswerk Su_t auch als Additionswerk arbeiten kann.

ist außerdem ein viertes Speicherregister QSp ange- Im letzteren Fall dient es dann zur Ausführung der

schlossen, welches zur Speicherung und die an- 50 Prozentoperation.

schließende Abarbeitung der jeweils höchstwertigen Die gesamte Multiplikationseinrichtung ist für die

Multiplikandendezimalziffer (Mand-Digjts) dient. Zu Verarbeitung von sechzehnstelligen Dezimalzahlen,

diesem Zweck ist dem Speicherregister QSp eine die binär codiert sind, eingerichtet. Infolgedessen

Subtraktonsanordnung Su₁ nachgeordnet, welche mit sind die Speicherregister und der MultipÜkations-

einem Flip-Flop C zusammenarbeitet Dieses Flip- 55 schrittzähler MSZ für die Aufnahme sechzehnstelli-

FlopC enthält unter Steuerung durch das Steuer- ger Dezimal-Zahlen eingerichtet und weisen daher

werk LW eine Eins, die in der Subtraküonsanord- 64 Bit-Stellen auf.

nungSm₁ von dem Inhalt des SpeicherregistersQSp In Fig. 2 ist das Impulsdiagramm der Zeitkette

subtrahiert wird. Das Ergebnis des Subtraktionsvor- dargestellt. Mit T ist die Taktimpulsfolge bezeichnet

ganges wird über eine Rückführung unter Steuerung 60 Die Ausgangssignale der Flip-Flops des im Gray-

durch LW an den Eingang dieses Speicherregisters Code zählenden Zählers Z₁ sind mit U und V be-

QSp zurückgeführt. zeichnet. Die zeitliche Lage des ersten und des letztet Mit FA ist schließlich eine an den Ausgang des Bit einer Tetrade einer Stelle einer Dezimalzahl sine Speicherregisters FSp angeschlossene Fehleranzeige mit U₁ und u₄ definiert

bezeichnet, welche Kapazitätsüberschreitungen in die- 65 Der im Binärcode zählende zweite Zähler Z₁ weis sem Speicherregister feststellt und den Multiplika- die Flip-Flops W₁ X₁ Y und Z auf. Deren Ausgangs

tionsvorgang abbricht. signale sind mit den entsprechenden Buchstaben ge

Mit LW ist das die gesamte Multiplikaüonseinrich- kennzeichnet. Ein Zyklus der Zeitkette beinhalte

sechzehn Tetraden mit je vier Bits, von denen die erste Tetrade J₁ und die letzte Tetrade ί_1β in Fig.2 dargestellt sind. Die zeitliche Länge eines solchen Zyklus ist mit Zy bezeichnet, das letzte Bit eines Zyklus, welches bei der erfindungsgemäßen Multi- S pukatiönseinrichtung sehr häufig zum Umschalten von Flip-^Flops oder Durchschalten von logischen SchaUelementen benutzt wird, trägt die Bezeichnung z_M.

Im folgenden soll ein Multiplikationsvorgang, wie er mit der erfindungsgemäßen Multiplikationseinrichtung ausgeführt wird, an Hand eines Beispiels zunächst in großen Zügen erläutert werden.

Es sollen die Zahlen 15 und 20 miteinander multipliziert werden, wobei der leichteren Übersichtlich- keit wegen jedoch nur vierstellige Speicherregister zugrunde gelegt werden. Es ist ohne weiteres verständlich, daß der Multiplikationsvorgang bei der Verwendung sechzehnstelliger Speicherregister in völlig analoger Weise vor sich geht (Multiptikations- *» beispiel auf nachfolgender Seite). Im ersten Speicherregister, dem Speicher F, steht der Multiplikand 15. Die Nullen rechts daneben kennzeichnen den Inhalt des zweiten Speicherregisters, des Speichers G. Dieser ist zu Beginn der Multiplikation Null. Die Nullen »5 unter der Zahl 15 repräsentieren den Inhalt des sogenannten Nullenspeichers N-Sp. Daneben steht die Zahl 20, welche als Multiplikator betrachtet wird und deshalb im dritten Speicherregister, dem Speicher DSp steht. Es stehen somit der Inhalt des Speichers FSp und des Speichers NSp sowie der Inhalt des Speichers GSp und des Speichers DSp übereinander.

Jeder Multiplikationsvorgang beginnt zunächst mit einem Schiebevorgang. Zuerst wird die im zweiten Speicherregister GSp stehende Zahl um eine Stelle (Tetrade) nach links geschoben, anschließend die im ersten Speicherregister FSp stehende Zahl. Dabei wird in die niedrigstwertige Stelle des Speichers GSp eine Null eingeschoben und die in die niedrigstwertige Stelle des Speichers FSp die aus dem Speicher GSp herausgeschobene höchstwertige Dezimalziffer gebracht Nach dem ersten Schiebevorgang ist diese höchstwertige Dezimalziffer FSp, die höchstwertige Multiplikanden-Dezimalziffer (Mand-Digit), eine Null. Es wird ein neuer Schiebe-Vorgang begonnen, bei dem wieder eine Null das höchstwertige Mand-Digit bildet. Im vierten Speicherregister, dem Speicher QSp, wird dieses höchstwertige Mand-Digit jeweils auf seinen Wert überprüft

Solange dieser Wert eine Null darstellt, wird sofort 5« der nächste Schiebevorgang begonnen. Der -dritte Schiebevorgang bringt als höchstwertiges Mand-Digit nunmehr eine Eins in das Speicherregister QSp. Dort wird im nächsten Arbeitegang eine Eins von diesem höchstwertigen Mand-Digit abgezogen and festgestellt daß nunmehr der Inhalt von QSp wieder Null wird. Gleichzeitig wird der Inhalt des Speicherregisters DSp, der Multiplikator, einmal zum Inhalt des Speichers GSp hinzugezählt. Nunmehr wird der nächste Schiebevorgang eingeleitet und als nächstes höchstwertiges Mand-Digit gelangt nunmehr die Fünf in das Speicherregister QSp. Im Speicherregister QSp wird von der Fünf eine Eins abgezogen und festgestellt, daß der Inhalt von QSp nunmehr ungleich Null ist Gleichzeitig wird der Inhalt von DSp zu dem Inhalt des Speichers GSp hinzugezählt. Im Speicherregister QSp wird nunmehr von der verbleibenden Vier wieder eine Eins subtrahiert und gleichzeitig wieder der Inhalt von DSp zu dem Speicher GSp hinzugezählt. Dieser Vorgang wiederholt sich so oft, bis der Inhalt von QSp Null geworden ist Nunmehr ist der Multiplikationsvorgang beendet, wobei insgesamt vier Sctiiebevorgänge bzw. Multiplikationsschritte durchgeführt wurden, wie es für die Abarbeitung einer vierteiligen Zahl erforderlich ist. Aus dem Speicher FSp, d. h. dem Multiplikandenregister, sind nun alle Mand-Digits herausgeschoben. In den Speicherregisteni GSp und FSp steht jetzt das Produkt

Multiplikationsbeispiel Speicherinhalt

FSp GSp

NSp DSp

0015 0000 Vor der Operation

0000 0020

0015Q QOOQ Nach dem 1. Schiebevorgang

0000 0020

015QQ 0000 Nach dem 2. Schiebevorgang

0000 0020

15QQQ 0000 Nach dem 3. Schiebevorgang

0000 0020

5QQQ 0020 Nach der Addition des Multipli-

0000 0020 ^kators

50000 Q2QQ Nach dem 4. Schiebevorgang

0000 0020

40000 Q22Q 1. Addition des Multiplikators

0000 0020 usf.

10000 02g0 4. Addition des Multiplikators

0000 0020

QQQQ Q^Mi Nach dem Ende der Produktbil-0000 0020 dmig und 5. Addition des Multikators

O₀QQQ 2QQQ Kommarichtigstellung des

0000 0,020 f*?*?*" „ ,_

1. Schiebevorgang-Ergebnis

bei KVE -3

0,015 0,020 = 0,0003

QQXß 0000 2. Schiebevorgang-Ergebnis 0000 00,20 *?*™ ²

QQ3JI QOQO 3. Schiebevorgang-Ergebnis

0000007,0 ™^KZ*=l_Q

0300, 0000 4. Schiebevorgang-Ergebnis

0000 0020, S

Anschließend beginnt nun die Kommarichtigstellung des Produktes. Diese geschieht dadurch, daß das Komma stellenweise im Speicherregister F-Sp von rechts nach links wandert und gleichzeitig der Inhalt des Speicherregisters G-Sp jeweils um eine Stelle nach links verschoben wird. Die Zahl der Stellenverschiebungen ergibt sich aus η — KVE, d. h. bei einer vierstelligen Zahl, wie in dem vorliegenden Beispiel, muß bei einer Kommavoreinstellung von drei Stellen das Ergebnis um eine Stelle verschoben werden. Bei einer Kommavoreinstellung KVE — 2 sind somit zwei und bei einer Kominavoreinstellung KVE = 1 drei Schiebevorgänge vorzunehmen. Bei einer Kommavoreinstellung Null, von der bei dem vorliegenden Beispiel ausgegangen wurde, sind somit vier Schiebe vorgänge zur Verschiebung des Speicherinhaltes von G-Sp und F-Sp erforderlich, um zu dem richtigen Ergebnis zu gelangen.

Dieser Multiplikationsvorgang soll wegen des besseren Verständnisses der später zu erläuternden Prozentrechnung an Hand der Fig. 1 zunächst im einzelnen erläutert werden. Es wird bei der Multiplikation immer zunächst die Phase Eins eingestellt, d h. Flip-Flop c wird gesetzt; die weiteren Phasen-Flip-Flops α und b sind zurückgesetzt. Ferner sind die Flip-Flops H, J, des Steuerwerks sowie die weiteren Flip-Flops C, N und P ebenfalls zurückgesetzt: Flip-Flop A ist gesetzt. Das Zwischenspeicherregister SR ist leer: ebenso das vierte Speicherregister, der 0-Sp-Speicher. In das Flip-Flop C wird während der Zeit Λ, (dritte Tetradcnzeit) eine Eins eingeschoben und wahrend der Zeit f₄ vom Inhalt des Speicherregisters Q-Sp abgezogen. Da der Inhalt dieses Speichers Null war, ist das Ergebnis der Subtraktion negativ. Infolgedessen bleibt das Flip-Flop C gesetzt, und während der Zeit t. wird in das Flip-Flop N eine Eins eingeschoben. Diese Eins wird /um Inhalt des Multiplikationsschrittzählers MSZ addiert. Da der Inhalt des letzteren bei Beginn der Multiplikation ebenfalls Null war, wird die resultierende Ein« zur Zeit J₁₁ in den Multiplikationsschrittzähler eingeschrieben. Am Ende dieses Zyklus, bei z_M (entsprechend <₁₀, u₄). wird Flip-Flop // gesetzt und durch Setzen des Flip-Flop b die Phase drei eingestellt Hiermit beginnt der eigentliche erste Multiplikationsschritt durch die vorerwähnten Schiebevorgänge. Zunächst wird der Inhalt von G-Sp um eine Stelle zu den höherwertigen Stellen verschoben. Dabei wird die höchstwertige Dezimalziffer des Speicherregisters G-Sp in das Zwischenspcichcrregister SÄ eingeschoben. Dies geschieht, während des ersten Zyklus der Phase Drei. Im zweiten Zyklus dieser Phase wird nun der Inhalt von F-Sp um eine Stelle zu den höherwertigcn Stellen verschoben. Die im Zwischenspeichcrregistcr SR stehende Derimalziffe»- *»ϋΙ?^η«Ί dabei in die niedrigstwertige Stelle von FSp. Die höchstwertige Dezimalzitter des Multiplikanden (Mand-Digit) wird herausgeschoben und in das Speicherregister Q Sp eingegeben. Dies geschieht wahrend der Zeit f_)e. Zur Kennzeichnung des weiteren Zyklus in der Phase Drei wird das Flip-Flop H zurückgehet?!. Am I nde dieses zweiten Zyklus wird nunmehr wieder Phase Eins eingestellt, indem Füpl:,p t .'uruckpcsct/t wird. Zur Zeit i, wird nun WiL(Ur -ine Tins in t!av Πιρ-FlopC pcsctzt und während de τ 7: ·\ ι, vcm Inhalt des Speichers QSp sub-■ jh-.r- fs sei anpcnnmmcn, daß dieses höchstwertige Mand-Digit Null war; infolgedessen bleibt Flip-Flop C gesetzt und in Flip-Flop N wird zur Zeit r₇ eine Eins gesetzt, welche zur Zeit I_n dem Inhalt des Multiplikationsschrittzählers MSZ aufaddiert und das Ergebnis dort wieder eingeschrieben wird. Zur Zeit z_M werden wieder das Flip-Flop H sowie das Flip-Flop b gesetzt und die Phase Drei eingestellt. Es erfolgt ein neuer Schiebevorgang in der vorbeschriebenen Weise. Das nunmehr höchstwertige Mand-Digit gelangt zur Zeit r_lfl in das Speicherregisler Q-Sp. Anschließend wird durch Zurücksetzen des Flip-Flop b erneut die Phase Eins eingestellt. Es sei angenommen, daß dieses Mand-Digit jetzt eine Zahl ungleich Null ist. Erfolgt nun die Subtraktion der Eins von dem Flip-Flop C₁ so bleibt das Ergebnis positiv oder Null, was zur Folge hat, daß das Flip-Flop C zurückgesetzt wird. Während der Zeit r. wird dann keine Eins mehr in das Flip-Flop N eingeschrieben und damit der Multi-

ao plikationsschrittzähler MSZ nicht mehr weitergeschaltet. Es wird vielmehr das Flip-Flop α gesetzt und damit die Phase Zwei eingeschaltet. Nunmehr wird während eines Zyklus der Inhalt des Speicherregisicrs D-Sp, nämlich der Multiplikator, in dem Addierwerk VA₂ zu dem Inhalt des Speicherregisters G-Sp addiert. Am Ende dieses Zyklus, zur Zeit z_M wird das Flip-Flop b gesetzt und damit die Phase Vier eingestellt. In der Phase Vier werden jetzt ein eventuell verbliebener Übertrag vom vorhergehenden Additionsvorgang und der Inhalt des Nullenspeichers zum Speicherregister F-Sp addiert. Anschließend werden zur Zeit J₆₄ die Flip-Flops α und b zurückgesetzt und die Phase Eins eingestellt.

Es wird jetzt von neuem in das Flip-Flop C eine Eins gesetzt, welche von dem Inhalt des Speicherregisters Q-Sp subtrahiert wird. Es sei angenommen, daß der Inhalt von Q-Sp noch immer größer oder zumindest gleich Eins ist. Wird nun die Eins des Flip-Flops C von diesem Inhalt dekrementiert, so bleibt das Ergebnis größer oder zumindest gleich Null und das Flip-Flop C wird daher zurückgesetzt. Es wird somit keine Eins in das Flip-Flop N eingeschrieben und damit der Multiplikationsschrittzähler MSZ wieder nicht weitergezählt. Es unterbleibt außerdem ein erneuter Schiebevorgang des Inhalts von G-SP und F-Sp in Phase Drei. Es wird vielmehr durch Setzen des Flip-Flops a die Phase Zwei eingestellt und der Inhalt des Speicherregisters D-Sp zum Inhalt von G-Sp vorgenommen. Am Ende dieses Zyklus in Phase zwei wird außerdem das Flip-Flop b gesetzt und damit Phase Vier eingestellt. Nunmehr wird zu dem Inhalt des Speicherregisters F-Sp in dem Volladierwerk VA_x der Inhalt des Nullenspeichers N-Sp hinzuaddiert und das Ergebnis wieder in das Speicherregister F-Sp eingeschrieben. Dabei wird ein bei der vorhergehenden Addition in dem Volladdierwerk VA₂ aufgetretener übertrag, welcher in dem Flip-Flop Ca zwischengespeichert worden war. bei der Addition im Volladdierwerk VA, mit berücksichtigt. Am Ende dieses Zyklus werden zur Zeit c„₄ die Flip-Flops α und i> zurückgesetzt und damit erneut Phase Eins eingestellt. Die beschriebenen Vorgänge wiederholen sich nun so oft. bis sich bei der Dekrementation des Inhalt« des Spcichcrregisters Q-Sp um die Ein«; des Flip-Flops C eine negative Zahl ergibt: dies geschieht, wenn der Inhalt des Speichers Q-Sp zu Null geworden ist. Jct/t ist der begonnene Multiplikationsschritt, weicher

509 629 164

während der gesamten Abarbeitung des Inhalts von Q-Sp andauerte, beendet.

Nunmehr werden in laufender Folge die weiteren Multiplikationsschritte durchgeführt. Dies geschieht so lange, bis fünfzehn Multiplikationsschritte durch- s geführt sind. Dann läuft der Multiplikationsschrittzähler AiSZ zur Zeit t_n über, d. h., er schaltet auf Null zurück. Jetzt wird das Flip-Flop P gesetzt, und es wird ein neuer Zähleranfangswert in den Multiplikationsschrittzähler eingeschrieben. Dieser neue Zähleranfangswert dient zur Bestimmung der weiteren, noch auszuführenden Multiplikationsschritte. Diese sind zunächst die Abarbeitung des sechzehnten Mand-Digits sowie die Kommarichtigstellung entsprechend der eingestellten Ziffer KVE. Gemäß der Erfindung ist vorgesehen, daß ein Multiplikationsvorgang nur dann beendet ist, wenn entweder der Multiplikationsschrittzähler MSZ nach Erreichen der Zahl Fünfzehn überläuft oder aber wenn die Fehleranzeige FA bei der Kommarichtigstellung durch Heraus- ao schieben einer Zahl ungleich Null eine Kapazitätsüberschreitung feststellt. Dies bedeutet somit, daß der neue Zähleranfangswert eine Stellenverschiebung um 16 — KVE Schritte sowie einen weiteren Schritt für die Abarbeitung des letzten Mand-Digits erfordert, as also insgesamt 16-KFE-I-I- lauten muß. In dem Subtraktionswerk Sh₂ wird die Ziffer KVE-1 gebildet. Diese wird in den Multiplikationsschrittzähler MSZ eingeschrieben. Um den Multiplikationsschrittzähler dann erneut zum Überlaufen zu bringen, sind infolgedessen sechzehn abzüglich des eingestellten Zähleranfangswertes Schritte erforderlich.

Nach dem Einschreiben des neuen Zähleranfangswertes wird Flip-Flop P gesetzt. Nunmehr werden vom Steuerwerk LW die Bedingungen für das erneute Einstellen der Phase Eins geschaffen und das letzte Mand-Digit in der schon beschriebenen Weise in das Speicherregister Q-Sp eingeschrieben und dort abgearbeitet. Sobald bei der Dekrementation des Inhalts von Q-Sp durch die Eins des Flip-Flop C ein negatives Ergebnis erscheint, wird das Flip-Flop C zurückgesetzt und das Flip-Flop J gesetzt. Gleichzeitig mit der Abarbeitung des Inhalts von Q-Sp wurde der Inhalt des Multiplikationsschrittzählers MSZ in der schon beschriebenen Weise um Eins weitergezählt.

Die Bedingung JP = L ist die Bedingung für die eigentliche Kommarichtigstellung. Außerdem wird bei C₀₄ dieses Zyklus das Flip-Flop H gesetzt und bewirkt durch Setzen des Flip-Flops b das Einschalten der Phase Drei. Nunmehr erfolgt eine erneute Ver-Schiebung des Inhalts von G-Sp und F-Sp um eine Stelle nach links. Dabei wird durch die Fehleranzeige FA die aus dem Speicher F-Sp herausgeschobene höchstwertige Produkt-Dezimalziffer überprüft. Sobald letztere eine Zahl ungleich Null ist, wird dies als Zeichen für eine Kapazitätsüberschreirung gewertet und der Multiplikationsvorgang abgebrochen, unter gleichzeitiger Ausgabe eines entsprechenden Signals. Bei dieser Stellenverschiebung ist zu beachten, daß die höchstwertige Dezimalziffer des Speicherregisters G-Sp direkt in F-Sp übernommen wird.

Ist die höchstwertige Produkt-Dezimalziffer des Speicherregisters F-Sp hingegen Null, so wird dies in das Speicherregister Q-Sp übernommen und in der Phase Eins wie gewöhnlich verarbeitet. Da das Ergebnis der vorgenommenen Dekrementation negativ ist, bleibt das Flip-Flop C zur Zeit f, gesetzt. Infolgedessen wird der Multiplikationsschrittzähler MSZ in der

ίο

bekannten Weise weitergeschaltet und phase Drei ein gestellt. Ein neuer Schiebevorgang beginnt. Diese: Vorgang wird nun so oft wiederholt, bis der Multi plikationsschrittzähler nach Erreichen der Zahl Fünf zehn überläuft, wenn nicht vorher durch die Fehler anzeige FA eine Kapazitätsüberschreitune signalisier wurde.

Mit Hilfe der beschriebenen Multiplikationseinrich tung ist es in sehr einfacher Weise möglich, eine Pro zentoperation durchzuführen, was auf Grund des Vor gesagten ohne weiteres verständlich ist Die Durch führung einer Prozentoperation bedeutet nämlich daß das Ergebnis dieser Operation ein hundertstel de: ursprünglichen Produktes beträgt. Das Ergebnis mul bei der Kommarichtigktellung daher um zwei Steller weniger geschoben werden als ohne Prozentoperation Bei der Erstellung des neuen Zähleranfangswertes is somit in diesem Falle folgende Bedingung gegeben 16-KVE+1 -2, d. h. 16- KVL ■ 1. Die praktischf Lösung sieht nun so aus. Während bei der normaler Multiplikation die Subtraktionsanordnung Su₉ subtra· hiert, wird durch entsprechende Umschaltung"für ehu Prozentoperation hingegen eine Addition vorgenom^men "nd dann anstatt des Signals KVE-1 das Signa KVE₊I erzeugt. Es kann mit der beschriebener Multiplikationseinrichtung somit ohne besonderer Aufwand auf Tastendruck eine automatisch ablaufende Prozentoperation durchgeführt werden.

An H-inH nJr p;„ ι ii ύ ". ,.. .

„is desVnJ_n J⁸J ^Zl™ ^⁵⁵T" ^Vers*^a"^d· ProzentooerS ? ^^o.^m.^mavoreinstell^un8 ^{und dei} £ϊi^£EinscL^ '5^lkationssc^^{h ers} _H
εΓζεΙηεη eHämi i η ^T ^Zahlerstand<!^s
3 fst ahTi! Γ/ "
i

ein Teil eines
O-Sp.

„ des Multiplikationsschrittzähler jeweils eins dient das Flip-Flop N. Diese; wird gesetzt, wenn die Durchschaltbedienung eine·

UND-TORES 51 zur Zeit

52 "

in der Phase ein! C und A erfüllt ist des Flip-Flops N weitergeschaltet.

_dlP?a SSfSiT? ^ u ^- ^W Γ

wr>?or ?i s lh f ™^mer S^eg^ebe": ^{Em weite} _f ^rei

dieDuith«S_a „ηΐπ ρ" ^l ^E™ 'T"
feres UND Ä «^ "' ^V°^rbe-^eitet p™ ^' £, zum 5Sf T u "^ ^ne8^ie.^{rten E}i^ngaD{

wdches einei, fe_PS P^"" ^"T⁰^ ⁵⁶ dem ^ϊΞ Γ^§ 2? iL ?u⁸^^{g 3}^¹⁵¹' ^{der mi}

während ^r5 ?,^^{E d}£ ^™⁰?* f VoSuTsem,^ H ?ü "π ^d"^Phai^{e Ems Unterde}' daß _e"n Ξ d?'_mM fZ^^S **$* f ** geschobene Bit Ji Λ ,f·°^Π5 ^^f^
SSS?des vl£JZ N ^}J* ^{3Ch d}?^m

im

Γ?"

dfr Zahl S£„T ι

56 zurückgesetzt. Diese Bedingung

daß das Flip-Flop N gesetzt bleibt nach dem Zeitzunkt f_u, dient als Kennzeichen dafür, daß nunmehr ein neuer Zähleranfangswert in den Multiplikationsschrittzähler zum Zwecke der nachfolgenden Kommarichtigstellung eingeschrieben werden muß.

An Hand des Schaltbildes von F i g. 4 soll die Einschreibung des neuen Zähleranfangswertes in den Multiplikationsschrittzähler MSZ erläutert werden. An einem UND-TOR 61 liegen Signale K₁ und K₂ an. Die Signalkombination Κ1ΧΊ = 0 ist kennzeichnend für eine normale Multiplikation und die Signalkombination KlK¹I = L kennzeichnend für eine Multiplikation mit Prozentrechnung. An einem üblichen EXCLUSIV-ODER-TOR 62 wird das Ausgangssignal des UND-TORES 61 verknüpft mit dem Signal KVE, das bereits vorstehend erläutert wurde. Zur Zeit t₁₅ wird das Ausgangssignal des EXCLUSIV-ODER-TORES über ein UND-TOR 63 durchgeschaltet. Das Flip-Flop P, das während der Ausführung der ersten fünfzehn Multiplikationsschritte immer zurückgesetzt war, kann erst dann gesetzt werden, wenn die Eingangsbedingung eines UND-TORES 64 mit einem negierten Eingang für das Signal des Flip-Flops H erfüllt ist. Diese Durchschaltbedingung ist dann gegeben, wenn das Flip-Flop N während der Zeit i₁₅ gesetzt ist, was nur dann der Fall ist, wenn der Multiplikationsschrittzähler übergelaufen ist. Weitere Durchschaltbedingungen werden an einem UND-TOR 65 erzeugt, nämlich daß Phase Eins vorliegt und daß die Flip-Flops C und A gesetzt sowie das Flip-Flop/ zurückgesetzt sind. Sobald das Flip-Flop P zum Zeitpunkt <₁₅ gesetzt wird, wird das Signal am negierten Ausgang dieses Flip-Flops gleich Null und damit die Schaltbedingung für ein EXCLUSIV-ODER-TOR 66 geändert. Dort wird die im Flip-Flop P als Komplement stehende Eins, T — L, bei Vorliegen einer normalen Multiplikation von dem Wert der Ziffer KVE subtrahiert, bzw. bei Vorliegen einer Prozentoperation zu der Ziffer KVE addiert. Am Ausgang des EXCLUSIV-ODER-TORES liegt somit der Wert KVE -1 bzw. KVE +1 an, der unter Steuerung von UND-TOREN 67 und 68 in den Multiplikationsschrittzähler in der schon erläuterten Weise eingeschrieben wird. Wie bereits vorstehend erläutert,

ao wird bei Weiterzählung des Multiplikationsschrittzählers um Eins die sechzehnte Dezimalziffer des Multiplikandenregisters (Speicherregister F-Sp) abgearbeitet. Zur Kennzeichnung wird in hier nicht dargestellter Weise das Flip-Flop J nach der Abarbei-

a5 tung des 16. Mand-Digits gesetzt, zur Kennzeichnung der weiteren Schritte zur Konrmarichtigstellung.

Hierzu 3 Blatt Zeichnungen

/■·

Claims (3)

Patentansprüche:

1. Anordnung zur automatischen Prozentrechnung bei elektronischen Multiplikationswerken s mit Einrichtungen zur Kommarichtigstellung nach Ausführung der Multiplikation, dadurch gekennzeichnet, daß ein Multiplikationsschrittzähler (M5Z) vorhanden ist, welcher zur Durchführung der eigentlichen Multiplikation in einem ersten Zyklus so viele Multiplikationsschritte steuert, wie das MultiplikatioDswerk an zulässigen Stellen, vermindert um 1, aufweist, daß weiterhin ein umschaltbarer 1 -Subtrahierer/Addierer (SlZ₂) vorgesehen ist, welchem eine Zahl (KVE) entsprechend der Zahl der zu berücksichtigenden Nachkommastellen zugeführt wird, wobei unter Berücksichtigung des letzten, nicht ausgeführten Schrittes des ersten Zyklus im Falle der Nichtprozentrechnung die genannte Zahl (KVE) ao im umschaltbaren 1 -Subtrahier/Addierer um 1 vermindert, im Falle der Prozentrechnung hingegen um 1 erhöht wird und daß der Multiplikationsschrittzähler (MSZ) in einem zweiten Zyklus zur Normalisierung des Produktes unter gleich- as zeitiger Kommarichtigstellung eine Zahl von Verschiebeschritten steuert, die der Zahl der zulässigen Stellen des Multiplikationswerkes, vermindert um die vom 1 -Subtrahierer/Addierer (SlZ₂) abgegebene Zahi entspricht.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung zur Kommarichtigstellung ein Flip-Flop (?) aufweist, welches in Abhängigkeit von dem Steuerwerk (LW) der Subtraktionsanordnung (Su₂) als Subtrahend eine Eins zuführt.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß an dem negierten Ausgang des Flip-Flops (P) der Eingang eines EXCLUSIV-ODER-TORES (66) liegt, dessen anderem Ein- 4» gang ein Signal (KVE) zugeführt wird, das die Zahl der voreingestellten Kommastellen repräsentiert und daß ein erstes UND-TOR (68) vorhanden ist, welches das Ergebnis der in dem EXCLU-SIV-ODER-TOR vorgenommenen Subtraktion in Abhängigkeit von einem Durchschaltzeitpunkt (i,_s) in der Phase eins — sofern Flip-Flops (N, C, A) gesetzt und Flip-Flops (H) und (J) zurückgesetzt sind, in den Multiplikationsschrittzähler einschreibt und daß ein zweites UND-Tor (64) vor- 5» handen ist, welches das Flip-Flop (P) zum Durchschaltzeitpunkt (f,₅) in der Phase Eins setzt, sofern ein KVE-Signal vorhanden ist und die Flip-Flops (N, C, A) gesetzt und die Flip-Flops (J) und (H) zurückgesetzt sind.