DE2207286A1 - Verfahren und Vorrichtung zur rechnerischen Behandlung von Zeitangaben - Google Patents
Verfahren und Vorrichtung zur rechnerischen Behandlung von ZeitangabenInfo
- Publication number
- DE2207286A1 DE2207286A1 DE19722207286 DE2207286A DE2207286A1 DE 2207286 A1 DE2207286 A1 DE 2207286A1 DE 19722207286 DE19722207286 DE 19722207286 DE 2207286 A DE2207286 A DE 2207286A DE 2207286 A1 DE2207286 A1 DE 2207286A1
- Authority
- DE
- Germany
- Prior art keywords
- minutes
- hours
- decimal
- digit
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4915—Multiplying; Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/49—Computations with a radix, other than binary, 8, 16 or decimal, e.g. ternary, negative or imaginary radices, mixed radix non-linear PCM
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4915—Multiplying; Dividing
- G06F7/4917—Dividing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Complex Calculations (AREA)
- Calculators And Similar Devices (AREA)
Description
Dipl.-Ing. Heinz Lessei, Patentanwalt D--8 München 81, Cosiniastraße 81 · Telefon: (0811) 983820
Kabushiki Kaisha Suwa Seikosha
3-4, 4-chome, Ginza, Chuo-ku L 9647
Tokyo/ Japan Fl/km
Verfahren und Vorrichtung zur rechnerischen Behandlung von Zeitangaben
Die Erfindung bezieht sich auf ein Verfahren zur rechnerischen Behandlung von Zeitangaben und auf eine Rechenvorrichtung zur
Durchführung des Verfahrens.
Berechnungen von Zeiten, wie Additionen und Subtraktionen, sowie Multiplikationen und Divisionen von Zeiten mit uneinheit-·
liehen Zahlen oder Ziffern sind außerordentlich mühevoll, selbst wenn man Rechentafeln oder herkömmliche Rechengeräte benutzt.
Bei Zeitangaben treten nämlich gemischt Stellen mit dezimalem übergang und solche mit hexadezimalem übergang auf. Addiert
oder subtrahiert man Zeiten, so muß ein normaler dezimaler übertrag vorgesehen werden, wenn ein übergang von der Einer-Sekunden-Stelle
zu der Zehner-Sekunden-S.telle oder wenn ein übergang von der Einer-Minuten-Stelle zu der Zehner-Minuten-Stelle
auftritt. Andererseits muß ein hexadezimaler übertrag, also ein übertrag bei Erreichen der dezimalen 6, vorgesehen
werden, wenn ein übergang von der Zehner-Sekunden-Stelle zu der Einer-Minuten-Stelle oder ein solcher von der Zehner-Minuten-Stelle
zu der Einer-Stunden-Stelle auftritt. Namentlich bei
Durchführung der Addition und Subtraktion tritt diese gemischte dezimale und hexadezimale Berechnung auf und muß ausgeführt
werden. In herkömmlichen Einrichtungen, die nurjdezimale
2 0 Q fJ1 5 / 1 Π Β
Dipl.-Ing. Heinz lesser, Patentanwalt 0-8 München 81, Cosimastrofee 81 · Telefon: (0811) 983820
Berechnungen ausführen können, wie Rechentafeln und bekannte.
Rechengeräte, können daher auf einfache Weise Berechnungen von Zeitangaben nicht durchgeführt werden.
Die Erfindung soll einen Weg aufzeigen, die Berechnung von Zeitangaben möglichst einfach zu gestalten. Dazu wird erfindungsgemäß
derart verfahren, daß die rechnerisch zu behandelnden Zeitangaben in Form der Werte von Stunden und Minuten bzw.
Stunden, Minuten und Sekunden addiert oder subtrahiert werden, worauf das Ergebnis wieder in den Wertangaben von Stunden und
Minuten bzw. Stunden, Minuten und Sekunden ausgewiesen wird.
Die rechnerisch zu behandelnden Zeitangaben können mit einem weiteren Wert multipliziert oder dividiert werden. Die Addition
oder Subtraktion von Angaben in Stunden und Minuten bzw. Stunden, Minuten und Sekunden sowie die Multiplikation oder Division
von solchen Angaben kann vorzugsweise in entsprechender Zuordnung und wechselseitig vorgenommen werden.
Vorteilhafterweise kann derart verfahren werden, daß für die hexadezimalen Übergänge zwischen dem Zehner-Minuten- und dem
Einer-Stunden-Stellenwert bzw. diesem und dem Zehner-Sekunden- und Einer-Minuten-Stellenwert wie für die dezimalen übergänge
zwischen dem Einer-Stunden- und dem Zehner-Stunden-Stellenwert und dem Einer-Minuten- und dem Zehner-Minuten-Stellenwert bzw.
diesen und dem Einer-Sekunden- und dem Zehner-Sekunden-Stellenwert Überträge ermittelt und ausgewertet werden.
In bevorzugter Ausführung werden die Stellenwerte der zu behandelnden
Zeitangaben in Form entsprechender dualer Tetraden einzeln nacheinander einer Volladdition unterworfen, von deren
Ergebnis im Fall einer hexadezimalen Stelle mit einem Dezimal-
209835/1136
Dipl.-Ing. Heim Leiser, Patentanwalt D—8 Münci>en 81, Cosimasiraije 81 · Telefon: (0811) 983820
zahlenwert größer fünf und im Fall einer dezimalen Stelle mit
einem Dezimalzahlenwert größer neun ein übertrag abgeleitet
wird, nach dessen Auftreten das Ergebnis durch eine weitere Volladdition im Falle einer hexadezimalen Stelle mit der
Tetrade des Dezimalzahlenwerts zehn und im Fall einer dezimalen Stelle mit der Tetrade des Dezimalzahlenwertes sechs
?ddiert bzw. subtrahiert wird und der bei der ersten Volladdition
der nächsten Stelle mit aufsummiert wird.
Zur Durchführung des Verfahrens ist erfindungsgemäß eine Rechenvorrichtung
mit einer Schaltungsanordnung vorgesehen, welcher die rechnerisch zu behandelnden Zeitangaben in Stunden
und Minuten bzw. Stunden, Minuten und Sekunden unmittelbar und gegebenenfalls lediglich in einer dem Dasim.lzahlinwert entsprechenden
Binärform zuführbar sind und der das Ergebnis der
Rechenoperation wiederum in Stunden und Minuten bzw. Stundenf
Minuten und Sekunden angegeben entnehmbar ist. Die Schaltungsanordnung kann Einrichtungen zur Multiplikation bzw. Division
weiterer Zahlen aufweisen.
In bevorzugter Ausführung ist die Schaltungsanordnung der Vorrichtung
mit einem ersten Volladdierer versehen, an dessen Summenausgang eine Gatterschaltung angeschlossen ist und auf den
im Zuge des Informationsflusses folgend ein weiterer Volladdierer vorgesehen ist.
In besonders bevorzugter Ausführung ist zwischen den beiden Volladdierern ein Schieberegister eingeschaltet, dessen Serieneingang
mit dem Summenausgang des ersten Volladdierers und dessen Serienausgang mit dem Summeneingang des zweiten Volladdierers
in Verbindung steht und an das in parallelem Abgriff wenigstens einiger der Schieberegisterstellen die Gatterschaltung
angeschlossen ist. In Verbindung mit den Schieberegistern wer-
209835/1136
den vorzugsweise solche Addierer verwendet, in welche die zu addierenden Angaben serienmäßig eingespeichert werden.
Selbstverständlich können auch parallel arbeitende Addierwerke vorgesehen werden, an welche dann zweckmäßigerweise
die übrigen Einrichtungen entsprechend angepaßt werden.
In weiterer Ausbildung der Erfindung wird der Schaltungsanordnung ein Zeittakt für den Ablauf der Schaltvorgänge
zugeführt, aufgrund dessen im ersten Volladdierer die nächst folgende Stelle der zu berechnenden Zeitangaben eingeschrieben ist, während sich die vorhergehende Stelle im zweiten
Volladdierer befindet.
Will man beispielsweise die Zeitangaben 2 h, 42 min, 15 see.
und 1 h, 50 min, 24 see mit einem gewöhnlichen Rechengerät addieren,, so erhält man zunächst den aufsummierten Wert für
die Sekunden zu 15 plus 24 - 39; dann ergibt sich der Summenwert für die Minuten zu 42 plus 50 = 92, wovon zunächst 60
wieder abgezogen werden müssen, um den Endwert der Minuten zu 32 zu erhalten. Aufgrund des Abzugs muß ein Übertrag auf die
Einer-Stunden erfolgen, es ergibt sich für die Stunden also unter berücksichtigung des Übertrages 2 plus 1 plus 1=4.
Das Ergebnis ergibt sich somit insgesamt zu 4 h, 32 min, 39 see Demgegenüber werden bei dem erfindungsgemäßen Rechengerät einfach die Zahlen 2 42 15 eingegeben und die Additionstaste gedrückt, danach werden die Zahlen 1 50 24 eingegeben und die
Additionstaste wiederum gedrückt, worauf man das Ergebnis unmittelbar erhält.
Gemäß der Erfindung wird nämlich bei einer Addition oder Subtraktion ein dezimaler Übertrag dann vorgesehen, wenn von der
Einer-Sekunden-Stelle auf die Zehner-Sekunden-Stelle und von der Einer-Minuten-Stelle zu der Zehner-Minuten-Stelle übergegangen wird, während ein hexadezimaler übertrag vorgesehen ist,
209835/1136
Dipl.-lng. Heinz Lesser, Patentanwalt D-8 Möndien 81, Cosimastrafce 81 · Telefon: (0811) 983820
wenn ein Obergang von der Zehner-Sekunden-Stelle zu der Einer-Minuten-Stelle
oder von der Zehner-Minuten-Stelle zu der Einer-Stunden-Stelle erfolgt, das erfindungsgemäße Rechengerät kann
demnach für Additionen bzw. Subtraktionen Überträge sowohl auf der dezimalen als auch auf der hexadezimalen Basis ausführen.
Die Erfindung wird anhand des in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert. Es zeigen:
Figur 1 das Blockschaltbild einer Ausführungsform eines
Additions-Subtraktions-Rechengerätes gemäß der Erfindung;
Figur 2 eine Logik-Tabelle eines binomischen Voll-Additions-Subtraktions-Werkes
als Einzelheit des Schaltbildes gemäß Figur 1;
Figur 3 den Inhalt eines Registers zu einem bestimmten
Zeitpunkt der Rechnung;
Figur 4 eine Impulstabelle zur Steuerung des synchronen Rechners;
Bei dem Ausführungsbeispiel eines Additions-Subtraktions-Rechen
gerätes gemäß Figur 1 werden die Rechendaten in Serie eingege ben, und das Ergebnis kann mit einer Verzögerung von vier, sogenannten bit-Zeiten, d.h. vier Zeiteinheiten, die für die Aus
führung jeweils eines Rechenschrittes bzw. die Weitergabe einer Informationseinheit (bit) benötigt werden, entnommen werden.
209835/1136
Das Rechengerät enthält zwei binomische Voll-Additions-Subtraktions-Werke 1 und 2, ein Schieberegister für vier bits 9,
D-Flip-Flops (getaktetes Flip-Flop) 8, 18, 33 sowie eine Anzahl von UND- und ODER-Gatter. Von den Eingängen 36 bis 44
des Rechengerätes dient der Eingang 36 der Eingabe des Signals zur Auslösung des Additions- bzw. Subtraktionsrechnungsvorganges; es wird eine Subtraktionausgelöst, wenn das Signal eine
"1" ist, während eine Addition erfolgt, wenn das Signal eine ·
"O" zeigt. Über den Eingang 37 wird die Berechnungszahl gesteuert, über den Eingang 38 die zu addierende oder zu subtrahierende Zahl.Am Eingang 39 wird ein Signal in der Zeit T. t..
angelegt, wie die Figur 4 zeigt. Der Eingang 40 zeigt das Zeitsignal ^,der Eingang 41 das Zeitsignal t2, der Eingang
das Zeitsignal t~ und der Eingang 43 das Zeitsignal t*. Über
den Eingang 44 wird angezeigt, ob ein Übertrag auf dezimaler oder hexadezimaler Basis stattfinden soll.
Die Vollrechenwerke 1 und 2 sind mit Eingängen 3 bzw. 27 für die Berechnungszahl, mit Eingängen 4 bzw. 28 für die zu addierende bzw. subtrahierende Zahl, mit den Ausgängen 6 bzw. 31
für das Additionsergebnis S oder das Subtraktionsergebnis D, mit den Ausgängen 7 bzw. 32 für den übertrag C im Falle der
Addition und den Ausgleich B im Falle der Subtraktion, mit Eingängen 34 bzw. 35 zur Steuerung der Rechnungsart und den Eingängen 5 bzw. 29 für das um eine bit-Zeit verlängerte Übertrags
signal. Die Logik-Tabelle dieser Vollrechenwerke zeigt Figur 2.
Die Zahleninformation wird in das Schieberegister 9, das aus D-Flip-Flope bestehen kann, in Serie eingegeben. Die Registerstellen weisen Ausgänge auf, die parallel abgefragt werden
können. Dies gilt namentlich für die Stellen mit den Wertigkeiten 21, 22 und 23.
209835/1136
220728b
Dipl.-Ing. Heinz Lesser. Patentanwalt D-8 München 81, Cosimastrafce 81 · Telefon: (0811) 983820
Wie bereits vorher erwähnt, ist es für den Fall der Addition
und Subtraktion erforderlich, zu ermitteln, ob es sich bei der berechneten Stelle um eine solche handelt, bei der ein
hexadezimaler übertrag auftreten kann. Tritt der Falleines solchen Übertrages ein, so muß er bei der Berechnung der
nächst folgenden Stelle Berücksichtigung finden, zusätzlich muß das Ergebnis des Additions-Subtraktions-Werkes'1 korrigiert
werden.
Tritt ein hexadezimaler übertrag auf, so muß das Ergebnis S/D
korrigiert werden, wenn Ziffern von 6 an aufwärts auftreten.
12"? Die logische Funktion dafür lautet 2 & 2 ν 2 ν C/B (oder
21 . 22 & 23 & C/B).
In ähnlicher Weise muß ein dezimaler übertrag sur Korrektur
des Ergebnisses S/D führen, wenn die Ziffern von 10 an aufwärts auftreten. Die logische Funktion dafür ist 21 & 23 ν 22 & 23 ν
C/B (oder 21.23&22.23? C/B). Diese logische Funktion
wurde bei dezimalen Additions-Subtraktions-Rechengeräten bereit
verwendet.
In Figur 1 sind im Anschluß an das Schieberegister 9 eine Gruppe von UND-Gattern 10, 11, 12, 14, 15, 16, 17 und ein ODER-Gatter
13 dargestellt. Das UND-Gatter 17 dient der Weitergabe eines am Ausgang 7 des Addierwerks 1 auftretenden Übertrages,
nachdem dieser über das D-Flip-Flop 8 um eine bit-Zeit verzögert
wurde. Da das UND-Gatter 17 andererseits über den Inverter 19 an den Eingang 39 angeschlossen ist, kann an seinem
Ausgang für die Zeit t~ t. kein Signal auftreten.
Das UND-Gatter 14 gibt auf die Übertragsleitung am Ausgang des Gatters 17 ein Signal, wenn das Ergebnis einen bestimmten
dezimalen Zahlenwert überschreitet. Es ist dabei gleichgültig, ob am Übertragsausgang C/B des Voll-Additions-Subtraktions-
209835/ 1 136
Rechenwerks ein Signal auftritt oder nicht. So kann beispielsweise
kein Ubertragssignal auftreten, wenn im Ergebnis alle
vier Stellen der Tetradenplätze eine "1" zeigen. In diesem Falle wird dann über die an das Schieberegister angeschlossene
Gatteranordnung ein Ubertragssignal bereitgestellt; Das Gatter 14 ist im übrigen zu allen anderen Zeiten als t. geschlossen.
Das Gatter 15 läßt bei entsprechend hohem Ergebnis ein übertrag
signal durch, wenn es sich um eine Dezimalstelle handelt. Das Gatter 15 ist nämlich über den Inverter 24 an den Eingang 44
geschaltet. Demgegenüber läßt das Gatter 16 bei entsprechend hohem Ergebnis ein Ubertragssignal dann durch, wenn es sich
um eine hexadezimale Stelle handelt. Das Gatter 16 ist zu diesem Zweck unmittelbar an den Eingang 44 geschaltet.
Die vorerwähnten Signale treten während der Steuerzeit t.,
wenn die Ziffern der nächsten Stelle in den Vdladdierer 1
gelangen, gleichzeitig auf und erscheinen in dem D-Flip-Flop in der Steuerzeit t^ CP. Dies führt dazu, daß zu dem Ergebnis
des Rechenwerks 1 im Ubertragsfall einer dezimalen Stelle die Dualzahl 0110 und im Ubertragsfall einer hexadezimalen Stelle
die Dualzahl 1010 addiert oder subtrahiert wird, je nach dem, ob der Rechner eine Addition oder eine Subtraktion durchführt,
um den richtigen Wert der Stelle zu erhalten. Der im Falle einer dezimalen Stelle für die Korrektur erforderliche Dualausdruck
0110 gelangt über das ODER-Gatter 22 und das UND-Gatter 26 über den Eingang 28 in den Voll-Additions-Subtraktioni
Rechner 2, wo eine Addition oder Subtraktion mit dem Ergebnis aus dem Schieberegister 9 durchgeführt wird. Man erhält dann
das korrigierte Ergebnis am Ausgang 31 des Volladdierers 2.
über das D-Flip-Flop 33 wird das Ausgangssignal des Ausganges
32 des Volladdierers 2 um eine bit-Zeit verzögert und dem
209835/1 136
Dipl.-lng. Heinz Lesser, Patentanwalt D-8 MOndien 81, Cosimastrafje 81 ■ Telefon: (08Π) 983820
Eingang 29 des Volladdierers 2 über ein UND-Gatter 30 zugeführt. Das Gatter 30 ist mit seinem anderen Eingang über den
Inverter 23 an den Eingang des Rechengerätes 40 geschaltet, so daß dem Eingang 29 des Volladdierers 2 während der Zeit
tx nie ein Signal zugeführt werden kann. Wird in ähnlicher
Weise eine Korrektur einer hexadezimalen Stelle durchgeführt, so gelangt der duale Ausdruck 1010 über das ODER-Gatter 21
und das UND-Gatter 25 an den Eingang 28 des Rechenwerkes 2, in welchem eine Addition bzw. Subtraktion mit dem Ausgangssignal
des Schieberegisters 9 durchgeführt wird.
Die Arbeitsweise der Schaltung soll an einem konkreten Beispiel aufgezeigt werden: Es sollen die Zeitangaben 1 h, 25 min,
42 see und 2 h, 40 min, 19 see. addiert werden. Es werden also
hexadezimale Rechnungen erforderlich für die zweite und die vierte Stelle, während die übrigen Stellen einer dezimalen
Berechnung unterliegen.
Figur 3 zeigt die beiden Werte eingeschrieben in zwei Register. Kommt der Befehl zur Addition, so wird die erste Stelle in
Form einer dualen Tetrade in dem Additions-Subtraktions-Rechenwerk 1 zur Zeit T1 addiert, worauf das duale Ergebnis 1011
in das Schieberegister 9 eingeschrieben ist. Da sich der Inhalt des Registers während der Zeit T2 T1 nicht ändert, wird
ein Signal, welches einen erforderlichen übertrag und eine Korrektur des im Schieberegister 9 enthaltenen Ergebnisses
bewirkt, angezeigt. Das über die Gatterschaltung 10 bis 16 ermittelte Signal wird über das D-Flip-Flop 18 dem Additions-Subtraktions-Rechenwerk
2 zur Zeit T2 zugeführt und dient der Korrektur des Ergebnisses des ersten Rechners. Dies geschieht
dadurch, daß das Ausgangssignal "1" des D-Flip-Flops den UND-Gattern 25 und 26 zugeführt wird. Da zu diesem Steuerungszeitpunkt
eine hexadezimale Korrektur nicht angezeigt ist, so weist der Ausgang des Inverters 24 eine "1" auf, wodurch das
20983B/1136
- 10 -
aus den Zeitsignalen t2 und t_ an den Eingängen 41 bzw.
42 des Rechenwerkes gebildete und dem Volladdierer über die
so daß die erste Stelle 0001 wird und am Ausgang 31 zu Ende
der Zeit T, erscheint.
Weiterhin wird zur Zeit T2 die zweite Stelle gerechnet, indem
zunächst die dualen Ausdrücke für die Ziffern 4 und 1 dem Additions-Subtraktions-Rechenwerk 1 zugeführt werden. Zu diesem Zeitpunkt steht allerdings ein übertrag "1" der vorhergehenden Stelle an, der mitaddiert werden muß. Es wird daher
in das Schieberegister 9 nach durchgeführter Addition die duale Zahl 0110 eingeschrieben. In der Zeitspanne T3 wird
hexadezimale Berechnungsart am Eingang 44 angezeigt, das entsprechende Signal greift auf den einen Eingang des UND-Gatters
16 über. Aufgrund der in das Schieberegister 9 eingeschriebenen Dualzahl erscheint nunmehr über die Gatter 12 und 13 ein Signal am anderen Eingang des Gatters 16, das damit an den einen
Eingang des Gatters 14 gelangt. Während der Zeit T3 t. erschein
daher wieder ein Übertrags- und Korrektursignal, das als letzteres über das D-Flip-Flop 18 den beiden UND-Gattern 25
und 26 zugeführt wird. Da aufgrund des Signals "hexadezimale Rechnung" während der Zeit T. das UND-Gatter 25 vorbereitend
öffnet, wird durch die Zeitsignale t2 und t4 an den Eingängen
41 bzw. 43 über das ODER-Gatter 21 die duale Zahl 1010 gebildet und über das Gatter 25 dem Rechenwerk 2 zugeführt. Dort
wird dieser Dualausdruck mit dem aus dem Schieberegister 9 abgerufenen Ergebnis des ersten Volladdierers 1 addiert, worauf
am Ausgang 31 der duale Ausdruck 0000 auftritt.
209835/1136
Dipl.-Ing. Heini Lesser, Patentanwalt D-8 Mönchen 81, Cctiroaslrafce 81 · Telefon: (0811) 983820
- 11 -
Zu gleicher Zeit gelangt das Ubergangssignal auch über den
Eingang 34 in das Additions-Subtraktions-Werk 1, zu welchem zu diesem Zeitpunkt T3 die dritten Stellen der Zeitangaben,
nämlich 5 und O, erscheinen. Unter Berücksichtigung des
Übertrages ergibt die Addition dieser Zahlen den dualen Ausdruck 0110, der in das Schieberegister 9 gelangt. Zu
dem Zeitpunkt T4 wird dezimale Rechnungsart angezeigt. Die
Ermittlung der Stellenwerte erfolgt für die verbleibenden Stellen auf die gleiche Weise wie für die ersten drei Stellen
geschildert. Als Ergebnis erhält man 4 h, 06 min, 01 see.
Wie man sieht genügt es also, zu den Zeiten T- und Tc hexadezimale
Rechnungsart anzuzeigen, da lediglich die zweite und die vierte Stelle hexadezimal berechnet werden müssen.
Wie aus Vorstehendem ersichtlich, reicht es aus, bei hexadezimaler
Berechnung eine Korrektur dadurch auszuführen, daß der duale Ausdruck 1010 dem zweiten Additions-Subtraktions-Werk
2 zugeführt wird.
Das in Figur 5 dargestellte UND-Gatter 46 eignet sich dazu, den Rechner wahlweise für die Behandlung von Zeitangaben und
für die Berechnung normaler dezimaler Größen zu betreiben. Dazu ist der Eingang 44 des Rechengerätes gemäß Figur 1 über
das UND-Gatter 46 geführt. Der Schaltzustand des UND-Gatters 46 und damit die Betriebsweise des Rechners wird durch ein
entsprechendes Signal am Eingang 45 des Gatters 46 gesteuert.
Das vorstehend geschilderte Beispiel arbeitet mit Serien-Rechen werken. Es ist aber genauso gut möglich, parallel arbeitende
Rechenwerke zu benutzen, in welchen vier bits zugleich behandelt werden. Auch in diesem Falle ist es möglich, einen hexadezimalen
übertrag und eine entsprechende Korrektur durch eine geeignete Zeitsteuerung entsprechend der Stelle durchzuführen.
20983S/ 1 1 3ti
- 12 -
Mit der Erfindung 1st es möglich, Zeltangaben schnell und
selbsttätig zu berechnen. Ein besonders wirkungsvolles Anwendungsgebiet ^erschließt sich der Erfindung in der Berechnung von zeitabhängigen Beträgen. Hier bieten, sich als Beispiele vor allem an die Berechnung von zeitabhängigen Gehältern und Löhnen, überStundenvergütungen und so weiter. Weiterhin kommen neuere Einrichtungen, wie Park- und Mietgebühren, hinzu, in denen eine Gebühr pro Zeiteinheit festgelegt
ist. Der auszuzahlende Betrag wird dann durch Multiplikation dieser Gebühr pro Zeiteinheit mit der Anzahl der Stunden
ermittelt. In solchen Fällen werden die Zeiten, Anfangs- und Endzeit der Arbeit bzw. der Benutzung etc., von einander
subtrahiert, und das Ergebnis wird mit der Gebühr pro Zeiteinheit schriftlich oder mit Hilfe von Rechentafeln multipliziert. Mit Hilfe der Erfindung kann die gesamte Gebühr jedoch praktisch durch das Eintasten und das Bedienen entsprechender Funktionstasten ermittelt werden, so daß Fehler, die
insbesondere durch fehlerhafte Berechnung aufgrund der hexadezimalen und der dezimalen Stellen auftreten, vermieden werden. Somit erlaubt die Erfindung eine Vereinfachung der
Geschäftsausführung, die sich neben einer Vielzahl anderer Vorteile auch in der Einsparung von Personal bemerkbar macht.
209835/1136
Claims (10)
- Dipl.-lng. Heinz Lesser. Patentanwalt D-8 München 81, Cosimastrafje 81 · Telefon: (0&11) 983820- 13 -PATENTANSPRÜCHEVerfahren zur rechnerischen Behandlung von Zeitangaben, dadurch gekennzeichnet, daß die rechnerisch zu behandelnden Zeitangaben in Form der Werte von Stunden und Minuten bzw. Stunden, Minuten und Sekunden addiert oder subtrahiert werden, worauf das Ergebnis wieder in den Wertangaben von Stunden und Minuten bzw. Stunden, Minuten und Sekunden ausgewiesen wird.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die rechnerisch zu behandelnden Zeitangaben mit einem weiteren Wert multipliziert oder dividiert werden.
- 3. Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet , daß die Addition oder Subtraktion von Angaben in Stunden und Minuten bzw. Stunden, Minuten und Sekunden sowie die Multiplikation oder Division von solchen Angaben in entsprechender Zuordnung und wechselseitig vorgenommen wird.
- 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für die hexadezimalen Übergänge zwischen dem Zehner-Minüten-und dem Einer-Stunden-Stellenwert bzw. diesem und dem Zehner-Sekunden- und Einer-Minuten-Stellenwert wie für die dezimalen Übergänge zwischen dem Einer-Stunden- und jdem Zehner-Stunden-Stellenwert und dem Einer-Minuten- und dem Zehtier- j Minuten-Stellenwert bzw, diesen und dem Elner-Sekunden- und dem Zehner-Sekunden-Stellenwert Überträge ermittelt und ausgewertet werden.209835/1136Dipl.-lng. Heinz Lasser, Patentanwalt D-8 Mönchen 81, Cosimostro&e 81 · Telefon: (0811) 983820- 14 -
- 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Stellenwerte der zu behandelnden Zeitangaben in Form entsprechender dualer Tetraden einzeln nacheinander einer Volladdition unterworfen werden, von deren Ergebnis im Falle einer hexadezimalen Stelle mit einem Dezimalzahlenwert größer fünf und im Falle einer dezimalen Stelle mit einem Dezimalzahlenwert größer neun ein übertrag abgeleitet wird, nach dessen Auftreten das Ergebnis durch eine weitere Volladdition im Falle einer hexadezimalen Stelle mit der Tetrade des Dezimal wertes zehn und im Falle einer dezimalen Stelle mit der Tetrade des Dezimalzahlenwertes sechs addiert bzw. subtrahiert wird und der bei der ersten Volladdition der nächsten Stelle mit aufsummiert wird.
- 6. Rechenvorrichtung zur Durchführung des Verfahrens nach einem oder mehreren der vorhergehenden Ansprüche, g e k e η η zeichnet durch eine Schaltungsanordnung, welcher die rechnerisch zu behandelnden Zeitangaben in Stunden und Minuten bzw. Stunden, Minuten und Sekunden unmittelbar und gegebenenfalls lediglich in einer dem Dezimalzahlenwert entsprechenden Binärform zuführbar sind und der das Ergebnis der Rechenoperation wiederum in Stunden und Minuten bzw. Stunden, Minuten und Sekunden angegeben entnehmbar ist.
- 7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Schaltungsanordnung Einrichtungen zur Multiplikation bzw. Division weiterer Zahlen aufweist.
- 8. Vorrichtung nach einem der Ansprüche 6 und 7, dadurch gekennzeichnet , daß die Schaltungsanordnung209835/1136Dipl.-lng. Heinz Lesser, Patentanwalt D-8 München 81, Cosimastrci|je 81 · Telefon: (0811) 983820- 15 -einen ersten Volladdierer (1) aufweist, an dessen Summenausgang (6) eine Gatterschaltung (10 bis 16) angeschlossen ist und auf den im Zuge des Informationsflusses folgend ein weiterer Volladdierer (2) vorgesehen ist.
- 9. Vorrichtung nach Anspruch 8, dadurch gekenn zeichnet, daß zwischen den beiden Volladdierern (1, 2) ein Schieberegister (9) eingeschaltet ist, dessen Serieneingang (D) mit dem Summenausgang (6) des ersten Volladdierers (1) und dessen Serienausgang (Q) mit dem Summiereingang (27) des zweiten Volladdieres (2) in Verbindung steht und an das in parallelem Abgriff wenigstens einiger der Schieberegisterstellen (21, 22, 23) die Gatterschaltung (10 bis 16) angeschlossen ist.
- 10. Vorrichtung nach einem der Ansprüche 6 bis 9, dadurc gekennzeichnet , daß der Schaltungsanordnung ein Zeittakt für den Ablauf der Schaltvorgänge zugeführt ist, aufgrund dessen im ersten Volladdierer (1) die nächstfolgende Stelle der zu berechnenden Zeitangaben eingeschrieben ist, während sich die vorhergehende Stelle im zweiten Volladdierer (2) befindet.209835/1136eerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP689171A JPS549009B1 (de) | 1971-02-17 | 1971-02-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2207286A1 true DE2207286A1 (de) | 1972-08-24 |
Family
ID=11650837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19722207286 Pending DE2207286A1 (de) | 1971-02-17 | 1972-02-16 | Verfahren und Vorrichtung zur rechnerischen Behandlung von Zeitangaben |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US3809872A (de) |
| JP (1) | JPS549009B1 (de) |
| CA (1) | CA976658A (de) |
| CH (1) | CH537063A (de) |
| DE (1) | DE2207286A1 (de) |
| FR (1) | FR2125976A5 (de) |
| GB (1) | GB1370981A (de) |
| HK (1) | HK42476A (de) |
| IT (1) | IT948609B (de) |
| NL (1) | NL7202097A (de) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH1130374A4 (de) * | 1974-08-19 | 1977-03-31 | ||
| US3973113A (en) * | 1974-09-19 | 1976-08-03 | Goldsamt Alan B | Electronic calculator for feet-inch-fraction numerics |
| US3976867A (en) * | 1975-12-10 | 1976-08-24 | Rca Corporation | Calculator timer with simple base-6 correction |
| US4065663A (en) * | 1975-12-11 | 1977-12-27 | Edwards Ii James T | Rate/time computer and control device |
| US4172288A (en) * | 1976-03-08 | 1979-10-23 | Motorola, Inc. | Binary or BCD adder with precorrected result |
| US4245328A (en) * | 1979-01-03 | 1981-01-13 | Honeywell Information Systems Inc. | Binary coded decimal correction apparatus for use in an arithmetic unit of a data processing unit |
| US4965825A (en) | 1981-11-03 | 1990-10-23 | The Personalized Mass Media Corporation | Signal processing apparatus and methods |
| US4860233A (en) * | 1985-10-22 | 1989-08-22 | Pitchford Leonard J | Dedicated foot/inch calculator |
| US5668989A (en) * | 1996-09-18 | 1997-09-16 | Mao; Decao | Two-digit hybrid radix year numbers for year 2000 and beyond |
| WO1997036222A1 (en) * | 1996-03-26 | 1997-10-02 | Decao Mao | Two-digit hybrid radix year numbers for year 2000 and beyond |
| TWI332174B (en) * | 2006-11-16 | 2010-10-21 | Univ Nat Changhua Education | Chinese abacus adder |
| EP4349972A3 (de) | 2016-02-22 | 2024-05-29 | Osaka University | Verfahren zur herstellung von dreidimensionalem zellgewebe |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2872107A (en) * | 1951-05-16 | 1959-02-03 | Monroe Calculating Machine | Electronic computer |
| GB913605A (en) * | 1959-03-24 | 1962-12-19 | Developments Ltd Comp | Improvements in or relating to electronic calculating apparatus |
| GB924396A (en) * | 1959-10-27 | 1963-04-24 | Gen Electric | Automatic data accumulator |
| US3159740A (en) * | 1962-01-03 | 1964-12-01 | Ibm | Universal radix adder |
| US3621219A (en) * | 1967-08-15 | 1971-11-16 | Hayakawa Denki Kogyo Kk | Arithmetic unit utilizing magnetic core matrix registers |
| US3584206A (en) * | 1968-02-29 | 1971-06-08 | Gen Electric | Serial bcd adder/subtracter/complementer utilizing interlaced data |
| BE756676A (fr) * | 1969-09-25 | 1971-03-25 | Siemens Ag | Montage pour la production d'un report de groupe inverse a l'aide de circuits ni |
-
1971
- 1971-02-17 JP JP689171A patent/JPS549009B1/ja active Pending
-
1972
- 1972-02-15 GB GB698472A patent/GB1370981A/en not_active Expired
- 1972-02-16 IT IT48363/72A patent/IT948609B/it active
- 1972-02-16 US US00226921A patent/US3809872A/en not_active Expired - Lifetime
- 1972-02-16 CA CA134,844A patent/CA976658A/en not_active Expired
- 1972-02-16 DE DE19722207286 patent/DE2207286A1/de active Pending
- 1972-02-17 FR FR7205310A patent/FR2125976A5/fr not_active Expired
- 1972-02-17 NL NL7202097A patent/NL7202097A/xx unknown
- 1972-02-17 CH CH227272A patent/CH537063A/fr not_active IP Right Cessation
-
1976
- 1976-07-08 HK HK424/76*UA patent/HK42476A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| GB1370981A (en) | 1974-10-23 |
| JPS549009B1 (de) | 1979-04-20 |
| NL7202097A (de) | 1972-08-21 |
| IT948609B (it) | 1973-06-11 |
| FR2125976A5 (de) | 1972-09-29 |
| CA976658A (en) | 1975-10-21 |
| HK42476A (en) | 1976-07-16 |
| CH537063A (fr) | 1973-05-15 |
| US3809872A (en) | 1974-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0079471B1 (de) | Schaltungsanordnung und Verfahren zur Bildung von Skalarprodukten und Summen von Gleitkommazahlen mit maximaler Genauigkeit | |
| DE2207286A1 (de) | Verfahren und Vorrichtung zur rechnerischen Behandlung von Zeitangaben | |
| DE1549476B2 (de) | Anordnung zur ausfuehrung von divisionen | |
| DE2816711A1 (de) | Divisionseinrichtung mit uebertrags- rettungsaddierwerk und nicht ausfuehrender vorausschau | |
| DE2803425A1 (de) | Digitaleinrichtung zur ermittlung des wertes von komplexen arithmetischen ausdruecken | |
| DE2814078A1 (de) | Addierschaltung mit zeitweiliger zwischenspeicherung des uebertrags | |
| DE2424756C3 (de) | Elektronischer Rechner | |
| DE2732008C3 (de) | Einrichtung zur Reduzierung von Fibonacci-p-Codes auf die Minimalform | |
| DE2746355A1 (de) | Einrichtung und verfahren zur wahlweisen multiplikation oder division zweier als binaerzahlen vorliegender operanden | |
| DE2824296A1 (de) | Wechselgeld-berechnungseinrichtung | |
| DE1524114B2 (de) | Adreßrecheneinrichtung fur eine Datenverarbeitungsanlage | |
| DE1524117B1 (de) | Datenverarbeitungsanlage mit Umlaufregistern | |
| DE1549395C3 (de) | Elektronischer Kleinrechner, insbesondere Tischrechner | |
| DE1549461C3 (de) | ||
| DE2539245C2 (de) | ||
| DE1303692C2 (de) | Binaerrechner | |
| DE2208300A1 (de) | Verfahren und Vorrichtung zur rechnerischen Verknüpfung von Zeitangaben | |
| DE1774825A1 (de) | Rechenregister | |
| DE1524117C (de) | Datenverarbeitungsanlage mit Umlaufregistern | |
| DE1524146C (de) | Divisionseinrichtung | |
| DE2136600C3 (de) | Anordnung zur automatischen Prozentrechnung | |
| DE2337356C3 (de) | Im Dualsystem arbeitende Multiplizierschaltung | |
| DE1109424B (de) | Elektronische Divisionseinrichtung fuer Binaerzahlen | |
| DE2737483A1 (de) | Korrektur-schaltungsanordnung fuer additions- oder substraktionsoperationen mit nicht-hexadezimalen operanden in hexadezimalen rechenwerken | |
| DE1101818B (de) | Rechenmaschine zur Ausfuehrung von Divisionen und Multiplikationen |