DE2201395A1 - Ladungsuebertragungsvorrichtung und Verfahren zur Herstellung derselben - Google Patents
Ladungsuebertragungsvorrichtung und Verfahren zur Herstellung derselbenInfo
- Publication number
- DE2201395A1 DE2201395A1 DE19722201395 DE2201395A DE2201395A1 DE 2201395 A1 DE2201395 A1 DE 2201395A1 DE 19722201395 DE19722201395 DE 19722201395 DE 2201395 A DE2201395 A DE 2201395A DE 2201395 A1 DE2201395 A1 DE 2201395A1
- Authority
- DE
- Germany
- Prior art keywords
- electrodes
- under
- electrode
- carrier
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 37
- 238000003860 storage Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 239000000969 carrier Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000010884 ion-beam technique Methods 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 230000010287 polarization Effects 0.000 claims description 4
- 238000011144 upstream manufacturing Methods 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 3
- 239000002344 surface layer Substances 0.000 claims 2
- 238000004873 anchoring Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 210000001525 retina Anatomy 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004347 surface barrier Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000010431 corundum Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76866—Surface Channel CCD
- H01L29/76875—Two-Phase CCD
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1062—Channel region of field-effect devices of charge coupled devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Memories (AREA)
Description
PATENTANWALT
CP 406/1021 München, den 13. Januar 1972
B 3992.3 JF Dr.M./ro
Commissariat ä 1'Energie Atomique in Paris / Frankreich
Ladungsübertragungsvorrichtung und Verfahren zur Herstellung derselben .
Die Erfindung betrifft eine Ladungsübertragungsvorrichtung (in angelsächsischer Terminologie : "Charge-coupled device"), die insbesondere,
jedoch nicht ausschließlich, als Schieberegister, Verzögerungsleitung und optischer Speicher (Retine a exploration)
verwendbar ist.
Die Ladungsübertragungsvorrichtungen gehören zu den integrierten Systemen, die als Substrat einen dotierten Halbleiter vom Leitungstyp η oder ρ aufweisen, der mit einer dünnen Isolierschicht, deren
Dicke in der Größenordnung von 0,1 vum liegt, überzogen ist sowie
regelmäßig auf der Schicht verteilte leitende Elektroden aufweist. Die meistverwendeten dieser Systeme werden mit der Abkürzung MOS
(Metalloxidsemikonduktor) bezeichnet, da sie meist aus einem Halbleitersubstrat (z.B. Silicium η), einer dünnen Schicht des Oxids
des Halbleiters (in genannten Pall SiO2) und Metallelektroden
(z.B. Aluminium) bestehen, jedoch sei darauf hingewiesen, daß, wenn
209831/1089
die Abkürzung "MOS'· hier benutzt wird, sie auch ein nicht unter
dieses Schema fallendes System bezeichnen kann, in dem beispielsweise die Isolierschicht nicht ein Oxid ist, insbesondere wenn sie,
mindestens teilweise, ein Nitrid ist (MIS-Strukturen : Metall-Isolator-Semikonduktor),oder
in denen die Elektroden beispielsweise aus sehr stark dotiertem Silicium bestehen.
Die in den MOS-Ladunjsübertragungsvorrichtungen gespeicherten und
verschobenen Ladungen bestehen aus Minoritätsträgern, die von Potentiallöchern zurückgehalten werden, die unter bestimmten, auf
geeignete Potentiale gebrachten Elektroden erzeugt werden. Um Ladungen von einer Elektrode zur folgenden zu übertragen, verschiebt man
die Potentiallöcher von einer Elektrode zur nächsten, wobei die Verschiebungsrichtung in den bis heute vorhandenen Ladungstibertragungsvorrichtungen
(die weiter unten beschrieben werden) durch Anordnung einer Zusatzelektrode bestimmt ist.
Die MOS-Ladungsübertragungsvorrichtungen zeigen gegenüber den üblichen
integrierten Schaltungen mit bi-polaren Transistoren oder Feldeffekttransistoren den Vorteil einer größeren Kompaktheit und
vor allem einer viel weniger Stufen umfassenden Herstellung. Dagegen
stellen sie, wie weiter unten erläutert, ainen dynamischen Speicher dar, in dem die Dauer der Informationsspeicherung begrenzt
ist. Außerdem erfordert die Übertragung von Informationen bisher die Verwendung von drei Taktgebern, die durch sich überkreuzende Kreise
mit den Elektroden verbunden sind, was der Einfachheit der Herstellung
und Benutzung entgegenläuft.
Die Erfindung bezweckt also die Schaffung von Ladungsübertragungsvorrichtungen,
welche den praktischen Bedürfnissen besser als die bisher bekannten Vorrichtungen entsprechen und insbesondere ein-
209831/1089
fächer herzustellen und zu benutzen sind, da die Speicherung und
übertragung der Ladungen nur die Verwendung von zwei Taktgebern
erfordern.
Zu diesem Zweck ist eine Ladungsübertragungsvorrichtung, welche
als Träger einen dotierten Halbleiter, der mit einer dünnen Isolierschicht Überzogen ist, die mindestens eine Anordnung von 2 a
längs einer Achse aufeinanderfolgenden leitenden Elektroden (a « eine ganze Zahl) trägt, und Vorrichtungen zum Injizieren einer bestimmten
Ladung von Minoritätsträgern unter mindestens die erste der Elektroden aufweist, erfindungsgemäß dadurch gekennzeichnet,
daß der Träger unter der Anordnung einen oberflächlich dotierten Bereich aufweist, dessen Dotierung derart verändert ist, daß stromaufwärts
(bezüglich der Übertragungsrichtung der Ladungen) von einem Ladungsspeicherbereich, der annähernd mit dem unter der einen der
Elektroden liegenden Bereich zusammenfällt, eine Potentialschwelle
erzeugt wird, und daß Vorrichtungen vorgesehen sind, welche das
zahiicen
Potential aller ungerad- Elektroden (1-,3-,5- *···)» auf ein und
Potential aller ungerad- Elektroden (1-,3-,5- *···)» auf ein und
zahligen die»selbe Höhe festlegen und das Potential aller gerad- Elektroden
(2-, 4- at ) auf ein und den-selben Wert festlegen und diese Werte
in Zyklen modifizieren, von denen jeder die übertragung der Ladung
von einer von zwei Elektroden auf diejenige der benachbarten Elektroden bev/irkt, deren Potentialschwelle sich auf der Seite jener
Elektrode befindet, von wo die Ladung herkommt.
Die Verteilung der Dotierung im oberflächlichen Bereich, der unter
der. Anordnung der Elektroden liegt, führt zum Vorhandensein mehrerer Schwellenspannungen im oberflächlichen Bereich des Trägers und entsprechend
bei der übertragung zum Auftreten eines elektrischen Feldes parallel zur Oberfläche des Trägers, wobei die Feldlinien
von einer zur benachbarten Elektrode nur in Richtung der Achse
209831/1089
- 4 (in der die Elektroden aufeinanderfolgend angeordnet si'
Der Ausdruck "Schwellenspannung11 bezeichnet hier und im folgenden
die Mindestspannung, welche» wenn sie genügend lange an eine Elektrode angelegt wird, unter dieser Elektrode zur Ansammlung einer bestimmten
Menge von Ladungen des zu den Ladungen des Trägers entgegengesetzten Typs führt.
Bei einer ersten Ausführungsform der Erfindung erfolgt die Veränderung
der Dotierung des Oberflächenbereichs, in dem unter jeder Elektrode unter deren stromaufwärts liegendem Rand ein Oberflächenbereich
mit höherer Dotierung als unter dem Rest der Elektrode erzeugt wird.
Bei einer zweiten Ausführungsform der Erfindung weist der Träger zwischen den Elektroden einen Oberflächenbereich auf, wo das Vorhandensein
der Donator·oder Akzeptordotierung (z.B. Phosphor) mindestens teilweise durch die Anwesenheit eines Akzeptors oder Donators
(z.B. Bor) kompensiert ist.
Bei der ersten Ausführungsform sind für eine wirksame übertragung
der Ladungen von einer Speicherzelle zur folgenden Zelle verhältnismäßig hohe Steuerspannungen erforderlich. Bei der zweiten Ausführungsform
werden die Ladungen mindestens teilweise unter den Zwischenelektrodenräumen gespeichert, und ihre Zahl ist sehr schwer
zu regeln. Die Erfindung schlägt vorzugsweise, obwohl die erste Aufftihrungsform durchaus praktisch durchführbar ist, eine Vorrichtung
vor, welche die beiden oben beschriebenen Maßnahmen gemeinsam benutzt und von den angegebenen Nachteilen frei ist. Es handelt sich
also um die im folgenden gegebene Definition :
ORIGINAL INSPECTED
209831/1089
Bine Vorrichtung gemäß einem weiteren Gesichtspunkt der Erfindung,
welche die Übertragung binärer Informationen in Form von Ladungen ermöglicht, weist als Träger einen dotierten Halbleiter auf, der
mit einer dünnen Isolierschicht überzogen ist, die mindestens eine
Anordnung von 2 a leitenden Elektroden (a β eine ganze Zahl) trägt,
die längs einer Achse nacheinander als gerad- und ungeradzahlige Elektroden aufeinanderfolgen, wobei erfindungsgemäß der Halbleiter
zwischen den Elektroden einen schwächer dotierten Oberflächenbereich und unter jeder Elektrode und unter dem jeweils auf ein und derselben
Seite jeder dieser Elektroden gelegenen Rand einen stärker dotierten Oberflächenbereich als der Rest des unter den Elektroden
liegenden Halbleiterträgers aufweist und der schwach dotierte Bereich, der stark dotierte Bereich und der Rest des Halbleiterträgers unter
den Elektroden Schwelfspannungen jeweils gleich V31 , V53 und Vg2
aufweisen, wobei ferner Vorrichtungen vorgesehen sind, um in den Halbleiter Binärinformationen in Form von Ladungen von Minoritätsträgern au injizieren, und Vorrichtungen, um die Binärinformation
zu speichern und längs der Folge der Elektroden weiterzuleiten, welche eine erste Zeitbasis aufweisen, um an die ungeradzahligen
Elektroden nacheinander Spannungen V2 zur Speicherung (V2 größer
als Vg2), V2 , V1 zur Polarisation (V1 kleiner als Vg2) , V3 zur
Übertragung (V3 größer als V33) anzulegen, welche einen Durchlaufzyklus
von einer ungeradzahligen Elektrode zur folgenden ungeradzahligen Elektrode, das heißt von einer Speicherzelle zur folgenden
zweiten Speicherzelle, bilden, und eine zweite Zeitbasis aufweisen,
um gleichzeitig an die geradzahligen Elektroden die dem gleichen
Durchlaufzyklus von einer ungeradzahligen zur folgenden ungeradzahligen Elektrode entsprechenden Spannungen V1, V3, V2, V2 u.s«w.
anzulegen, wobei sich die Ladungen der Minoritätsträger bei der Injektion und Speicherung für jede Gruppe von zwei Elektroden
209831/1089
unter der auf das Potential V2 gebrachten lokalisieren.
Erfindungsgemäß wird ferner ein Verfahren zur Herstellung der integrierten
Systeme zur Ladungsspeicherung und -übertragung vorgeschlagen, wobei nacb Herstellung einer Isolierschicht und einer
darauf angeordneten Folge von leitenden Elektroden auf einem Halbleiter
träger die Dot ierung des Halbleiters unter einem der Ränder
der Elektroden durcfr Ionenimplantation mittels sines zum Träger
schrägen Ionenstrahls erhöht und/oder die Ionenzufuhr in den zwischen den Elektroden liegenden Oberflächenb€;reichen durch Ionenimplantation
mittels eines zum Träger senkrechten Strahls eines Akzeptors, itena das Dotierungsmittel ein Donator ist, oder eines
Donators, wenn das dotierungsmittel ein Akzeptor ist, kompensiert
wird.
Die Erfindung wird erläutert durch die folgende Beschreibung einer
nur als Beispiel angegebenen Ausftihrungsform dc:s integrierten Systems,
das dabei mit einem bekannten integrierten System verglichen wird. Die Beschreibung bezieht sich auf die beigefügten Zeichnungen.
Hierin zeigen :
-· die Figuren 1a, 1b und 1c Prinzipschemas der wesentlichen Teile
des bekannten integrierten Systems im Schnitt längs einer durch die Elektroden geherden, zum Träger senkrechten Ebene, wobei der
Bereich der Raumladung (die bei der Speicherung unter den Elektroden 1,4, 3a + 1 von freien Trägern leere Zone (Fig.ia) der übertragung
(Fig.ib) und der Speicherung unter den Elektroden 2,5» ··· 3a + 2 (Fig. 1c) ;
- die Figuren 2a, 2b und 2c, ähnlich den Figuren 1, schematisch
gestrichelt, die Bereiche der Raumladung jeweils bei der Speicherung
unter den ungeradzahligen Elektroden 1, 3, .·> (Fig. 2a), bei der
Übertragung (Fig.2b) und bei der Speicherung untor den geradzahligen
209831/1089
Elektroden 2, 4, ... (Fig. 2c) beim erfindungsgemäßen integrierten
System ;
- Fig. 3 im gleichen Längenmaßstab wie die Figuren 2 die Veränderungen
der Schwel!spannung Vg längs des Trägers j
- Pig. 4 schematisch eine Art der Zusatzdotierung des Trägers durch Ionenimplantation unter einem Rand jeder Elektrode i
- Fig, 5 ein Schema einer nach dem in Fig. 4 gezeigten Verfahren erhaltenen Konzentrationsverteilung.
Das bekannte integrierte System zur Speicherung und übertragung
von Ladungen, von dem ein Teil schematisch in den Figuren 1a, 1b und 1c gezeigt ist, weist einen aus Silicium η bestehenden Halbleiterträger
16 auf. Dieser Träger von einigen hundert yum Dicke trägt eine Isolierschicht 18 aus Siliciumoxid, deren Dicke in der
Größenordnung von 0,1 >um liegt. Auf dem Oxid sind Elektroden angeordnet,
die in ein und derselben Achse mit gleichbleibendem Abstand aufeinanderfolgen, mit 1, 2, 3 .... 9, nummeriert sind und
in üblicher V/eise durch Abscheidung und Photogravur hergestellt sein können. Diese Elektroden bestehen beispielsweise aus Aluminium.
Eine Anordnung von parallelen Linien von Elektroden, beispielsweise rechteckigen oder quadratischen, welche ein Matrixnetz bildet, kann
hergestellt werden, um beispielsweise mehrere Schieberegister oder
eine Retina herzustellen.
Man kann sich vorstellen, daß die Elektroden 3 Gruppen bilden, wobei
sich die Elektroden jeder Gruppe von den Elektroden einer anderen Gruppe durch Verschiebung um einen Schritt des Netzes der Elektroden
ableiten. Oberflächenleiter 10, 12 und 14 verbinden alle Elektroden einer Gruppe. Nicht gezeigte Taktgeber ermöglichen eine synchrone
Veränderung der· an den Leiter 10 angelegten Potentiale P1, der
209831/1089
an den Leiter 12 angelegten Potentiale P2 und der an den Leiter 14
angelegten Potentiale P3. Das integrierte System enthält noch Vorrichtungen,
wodurch positive Ladungen mindestens unter die erste Elektrode injiziert werden können. In dem in Fig. 1a (der Speicherung
entsprechend) gezeigten Fall sind die Ladungen unter den Elektroden 1 und 7 gezeigt, während keinerlei Ladung unter der Elektrode
4 vorhanden ist, wo das Halbleitermaterial 16 stark verarmt ist. Man kann willkürlich dem logischen Niveau 1 das Vorhandensein von
Ladungen und dem logischen Niveau O die Abwesenheit von Ladung unter
einer Elektrode der Ordnung 3a + 1 zuordnen, wobei a eine ganze positive Zahl oder O ist.
Mit den Leitern 10, 12 und 14 verbundene Taktgeber ermöglichen,
den bezüglich des Trägers gemessenen Potentialen P1, P2 und P3 drei
Höhen V1, V2 und V3 zu geben, welche jeweils als Ruhe- oder Polarisationsniveau, Speicherniveau und Übertragungsniveau bezeichnet
werden. Das Niveau V1 wird genügend klein gewählt, daß der Halbleiter
16 unter einer auf dieses Potential gebrachten Elektrode kaum
m Ladungsträgern verarmt. Das im Absolutwert höher als V1 liegende
Niveau V ist so gewählt, daß, wenn es in der Nähe Minoritätsträger
gibt, sie unter diese Elektrode gezogen werden (Fall der Elektroden 1 und 7 in Fig. 1a ) und unter der Elektrode eine starke Verarmung
erfolgt, wenn keine Minoritätsträger vorhanden sind (-Elektrode 4
in Fig. 1a). Diese letztgenannte Bedingung erfordert offensichtlich, daß der Absolutwert von V2 höher als die dem Halbleiter entsprechende
SchwelSpannung ist. Schließlich dient das Niveau V3, welches im
Absolutwert höher als das Niveau V2 ist, dazu, die Übertragung von
Ladungen von benachbarten Elektroden unter die auf dieses Niveau
gebrachte Elektrode su bewirken.
Während der Infovmat -.onsspeicherungen nut er den Elektroden der Ord-
209831/1089
nung 3a + 1 (Fall der Fig. 1a) geben die Taktgeber den Potentialen
P1, P2 und P3 jeweils die Werte V,, V1 und V-. Um die übertragung
unter die Elektroden der Ordnung 3a + 2 zu bewirken, bringen die Taktgeber die Potentiale P1, P2 und P3 auf die Niveaus V2 (Speicherung),
Vo (übertragung) und V1 (Ruhe), das heißt sie erhöhen den
Absolutwert des Potentials der Elektroden der Ordnung 3a + 2. Die Ladungen verschieben sich von den bei der Spannung V2 befindlichen
Elektroden unter die bei der Spannung V3 befindlichen Elektroden
(Fig. 1b) Schließlich bringen die Taktgeber a±u Potentiale P1, P2
und P3 auf die Niveaus V1, V2 bzw. V1 (Fig. 1c|-, vas der gleichen
Verteilung wie in Fig. 1a,jedoch um eine Elektrode verschoben, entspricht
.
Die maximale Arbeitsfrequenz ist begrenzt durch die Dauer des
Übergangs der Ladungen von einer Elektrode zur folgenden, und die Mindestfrequenz durch die Auffüllung der stark verarmten Bereiche
(Elektroden in Fig, la) durch thermische Erzeugung von Raumladung
in den Bereichen, welche die Information zerstfrt, indem sie die gespeicherten Minoritätsträger beseitigt. Diese.· Auffüllung kann
verlangsamt werden, indem man ein Material verwendet, dessen verbotenes
Band breiter als die des Siliciums ist.
Die beschriebene Vorrichtung erfordert drei Talctgeber , somit
schwierig herzustellende Verbindungen im Fall von integrierten Schaltungen. Außerdem erfordert die Speicherung einer Binärinformation
einen Platz e (Fig* 1a), welcher 3 Elektroden entspricht. Um die übertragung der Ladungen gerichtet vorneiimen zu können, muß
wegen des homogenen Charakters des Halbleiterträgers eine einzige
der Elektroden, welche derjenigen benachbart sind, von wo die Ladungen verschoben werden sollen, auf die Sparnung V3 gebracht
werden.
209831/1089
Die in den Figuren 2 und 3 gezeigte erfindungsgemäße Vorrichtung
ermöglicht eine Verringerung des Platzbedarfs zur Speicherung einer Binärinformation auf die Länge zveier Elektroden und damit entsprechend
eine Erhöhung der Informationsdichte, wobei nur zwei Taktgeber benutzt verden. Dafür verwendet das integrierte System
der Figuren 2 und 3 einen Träger, der nicht mehr homogen dotiert ist. Während die Masse des Trägers 16* beispielsweise Silicium η
ist, weisen die Oberflächenbereiche 20 des Halbleiters, die unter den jeweils an der gleichen Seite aller Elektroden eil', 2', 3· ...
liegenden Rändern liegen, eine höhere Dotierung auf, die ihre en
Schwell spannung erhöht. Wenn beispielsweise mit Vg^ die Schwellen-*
spannung für die Masse des Halbleiters Si-η und mit Vg« die Schwelle»
spannung für den mit Si-n++ bezeichneten stark dotierten Halbleiter
bezeichnet ist, gilt Vg- vs2* In der *n den P^S1111611 2 un(^ 3 gezeigten
Ausführungsform ist außerdem der Oberflächenbereich e des Halbleiters zwischen den Elektroden mit einer Verunreinigung von
entgegengesetzter Art wie die der Masse des Halbleiters dotiert (Akzeptor im Fall daß der Träger Silicium η ist). Man führt so eine
Teilkompensation herbei, welche die SchwelSpannung auf einen Wert
Vg1 bringt,der im absoluten Wert geringer als Vg2 und Vgg ist. Wie
aus dem folgenden ersichtlich beschleunigt das Vorhandensein dieser kompensierten Zone 22 die Übertragung von Ladungen von Elektrode
zu Elektrode, richtet sie und gestaltet sie wirksamer.
Die Elektroden 1', 2·, 3!· der Vorrichtung der Figuren 2 und
3 sind in einer geraden Zahl 2a vorhanden. Die ungeradzahligen
Elektroden sind mit einem ersten (nicht gezeigten) Taktgeber verbunden, der sie auf ein Potential P^1 bringt, welches 3 Niveaus
annehmen kann. Die geradzahligen Elektroden sind in ähnlicher Weise mit einem zweiten Taktgeber verbunden, der sie auf ein Potential
209831/1089
P'2 bringt, welches die gleichen drei Niveaus annehmen kann. Die
Zone der Raumladung, deren Grenze in Fig. 2a schematisch gestrichelt gezeichnet ist, entspricht der Speicherung von Informationen unter
den ungeradzahligen Elektroden: die aus Minoritätsträgern bestehenden Ladungen (Löchern da das Material Silicium η ist) sind unter
den Elektroden T und 31 festgehalten, die durch den Leiter 10· auf
ein Potential V„ gebracht sind, das in seinem absoluten Wert Über
VS2 liegt, unter der Elektrode 5f, die ebenfalls auf das Potential
V2 gebracht ist, und unter der keine Ladung vorhanden ist, ist der
Halbleiter stark verarmt. Die geradzahligen Elektroden sind durch den Leiter 12* bei einer niedrigen Ruhespannung V1 gehalten.
Die gerichtete übertragung von Ladungen erfolgt, wenn die Taktgeber
das Potential P'2 auf einen Wert Vg, der im absoluten Wert
größer als Vg~ ist, bringen, während P^ beim Wert V2 gehalten wird.
Die Grenze des Raumladungsbereichs unter den Elektroden nimmt die in Fig. 2b gezeigte Form an. Es erscheint ein elektrisches Feld,
dessen rraftlinien parallel zur Oberfläche des Halbleitermaterials sind und das bestrebt ist, die Ladungen der ungeradzahligen Elektroden
rasch und vollständig unter die geradzahligen Elektroden zu tibertragen. Die durch die unterschiedliche Dotierung erzeugte Richtwirkung
ergibt sich aus Fig. 2b.
Schließlich setzt eine neue Speicherung ein, diesmal unter den geradzahligen Elektroden, wenn die Taktgeber das Potential P'2 auf
den Wert V2 und das Potential P^ auf den Wert V1 zurückbringen
(Fig. 2c). Wie aus dem in den Figuren 2 und 3 gezeigten Fall ersichtlich entspricht der Platzbedarf e1 einer Binärinformation
nur der Länge von zwei Elektroden.
Da3 beschriebene integrierte System kann mit einer höheren Informationsdichte
für die gleichen Zwecke verwendet werden, vie die
209831/1069
bekannten integrierten Systeme zur Ladungsübertragung. Es kann insbesondere als dynamischer Speicher mit elektrischerAudesuag oder
als photoempfindliches Element (optischer Speicher oder künstliche Retina) verwendet werden. In den beiden Fällen erfolgt die Auslesung
in Reihe. Derunmittelbare optische Zugang durch den Träger kann
erleichtert werden durch Verwendung eines zusammengesetzten Trägers, der aus einer Schicht von Silicium auf Korund besteht.
In den beiden Fällen können, wie bekannt, die nit der letzten
Elektrode zusammenwirkenden Detektorkreise einen umgekehrt polarisierten
p~n übergang oder eine Diode mit Oberflächensperrschicht
aufweisen. Die Einführung der Information , wenn diese elektrischer Art ist, kann ebenfalls in bekannter Weise mit Hilfe ähnlicher
Bauelemente, wie Diffusionsdioden, Oberflächensperrschicht-Diode
(8chottky Diode) oder MOS-I apaz it äteimit starker Verarmung, vorgenommen
werden.
Für die Einführungsrchaiturm »·λ ^i6 Informationslesung sei auf
Veröffentlichungen verwiesen, die in "Bell Sys:em Technical Journal
Briefs" April 1970, Seite 587 bis 600 und in "Electronics" 11.Mai
1970, Seite 112 bis 119» erschienen sind.
Die heterogene Dotierung des OberflächenbereicJis des Halbleiters
kann insbesondere durch Anwendung von Ionenstrahlimplantation
vorgenommen werden, wie in Fig. 4 gezeigt. Nachdem die Isolierschicht 18· und die- Metallelektroden nach einem durchaus üblichen
Verfahren hergestei: t sind, erfolgt die Zusatzdotierung der Bereiche
20 durch einen zur Oberfläche schrägen Ionenstrahl. Schließlich, und vera es zur weiteren Begünstigung der übertragung
von Ladungen erforderlich ist, wird die Kompensation der Bereiche
' i% mit Hilfe eines diesmal sur Oberfläche senkrechten Ionenstrahls
bewirkt.
209831/10D8
Beispielsweise kann man als Halbleiter Silicium η verwenden und
dann die Implantation unter Verwendung eines Strahls von Phosphorionen
mit einer mittleren Energie von 180 keV vornehmen. Der Auftreffwinkel θ des Strahls ist nicht kritisch. Für gewöhnliche Dicken
der Elektrode kann man im allgemeinen einen Winkel θ zwischen loo
und 30° benutzen.
Beispielsweise zeigt Fig. 5 eine Tiefendotierung, die in Silicium η vorgenommen werden kann, das mit einer 500 8 dicken Oxidschicht
18· überzogen und mit Aluminiumelektroden von 1 /um Dicke mit in
einem Winkel von 30° abgeschrägten Kanten versehen ist. Der verwendete Strahl besteht aus Phosphorionen von 160 keV , die auf den
Träger unter einem Winkel von 170 n» auftreffen. Man erhielt die
in Fig.5 gezeigte Verteilung, wo die Kurven die Grenzen der Zonen angeben, wo die Dotierung jeweils größer als 101^, 10 und 1O1'
3
Ionen pro cnr ist. Zur Verdeutlichung ist der für die Oxidschicht und die Elektroden einerseits und den Träger andererseits benutzte Höhenmaßstab verschieden. In der gleichen Figur ist gestrichelt die
Ionen pro cnr ist. Zur Verdeutlichung ist der für die Oxidschicht und die Elektroden einerseits und den Träger andererseits benutzte Höhenmaßstab verschieden. In der gleichen Figur ist gestrichelt die
en
Veränderung der Schwsllspannung Vg längs des Trägers angegeben : die Erhöhung dieser Spannung Vg jenseits des durch die Elektroden bedeckten Bereichs kann anschließend durch Zufügung von Bor mit Hilfe eines zum Träger senkrechten Ionenstrahls (in Fig. 4 gestrichelt) nach einem üblichen Verfahren beseitigt werden. Die Erfindung ist selbstverständlich nicht auf die als Beispiele beschriebenen und gezeigten besonderen Ausführungsformen beschränkt sondern umfaßt auch Abwandlungen. Insbesondere ist wichtig zu beachten, daß das erfindungsgemäße integrierte System zur Ladungsspeicherung und -übertragung mit Halbleitern mit breitem verbotenem Band hergestellt werden kann, beispielsweise zusammengesetzten Halbleitern, was viel längere Zeiten der Gleichgewichtswiederherstelung in der inversionsschicht und damit einen Betrieb des Systems bei viel niedrigen Frequenzen ermöglicht.
Veränderung der Schwsllspannung Vg längs des Trägers angegeben : die Erhöhung dieser Spannung Vg jenseits des durch die Elektroden bedeckten Bereichs kann anschließend durch Zufügung von Bor mit Hilfe eines zum Träger senkrechten Ionenstrahls (in Fig. 4 gestrichelt) nach einem üblichen Verfahren beseitigt werden. Die Erfindung ist selbstverständlich nicht auf die als Beispiele beschriebenen und gezeigten besonderen Ausführungsformen beschränkt sondern umfaßt auch Abwandlungen. Insbesondere ist wichtig zu beachten, daß das erfindungsgemäße integrierte System zur Ladungsspeicherung und -übertragung mit Halbleitern mit breitem verbotenem Band hergestellt werden kann, beispielsweise zusammengesetzten Halbleitern, was viel längere Zeiten der Gleichgewichtswiederherstelung in der inversionsschicht und damit einen Betrieb des Systems bei viel niedrigen Frequenzen ermöglicht.
209831/1089
Claims (1)
- PATENTANSPRÜCHEpH) Ladungstiber tragung !vorrichtung mit einem integriertem System zur Speicherung und übertragung von Ladungen, welches als Träger einen dotierten Halbleiter aufweist, der mit einer dünnen Isolierschicht überzogen ist, die mindestens eine Anordnung von 2a (a = eine ganze Zahl) leitenden, längs einer Achse aufeinanderfolgenden Elektroden trägt, und Vorrichtungen zum Injizieren einer bestimmten Ladung von Minoritätsträgern unter mindestens die erste der Elektroden aufweist, dadurch gekennzeichnet, daß der Träger (161) unter der Anordnung (V, 2' ....) einen dotierten Oberflächenbereich aufweist, dessen Dotierung so verändert ist, daß eine PotentialachveUe für die Minoritätsträger stromaufwärts (bezüglich der übertragungsrichtung der Ladungen) von einem Ladungsspeicherbereich erzeugt wird, das ungefähr mit dem unter der einen der Elektroden liegenden Bereich zusammenfällt, sowie gekennzeichnet durch Vorrichtungen, welche das Potential aller ungeradzahligen Elektroden (T, 3', 5' ...) auf ein und denselben Wert und das Potential aller geradzahligen Elektroden (2·, 41 .··) auf ein und denselben Wert festlegen und diese Werte in Zyklen verändern, von denen jeder die übertragung der Ladung von einer Elektrode von zweien auf diejenige der benachbarten Elektroden bewirkt, deren Potent iaUshveXI· sich auf der Seite befindet, von wo die Ladung herkommt.2.) Integriertes System nach Anspruch 1, dadurch gekennzeichnet, daß unter Jeder Elektrode eine Oberflächenschicht aufweist, deren Dotierung unter dem stromaufwärts liegenden Rand (20) der Elektrode höher als unter dem Sest der Elektrode ist.3· Integriertes System nach Anspruch 1 oder 2, dadurch gekennxeich-net, daß der Träger zwischen den Elektroden einer Oberflachenschicht (22^ aufweist, vo die Anwesenheit des Donator- oder Akzeptordotierungsmittels mindestens teilweise durch die Anwesenheit eines Akzeptors, bzw. Donators kompensiert ist.4.) Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Übertragungsvorrichtungen an zwei aufeinander folgende Elektroden nacheinander :-in einer ersten Stufe eine Speicherspannung V2 , welche die gegebenenfalls unter der ersten der beiden Elektroden befindliche Ladung zurückhalten kann, und eine Polarisationsspannung V^, die geringer als V ist, anlegen ;-in einer zweiten Stufe die Spannung V2 und eine Ubertragungsspannung V31 die größer als V2 ist, anlegen ;-in einer ersten Stufe eines folgenden Zyklus Spannungen V- und V2 anlegen.5·) Integriertes System nach Anspruch 1, dadurch gekennzeichnet, tiaß der Halbleiter zwischen den Elektroden einen mindestens teilweise kompensierten Oberflächenbereich und unter jeder Elektrode und unter dem auf ein und derselben Seite jeder der Elektroden gebildeten Rand einen Starker als der Rest des HalbleitertrUgers unter den Elektroden dotierten Oberflächenbereich aufweist, wobei der kompensierte Bereich, der stark dotierte Bereich und der Rest des unter den Elektroden liegenden Halbleiterträgers SchwelfSpannungen von jeweils Vg1, V513 und Vß2 aufweisen, sowie gekennzeichnet durch Vorrichtungen zum Injizieren von Binärinformationen in Form von Ladungen von Minoritätsträgern in den Halbleiter und durch Vorrichtungen zum Speichern und Weiterbewecjen der 3inärinformation längs der Folge von Elektroden* wobei diese Vorrichtungen eineerste Zeitbasis, um nacheinander an die ungera<zahligen Elektroden Spannungen V2 (Speicherspannung) (V2 V S2)» V2» V1 (Polarisationsspannung - V1 vs2^' V3 (^bert::ra?un9ssPannun9 - V3 vs3^ anbiegen, welche einen Durchlaufzyklus von einer iingeradzahligen Elektrode zur folgenden ungeradzahligen Elektrode, dash eißt von einer Speicherzelle zur folgenden Speicherzelle bilden, und eine zweite Zeitbasis aufweisen, um gleichzeitig an die geradzahligen Elektroden die jeweiligen Spannungen V-, V^, V2 .... anzulegen, welche dem gleichen Zyklus entsprechen und von einer ungeradzahligen zur folgenden ungeradzahligen Elektrode gehen ; wobei die Ladungen der Minoritätsträger sich bei der Injektion und Speicherung für jede Gruppe von zwei Elektroden unter der auf das Potential V2 gebrachten lokalisieren.6.) Integriertes System nach Anspruch 4 oder 5f dadurch gekennzeichnet, daß der Halbleiterträger aus Silicium η besteht, eine Zusatzdotierung an Donatorionen unter einem der Ränder jeder Elektrode und eine durch Dotierung mit p- Elemente*, kompensierte Zone zwischen den Elektroden aufweist.7.) Integriertes System nach Anspruch 6, dadurch gekennzeichnet, daß der Träger aus Silicium η und die Isolierschicht aus SiO2 , das Dotierungselement des Siliciums aus Phosphor und der zur Kompensation dienende Akzeptor aus Bor besteher.8.) Verfahren zur Herstellung des integrierten Systems nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß auf einem Halbleiterträger eine Isolierschicht und eine Anorcixung leitender Elektroden hergestellt werden und die Dotierung des Halbleiters unter einem der Ränder der Elektroden durch Ionenimplantation mittels eines zum Träger schrägen Ionenstrahls verstärkt wird.209831/10899.) Verfahren nach. Anspruch 8, dadurch gekennzeichnet, daß der Zusatz von Ionen in den Bereichen zwischen den Elektroden durch Ionenimplantation nittels eines zum Träger senkrechten Strahls eines Akzeptors, wenn das Dotierungsmittel ein Donator ist, bzw. eines Donators, wenn das Dotierungsmittel ein Akzeptor ist,
kompensiert wird«209831/1089
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7101182A FR2123592A5 (de) | 1971-01-14 | 1971-01-14 | |
| FR7101182 | 1971-01-14 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2201395A1 true DE2201395A1 (de) | 1972-07-27 |
| DE2201395B2 DE2201395B2 (de) | 1976-07-22 |
| DE2201395C3 DE2201395C3 (de) | 1977-03-10 |
Family
ID=
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2412699A1 (de) * | 1973-03-19 | 1974-10-10 | Philips Nv | Halbleiteranordnung |
| DE2500184A1 (de) * | 1974-01-04 | 1975-07-17 | Commissariat Energie Atomique | Verfahren zum herstellen einer ladungsuebertragungsvorrichtung |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2412699A1 (de) * | 1973-03-19 | 1974-10-10 | Philips Nv | Halbleiteranordnung |
| DE2500184A1 (de) * | 1974-01-04 | 1975-07-17 | Commissariat Energie Atomique | Verfahren zum herstellen einer ladungsuebertragungsvorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1322110A (en) | 1973-07-04 |
| NL7200511A (de) | 1972-07-18 |
| DE2201395B2 (de) | 1976-07-22 |
| NL181767C (nl) | 1987-10-16 |
| JPS5637705B1 (de) | 1981-09-02 |
| NL181767B (nl) | 1987-05-18 |
| FR2123592A5 (de) | 1972-09-15 |
| US3829884A (en) | 1974-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2502235C2 (de) | ||
| DE2107022C3 (de) | ||
| DE4223272C2 (de) | Halbleitervorrichtung mit einer Wannenstruktur und Verfahren zu deren Herstellung | |
| DE2547828B2 (de) | Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor | |
| DE2412699A1 (de) | Halbleiteranordnung | |
| DE2759086A1 (de) | Fotodetektoranordnung | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE3530773A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE2148948A1 (de) | Elektrischer kondensator in einer integrierten schaltung, insbesondere als speicher fuer halbleiterspeicher | |
| DE2926334C2 (de) | ||
| DE2556668A1 (de) | Halbleiter-speichervorrichtung | |
| DE2133979B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
| DE3927176C2 (de) | ||
| DE1639549B1 (de) | Integrierte Halbleiterschaltung | |
| DE2318179C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2500184A1 (de) | Verfahren zum herstellen einer ladungsuebertragungsvorrichtung | |
| DE2201395A1 (de) | Ladungsuebertragungsvorrichtung und Verfahren zur Herstellung derselben | |
| DE2201395C3 (de) | Ladungsübertragungsvorrichtung und Verfahren zur Herstellung derselben | |
| DE2641302A1 (de) | N-kanal mis-fet in esfi-technik | |
| DE2837255A1 (de) | Von ladungskopplungsbauelementen gebildete speicheranordnung und verfahren zur herstellung solcher bauelemente | |
| DE2502481C2 (de) | ||
| DE19756530A1 (de) | Verfahren zur Herstellung einer Halbleitereinrichtung | |
| DE2500909A1 (de) | Verfahren zum betrieb einer ladungsverschiebeanordnung nach dem charge-coupled-device-prinzip (bccd) | |
| DE102004030237A1 (de) | Herstellungsverfahren für ein Halbleiterbauelement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 |