DE2201395B2 - Ladungsuebertragungsvorrichtung und verfahren zur herstellung derselben - Google Patents

Ladungsuebertragungsvorrichtung und verfahren zur herstellung derselben

Info

Publication number
DE2201395B2
DE2201395B2 DE19722201395 DE2201395A DE2201395B2 DE 2201395 B2 DE2201395 B2 DE 2201395B2 DE 19722201395 DE19722201395 DE 19722201395 DE 2201395 A DE2201395 A DE 2201395A DE 2201395 B2 DE2201395 B2 DE 2201395B2
Authority
DE
Germany
Prior art keywords
electrodes
electrode
under
transfer device
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722201395
Other languages
English (en)
Other versions
DE2201395A1 (de
DE2201395C3 (de
Inventor
Joseph Echirolles; Lacour Jacques Grenoble; Merckel Gerard La Tronche; Borel (Frankreich)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of DE2201395A1 publication Critical patent/DE2201395A1/de
Publication of DE2201395B2 publication Critical patent/DE2201395B2/de
Application granted granted Critical
Publication of DE2201395C3 publication Critical patent/DE2201395C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866Surface Channel CCD
    • H01L29/76875Two-Phase CCD
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1062Channel region of field-effect devices of charge coupled devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine Ladungsübertragungsvorrichtung mit einem integrierten System zur Speicherung und Übertragung von Ladungen, welches als Träger einen dotierten Halbleiter aufweist, der mit einer dünnen Isolierschicht überzogen ist, die mindestens eine Anordnung von 2a (a = eine ganze Zahl) leitenden, längs einer Achse aufeinanderfolgenden Elektroden trägt, und Von ichtungen zum Injizieren einer bestimm-
22 Ol
ten Ladung von Minoritätsträgem unter mindestens die erste der Elektroden aufweist Eine sok-he Ladungüübertragungsvorrichtung ist besonders, jedoch nicht ausschließlich als Schieberegister, Verzögerungsleitung und optischer Speicher verwendbar.
Die Ladungsübertragungsvorrichtungen (in angelsächsischer Terminologie: »charge coupled device«) gehören zu ibn integrierten Systemen, die als Substrat einen dotierten Halbleiter vom Leitungstyp η oder ρ aufweisen, der mit einer dünnen Isolierschicht, deren Dicke in der Größenordnung von 0,1 μιυ liegt, überzogen ist sowie regelmäßig auf der Schicht verteilte leitende Elektroden aufweist Die meistverwendeten dieser Systeme werden mit der Abkürzung MOS (M'-talloxidsemikonduktor) bezeichnet, da sie meist aus einem Halbleitersubstrat (ζ. B. Silicium η), <jiner dünnen Schicht des Oxids des Halbleiters (im genannten Fa)J S1O2) und Metallelektroden (z. B. Aluminium) bestehen, jedoch sei darauf hingewiesen, daß, wenn die Abkürzung »MOS« hier benutzt wird, sie auch ein nicht unter dieses Schema fallendes System bezeichnen kann, in dem beispielsweise die Isolierschicht nicht ein Oxid ist, insbesondere wenn sie, mindestens teilweise, ein Nitrid ist (MIS-Strukturen: Metall-Isolator-Semikonduktor) oder in denen die Elektroden beispielsweise aus sehr stark dotiertem Silicium bestehen.
Die in den MOS-Ladungsübertragungsvorrichtm/gen gespeicherten und verschobenen Ladungen bestehen aus Minoritätsträgern, die von Potentiallöchern zurückgehalten werden, die unter bestimmten, auf geeignete Potentiale gebrachten Elektroden erzeugt werden. LJm Ladungen von einer Elektrode zur folgenden zu übertragen, verschiebt man die Potentiallöcher von einer Elektrode ^ur nächsten, wobei die Verschiebung«;-richtung in den bis heute vorhandenen Ladungsübertnigungsvorrichtungen (die weiter unten beschrieben werden) durch Anordnung einer Zusatzelektrode bestimmt ist
Die MOS-Ladungsübertragungsvorrichtungen zeigen gegenüber den üblichen integrierten Schaltungen mit bipolaren Transistoren oder Feldeffekttransistoren den Vorteil einer größeren Kompaktheit und vor allem einer viel weniger Stufen umfassenden Herstellung. Dagegen stellen sie, wie weiter unten erläutert, einen dynamischen Speicher dar, in dem die Dauer der Informationsspeicherung begrenzt ist. Außerdem erfordert die Übertragung von Informationen bisher die Verwendung von drei Taktgebern, die durch sich überkreuzende Kreise mit den Elektroden verbunden sind, was der Einfachheit der Herstellung und Benutzung entgegenläuft.
Aufgabe der Erfindung ist also, Ladungsübertragungsvorrichtungen, welche nur zwei Taktgeber für die Speicherung und Übertragung der Ladungen benötigen und daher einfacher herzustellen und zu benutzen sind, und ein Verfahren zu deren Herstellung zu schaffen.
Diese Aufgabe wird gelöst durch eine Ladungsübertragungsvorrichtung der eingangs angegebenen Art, welche die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale aufweist.
Bevorzugte Ausführungsformen ergeben sich aus den Unteransprüchen. Das durch die Erfindung geschaffene Herstellungsverfahren weist die in Anspruch 8 oder 9 angegebenen Merkmale auf.
Die Verteilung der Dotierung im oberflächlichen Bereich, der unter der Anordnung der Elektroden liegt, führt zum Vorhandensein mehrerer Schwellenspannungen im oberflächlichen Bereich des Trägers unü entsprechend bei der Übertragung zum Auftreten eines elektrischen Feldes parallel zur Oberfläche des Trägers, wobei die Fddlinien von einer zur benachbarten Elektrode nur in Richtung der Achse (in der die Elektroden aufeinanderfolgend angeordnet sind) verlaufen.
Der Ausdruck »Schwellenspannung« bezeichnet hier und im folgenden die Mindestspannung, welche, wenn sie genügend lange an eine Elektrode angelegt wird, unter dieser Elektrode zur Ansammlung einer bestimmten Menge von Ladungen des zu den Ladungen des Trägers entgegengesetzten Typs führt
Bei einer ersten Ausführungsform der Erfindung (vgl. Anspruch 2) erfolgt die Veränderung der Dotierung des Oberflächenbereichs, indem unter jeder Elektrode unter deren stromaufwärts liegendem Rand ein Oberflächenbereich mit höherer Dotierung als unter dem Rest der Elektrode erzeugt wird.
Bei einer zweiten Ausführungsform der Erfindung (vgl. Anspruch 3) weist der Träger zwischen den Elektroden einen Oberflächenbereich auf, in der das Vorhandensein der Donator- oder Akzeptordotierung (z. B. Phosphor) mindestens teilweise durch die Anwesenheit eines Akzeptors oder Donators (z. B. Bor) kompensiert ist
Bei der ersten -\usführungsform sind für eine wirksame Übertragung der Ladungen von einer Speicherzelle zur folgenden Zelle verhältnismäßig hohe Steuerspannungen erforderlich. Bei der zweiten Ausführungsform werden die Ladungen mindestens teilweise unter den Zwischenelektrodenräumen gespeichert, und ihre Zahl ist sehr schwer zu regeln. Obwohl also die erste Ausführungsform durchaus praktisch durchführbar ist, wird eine Ladungsübertragungsvorrichtung bevorzugt, welche die beiden oben beschriebener Maßnahmen gemeinsam benutzt und von den angegebenen Nachteilen frei ist. Diese Ausführungsform dei Erfindung weist die Merkmale des Patentanspruchs f auf.
Die Erfindung wird erläutert durch die folgende Beschreibung einer nur als Beispiel angegebener Ausführungsform der Ladungsübertragungsvorrich tung, die dabei mit einem bekannten integrierten Systerr zur Speicherung und Übertragung von Ladunger verglichen wird. Die Beschreibung bezieht sich auf du Zeichnungen. Hierin zeigen
Fig. la, Ib und Ic Prinzipschemas der wesentlicher Teile des bekannten integrierten Systems im Schnit längs einer durch die Elektroden gehenden, zum Trägei senkrechten Ebene, wobei der Bereich der Raumladunf — die bei der Speicherung unter den Elektroden 1,4... 3a +1 von freien Trägern leere Zone — (Fig. la), dei Übertragung (Fig. Ib) und der Speicherung unter der Elektroden 2, 5,... 3a+2 (Fig. Ic) gestrichelt gezeig sind,
Fig.2a, 2b und 2c, ähnlich den Fig. 1, schematiscl gestrichelt, die Bereiche der Raumladung jeweils bei de Speicherung unter den ungeradzahligen Elektroden 1 3... (F i g. 2a), bei der Übertragung (F i g. 2b) und be der Speicherung unter den geradzahligen Elektroden 2 4... (Fig. 2c) der erfindungsgemäßen Ladungsübertra gungsvorrichtung,
F i g. 3 im gleichen Längenmaßstab wie die F i g. 2 dii Veränderungen der Schwellenspannung Vs längs de Trägers,
F i g. 4 schematisch eine Art der Zusatzdotierung de Trägers durch Ionenimplantation unter einem Ram jeder Elektrode,
F i g. 5 ein Schema einer nach demin F i g. 4 gezeigten Verfahren erhaltenen Konzentrationsverteilung.
Das bekannte integrierte System zur Speicherung und Übertragung von Ladungen, von dem ein Teil schematisch in den F i g. la, Ib und Ic gezeigt ist, weist einen aus Silicium η bestehenden Halbleiterträger 16 auf: Dieser Träger von einigen hundert μηι Dicke trägt eine Isolierschicht 18 aus Siliciumoxid, deren Dicke in der Größenordnung von 0,1 um liegt. Auf dem Oxid sind Elektroden angeordnet, die in ein und derselben Achse mit gleichbleibendem Abstand aufeinanderfolgen, mit 1, 2, 3... 9 numeriert sind und in üblicher Weise durch Abscheidung und Photogravur hergestellt sein können. Diese Elektroden bestehen beispielsweise aus Aluminium. Eine Anordnung von parallelen Linien von Elektroden, beispielsweise rechteckigen oder quadratischen, welche ein Matrixnetz bildet, kann hergestellt werden, um beispielsweise mehrere Schieberegister oder eine Retina herzustellen.
Man kann sich vorstellen, daß die Elektroden 3 Gruppen bilden, wobei sich die Elektroden jeder Gruppe von den Elektroden einer anderen Gruppe durch Verschiebung um einen Schritt des Netzes der Elektroden ableiten. Oberflächenleiter 10, 12 und 14 verbinden alle Elektroden einer Gruppe. Nicht gezeigte Taktgeber ermöglichen eine synchrone Veränderung der an den Leiter 10 angelegten Potentiale Pi, der an den Leiter 12 angelegten Potentiale P2 und der an den Leiter 14 angelegten Potentiale P3. Das integrierte System enthält noch Vorrichtungen, wodurch positive Ladungen mindestens unt?r die ers»e Elektrode injiziert werden können. In dem in Fig. la (der Speicherung entsprechend) gezeigten Fall sind die Ladungen unter den Elektroden 1 und 7 gezeigt, während keinerlei Ladung unter der Elektrode 4 vorhanden ist, wo das Halbleitermaterial 16 stark verarmt ist. Man kann willkürlich dem logischen Niveau ! das Vorhandensein von Ladungen und dem logischen Niveau 0 die Abwesenheit von Ladung unter einer Elektrode der Ordnung 3a + 1 zuordnen, wobei a eine ganze positive Zahl oder 0 ist.
Mit den Leitern 10,12 und 14 verbundene Taktgeber ermöglichen, den bezüglich des Trägers gemessenen Potentialen Fi, Pi und P3 drei Höhen Vi, V2 und V3 zu geben, welche jeweils als Ruhe- oder Polarisationsniveau, Speicherniveau und Übertragungsniveau bezeichnet werden. Das Niveau Vl wird genügend klein gewählt daß der Halbleiter 16 unter einer auf dieses Potential gebrachten Elektrode kaum an Ladungsträgern verarmt Das im Absolutwert höher ab Vi liegende Niveau V2 ist so gewählt daß, wenn es in der Nähe Minoritätsträger gibt sie unter diese Elektrode gezogen werden (Fall der Elektroden 1 und 7 in Fig. la) und unter der Elektrode eine starke Verarmung erfolgt wenn keine Minoritätsträger vorhanden sind (Elektrode 4 in Fi g. la). Diese letztgenannte Bedingung erfordert offensichtlich, daß der Absolutwert von V2 höher als die dem Halbleiter entsprechende Schwellenspannung ist Schließlich dient das Niveau V3, welches im Absolutwert höher als das Niveau V2 ist dazu, die Übertragung von Ladungen von benachbarten Elektroden unter die auf dieses Niveau gebrachte Elektrode zu bewirken.
Während der Informationsspeicherungen unter den Elektroden der Ordnung 3a + 1 (Fall der Fig. la) geben die Taktgeber den Potentialen Pi. Pi und Pj jeweils die Werte V2, Vi und Vi. Um die Übertragung unter die Elektroden der Ordnung 3a + 2 zu bewirken, bringen die Taktgeber die Potentiale Pi, P2 und P3 auf die Niveaus V2 (Speicherung), V3 (Übertragung) und Vi (Ruhe), das heißt, sie erhöhen den Absolutwert des Potentials der Elektroden der Ordnung 3a + 2. Die Ladungen verschieben sich von den bei der Spannung
s V2 befindlichen Elektroden unter die bei der Spannung V3 befindlichen Elektroden (Fig. Ib). Schließlich bringen die Taktgeber die Potentiale Pi, P2 und P3 auf die Niveaus Vi, V2 bzw. Vi (Fig. Ic), was der gleichen Verteilung wie in Fig. la, jedoch um eine Elektrode verschoben, entspricht.
Die maximale Arbeitsfrequenz ist begrenzt durch die Dauer des Übergangs der Ladungen von einer Elektrode zur folgenden, und die Mindestfrequenz durch die Auffüllung der stark verarmten Bereiche (Elektrode 4 in Fig. la) durch thermische Erzeugung von Raumladung in den Bereichen, welche die Information zerstört, indem sie die gespeicherten Minoritätsträger beseitigt. Diese Auffüllung kann verlangsamt werden, indem man ein Material verwendet, dessen verbotenes Band breiter als. das des Siliciums ist.
Die beschriebene Vorrichtung erfordert drei Taktgeber, somit schwierig herzustellende Verbindungen im Fall von integrierten Schaltungen. Außerdem erfordert die Speicherung einer Binärinformation einen Platz e (Fig. 1a), welcher 3 Elektroden entspricht. Um die Übertragung der Ladungen gerichtet vornehmen zu können, muß wegen des homogenen Charakters des Halbleiterträgers eine einzige der Elektroden, welche derjenigen benachbart sind, von wo die Ladungen verschoben werden sollen, auf die Spannung V3 gebracht werden.
Die in den F i g. 2 und 3 gezeigte erfindungsgemäße Vorrichtung ermöglicht eine Verringerung des Platzbedarfs zur Speicherung einer Binärinformation auf die Länge zweier Elektroden und damit entsprechend eine Erhöhung der Informationsdichte, wobei nur zwei Taktgeber benutzt werden. Dafür verwendet das integrierte System der F i g. 2 und 3 einen Träger, der nicht mehr homogen dotiert ist. Während die Masse des Trägers 16' beispielsweise Silicium η ist, weisen die Oberflächenbereiche 20 des Halbleiters, die unter den jeweils an der gleichen Seite aller Elektroden 1'. 2', 3'... liegenden Rändern liegen, eine höhere Dotierung auf, die ihre Schwellenspannung erhöht Wenn beispielsweise mit Vs2 die Schwellenspannung für die Masse des Halbleiters; Si-η und mit Va die Schwellenspannung für den mit Si-n++ bezeichneten stark dotierten Halbleiter bezeichnet ist gilt Vs3 > Vsi- In der in den F i g. 2 und 3 gezeigten Ausführungsform ist außerdem der Oberflächenbereich e des Halbleiters zwischen den Elektroden mit einer Verunreinigung von entgegengesetzter Art wie die der Masse des Halbleiters dotiert (Akzeptor im Fall daß der Träger Silicium η ist). Man führt so eine Teilkompensation herbei, welche die Schwellenspannung auf einen Wert Vsi bringt der im absoluten Wert geringer als Vs2 und V53 ist Wie aus dem folgenden ersichtlich, beschleunigt das Vorhandensein dieser kompensierten Zone 22 die Übertragung von Ladungen von Elektrode zu Elektrode, richtet sie und gestaltet sie wirksamer.
Die Elektroden Γ, 2', 3'... der Vorrichtung der F i g. 2 und 3 sind in einer geraden Zahl 2a vorhanden. Die ungeradzahligen Elektroden sind mit einem ersten (nicht gezeigten) Taktgeber verbunden, der sie auf ein Potential P\ bringt welches 3 Niveaus annehmen kann. Die geradzahligen Elektroden sind in ähnlicher Weise mit einem zweiten Taktgeber verbunden, der sie auf ein
22 Ol 395
Potential P't bringt, welches die gleichen drei Niveaus annehmen kann. Die Zone der Raumladung, deren Grenze in Fig.2a schematisch gestrichelt gezeichnet ist, entspricht der Speicherung von Informationen unter den ungeradzahligen Elektroden: Die aus Minoritätsträgern bestehenden Ladungen (Löchern, da das Material Silicium η ist) sind unter den Elektroden 1' und 3' festgehalten, die durch den Leiter 10' auf ein Potential V2 gebracht sind, das in seinem absoluten Wert über V·,? liegt. Unter der Elektrode 5', die ebenfalls auf das Potential V2 gebracht ist und unter der keine Ladung vorhanden ist, ist der Halbleiter stark verarmt. Die geradzahligen Elektroden sind durch den Leiter 12' bei einer niedrigen Ruhespannung V1 gehalten.
Die gerichtete Übertragung von Ladungen erfolgt, wenn die Taktgeber das Potential P'i auf einen Wert Vi, der im absoluten Wert größer als Vy_t ist, bringen, während P\ beim Wert V2 angehalten wird. Die Grenze des Raumladungsbereichs unter den Elektroden nimmt die in Fig. 2b gezeigte Form an. Es erscheint ein elektrisches Feld, dessen Kraftlinien parallel zur Oberfläche des Halbleitermaterial sind und das bestrebt ist, die Ladungen der ungeradzahligen Elektroden rasch und vollständig unter die geradzahligen Elektroden zu übertragen. Die durch die unterschiedliche Dotierung erzeugte Richlwirkung ergibt sich aus F i g. 2b.
Schließlich setzt eine neue Speicherung ein. diesmal unter den geradzahligen Elektroden, wenn die Taktgeber das Potential P'2 auf den Wert V; und das Potential P'i auf den Wert V, zurückbringen (Fig. 2c). Wie aus dem in den F i g. 2 und 3 gezeigten Fall ersichtlich, entspricht der Platzbedarf c'einer Binärinlormation nur der Länge von zwei Elektroden.
Das beschriebene integrierte System kann mit einer höheren Informationsdichte für die gleichen Zwecke verwendet werden wie die bekannten integrierten Systeme zur Ladungsübertragung. Es kann insbesondere als dynamischer Speicher mit elektrischer Auslesung oder als photoempfindliches Element (optischer Speicher oder künstliche Retina) verwendet werden. In den beiden Fällen erfoigt die Auslesung in Reihe Der unmittelbare optische Zugang durch den Träger kann erleichtert werden durch Verwendung eines zusammengesetzten Trägers, der aus einer Schicht von Silicium auf Korund besteht.
In den beiden Fällen können, wie bekannt, die mit der letzten Elektrode zusammenwirkenden Detektorkreise einen umgekehrt polarisierten p-n-Übergang oder eine Diode mit Oberflächensperrschicht aufweisen. Die Einführung der Information, wenn diese elektrischer Art ist, kann ebenfalls in bekannter Weise mit Hilfe ähnlicher Bauelemente, wie Diffusionsdioden, Oberflächensperrschicht-Diode (Schottky Diode) oder MOS-Kapazität mit starker Verarmung, vorgenommen werden.
Für die Einführungsschaltung und die Informationslesung sei auf Veröffentlichungen verwiesen, die in »Bell System Technical Journal Briefs«, April 1970. Seite 587 bis 600 und in »Electronics«, 11. Mai 1970, Seite 112 bis s 119, erschienen sind.
Die heterogene Dotierung des Oberflächenbereichs des Halbleiters kann insbesondere durch Anwendung von lonensirahlimplantation vorgenommen werden, wie in Fig.4 gezeigt. Nachdem die Isolierschicht 18' ίο und die Metallelektrode!! nach einem durchaus üblichen Verfahren hergestellt sind, erfolgt die Zusatzdotierung der Bereiche 20 durch einen zur Oberfläche schragen Ionenstrahl. Schließlich, und wenn es zur weiteren Begünstigung der Übertragung von Ladungen erforderlieh ist, wird die Kompensation der Bereiche 11' mit Hilfe eines diesmal zur Oberfläche senkrechten Ionenstrahl bewirkt.
Beispielsweise kann man als Halbleiter Silicium η verwenden und dann die Implantation unter Verwendung eines Strahls von Phosphorionen mit einer mittleren Energie von 180 keV vornehmen.
Der Auftreffwinkel Θ des Strahls ist nicht kritisch. Für gewöhnliche Dicken der Elektrode kann man im allgemeinen einen Winkel Θ zwischen 10° und 30= 2s benutzen.
Beispielsweise zeigt Fig. 5 eine Tiefendotierung, die in Silicium η vorgenommen werden kann, das mit einer 500 A dicken Oxidschicht 18' überzogen und mit Aluminiumelektroden von 1 μΐη Dicke mit in einem Winkel von 30° abgeschrägten Kanten versehen ist. Der verwendete Strahl besteht aus Phosphorionen von 180 keV, die auf den Träger unter einem Winkel von 17C 11' auftreffen. Man erhielt die in Fig. 5 gezeigte Verteilung, wo die Kurven die Grenzen der Zonen .15 angeben, wo die Dotierung jeweils größer als l0r\ 10;t" und 1017 Ionen proem3 ist. Zur Verdeutlichung ist der für die Oxidschicht und die Elektroden einerseits und den Träger andererseits benutzte Höhenmaßstab verschieden. In der gleichen Figur ist gestrichelt die Veränderung der Schwellenspannung Vs längs des Trägers angegeben: die Erhöhung dieser Spannung V», jenseits des durch die Elektroden bedeckten Bereichs kann anschließend durch Zufügung von Bor mit Hilfe eines zum Träger senkrechten Ionenstrahl (in F i g. 4 gestrichelt) nach einem üblichen Verfahren beseitig! werden.
Die Erfindung umfaßt selbstverständlich auch Ab Wandlungen der beschriebenen und gezeigten besonderen Ausfiihrungsformen. Insbesondere ist wichtig zi beachten, daß die erfindungsgemäße Ladungsübertra gungsivorrichtung mit Halbleitern mit breitem verböte nem Band hergestellt werden kann, beispielsweisi zusammengesetzten Halbleitern, was viel längen Zeiten der Gleichgewichtswiederherstellung in de Inversionsschicht und damit einen Betrieb des System bei viel niedrigeren Frequenzen ermöglicht.
Hierzu 4 Blatt Zeichnungen

Claims (9)

Patentansprüche:
1. Ladungsübertragungsvorrichtung mh_ einem integrierten System zur Speicherung und Übertragung von Ladungen, welches als Träger einen dotierten Halbleiter aufweist, der mit einer dünnen Isolierschicht überzogen ist, die mindestens eine Anordnung von 2a (a = eine ganze Zahl) leitenden, längs einer Achse aufeinanderfolgenden Elektroden trägt, und Vorrichtungen zum Injizieren einer bestimmten Ladung von Minoritätsträgern unter mindestens die erste der Elektroden aufweist, dadurch gekennzeichnet, daß der Träger (16') unter der Anordnung (Γ, 2'...) einen dotierten Oberilächenbereich aufweist, dessen Dotierung so verändert ist, daß eine Potentialschwelle für die Minoritätsträger stromaufwärts (bezüglich der Übertragungsrichtung der Ladungen) von einem Ladungsspeicherbereich erzeugt wird, er ungefäht mit dem unter der einen der Elektroden liegenden Bereich zusammenfällt, sowie gekennzeichnet durch Vorrichtungen, welche das Potential aller ungeradzahligen Elektroden (V, 3', 5'...) auf ein und denselben Wert und das Potential aller geradzahligen Elektroden (2', 4'...) auf ein und denselben Wert festlegen und diese Werte in Zyklen verändern, von denen jeder die Übertragung der Ladung von einer Elektrode von zweien auf diejenige der benachbarten Elektroden bewirkt, deren Potentialschwelle sich auf der Seite befindet, von wo die Ladung herkommt
2. Ladungsübertragungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das integrierte System unter jeder Elektrode eine Oberflächenschicht aufweist, deren Dotierung unter dem stromaufwärts liegenden Rand (20) der Elektrode höher als unter dem Rest der Elektrode ist.
3. Ladungsüberlragungsvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Träger zwischen den Elektroden eine Oberflächenschicht (22) aufweist, in der die Anwesenheit des Donator- oder Akzeptordotierungsmittels mindestens teilweise durch die Anwesenheit eines Akzeptors bzw. Donators kompensiert ist.
4. Ladungsübertragungsvorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Übertragungsvorrichtungen an zwei aufeinanderfolgenden Elektroden nacheinander:
in einer ersten Stufe eine Speicherspannung V2, welche die gegebenenfalls unter der ersten der beiden Elektroden befindliche Ladung zurückhalten kann, und eine Polarisationsspannung Vi, die geringer als V2 ist, anlegen;
in einer zweiten Stufe die Spannung V2 und eine
Übertragungsspannung V3, die größer als V2 ist, anlegen;
in einer ersten Stufe eines folgenden Zyklus Spannungen V1 und V2 anlegen.
5. Ladungsüberf.ragungsvorrichtung nach An-Spruch 1, dadurch gekennzeichnet, daß der Halbleiter zwischen den Elektroden einen mindestens teilweise kompensierten Oberflächenbereich und unter jeder Elektrode und unter dem auf ein und derselben Seite jeder der Elektroden gebildeten Rand einen stärker als der Rest des Halbletterträgers unter den Elektroden dotierten Oberflächenbereich aufweist, wobei der kompensierte Bereich, der stark dotierte Bereich und der Rest des unter der Elektroden liegenden Halblei.terträgers Schwellenspannungen von jeweils Vsi, Vo und Vs2 aufweisen sowie gekennzeichnet durch Vorrichtungen zum Injizieren von Binärinformationen in Form von Ladungen von Minoritätsträgern in den Halbleiter und durch Vorrichtungen zum Speichern und Weiterbewegen der Binärinformation längs der Folge von Elektroden, wobei diese Vorrichtungen eine erste Zeitbasis, um nacheinander an die ungeradzahligen Elektroden Spannungen V2 (Speicherspannung) (V2 > Vs2), V2, V1 (Polarisationsspannung - Vi < Vn), V3 (Übertragungsspannung — V3 > Vs) anzulegen, welche einen Durchlaufzyklus von einer ungeradzahligen Elektrode zur folgenden ungeradzahligen Elektrode, das heißt von einer Speicherzelle zur folgenden Speicherzelle, bilden, und eine zweite Zeitbasis aufweisen, um gleichzeitig an die geradzahligen Elektroden die jeweiligen Spannungen V1, V2, V3.. anzulegen, welche dem gleichen Zyklus entsprechen und von einer ungeradzahligen zur folgenden ungeradzahligen Elektrode gehen; wobei die Ladungen der Minoritätsträger sich bei der Injektion und Speicherung für jede Gruppe von zwei Elektroden unter der auf das Potential V2 gebrachten lokalisieren.
6. Ladungsübertragungsvorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Halbleiterträger aus Silicium besteht, eine Zusatzdotierung an Donatorionen unter einem der Ränder jeder Elektrode und eine durch Dotierung mit p-Elementen kompensierte Zone zwischen den Elektroden aufweist.
7. Ladungsübertragungsvorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Träger aus Silicium η und die Isolierschicht aus SiO2, das Dotierungselement des Siliciums aus Phosphor und der zur Kompensation dienende Akzeptor aus Bor bestehen.
8. Verfahren zur Herstellung der Ladungsübertragungsvorrichtung nach einem der Ansprüche t bis 7, dadurch gekennzeichnet, daß auf einem Halbleiterträger eine Isolierschicht und eine Anordnung leitender Elektroden hergestellt werden und die Dotierung des Halbleiters unter einem der Ränder der Elektroden durch Ionenimplantation mittels eines zum Träger schrägen Ionenstrahls verstärkt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Zusatz von Ionen in den Bereichen zwischen den Elektroden durch Ionenimplantation mittels eines zum Träger senkrechten Strahls eines Akzeptors, wenn das Dotierungsmittel ein Donator ist, bzw. eines Donators, wenn das Dotierungsmittel ein Akzeptor ist, kompensiert wird.
DE19722201395 1971-01-14 1972-01-13 Ladungsübertragungsvorrichtung und Verfahren zur Herstellung derselben Expired DE2201395C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7101182 1971-01-14
FR7101182A FR2123592A5 (de) 1971-01-14 1971-01-14

Publications (3)

Publication Number Publication Date
DE2201395A1 DE2201395A1 (de) 1972-07-27
DE2201395B2 true DE2201395B2 (de) 1976-07-22
DE2201395C3 DE2201395C3 (de) 1977-03-10

Family

ID=

Also Published As

Publication number Publication date
NL7200511A (de) 1972-07-18
GB1322110A (en) 1973-07-04
DE2201395A1 (de) 1972-07-27
US3829884A (en) 1974-08-13
FR2123592A5 (de) 1972-09-15
JPS5637705B1 (de) 1981-09-02
NL181767B (nl) 1987-05-18
NL181767C (nl) 1987-10-16

Similar Documents

Publication Publication Date Title
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2412699C2 (de) Ladungsgekoppeltes Halbleiterbauelement
DE2107022C3 (de)
DE2919522A1 (de) Ladungsuebertragungs-bauelement
DE2841453C2 (de) Halbleiterspeicherzelle
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2854945A1 (de) Fluessigkristall-lichtventil
DE2705503B2 (de) Halbleiterspeicheranordnung
DE2358672A1 (de) Halbleiter-anordnung zur abbildung eines bestimmten gebietes und verfahren zur herstellung einer solchen anordnung
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2842122A1 (de) Energieunabhaengige speicherzelle sowie metallnitridoxid-halbleitervorrichtung und sammlerzelle
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2722538A1 (de) Ladungsgekoppelte halbleitervorrichtung
DE2703871C2 (de) Halbleiterspeicher mit wenigstens einem V-MOS-Transistor
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
EP0021218B1 (de) Dynamische Halbleiter-Speicherzelle und Verfahren zu ihrer Herstellung
DE2734409C3 (de) Bildaufnahmegerät in CCD-Bauweise
DE2500184A1 (de) Verfahren zum herstellen einer ladungsuebertragungsvorrichtung
DE2713876A1 (de) Ladungsgekoppeltes element (ccd)
DE2201395C3 (de) Ladungsübertragungsvorrichtung und Verfahren zur Herstellung derselben
DE2201395B2 (de) Ladungsuebertragungsvorrichtung und verfahren zur herstellung derselben
DE2641302A1 (de) N-kanal mis-fet in esfi-technik
DE2837255A1 (de) Von ladungskopplungsbauelementen gebildete speicheranordnung und verfahren zur herstellung solcher bauelemente

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977