DE2200456C3 - Datenverarbeitungsanlage - Google Patents
DatenverarbeitungsanlageInfo
- Publication number
- DE2200456C3 DE2200456C3 DE19722200456 DE2200456A DE2200456C3 DE 2200456 C3 DE2200456 C3 DE 2200456C3 DE 19722200456 DE19722200456 DE 19722200456 DE 2200456 A DE2200456 A DE 2200456A DE 2200456 C3 DE2200456 C3 DE 2200456C3
- Authority
- DE
- Germany
- Prior art keywords
- control
- data processing
- pulse
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 35
- 230000000875 corresponding Effects 0.000 claims description 8
- 230000003111 delayed Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 230000001629 suppression Effects 0.000 claims 5
- 238000004519 manufacturing process Methods 0.000 claims 2
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 230000001934 delay Effects 0.000 claims 1
- 230000001419 dependent Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006011 modification reaction Methods 0.000 description 2
- 210000001624 Hip Anatomy 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 235000015108 pies Nutrition 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001960 triggered Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Description
15
wird und den Datenverarbeitungseinheiten bei jS-m Datenübertragungskanal ein schneller und
"~λ„,lässiger Zugang eröffnet wird.
Die Erfindung löst diese Aufgabe durch die im Patentanspruch 1 gekennzeichnen: DatenverarbeiiTn
anlage.
Ein bevorzugtes Ausführungstoispiel der Erfindung
•IT nachstehend an Hand der Zeichnungen im
rinzelnen erläutert Es zeigt
Pie l ein Blockschaltschema einer Datenverarbeinesaniage,
Fig 2 ein Blockschaltschema des Prinzips der rfindungsgemäßen Steuerschaltung,
F i B-3 ein Diagramm, das in der Steuerschaltung nach
P' e 2 auf tretende Signalverläufe wiedergibt,
pjg 4 ein Blockschaltschema der Ausführungsform
Her Datenverarbeitungsanlage und
pi» 5 ein ausführlicheres Blockschaltschema der in
FiB 4dargestellten Steuerschaltung*^.
Die in F i g. 1 gezeigte Datenverarbeitungsanlage hat
beispielsweise fünf Datenverarbeitungseinheiten oder Computer, bezeichnet mit Computer Nr. 1... Computer
Nr 5 Die verwendeten Computer können z.B. Einheiten vom Typ PDP-8 und/oder vom Typ RCA
Model No. 1600 sein. Sie sind sämtlich an einen eemeinsamen Übertragungskanal (Sammelleitung) 10
angeschlossen, und es ist nicht möglich, daß zwei oder mehr Computer gleichzeitig über den Übertragungska-
nalf ÜTSKer Anzahl der Computer entsprechende
Anzanr von Steuerschaltungen 12-1, 12-2 ... 12-5
meinen anderen der Computer angeschlossen ist. Jede Seuerschaltung hat einen Steuereingang 14(14-1,14-2
u Wlan dem s,e ein impulsförmiges Steuersignal Pl
St, und einen Steuerausgang 16 (16-1,16-2 usw.). ein entsprechendes Steuersignal PO erzeugt.
bei Empfang der Vorderflaike des Impulses Tl einen
negativ gerichteten Impuls B mit einer Dauer von 50 Nanosekunden. Dieser kurze impuls B gelangt zum
einen Eingang eines NOR-Gliedes 34, dessen zweitem Eingang als Anforderungssignal RU eine Gleichspannung
zugeführt ist, die negative Polarität hat, wenn der an die betreffende Steuerschaltung angeschlossene
Computer arbeitet Der Impuls C des NOR-Gliedes 34 ist dem C-Eingang (Takteingang) des JK-Flipflops 26
zugeführt
Das JK-Flipflop 26 arbeitet nach der folgenden
Funktionstabelle, worin der »nächste Zustand« derjenige
Zustand ist, den das Flipflop bei Empfang des nächsten Impulses C=I annimmt, und worin 0
»nichtbeachten« bedeut et.
Anfangszustand | D | 5/ | SK | Nächster Zustand |
D | |
D | 0 | 0 | 0 | D ~ | O | |
(1) | 1 | 1 | 0 | 0 | \ | 1 |
(2) | 0 | 0 | 0 | 0 | 1 | |
(3) | 0 | 0 | 1 | 0 | 0 | 0 |
(4) | 0 | 1 | 1 | 1 | 1 | 0 |
(5) | 0 | 0 | 1 | 1 | 1 | 1 |
(6) | 1 | 0 |
Zusätzlich hat das JK-Flipflop 26 einen
gang. Bei Empfang eines negauven Impulses an diesem
Eingang w.rd das Fhpflop. wenn kern Impuls C-I
anwesend ist. rückgesetzt P=O-O=; U h ,.
Es se· angenommen, daß im Bereich der «euerscn«
tung nach Fig.l der an »e E^" ^JH
Zugang zum gememsamen g
F i g. 1 wünscht. In d.esem Fall ist RU
f-. SSSS
dann, wenn der Eingangs.mpuls am Steuereingang,14
länger als ein gegebenes Intervall, mi vorliegenden FaH
50 Mikrosekunden, ist. Impulse, «he kurzer sind, werden
irk J^g und _
NOR-Ghed 20,Axm Λ s^ BefEmpfang det
erzeugt der Impuhgener.·
SWJTSrlSRGÜede, gelangt zu einem
impulsgenerator 22. Dieser spricht auf die Hmterlanke
des Impulses A an und erzeugt einen Impuls Emit e.ne
Dauer von 30 Mikrosekunde^Der Impuls E gelang »
zum einen Eingang eines UND-Gliedes 24, das a» seinem zweiten Eingang einen Impuls D als Ausgangssignal
eines JK-Flipflops 26 empfängt. Em Impuls Farn
Ausgang des UND-Gliedes 24 w.rd einem ODER-Glied 28 zugeleitet. Dieses liefert einen Impuls G an einen *
Impulsgenerator30.
i£
g J
einen posm
po» 've
D-^ und^
einen posm
po» 've
D-^ und^
Gl ed
SL·^ so daß es durd
bei B aufgetastet wird un« n , ls « erzcugL Diese
setztdas )K-Flipflop26.sodal
^s J ^ ^
wer v^ ^ Compute
^ J-J
djesem daß der Zugan
u ^1 für ihn frei ist.
-Glied 20 (oberer Teil von hg.-
Jedoch erzeugt dieser erst dann einen Ausgangsimpuls, wenn die Hinterflanke (die negativ gerichtete Flanke)
des Impulses A auftritt. Zum Zeitpunkt fi (Fig. 3) ist Ό
negativ und dadurch das UND-Glied 24 gesperrt worden. Der negative Impuls E tritt zum Zeitpunkt t2,
d. h. 150 MikroSekunden später auf. Der Impuls E trifft daher beim UND-Glied 24, ein, nachdem dieses gesperrt
worden ist, so daß das UND-Glied 24 keinen Ausgangsimpuls erzeugt.
Wie bereits erwähnt, zeigt der dem Computer zugeleitete Impuls D=I dem Computer an, daß der
Übertragungskanal 10 für ihn frei ist. Der Computer überträgt seine !informationen, indem er über den
Übertragungskanal einen Code sendet, der von demjenigen Computer, mit dem er in Verkehr zu treten
wünscht, erkannt wird. Handelt es sich bei der Steuerschaltung nach Fig.2 beispielsweise um die
Steuerschaltung 12-1 des Computers Nr. 1, so kann der Computer Nr. 1 über den Übertragungskanal den
Kennungscode für den Computer Nr. 4 senden. Dieser Code wird vom Computer Nr. 4 erkannt, der daraufhin
während eines passenden Unterbrechungsintervalls dem Computer Nr. 1 rückmelden kann, daß er für den
Verkehr mit ihm bereit ist.
Anschließend führen die beiden Computer ihren Verkehr miteinander durch, was im allgemeinen in
einem kurzen Zeitintervall, beispielsweise in einer Sekunde oder weniger geschieht, und nach beendetem
Verkehr meldet der Computer Nr. 1 seiner Steuerschaltung, daß er den Übertragungskanal nicht mehr
benötigt. Zu diesem Zweck schickt er ein Signal ST= 1 an das ODER-Glied 28. Das Signal STkann, obwohl dies
nicht kritisch ist. eine Dauer von z. B. 10 Mikrosekunden haben. Bei Empfang dieses Impulses erzeugt das
ODER-Glied 28 einen Ausgangsimpuls von gleicher Dauer. Der Impulsgenerator 30 spricht auf die
Hinterflanke dieses Impulses an und erzeugt ein negativ
gerichtetes Steuersignal PO, das ungefähr die gleiche Dauer und Amplitude wie das Steuersignal Pl hat. Das
Steuersignal /^Ogelangt über die Steuerverbindung zum
Eingang 14 der Steuerschaltung des nächsten Computers.
Wenn der Computer den Übertragungskanal freizugeben wünscht, schickt er außerdem an das JK-Flipflop
26 ein Rücksetzsignal, das zeitlich ungefähr mit dem Signal STzusammenfällt. Durch dieses Signal wird das
JK-Flipflop 26 rückgesetzt (D wird 0 und D wird 1). Nachdem das Flipflop rückgesetzt ist. wird es vom
Computer mit den Signalen SJ=O. SK= \ beschickt. Bei
Signalen dieser Werte und bei D= 0. D= 1 befindet sich das JK-Flipflop 26 in einem Zustand, in dem eine
etwaige Änderung des Wertes vor» C keinen Einfluß auf den Zustand des Flipflops hat (Zeile 3 der obigen
Funktionstabeüe).
Es sei jetzt angenommen, daß die Steuerschaltung sich in dem soeben erläuterten Zustand befindet und das
Steuersignal Pl an ihrem Steuereingang 14 eintrifft. Jetzt werden, wie zuvor,die Impulse A. Bund Cerzeugt
Jedoch wird durch den impuls <Tdas |K Hipflop 26 nicht
gesetzt, und D bleibt 1. so daß das UND-Glied 24
voraktiviert ist. Der Impuls A wird erzeugt, vv ic in F i g. 3
gezeigt, und bei Empfang der Hinterflanke dieses impulse* erzeugt der Impulsgenerator 22 einen
positiven Impuls ff mit einer Dauer von 30 Mikrosekunden. Dadurch wird das UND-Glied 24 aufgctastet. so
daß es einen Impuls f erzeugt. Bei Kmpfang dieses
Impulses er7cugi das ODF.R-Glied 28 einen Impuls G.
der die gleiche Dauer hai wie der Impuls /und n-itlich
ungefähr mit diesem zusammenfällt. Bei Empfang der Hinterflanke des Impulses Eerzeugt der Impulsgenerator
30 einen Ausgangsimpuls PO. In diesem Fall ist die Vorderflanke des Steuersignals PO gegenüber der
Vorderflanke des Steuersignals Pl um 230 Mikrosekunden verzögert.
Bei der oben beschriebenen Ausführungsform der Datenverarbeitungsanlage können sogenannte »Bytes«,
d. h. Informationseinheiten, von Computer zu Computer
ίο parallel über einen Mehrleiterkanal übertragen werden,
oder der Übertragungskanal 10 kann nur einen einzigen
Leiter (mit Erd- oder Masserückleitung) für die serielle Übertragung von Bits haben. Eine dritte Möglichkeit ist
in Fig.4 veranschaulicht Hier werden sowohl die
Steuerinformationen als auch die Daten, die ein Computer an den nächsten zu schicken wünscht, über
die gleiche Steuerleitung (wiederum mit Masserückleitung) übertragen. Bei dieser Anlage empfängt der /te
Computer seine Daten vom yi-ten Computer und überträgt an den y-l-ten Computer. Sowohl bei den
Steuerdaten als auch bei der Information laufen sämtliche Signale über die Steuerschaltungen 12-la,
12-2ausw.
Eine typische Steuerschaltung ist in F i g. 5 gezeigt.
Wie bei der zuvor beschriebenen Anlage sind die verschiedenen Steuerschaltungen 12-1 a, 12-2a usw.
identisch, so daß nur eine von ihnen im einzelnen erläutert wird. Außerdem sind diejenigen Elemente in
der Steuerschaltung nach F i g. 5, die in ihrer Arbeitsweise und ihrem Aufbau den entsprechenden Elementen
in F i g. 2 gleichartig sind, mit den gleichen Bezugszeichen bezeichnet.
Bei der Steuerschaltung nach F i g. 5 ist an den Steuereingang 14 ein Signalübersetzer 50 angeschlossen.
(Eine ähnliche Anordnung wie hier und bei 68 in F i g. 5 kann auch in der Steuerschaltung nach Γ i g. 2
vorgesehen sein, ist dort wegen der besseren Übersichtlichkeit jedoch nicht gezeigt.) Der Signalübersetzer
kann eine handelsübliche Einheit wie ein. Modem (Modulator-Demodulator) oder dergleichen sein und
hat den Zweck, beispielsweise ein niederfrequentes Tonsignal in eine Gleichspannung zu übersetzen.
Der Ausgang 14a des Signalübersetzers ist an ein Eingangsschieberegister 52 sowie an einen Taktimpulsgeber
54 angeschlossen. Dieser Ausgang 14a führt normalerweise während der Intervalle zwischen der
Übertragung von Bytes einen einer »1« entsprechenden Spannungswert. Bei Eintreffen des stets den Wert »0«
habenden ersten Bits eines seriell empfangenen Bytes wird der Taktimpulsgeber 54 aktiviert Danach erzeugt
er diejenige Anzahl von Schiebeimpulsen, die zum Einschieben der seriell empfangenem M+1 Bits des
Bytes in das Eingangsschieberegister 52 benötigt wird, und schaltet dann ab. Es gibt auch verschiedene andere
Möglichkeiten für die Ausbildung des Taktimpulsgebers. So kann er in der Weise freilaufend oder selbstkippend
ausgeführt sein, daß er durch die erste »0« eingeschaltet
wird und abschaltet nachdem er die für die Auffüllung des Eingangsschieberegisters 52 mit den M+1 Bits
f>o eines Bytes erforderliche Anzahl von Taktimpulsen
er/eugt hat. Oder der Taktimpulsgeber 54 kann die für das Einschieben der 3its in das Schieberegister
benötigten Taktimpulse von den aufeinanderfolgenden Bits selbst ableiten (Selbsttaktgabe). Als dritte Möglich-
f<5 keit kann der Takt impulsgeber durch ein Signal
abgeschaltet werden, das vom Eingangsschieberegister 52 erzeugt wird, wenn dieses voll ist. Dies kann in der
Weise geschehen, daß das F.ingangsschieberegister 52,
nachdem sein Inhalt an ein Ausgangsschieberegister 58 übertragen ist, stets auf eine »1« in sämtlichen Stufen
rückgestellt wird und die erste »0«, welche die letzte Stufe erreicht, erfaßt wird. Diese letztere Möglichkeit ist
in F i g. 5 schematisch durch die Rückkopplungsleitung 55 angedeutet.
M kann irgendeine passende Zahl, beispielsweise 6 oder 8 oder dergleichen sein. Das zusätzliche Bit (wegen
dessen jedes Register eine Kapazität M+1 statt Λ/hat)
ist stets eine »0«, entsprechend dem Wert des ersten Bits, und diese »0« wird dazu verwendet, den
Taktimpulsgeber 54 einzuschalten.
Die Steuerstufe 56 nimmt wahr, wenn das Eingangsschieberegister 52 voll ist. Dies kann am einfachsten in
der obenerwähnten Weise geschehen, d. h. indem das Eingangsschieberegister 58 übertragen ist, auf eine »1«
in sämtlichen Stufen rückgestellt und dann die erste »0«, die die letzte Registerstufe erreicht, erfaßt wird. Als
Antwort darauf oder auf irgendeine andere Anzeige, daß das Eingangsschieberegister 52 voll ist, liefert die
Steuerstufe 56 einen Impuls A von z. B. 150 Mikrosekunden
an die Eingangstorglieder des Ausgangsschieberegisters 58, woraufhin die im Eingangsschieberegister 52
gespeicherten M+ 1 Bits zum Ausgangsschieberegister übertragen werden.
Das Ausgangsschieberegister ist an einen Decodierer 60 angeschlossen, dessen Ausgang 62 an einen
Impulsgenerator 32 angeschlossen ist. Der Decodierer 60 erzeugt eine Ausgangsgröße »0«, wenn in ihm ein
Steuerbyt. aus M+ 1 Bits gespeichert ist und wenn er durch den Impuls A von der Steuerstufe aktiviert wird.
Das Steuerbyte zeigt der Steuerschaltung an, daß der dazugehörige Computer über den gemeinsamen Übertragungskanal
verkehren kann. d. h., es erfüllt in der Anordnung nach Fig. 5 die gleiche Funktion wie das
Steuersignal Plbei der Anordnung nach F i g. 2.
Die Stufen 32, 34, 26, 24 und 22 sind den gicichbezifferten Stufen der Anordnung nach F i g. 2
analog. Schließlich enthält die Steuerschaltung nach F i g. 5 einen Taktimpulsgeber 66 zum Verschieben der
im Ausgangsschieberegister 58 gespeicherten Bits zum Steuerausgang 16 über einen Signalübersetzer 68. der
dem Signalübersetzer 50 analog ist.
Im Betrieb der Steuerschaltung nach Fig. 5 sei angenommen, daß der an diese Steuerschaltung
angeschaltete Computer Zugang zu dem aus einer Einzelleitung bestehenden Übertragungskanal wünscht.
In diesem Fall ist RU negativ, was anzeigt, daß der
Computer arbeitet, und durch diese negative Spannung wird das NOR-Glied 34 voraktivien. Das JK-Flipflop 26
ist vom betreffenden Computer am Ende des letzten Übertragungsintervalls rückgesetzt worden, so daß
D=O und D= 1. Der Computer beliefert außerdem das JK-Flipflop mit den Signalen 5/=1, SK = O und hält
diese Signale auf diesen Werten. Der Zustand des Jk Flipflops 26 ist daher wie in Zeile (4) der
Funktionstabelle, jedoch mit anfänglich D= 1, so daß das UND-Glied 24 voraktivien ist.
Es sei angenommen, daß jetzt der Steuercode, der anzeigt, daß der Übertragungskanal verfügbar ist, am
Steuereingang 14 einzutreffen beginnt Der Signalübersetzer 50 übersetzt diesen seriellen Code in seriell
auftretende Impulse am Ausgang 14a. Der erste Impuls dieses Codes entspricht einer »0«, und die übrigen
Impulse können irgendeinem beliebigen, im voraus festgesetzten Code entsprechen. Der Decodierer 60
spricht auf diesen Code an.
Das erste Bit dieses M+1 -Bit-Bytes schaltet den
Taktimpulsgeber 54 ein. woraufhin die aufeinanderfolgenden Bits in das Eingangsschieberegister 52 eingeschoben
werden. Das erste Bit wird, wenn es in der letzten Stufe des Schieberegisters eintrifft, dem
-s Taktimpulsgeber 54 zugeleitet, so daß dieser abschaltet,
und es gelangt außerdem zur Steuerstufe 56, so daß diese einen Übertragungsimpuls erzeugt. Dieser Impuls
bewirkt, daß die im Eingangsschieberegister 52 gespeicherten Bits zum Ausgangsschieberegister 58
sowie über die Leitungen 69 zum Computer übertragen werden.
Der Decodierer 60 nimmt die Anwesenheit des Steuercodes im Ausgangsschieberegister 58 wahr. Bei
Auftreten des Impulses A und des Steuercodes wird der
is Impuls Ά am Ausgang 62 negativ, entsprechend der
negativ gerichteten Flanke des Impulses A in F i g. 3. Daraufhin erzeugt der Impulsgenerator 32 einen
negativen Impuls B, während das NOR-Glied 34 einen positiv gerichteten Impuls C erzeugt, wie in Fig.3
gezeigt.
Wie oben erwähnt, befindet sich das JK-Flipflop 26 anfänglich im rückgesetzten Zustand (D=O, D=I) und
SJ= 1, SK = O. Der positive Impuls Cbewirkt daher eine
Umschaltung des Flipflops. d. h. D wird »1« und D wird »0«. All dies geschieht zum Zeitpunkt f, in F i g. 3. Das
UN D-Glied 24 wird daher gesperrt. 150 Mikrosekunden
später erzeugt der Impulsgenerator 22 den positiven Impuls E, der sich jedoch nicht auswirkt, da das
UND-Glied 24durch D= 0 gesperrt ist.
Der Impuls D= 1 zeigt dem Computer an, daß er den
Steuercode »eingefangen« hat und über den Übertragungskanal verkehren kann. Der Computer löscht
daraufhin als erstes das Ausgangsschieberegister und übergibt dann das erste Byte, das er zu übertragen
js wünscht, über die Leitungen 69 direkt an das
Ausgangsschieberegister 58. Gleichzeitig schickt der Computer ein Signal über die Leitung 70 zum
Taktimpulsgeber 66, der daraufhin das erste Byte der
Information bitweise seriell vom Ausgangsschieberegister über den Signalübersetzer zum Steuerausgang 16.
der an den Übertragungskanai angeschlossen ist. schiebt. Der Taktimpulsgeber 66 kann so beschaffen
sein, daß er jedesmal, wenn ein Byte übertragen werden soll, eingeschaltet wird und. nachdem er eingeschaltet
ist. nur diejenige Anzahl von Impulsen, die für das Herausschieben eines Bytes aus dem Register gebraucht
werden, erzeugt und dann abschaltet. (Auch andere Möglichkeiten sind gegeben.)
Der Computer sperrt außerdem die Übertragungssteuerung,
indem er für die Dauer der Nachrichtenübertragung die Leitung 71 mit einer »0« beaufschlagt Dies
verhindert, daß übertragene Information nach Durchlaufen der Schleife wieder in das Ausgangsschieberegister
58 einläuft (siehe F i g. 4).
Der obige Vorgang dauert, Byte für Byte, so lange an.
bis die Übertragung beendet ist Sodann übergibt der Computer das Steuercode-Byte über die Leitungen 69
an das Ausgangsschieberegister. Gleichzeitig nimmt er die Rücksetzung des JK-Flipflops 26 vor und beliefert
das Flipflop mit den Signalen SJ= 0. SK= 1. Dies hat zur
Folge, daß der JK-Flipflop 26 im rückgesetzten Zustand bleibt <Lh.D unabhängig davon, was mit C geschieht
gleich »1« bleibt Wenn das letzte Bit des Steuercodes aus dem Ausgangsschieberegister 58 herausgeschoben
ist aktiviert der Computer die Steuerstufe durch Beaufschlagen mit einer »1« über die Leitung 71.
Wenn der zur Steuerschaltung nach F i g. 5 gehörige Computer bei Empfang eines Steuercodes nicht über
den Übertragungskanal zu verkehren wünscht, schickt er diesen Steuercode nach einem kurzen Verzögerungsintervall zurück. Der Steuercode wird in der bereits
beschriebenen Weise vom Eingangsschieberegister 52 empfangen und zum Ausgangsschieberegister 58 übertragen.
Das JK-Flipflop ist am Ende des letzten
Übertragungsintervalls rückgesetzt worden, und wenn der Computer nicht zu verkehren wünscht, sind SK- I
und SJ=O. Somit ist und bleibt D= 1, so daß das UND-Glied 24 voraktiviert ist. obwohl der Decodierer
60 bei Empfang des Steuercodes einen negativen Impuls Ά erzeugt und der Impulsgenerator 32 zum Zeitpunkt U
den negativen Impuls B erzeugt. Der Impulsgenerator 22 erzeugt anschließend den Impuls E, wie in F i g. 3
gezeigt, und das UND-Glied 24 erzeugt den Impuls F,
der den Taktimpulsgeber einschaltet. Dieser schiebt die im Ausgangsschieberegister 58 gespeicherten Bits aus
dem Schieberegister heraus und zum Steuerausgang 16. Wenn die Taktimpulse gleichzeitig mit der Vorderflanke
des Impulses E einsetzen, wird das erste Bit des Steuerwortes 150 Mikrosekunden, nachdem es vom
Eingangsschieberegister zum Ausgangsschieberegister übertragen worden ist, aus dem Ausgangsschieberegister
zum Ausgang herausgeschoben. Wenn der Computer nicht zu verkehren wünscht, und wenn das
empfangene Byte nicht der Steuercode ist, erzeugt der Decodierer keinen Impuls A, tritt kein Impuls B oder C
auf und bleibt D=I, während aber der Impuls A die Erzeugung eines Impulses E bewirkt und, da D das
UND-Glied 24 auftastet, dieses einen Impuls Ferzeugt. Dieser schaltet den Taktimpulsgeber ein, und das Byte
wird aus dem Ausgangsschieberegister 58 zum Signalübersetzer 68 geschoben. So können Informationen
ohne weiteres von irgendeinem Computer an einen anderen Computer übergeben werden, selbst wenn im
Übertragungskanal oder -weg eine oder mehrere Steuerschaltungen vorhanden sind.
Die Arbeitsweise der Anlage im Empfangsbetrieh ergibt sich verhältnismäßig einfach aus den vorstehenden
Erläuterungen. Dabei werden die Bits jedes am Steuereingang 14 eintreffenden Bytes vom Signalübersetzer
50 übersetzt und vom Taktimpulsgeber 54 in das Eingangsschieberegister 52 eingeschoben. Sobald sich
ein Byte angesammelt hat, wird es automatisch vom Eingangsschieberegister zum Ausgangsschieberegister
58 übertragen, von wo aus es über die Leitungen 69 parallel zum Computer übertragen werden kann. Der
Decodierer 60 wird durch diese Informationsbytes nicht beeinflußt, da er lediglich auf das Byte des Steuercodes
»abgestimmt« ist. Nachdem jeweils ein Byte vom Eingangs- zum Ausgangsschieberegister übertragen ist.
kann das Eingangsschieberegister 52 auf eine »1« in sämtlichen Stufen rückgestellt werden, so daß es für den
Empfang des nächsten Bytes bereit ist.
Wenn der Verkehr beendet ist, zeigt das letzte empfangene Byte dies dem Computer an, der daraufhin
das Eingangsschieberegister 52 auf eine »1« in sämtlichen Stufen zurückstellt und seine Verfahrenssteuerung wieder aufnimmt. Zu diesem Zeitpunkt
befindet sich das JK-Flipflop 26 im rückgesetzten Zustand, und der Computer beschickt das Flipflop mit
entsprechenden Werten der Signale 5/ und SK, um anzuzeigen, ob er beim nächstmaligen Empfang des
Steuercodes zu verkehren wünscht oder nicht.
Bei beiden oben erläuterten Ausführungsformen der Datenverarbeitungsanlage enthalten die Steuerschaltungen für jeden Computer zusätzliche Logikstufen, die
hier nicht von Interesse und daher weder gezeigt noch beschrieben sind. Außerdem können diese Sieuerschaltungen
Verstärker zum Verstärken der verschiedenen Signale enthalten, die, da sie für das Verständnis der
Erfindung nicht wesentlich sind, ebenfalls weggelassen sind. Die spezielle Ausbildung der Logikschaltungen ist
hier nur beispielsweise angegeben und läßt sich in vieler Hinsicht abwandeln. Beispielsweise kann an Stelle des
JK-Flipflops ein Flipflop vom Setz-Rücksetztyp mit
seinem Setzeingang vorgeschaltetem UND-Glied verwendet werden. In diesem Fall bilden der Impuls Cdie
eine und ein Signal vom Computer die zweite Eingangsgröße des UND-Gliedes. Im Betrieb einer
solchen Ausführungsform beschickt der Computer anfänglich den Rücksetzeingang des Flipflops mit einem
is Signal, durch welches das Flipflop rückgesetzt wird.
Sodann voraktiviert oder sperrt er das UND-Glied, je nachdem ob er Zugang zum Übertragungskanal
wünscht oder nicht. Auch andere ebenso offensichtliche Abwandlungen sind möglich.
ίο Ein wichtiges Merkmal der beschriebenen Datenverarbeitungsanlage
besteht darin, daß sie verhältnismäßig leicht erweitert werden kann, und daß verhältnismäßig
leicht ein oder mehrere Computer aus dem System entfernt werden können. Um das System zu erweitern.
2s trennt man die Leitung /wischen dem Ausgang einer
Steuerschaltung und dem Eingang der nächsten Steuerschaltung und fügt einfach die Steuerschaltung
für den neuen Computer ein. Außerdem schließt man den neuen Computer in der erforderlichen Weise an die
ίο Steuerschaltung sowie (im Falle der Ausführungsform
nach Fig. 1) an den Mehrleiter-Übertragungskanal an.
Die Arbeitsweise des Systems bleibt unverändert, außer daß das Steuersignal Pl, PO (oder das Steuerbyte im
Falle der Steuerschaltung nach Fig.4) längere Zeit
braucht, um die Steuerschleife zu durchlaufen. Um einen
Computer aus dem System /u entfernen, trennt man ihn und seine Steuerschaltung einfach heraus und verbindet
die freien Enden der unterbrochenen SteuerleUung.
Auch in diesem Fall bleibt die Arbeitsweise des Systems
im wesentlichen unverändert, außer daß der Steuerimpuls jetzt kürzere Zeit braucht, um die Schleife zu
durchlaufen. In beiden Fällen biaucht die sogenannte
»Software« (Programmierung usw.) für die einzelnen Computer nicht verändert zu v/erden, was ein ganz
erheblicher Vorteil ist.
Ein weiterer Vorteil besteht darin, daß die Übertragungslaufzeit
oder -verzögerung von einem Compuier zum nächsten die Arbeitsweise des Systems nicht
nachteilig beeinflußt. So kann sich ein Computer
so unmittelbar bei einem zweiten Computer, dagegen ein
dritter Computer am anderen Ende eines langen Gebäudes oder sogar in einem anderen Gebäude
befinden, so daß die Übertragungszeiten zwischen den verschiedenen Computern u.U. sehr unterschiedlich
sind, ohne daß die Arbeitsweise des Systems dadurch
beeinträchtigt wird.
Im Empfangsbetrieb der Anordnung nach Fig.5
empfängt und speichert der an das Ausgangsschieberegister 58 angekoppelte Computer über die Leitungen 69
die aufeinanderfolgenden Bytes einer für ihn bestimmten Nachricht indem er einen Kennungscode im ersten
Byte der Nachricht erkennt und auf ihn anspricht Jedes Mjc61·"61" solchen Nachricht, möglicherweise mit
Modifizierung bestimmter Steuerbits durch den Compu-
ter zwecks Anzeige des richtigen Empfangs des Bytes wird vom Ausgangsschieberegister 58 unter Steuerung
durch den Taktimpulsgeber 66 in der zuvor beschriebenen Weise rückubertragen. nämlich auf Grund eines
22 OO 456 π
Impulses /-" vom UND-Glied 24, das durch D=I
aktiviert wird. Die einzelnen nickübertragenen Bytes können, wenn sie schließlich (über etwa eingeschaltete
SteLierschaltungen) wieder /u demjenigen Computer gelangen, der die Nachricht ausgeschickt hat, dort durch
Vergleich mit der ursprünglichen Nachricht auf Fchlerfreiheit überprüft werden.
lliei/n 3 Blatt Zcichnuiiuen
Claims (3)
1. Datenverarbeitungsanlage mit einer Anzahl von Datenverarbeitungseinheiten, die für einen Wechselverkehr zwischen ihnen an einen gemeinsamen
Übertragungskanal angeschlossen sind, und denen jeweils eine Steuerschaltung zugeordnet ist, die bei
Empfang eines Eingangssteuersignals an einem Ausgang ein dem Eingangssteuersignal entsprechendes verzögertes Ausgangssteuersignal abgibt, wenn
die zugehörige Datenverarbeitungseinheit keinen Zugang zum Übertragungskanal verlangt, wobei die
Steuerschaltungen mit ihren Ein- und Ausgängen zu einer Kette verbunden sind und jeweils zwei
getrennte Schaltkreise enthalten, «on denen im ersten Schaltkreis auf Grund eines empfangenen
Eingangssteuersignals nach einer Verzögerungszeitspanne ein Signal erzeugt wird, welches das
Ausgangssteuersignal hervorruft, wenn es nicht unterdrückt wird, während von dem zweiten
Schaltkreis auf Grund des empfangenen Eingangssteuersignals und eines Anforderungssignals von der
zugehörigen Datenverarbeitungseinheit ein dieser den freien Zugang zum Übertragungskanal mitteilendes Ausgangssignal erzeugt sowie dem ersten
Schaltkreis in der Verzögerungszeitspanne ein Unterdrückungssignal zugeführt wird, welches die
Erzeugung des Ausgangssteuersignals verhindert, dadurch gekennzeichnet, daß die Eingangs- und Ausgangssteuersignale Impulscode sind
und jeder der beiden Schaltlireise einen bei Empfang eines Eingangssteuerimpulscode jeweils verzögert
einen Impuls erzeugenden Impulsgenerator (22, 24; 32,34) enthält, wobei der verzögerte Impuls (F) des
einen Impulsgenerators (22,24) die Erzeugung eines Ausgangssteuerimpulscode veranlaßt, wenn er nicht
unterdrückt wird, während der andere Impulsgenerator (32, 34) mit geringerer Verzögerung bei
Anwesenheit des Anforderungssignals (RO) der Datenverarbeitungseinheit das Unterdrückungssignal (Eingang von 24) zur Verhinderung der
Erzeugung des verzögerten Impulses (F) des ersten Impulsgenerators erzeugt, daß die Steuerschaltung
auf Grund eines gesonderten Signals, welches die Freigabe des Übertragungskanals durch die Datenverarbeitungseinheit mitteilt, den Ausgangssteuerimpulscode unabhängig von dem verzögerten
Impuls (F) des ersten Schaltkreises erzeugt, und daß die Ausgangs- bzw. Eingangssteuerimpulscode zwisehen den Steuerschaltungen (12-la usw.) über den
gemeinsamen Übertragungskanal der Datenverar beitungseinheiten übertragen werden.
2. Datenverarbeitungsanlage nach Anspruch 1. dadurch gekennzeichnet daß das Unterdrückung*
signal für den ersten Schaltkreis von einem von dem Impulsgenerator (32, 34) des zweiten Schaltkreises
gesteuerten Flipflop (26) erzeugt wird.
3. Datenverarbeitungsanlage nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuer-Schaltungen zu einer offenen Kette verbunden sind
und in der Steuerschaltung der letzten Datenverar beitungseinheit der Kette kein Ausgangssteuerim
pulscode erzeugt wird.
Die Erfindung betrifft eine Datenverarbeitungsanlage
nach dem Gattungsbegriff des Patentanspruchs 1.
Beispielsweise bei manchen Herstellungsverfahren können mehrere Datenverarbeitungseinheiten (worunter auch lediglich ein Datenspeicher verstanden sein
kann) dazu verwendet werden, jeweils einen anderen Verfahrensschritt zu steuern. Wenn die Verfahrensschritte voneinander abhängig sind oder aufeinander
abgestimmt werden müssen, ist es häufig notwendig, daß eine Datenverarbeitungseinheit mit einer anderen in
Verbindung tritt, um beispielsweise Einstellungen anzuzeigen, die im Zuge des Herstellungsverfahrens
vorgenommen werden müssen. Bei einer derartigen Anlage ist ein gemeinsamer Kanal für den gesamten
Verkehr vorhanden, über den jeweils immer nur eine Datenverarbeitungseinheit Informationen übertragen
darf. Folglich muß eine Einrichtung vorgesehen sein, die jedem Computer anzeigt, ob der Übertragungskanal
belegt ist und ob ein Computer, der Zugang zum Kanal haben will, Informationen über den Kanal übertragen
kann. Bei einer solchen Anlage kann es notwendig sein, zusätzliche Computer in das Datenverarbeitungssystem
einzuschalten oder Computer aus dem System auszuschalten. Es müssen daher Maßnahmen getroffen
werden, damit dies schnell und wirtschaftlich geschehen kann, während die Computer nach wie vor erkennen
können, wann der Übertragungskanal belegt und wann er frei ist Ferner sollte die für jeden Computer
erforderliche Programmierung keine umfangreichen Änderungen erfordern, wenn Computer in das System
eingeschaltet oder aus dem System ausgeschaltet werden.
Aus der US-PS 35 17 130 im ein Multiplexsystem mit
einer Anzahl von Datenstationen bekannt, die über eine gemeinsame Datensammelleitung Zugang zu einem
zentralen Rechner haben. Zur Steuerung des Systems dienen den einzelnen Datenstationen individuell zugeordnete, untereinander zu einem Ring geschaltete
Steuerschaltungen, über deren gegenseitige Ein- und Ausgänge zyklisch ein Potentialwechsel zwischen zwei
Binärwerten zirkuliert, solange keine Datenstation Zugang zur Datensammelleitung verlangt. Die Frequenz des Potentialwechsels wird durch in den
Steuerschaltungen vorgesehene Verzögerungsleitungen bestimmt Wenn jedoch eine Datenstation ein Anforderungssignal für die Sammelleitung an die zugehörige
Steuerschaltung sendet, wird der Zyklus unterbrochen und am Ausgang der betreffenden Steuerschaltung ein
Potentialwechsel von einem aktiven zu einem passiven Zustand verhindert, wodurch den übrigen Datenstationen der Zugang zur Sammelleitung verwehrt werden
soll. Bevor nach erneuter Freigabe der Sammelleitung eine andere Datenstation Zugang erhalten kann, müssen
alle Steuerschaltungen wieder in den aktiven Zustand versetzt werden, wofür ein zeitraubender Zyklus des
Potentialwechsels notwendig ist Ein weiterer Nachteil des bekannten Systems besteht darin, daß unter
ungünstigen Umständen zwei Datenstationen gleichzeitig Zugang zur Datensammelleitung erhalten können,
was eine einwandfreie Datenübertragung unmöglich machen würde. Schließlich ist es bei dem bekannten
System nicht möglich, mit Steuerimpulscode zu arbeiten und die Steuerimpulscode und die Daten über einen
gemeinsamen Datenkanal zu übertragen.
Aufgabe der Erfindung ist es, eine Datenverarbeitungsanlage anzugeben, bei der für die Übertragung von
Steuersignalen der in Rede stehenden Art und von Daten nur ein einziger Datenubertrajpingskanal benö-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10462671A | 1971-01-07 | 1971-01-07 | |
US10462671 | 1971-01-07 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2200456A1 DE2200456A1 (de) | 1972-07-20 |
DE2200456B2 DE2200456B2 (de) | 1976-10-28 |
DE2200456C3 true DE2200456C3 (de) | 1977-06-08 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3643384C2 (de) | Schaltung zum Resynchronisieren von Impulssignalen, insbesondere für die Peripherie eines Mikroprozessors | |
DE2225549A1 (de) | Schleifenanordnung zur datenuebertragung | |
DE3151207A1 (de) | Speicheranordnung fuer eine pcm-fernmeldevermittlungsanlage | |
EP0021290B1 (de) | Verfahren und Schaltungsanordnung zur Synchronisierung bei der Übertragung von digitalen Nachrichtensignalen | |
DE2330651C2 (de) | Schaltungsanordnung zur Abtastung eines Asynchronsignals mit Hilfe eines Synchronsignals | |
DE1537146B2 (de) | Verfahren zur uebertragung von signalen mehrerer uebertragungskanaele | |
DE2449660C3 (de) | Verfahren und Einrichtung zur Synchronisation von im Zeitmultiplex arbeitenden, untereinander gleichberechtigten autonomen Geberstationen | |
DE1537127C3 (de) | Anordnung zur Rastersynchronisiening bei der Übertragung digitaler Signale | |
DE2216465B2 (de) | Asynchrone Pufferanordnung | |
DE3524654A1 (de) | Netzwerksystem | |
DE2855185A1 (de) | Synchronisierschaltung fuer eine digitale einrichtung | |
DE2200456C3 (de) | Datenverarbeitungsanlage | |
CH627599A5 (de) | Verfahren zur regenerierung von asynchronen datensignalen. | |
DE1762316B1 (de) | Verfahren zur UEbertragung von Daten mit erhoehter Geschwindigkeit und Schaltungsanordnung zur Durchfuehrung des Verfahrens | |
DE68910265T2 (de) | Verfahren zur Übertragung von Nachrichten mittels einer bidirektionalen Strecke, und Gerät zu dessen Durchführung. | |
DE2365957B2 (de) | Übertragungsverfahren für umkodierte Nachrichten | |
DE2200456B2 (de) | Datenverarbeitungsanlage | |
DE2348452B2 (de) | Anschluss taktgebundener datenuebertragungseinrichtungen an ein datenendgeraet, das zur aussendung von daten nach dem start-stop-prinzip ausgelegt ist | |
DE2334528A1 (de) | Vorrichtung zur synchronisation eines empfaengers von numerischen informationen | |
DE2417149C2 (de) | Dynamische, logische Zählschaltung | |
DE2036557C (de) | Taktgeber Synchromsierungsanordnung fur den Empfang von isochron binar itioduherten Signalen | |
DE2436326C2 (de) | Zentralstation einer Fernsteueranlage | |
DE2323653A1 (de) | Verkehrssignalsteuerung | |
DE1960492C3 (de) | Synchronisiereinrichtung für digitale Vielkanal-Zeitmultiplexsysteme | |
DE3103132C2 (de) |