DE2200456B2 - Datenverarbeitungsanlage - Google Patents
DatenverarbeitungsanlageInfo
- Publication number
- DE2200456B2 DE2200456B2 DE19722200456 DE2200456A DE2200456B2 DE 2200456 B2 DE2200456 B2 DE 2200456B2 DE 19722200456 DE19722200456 DE 19722200456 DE 2200456 A DE2200456 A DE 2200456A DE 2200456 B2 DE2200456 B2 DE 2200456B2
- Authority
- DE
- Germany
- Prior art keywords
- control
- pulse
- data processing
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
tigt wird und den Datenverarbeitungseinheiten bei freiem Datenübertragungskanal ein schneller und
zuverlässiger Zugang eröffnet wird.
Die Erfindung löst diese Aufgabe durch die im Patentanspruch 1 gekennzeichnete Datenverarbeitungsanlage.
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnungen im
einzelnen erläutert. Es zeigt
Fig. 1 ein Blockschaltschema einer Datenverarbeitungsanlage.
Fig. 2 ein Blockschaltschema des Prinzips der erfindungsgemäßen Steuerschaltung,
F i g. 3 ein Diagramm, das in der Steuerschaltung nach F i g. 2 auftretende Signalverläufe wiedergibt,
F i g. 4 ein Blockschaltschema dei Ausführungsform eier Datenverarbeitungsanlage und
Fig. 5 ein ausführlicheres Blockschaltschema der in
F i g. 4 dargestellten Steuerschaltungen.
Die in F i g. 1 gezeigte Datenverarbeitungsanlage hat beispielsweise fünf Datenverarbeitungseinheiten oder
Computer, bezeichnet mit Computer Nr. 1 ... Computer Nr. 5. Die verwendeten Computer können z. B.
Einheiten vom Typ PDP-8 und/oder vom Typ RCA Model No. 1600 sein. Sie sind sämtlich an einen
gemeinsamen Übertragungskanal (Sammelleitung) 10 angeschlossen, und es ist nicht möglich, daß zwei oder
mehr Computer gleichzeitig über den Übertragungskii nal übertragen.
Es ist eine der Anzahl der Computer entsprechende Anzahl von Steuerschaltungen 12-1, 12-2 ... 12-5
vorgesehen, deren jede jeweils über ein Mehrleiterkabel an einen anderen der Computer angeschlossen ist. |ede
Steuerschaltung hat einen Steuereingang 14 (14-1, 14-2 usw.), an dem sie ein impulsförmiges Steuersignal Pl
empfängt, und einen Steuerausgang 16 (16-1, 16-2 usw.), an dem sie ein entsprechendes Steuersignal PO erzeugt.
Der Steuerausgang 16 ist jeweils an den Steuereingang 14 der nächsten Steuerschaltung angeschlossen. Mathematisch
ausgedrückt, ist der Ausgang jeder y-ten Steuerschaltung an den Eingang der j ■ 1-ten Steuerschaltung
angeschlossen, wobei Modulo- /J-Addition bedeutet und j- 1, 2, 3,4, 5. Die einzelnen Steuerschaltungen
sinci identisch aufgebaut, so daß nur eine von ihnen beschrieben zu werden braucht. Sie ist in Fig. 2
gezeigt.
Die Steuerschaltung nach Fig. 2 enthält einen Impulsgenerator 17 mit einer Verzögerungseinrichtung
18, die eine Verzögerung von 50 Mikrosekunden einführt, beispielsweise einer Verzögerungsleitung, und
mit einem NOR-Glied 20. Der Impulsgenerator 17 erzeugt einen Impuls A (und dessen Komplement /i^nur
dann, wenn der Eingangsimpuls am Steuereingang 14 langer als ein gegebenes Intervall, im vorliegenden Fall
50 Mikrosekunden, ist. Impulse, die kürzer sind, werden als Störimpulse angesehen.
Der Impuls A des NOR-Gliedes gelangt zu einem Impulsgenerator 22. Dieser spricht auf die Hintcrflankc
des Impulses A an und erzeugt einen Impuls Emit einer Dauer von 30 Mikrosekunden. Der Impuls F gelangt
zum einen Eingang eines UND-Gliedes 24, das an seinem /weiten Eingang einen Impuls O als Ausgangssignal
eines JK-Flipflops 26 empfangt. Ein Impuls Farn
Ausgang des UND-Gliedes 24 wird einem ODER-Glied 28 zugeleitet. Dieses liefert einen Impuls G an einen
Impulsgenerator 30.
Der Impuls A am ODER-Ausgang des NOR-Gliedes 20 gelangt zu einem Impulsgenerator 32. Dieser er7eugt
bei Empfang der Vorderflanke des Impulses A einer negativ gerichteten Impuls B mit einer Dauer von 5(
Nanosekunden. Dieser kurze Impuls B gelangt zurr einen Eingang eines NOR-Gliedes 34, dessen zweiten
Eingang als Anforderungssignal RU eine Gleichspan nung zugeführt ist, die negative Polarität hat, wenn dei
an die betreffende Steuerschaltung angeschlossen« Computer arbeitet. Der Impuls C des NOR-Gliedes 3<
ist dem C-Eingang (Takteingang) des JK-Flipflops 2t
ίο zugeführt.
Das JK-Flipflop 26 arbeitet nach der folgender Funktionstabelle, worin der »nächste Zustand« derjeni
ge Zustand ist, den das Flipflop bei Empfang de; nächsten Impulses C=I annimmt, und worin 0
is »nichtbeachten«bedeutet.
Anfangszustand | D | 57 | SK | Nächster | D | |
0 | 0 | 0 | Zustand | 0 | ||
I) | I | 0 | 0 | D | I | |
(D | 1 | 0 | 0 | 1 | I | 1 |
(2) | 0 | 0 | 1 | 0 | 0 | 0 |
(3) | 0 | 1 | 1 | 1 | 0 | 0 |
(4) | 0 | 0 | I | 1 | 1 | 1 |
(5) | 0 | I | ||||
(6) | 1 | 0 | ||||
Zusätzlich hat das JK-Flipflop 26 einen Rücksetzeingang. Bei Empfang eines negativen Impulses an diesem
Eingang wird das Flipflop, wenn kein Impuls C= 1 anwesend ist, rückgesetzt (D=O, D= 1).
Es sei angenommen, daß im Bereich der Steuerschaltung nach Fig. 1 der an sie angeschlossene Computer
Zugang zum gemeinsamen Übertragungskanal 10 ir Fig. 1 wünscht. In diesem Fall ist RLI negativ, was
anzeigt, daß der Computer läuft oder arbeitet. Durch diese negative Spannung wird das NOR-Glied 34
voraktiviert (ansprechbereit gemacht). Das JK-Flipflop ist am Ende des letzten Übertragungsintervalls djeses
Computers rückgesetzt worden, so daß D=O und D= 1 Der Computer beliefert außerdem das JK-Flipflop mil
den Signalen SJ= 1, SK = O und hält 5/= 1 sowie SK = i
aufrecht. Der Zustand des JK-Flipflops 26 entsprich] daher der Zeile (4) der Funktionstabelle, jedoch mit L
anfänglich 1, so daß das UND-Glied 24 voraktiviert ist.
Es sei jetzt angenommen, daß am Steuereingang 14 ein negativ gerichtetes Steuersignal Pl von 2OC
Mikrosekunden erscheint. (Für die nachstehende Erläuterung sind sowohl Fig. 2 als auch Fig. 3 heranzuziehen.)
Nach der durch die Verzögerungseinrichtung Ii bewirkten Verzögerung «on 50 Mikrosekunden wire
das NOR-Glied 20 aktiviert, so daß A positiv und A
5s negativ werden, wie in F i g. 3 gezeigt. Bei Empfang dei
Vorderflanke des Impulses Ä erzeugt der Impulsgenera tor 32 einen negativen Impuls B, wie in Fi g. 3 gezeipt
Das NOR-Glied 34 ist durch die negative Spannung ώ Anfordurungssignals RU voraktiviert, so daß es duicr
(μ> die negative Impulszacke bei B aufgetastet wird nc
einen positiv gerichteten Impuls C erzeugt. Diesei positive Ausgangsimpuls setzt das JK-Flipflop 26, so daf.
D- I und D=O werden. Der Impuls D=O sperrt da; UND-Glied 24. Das Signal D=I wird zum Computei
(l5 zurückgeleitet und signalisiert diesem, daß der Zugang
zum Übertragungskanal für ihn frei ist.
Der vom NOR-Glied 20 (oberer Teil von F i g. 2 erzeugte Impuls A gelangt zum Impulsgenerator 22
22 OO 456
Jedoch erzeugt dieser erst dann einen Ausgangsimpuls, wenn die Hinterflanke (die negativ gerichtete Flanke)
des Impulses A auftritt. Zum Zeilpunkt (\ (F i g. 3) ist D
negativ und dadurch das UND-Glied 24 gesperrt worden. Der negative Impuls E tritt zum Zeilpunkt t2,
d.h. 150 Mikrosekunden später auf. Der Impuls E trifft daher beim UND-Glied 24, ein, nachdem dieses gesperrt
worden ist, so daß das UND-Glied 24 keinen Ausgangsimpuls erzeugt.
Wie bereits erwähnt, zeigt der dem Computer zugeleitete Impuls D= 1 dem Computer an, daß der
Übertragungskanal 10 für ihn frei ist. Der Computer überträgt seine Imformationen, indem er über den
Übertragungskanal einen Code sendet, der von demjenigen Computer, mit dem er in Verkehr zu treten
wünscht, erkannt wird. Handelt es sich bei der Steuerschaltung nach Fig. 2 beispielsweise um die
Steuerschaltung 12-1 des Computers Nr. 1, so kann der Computer Nr. 1 über den Übertragungskanal den
Kennungscode für den Computer Nr. 4 senden. Dieser Code wird vom Computer Nr. 4 erkannt, der daraufhin
während eines passenden Unterbrechiingsintervalls dem Computer Nr. 1 rückmelden kann, daß er für den
Verkehr mit ihm bereit ist.
Anschließend führen die beiden Computer ihren Verkehr miteinander durch, was im allgemeinen in
einem kurzen Zeitintervall, beispielsweise in einer Sekunde oder weniger geschieht, und nach beendetem
Verkehr meldet der Computer Nr. 1 seiner Steuerschaltung, daß er den Übertragungskanal nicht mehr
benötigt. Zu diesem Zweck schickt er ein Signal 57"= 1 an das ODER-Glied 28. Das Signal STkann, obwohl dies
nicht kritisch ist. eine Dauer von ζ Β. 10 Mikrosekunden haben. Bei F.mpfang dieses Impulses erzeugt das
ODER-Glied 28 einen Ausgangsimpuls von gleicher Dauer. Der Impulsgenerator 30 spricht auf die
Hinterflanke dieses Impulses an und erzeugt ein negativ gerichtetes Steuersignal PO. das ungefähr die gleiche
Dauer und Amplitude wie das Steuersignal PI hat. Das Steuersignal TOgelangt über die Steuerverbindung zum
Eingang 14 der Steuerschaltung des nächsten Computers.
Wenn der Computer den Übertragungskanal freizugeben wünscht, schickt er außerdem an das )K-Flipflop
26 ein Rücksetzsignal, das zeitlich ungefähr mit dem Signal STzusammenfällt. Durch dieses Signa]_wird das
IK-Flipflop 26 rückgesetzt (D wird 0 und D wird 1).
Nachdem das Flipflop rückgesetzt ist, wird es vom Computer mit den Signalen SJ=O. SK= 1 beschickt. Bei
Signalen dieser Werte und bei D=O, D= 1 befindet sich das JK-Flipflop 26 in einem Zustand, in dem eine
etwaige Änderung des Wertes von Ckeinen Einfluß auf den Zustand des Flipflops hat (Zeile 3 der obigen
Funktionstabelle).
Es sei jetzt angenommen, daß die Steuerschaltung sich in dem soeben erläuterten Zustand befindet und das
Steuersignal Pl an ihrem Steuereingang 14 eintrifft. Jetzt werden, wie zuvor,die Impulse A, Bund Cerzeugt.
Jedoch wird durch den Impuls Cdas JK-Flipflop 26 nicht gesetzt, und D bleibt 1, so daß das UND-Glied 24
voraktiviert ist. Der Impuls A wird erzeugt, wie in F i g. 3
gezeigt, und bei Empfang der Hinterflanke dieses Impulses erzeugt der Impulsgenerator 22 einen
positiven Impuls Emit einer Dauer von 30 Mikrosekunden. Dadurch wird das UND-Glied 24 aufgetastet, so
daß es einen impuls F erzeugt Bei Empfang dieses Impulses erzeugt das ODER-Glied 28 einen Impuls C.
der die gleiche Dauer hat wie der Impuls fund zeitlich
ungefähr mit diesem zusammenfällt. Bei Empfang der Hinterflanke des Impulses Eerzeugt der Impulsgenerator
30 einen Alisgangsimpuls PO. In diesem Fall ist die Vorderflanke des Steuersignals PO gegenüber der
'S Vorderflanke des Steuersignals P/um 230 Mikrosekunden
verzögert.
Bei der oben beschriebenen Ausführungsform der Datenverarbeitungsanlage können sogenannte »Bytes«,
d. h. Informationseinheiten, von Computer zu Computer
ίο parallel über einen Mehrleiterkanal übertragen werden,
oder der Übertragungskanal 10 kann nur einen einzigen Leiter (mit Erd- oder Masserückleitung) für die serielle
Übertragung von Bits haben. Eine dritte Möglichkeit ist in Fig.4 veranschaulicht. Hier werden sowohl die
is Steuerinformationen als auch die Daten, die ein
Computer an den nächsten zu schicken wünscht, über die gleiche Steuerleitung (wiederum mit Masserückleitung)
übertragen. Bei dieser Anlage empfängt der y'-te Computer seine Daten vom j 1-ten Computer und
;o überträgt an den j 1-ten Computer. Sowohl bei den
Steuerdaten als auch bei der Information laufen sämtliche Signale über die Steuerschaltungen 12-la,
12-2ausw.
Eine typische Steuerschaltung ist in F i g. 5 gezeigt.
2s Wie bei der zuvor beschriebenen Anlage sind die
verschiedenen Steuerschaltungen 12-la, 12-2a usw. identisch, so daß nur eine von ihnen im einzelnen
erläutert wird. Außerdem sind diejenigen Elemente in der Steuerschaltung nach Fig.5, die in ihrer Arbeits-
}o weise und ihrem Aufbau den entsprechenden Elementen
in Fig. 2 gleichartig sind, mit den gleichen Bezugszeichen bezeichnet.
Bei der Steuerschaltung nach Fig. 5 ist an den Steuereingang 14 ein Signalübersetzer 50 angeschlos-
is sen. (Eine ähnliche Anordnung wie hier und bei 68 in
Fig. 5 kann auch in der Steuerschaltung nach Fig. 2 vorgesehen sein, ist dort wegen der besseren Übersichtlichkeit
jedoch nicht gezeigt.) Der Signalübersetzer kann eine handelsübliche Einheit wie ein Modem
(Modulator-Demodulator) oder dergleichen sein und hat den Zweck, beispielsweise ein niederfrequentes
Tonsignal in eine Gleichspannung zu übersetzen.
Der Ausgang 14a des Signalübersetzers ist an ein Eingangsschieberegister 52 sowie an einen Taktimpulsgeber
54 angeschlossen. Dieser Ausgang 14a führt normalerweise während der Intervalle zwischen der
Übertragung von Bytes einen einer »1« entsprechenden Spannungswert. Bei Eintreffen des stets den Wert »0«
habenden ersten Bits eines seriell empfangenen Bytes
.so wird der Taktimpulsgeber 54 aktiviert. Danach erzeugt
er diejenige Anzahl von Schiebeimpulsen, die zum Einschieben der seriell empfangenen M+] Bits des
Bytes in das Eingangsschieberegister 52 benötigt wird, und schaltet dann ab. Es gibt auch verschiedene andere
Möglichkeiten für die Ausbildung des Taktimpulsgebers. So kann er in der Weise freilaufend oder selbstkippend
ausgeführt sein, daß er durch die erste »0« eingeschaltet wird und abschaltet, nachdem er die für die Auffüllung
des Eingangsschieberegisters 52 mit den M+1 Bits
(>o eines Bytes erforderliche Anzahl von Taktimpulsen
erzeugt hat. Oder der Taktimpulsgeber 54 kann die für das Einschieben der Bits in das Schieberegister
benötigten Taktimpulse von den aufeinanderfolgenden Bits selbst ableiten (Selbsttaktgabe). Als dritte Mögliches
keit kann der Taktimpulsgeber durch ein Signal abgeschaltet werden, das vom Eingangsschieberegister
52 erzeugt wird, wenn dieses voll ist. Dies kann in der Weise geschehen, daß das Eingangsschieberegister 52.
nachdem sein liihiill an ein Aiisgangsschicbcregister 58
übertragen isi, stets auf eine »1« in sämtlichen Stufen
rückgcstellt wird und die ersle »0«, welche die letzte
Stufe erreicht, erfaßt wird. Diese letztere Möglichkeit ist in Fig. 5 schematisch durch die Rückkopplungsleitiing s
55 angedeutet.
M kann irgendeine passende Zahl, beispielsweise 6
oder 8 oder dergleichen sein. Das zusätzliche BiI (wegen dessen jedes Register eine Kapazität M+ 1 statt M hat)
ist stets eine »0«, entsprechend dem Wert des ersten to Bits, und diese »0« wird dazu verwendet, den
Taktimpulsgeber 54 einzuschalten.
Die Steuerstufe 56 nimmt wahr, wenn das Eingangsschieberegister 52 voll ist. Dies kann am einfachsten in
der obenerwähnten Weise geschehen, d.h. indem das is
Eingangsschieberegister 58 übertragen ist, auf eine »1« in sämtlichen Stufen rückgestellt und dann die erste »0«,
die die letzte Registerstufc erreicht, erfaßt wird. Als Antwort darauf oder auf irgendeine andere Anzeige,
daß das Eingangsschicbcregistcr 52 voll ist, liefert die :o
Steucrsiufe 56 einen Impuls A von z. B. 150 Mikrosekunden
an die Eingangstorglieder des Ausgangsschieberegisters 58, woraufhin die im Eingangsschieberegister 52
gespeicherten M+ 1 Bits zum Ausgangsschieberegister übertragen werden. :s
Das Ausgangssehiebercgisier ist an einen Decodierer
60 angeschlossen, dessen Ausgang 62 an einen Impulsgenerator 32 angeschlossen ist. Der Decodierer
60 erzeugt eine Ausgangsgröße »0«, wenn in ihm ein Stcucrbyle aus Λ/f 1 Bits gespeichert ist und wenn er y>
durch den Impuls Λ von der Stcuerstufe aktiviert wird. Das Slcucrbyte zeigt der Steuerschaltung an, daß der
dazugehörige Computer über den gemeinsamen Überiragungskanal
verkehren kann, d. h., es erfüllt in der Anordnung nach I·" i g. 5 die gleiche Funktion wie das is
Steuersignal P/bei der Anordnung nach F i g. 2.
Die Stufen 32, 34, 26, 24 und 22 sind den gleichbc/ifferten Stufen der Anordnung nach F i g. 2
analog. Schließlich enthält die Steuerschaltung nach F ι g. 5 einen Takiimpulsgcber 66 zum Verschieben der
im Ausgangsschieberegister 58 gespeicherten Bits zum .Steuerausgang 16 über einen Signalübersetzer 68, der
dem Signalübcrsei/er 50 analog ist.
Im Betrieb der Steuerschaltung nach F i g. 5 sei
angenommen, daß der an diese Steuerschaltung angeschaltete Computer Zugang zu dem aus einer
Einzelleitung bestehenden Übertragungskanal wünscht. In diesem Fall ist RlI negativ, was anzeigt, daß der
Computer arbeitet, und durch diese negative Spannung w ird das NOR-Glied 34 voraktiviert. Das JK-Flipflop 26 so
ist vom betreffenden Computer am Ende des letzten Übertragungsintervalls rückgesetzt worden, so daß
D=O und D= 1. Der Computer beliefert außerdem das JK-Flipflop mit den Signalen 5/=1, SK = O und hält
diese Signale auf diesen Werten. Der Zustand des Jk-Flipflops 26 ist daher wie in Zeile (4) der
Funktionstabelle, jedoch mit anfänglich D=I. so daß das UND-Glied 24 voraktiviert ist.
Es sei angenommen, daß jetzt der Steuercode, der
anzeigt, daß der Übertragungskanal verfügbar ist. am fto Steuereingang 14 einzutreffen beginnt. Der Signalübcr
setzer 50 übersetzt diesen seriellen Code in seriell auftretende Impulse am Ausgang 14a. Der erste Impuls
dieses Codes entspricht einer »0«, und die übrigen Impulse können irgendeinem beliebigen, im voraus fts
festgesetzten Code entsprechen. Der Decodierer 60 spricht auf diesen Code an.
Das erste Bit dieses M+ 1-Bit-Bytes schaltet den
Tiikiimpulsgcbcr 54 ein. woraufhin die aufeinanderfolgenden
Bits in das Eingangsschieberegister 52 eingeschoben werden. Das erste Bit wird, wenn es in der
letzten Stufe des Schieberegisters eintrifft, dem Taktimpulsgeber 54 zugeleitet, so daß dieser abschaltet,
und es gelangt außerdem zur Steuerstufe 56, so daß diese einen ijbertragungsimpuls erzeugt. Dieser Impuls
bewirkt, daß die im Eingangsschieberegister 52 gespeicherten Bits zum Ausgangsschieberegister 58
sowie über die Leitungen 69 zum Computer übertragen werden.
Der Decodierer 60 nimmt die Anwesenheit des Steuercodes im Ausgangsschieberegister 58 wahr. Bei
Auftreten des Impulses A und des Steuercodes wird der Impuls Ά am Ausgang 62 negativ, entsprechend der
negativ gerichteten Flanke des Impulses A in Fig.3. Daraufhin erzeugt der Impulsgenerator 32 einen
negativen Impuls B, während das NOR-Glied 34 einen positiv gerichteten Impuls C erzeugt, wie in Fig.3
gezeigt.
Wie oben erwähnt, befindet sich das JK-FJipflop 26
anfänglich im rückgesetzten Zustand (D=O, D= 1) und SJ= 1, 5AC = O. Der positive Impuls Cbewirkt daher eine
Umschaltung des Flipflops, d. h. D wird »1« und D wird »0«. All dies geschieht zum Zeitpunkt ti in Fig. 3. Das
UND-Glied 24 wird daher gesperrt. 150 Mikrosekunden
später erzeugt der Impulsgenerator 22 den positiven Impuls Zf, der sich jedoch nicht auswirkt, da das
UND-Glied 24 durch 0=0gesperrt ist.
Der Impuls D= I zeigt dem Computer an, daß er den Stcuercode »eingefangen« hat und über den Übertragungskanal
verkehren kann. Der Computer löscht daraufhin als erstes das Ausgangsschieberegistcr und
übergibt dann das erste Byte, das er zu übertragen wünscht, über die Leitungen 69 direkt an das
Ausgangsschieberegister 58. Gleichzeitig schickt der Computer ein Signal über die Leitung 70 zum
Taktimpulsgeber 66. der daraufhin das erste Byte dci Information bitweise seriell vom Ausgangsschieberegistcr
über den Signalübersetzer zum Steuerausgang 16 der an den Übertragungskanal angeschlossen ist
schiebt. Der Taktimpulsgeber 66 kann so beschaffen sein, daß er jedesmal, wenn ein Byte übertragen werden
soll, eingeschaltet wird und, nachdem er eingeschaltet ist, nur diejenige Anzahl von Impulsen, die für das
Herausschieben eines Bytes aus dem Register gebraucht werden, erzeugt und dann abschaltet. (Auch andere
Möglichkeiten sind gegeben.)
Der Computer sperrt außerdem die Übertragungssteuerung,
indem er für die Dauer der Nachrichtenüber tragung die Leitung 71 mit einer »0« beaufschlagt. Die?
verhindert, daß übertragene Information nach Durchlaufen der Schleife wieder in das Ausgangsschieberegister
58 einläuft (siehe F i g. 4).
Der obige Vorgang dauert, Byte für Byte, so lange an
bis die Übertragung beendet ist Sodann übergibt der Computer das Steuercode-Byte über die Leitungen 69
an das Ausgangsschieberegister. Gleichzeitig nimmt er die Rücksetzung des JK-Flipflops 26 vor und beliefert
das Flipflop mit den Signalen SJ= 0.SK=\. Dies hat zur Folge, daß der JK-Füpflop 26 im riickgesetzten Zustand
bleibt, d.h. Dunabhängig davon, was mit Γ geschieht,
gleich »1« bleibt. Wenn das letzte Bit des Steuercodes aus dem Ausgangsschieberegister 58 herausgeschoben
ist, aktiviert der Computer die Steuerslufe durch Beaufschlagen mit einer »1« über die Leitung 71.
Wenn der zur Steuerschaltung nach F i g. 5 gehörige Computer bei Empfang eines Steuercodes nicht über
22 OO 456
ίο
den Übertragungskannl /u verkehren wünscht, schickt
er diesen Steuercode nach einem kurzen Verzögerungsintervall zurück. Der Steuercode wird in der bereits
beschriebenen Weise vom Eingangsschieberegister 52 empfangen und zum Ausgangsschieberegister 58 übertragen.
Das JK-Flipflop ist am Ende des letzten
Übertraglingsintervalls rückgesetzt worden, und wenn der Computer nicht zu verkehren wünscht, sind SK = I
und SJ=O. Somit ist und bleibt D=I, so daß das UND-Glied 24 voraklivicrt ist, obwohl der Decodierer
60 bei Empfang des Steuercodes einen negativen Impuls Ά erzeugt und der Impulsgenerator 32 zum Zeitpunkt Λ
den negativen Impuls B erzeugt. Der Impulsgenerator 22 erzeugt anschließend den Impuls E, wie in Fig. 3
gezeigt, und das UND-Glied 24 erzeugt den Impuls F, der den Taktimpulsgeber einschaltet. Dieser schiebt die
im Ausgangsschieberegister 58 gespeicherten Bits aus dem Schieberegister heraus und zum Slcuerausgang 16.
Wenn die Taktimpulse gleichzeitig mit der Vorderflanke des Impulses E einsetzen, wird das erste Bit des
Steuerwortes 150 MikroSekunden, nachdem es vom Eingangsschieberegister zum Ausgangsschieberegister
übertragen worden ist, aus dem Ausgangsschieberegister zum Ausgang herausgeschoben. Wenn der Computer
nicht /u verkehren wünscht, und wenn das empfangene Byte nicht der Sieuercode ist, erzeugt der
Decodierer keinen Impuls A, tritt kein Impuls ßoder C
auf und bleibt D=I, während aber der Impuls A die Erzeugung eines Impulses E bewirkt und, da D das
UND-Glied 24 auflastet, dieses einen Impuls Ferzeugt. Dieser schaltet den Taktimpulsgeber ein, und das Byte
wird aus dem Ausgangsschieberegister 58 zum Signalübersetzer 68 geschoben. So können Informationen
ohne weiteres von irgendeinem Computer an einen anderen Computer übergeben werden, selbst wenn im
llbertragungskanal oder -weg eine oder mehrere Steuerschallungen vorhanden sind.
Die Arbeitsweise der Anlage im Empfangsbetrieb ergibt sich verhältnismäßig einfach aus den vorstehenden
Erläuterungen. Dabei werden die Bits jedes am Steuereingang 14 eintreffenden Bytes vom Signalübersetzer
50 übersetz, und vom Taktimpulsgeber 54 in das Eingangsschieberegister 52 eingeschoben. Sobald sich
ein Byte angesammelt hat, wird es automatisch vom Eingangsschieberegister zum Ausgangsschieberegister
58 übertragen, von wo aus es über die Leitungen 69 parallel zum Computer übertragen werden kann. Der
Decodierer 60 wi< d durch diese Informationsbytes nicht beeinflußt, da er lediglich auf das Byte des Steuercodes
»abgestimmt« ist. Nachdem jeweils ein Byte vom Eingangs- zum Ausgangsschieberegister übertragen ist.
kann das Eingangsschieberegister 52 auf eine »1« in sämtlichen Stufen rückgestellt werden, so daß es für den
Empfang des nächsten Bytes bereit ist.
Wenn der Verkehr beendet ist, zeigt das letzte empfangene Byte dies dem Computer an. der daraufhin
das Eingangsschieberegister 52 auf eine »1« in sämtlichen Stufen zurückstellt und seine Verfahrenssteuerung
wieder aufnimmt. Zu diesem Zeitpunkt befindet sich das JK-Flipflop 26 im rückgesetzien
Zustand, und der Computer beschickt das Flipflop mit entsprechenden Werten der Signale S/ und SK, um
anzuzeigen, ob er beim nächstmaligen Empfang des Steuercodes zu verkehren wünscht oder nicht.
Bei beiden oben erläuterten Ausführungsformen der Datenverarbeitungsanlage enthalten die Steuerschal-Lungen
für jeden Computer zusätzliche Logikstufen, die hier nicht von Interesse und daher weder gezeigt noch
beschrieben sind. Außerdem können diese Steuerschallungen Verstärker zum Verstärken der verschiedenen
Signale enthalten, die, da sie für das Verständnis der Erfindung nicht wesentlich sind, ebenfalls weggelassen
sind. Die spezielle Ausbildung der Logikschaltungen ist hier nur beispielsweise angegeben und läßt sich in vieler
Hinsicht abwandeln. Beispielsweise kann an Stelle des JK-Flipflops ein Flipflop vom Setz-Rücksetztyp mit
seinem Setzeingang vorgeschaltetem UND-Glied verwendet werden. In diesem Fall bilden der Impuls Cdie
eine und ein Signal vom Computer die zweite Eingangsgröße des UND-Gliedes, im Betrieb einer
solchen Ausführungsform beschickt der Computer anfänglich den Rücksetzeingang des Flipflops mit einem
Signal, durch welches das Flipflop rückgesetzt wird. Sodann voraktiviert oder sperrt er das UND-Glied, je
nachdem ob er Zugang zum Llbertragungskanal wünscht oder nicht. Auch andere ebenso offensichtliche
Abwandlungen sind möglich.
Ein wichtiges Merkmal der beschriebenen Datenverarbeitungsanlage besteht darin, daß sie verhältnismäßig
leicht erweitert werden kann, und daß verhältnismäßig leicht ein oder mehrere Computer aus dem System
entfernt werden können. Um das System zu erweitern, trennt man die Leitung zwischen dem Ausgang einer
Steuerschaltung und dem Eingang der nächsten Steuerschaltung und fügt einfach die Steuerschaltung
für den neuen Computer ein. Außerdem schließt man den neuen Computer in der erforderlichen Weise an die
Steuerschaltung sowie (im Falle der Ausführungsform nach Fig. 1) an den Mehrleiter-Übertragungskanal an.
Die Arbeitsweise des Systems bleibt unverändert, außer daß das Steuersignal Pl, PO (oder das Sleucrbyte im
Falle der Steuerschaltung nach F i g. 4) längere Zeit braucht, um die Steuerschleife zu durchlaufen. Um einen
Computer aus dem System zu entfernen, trennt man ihn und seine Steuerschaluing einfach heraus und verbindet
die freien Enden der unterbrochenen Steuerleilung. Auch in diesem Fall bleibt die Arbeitsweise des Systems
im wesentlichen unverändert, außer daß der Steuerimpuls jetzt kürzere Zeit braucht, um die Schleife zu
durchlaufen. In beiden Fällen braucht die sogenannte »Software« (Programmierung usw.) für die einzelnen
Computer nicht verändert zu werden, was ein ganz erheblicher Vorteil ist.
Ein weiterer Vorteil besteht darin, daß die Übertragiingslaufzeit
oder -verzögerung von einem Computer zum nächsten die Arbeitsweise des Systems nicht
nachteilig beeinflußt. So kann sich ein Computer unmittelbar bei einem zweiten Computer, dagegen ein
dritter Computer am anderen Ende eines langen Gebäudes oder sogar in einem anderen Gebäude
befinden, so daß die Übertragungszeiten zwischen den
verschiedenen Computern u. U. sehr unterschiedlich sind, ohne daß die Arbeitsweise des Systems dadurch
beeinträchtigt wird.
Im Empfangsbetrieb der Anordnung nach Fig. 5 empfängt und speichert der an das Ausgangsschieberegister
58 angekoppelte Computer über die Leitungen 69 die aufeinanderfolgenden Bytes einer für ihn bestimmten
Nachricht, indem er einen Kennungscode im ersten Byte der Nachricht erkennt und auf ihn anspricht. Jedes
Byte einer solchen Nachricht, möglicherweise mit Modifizierung bestimmte,- Steuerbits durch den Computer
zwecks Anzeige des richtigen Empfangs des Bytes wird vom Ausgangsschieberegister 58 unter Steuerung
durch den Taktimpulsgeber 66 in der zuvor beschriebenen Weise rückübertn gen, nämlich auf Grund eines
Impulses /·' vom UND-Glied 24, das durch D—\
aktiviert wird. Die einzelnen rücküberlragenen Bytes
können, wenn sie schließlich (über etwa eingeschaltete Steuerschaltungen) wieder /u demjenigen Computer
gelangen, der die Nachricht ausgeschickt hut, dort durch Vergleich mit tier ursprünglichen Nachricht auf
l'ehlerfreiheii überprüft werden.
llier/u .i IiIaIt /ei du mn nc η
Claims (3)
1. Datenverarbeitungsanlage mit einer Anzahl von Datenverarbeitungseinheiten, die für einen Wechselverkehr
zwischen ihnen an einen gemeinsamen Übertragungskanal angeschlossen sind, und denen
jeweils eine Steuerschaltung zugeordnet ist, die bei Empfang eines Eingangssteuersignals an einem
Ausgang ein dem Eingangssteuersignal entsprechendes verzögertes Ausgangssteuersignal abgibt, wenn
die zugehörige Datenverarbeitungseinheit keinen Zugang zum Übertragungskanal verlangt, wobei die
Steuerschaltungen mit ihren Ein- und Ausgängen zu einer Kette verbunden sind und jeweils zwei
getrennte Schaltkreise enthalten, von denen im ersten Scha/tkreis auf Grund eines empfangenen
Eingangssteuersignals nach einer Verzögerungszeitspanne ein Signal erzeugt wird, welches das
Ausgangssteuersignal hervorruft, wenn es nicht unterdrückt wird, während von dem zweiten
Schaltkreis auf Grund des empfangenen Eingangssteuersignals und eines Anforderungssignals von der
zugehörigen Datenverarbeitungseinheit ein dieser den freien Zugang zum Übertragungskanal mitteilendes
Ausgangssignal erzeugt sowie dem ersten Schaltkreis in der Verzögerungszeitspanne ein
Unterdrückungssignal zugeführt wird, welches die Erzeugung des Ausgangssteuersignals verhindert,
dadurch gekennzeichnet, daß die Eingangs- und Ausgangssteuersignale impulscode sind
und jeder der beiden Schaltkreise einen bei Empfang eines Eingangssteuerimpulscode jeweils verzögert
einen Impuls erzeugenden Impulsgenerator (22, 24; 32, 34) enthält, wobei der verzögerte Impuls (F)Ua,
einen Impulsgenerator (22, 24) die Erzeugung eines Ausgangssteuerimpulscode veranlaßt, wenn er nicht
unterdrückt wird, während der andere Impulsgenerator (32, 34) mit geringerer Verzögerung bei
Anwesenheit des Anforderungssignals (RO) der Datenverarbeitungseinheit das Unterdrückungssignal
(Eingang von 24) zur Verhinderung der Erzeugung des verzögerten Impulses (F) des ersten
Impulsgenciators erzeugt, daß die Steuerschaltung auf Grund eines gesonderten Signals, welches die
Freigabe des Übertragungskanals durch die Datenverarbeitungseinheit mitteilt, den Ausgangssteuerimpulscode
unabhängig von dem verzögerten Impuls (79des ersten Schaltkreises erzeugt, und daß
die Ausgangs- bzw. Eingangssteuerimpulscode zwischen den Steuerschaltungen (12-la usw.) über den
gemeinsamen Übertragungskanal der Datenveraibeitungseinheilen
übertragen werden.
2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß das Unterdrückungssignal für den ersten Schaltkreis von einem von dem
Impulsgenerator (32, 34) des zweiten Schaltkreises gesteuerten Flipflop (26) erzeugt wird.
3. Datenverarbeitungsanlage nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuerschaltungen
zu einer offenen Kette verbunden sind und in der Steuerschaltung der letzten Datenverarbeitungseinheit
der Kette kein Ausgangsstcucrimpulscode erzeugt wird.
Die Erfindung betrifft eine Datenverarbeitungsanlage
nach dem Gattungsbegriff des Patentanspruchs 1.
Beispielsweise bei manchen Herstellungsverfahrer können mehrere Datenverarbeitungseinheiten (worun
ter auch lediglich ein Datenspeicher verstanden seir kann) dazu verwendet werden, jeweils einen anderer
Verfahrensschritt zu steuern. Wenn die Verfahrensschritte voneinander abhängig sind oder aufeinandei
abgestimmt werden müssen, ist es häufig notwendig, daC
ίο eine Datenverarbeitungseinheit mit einer anderen ir
Verbindung tritt, um beispielsweise Einstellungen anzuzeigen, die im Zuge des Herstellungsverfahrens
vorgenommen werden müssen. Bei einer derartigen Anlage ist ein gemeinsamer Kanal für den gesamten
Verkehr vorhanden, über den jeweils immer nur eine Datenverarbeitungseinheit Informationen übertragen
darf. Fofg/icn muß eine Einrichtung vorgesehen sein, die
jedem Computer anzeigt, ob der Übertragungskanal belegt ist und ob ein Computer, der Zugang zum Kanal
haben will, Informationen über den Kanal übertragen kann. Bei einer solchen Anlage kann es notwendig sein,
zusätzliche Computer in das Datenverarbeitungssystem einzuschalten ode Computer aus dun System auszuschalten.
Es müssen daher Maßnahmen getroffen
as werden, damit dies schnell und wirtschaftlich geschehen
kann, während die Computer nach wie vor erkennen können, wann der Übertragungskanal belegt und wann
er frei ist. Ferner sollte die für jeden Computer erforderliche Programmierung keine umfangreichen
Änderungen erfordern, wenn Computer in das System eingeschaltet oder aus dem S\su-m ausgeschaltet
werden.
Aus der US-PS 35 17 130 ist ein Multiplexsystem mit einer Anzahl von Datenstationen bekannt, die über eine
.vs gemeinsame Dattnsammelleitung Zugang zu einem
zentralen Rechner haben. Zur Steuerung des Systems dienen den einzelnen Datens'ationen individuell zu
geordnete, untereinander zu einem Ring geschaltete Steuerschaltungen, über deren gegenseitige Ein- und
Ausgänge zyklisch ein Potentialwechsel zwischen zwei Binärwerten zirkuliert, solange keine Datenstation
Zugang zur Datensammelleitunf verlangt. Die Frequenz des Potentialwechsels wird durch in den
Steuerschaltungen vorgesehene Verzögerungsleitungen bestimmt. Wenn jedoch eine Datenstation ein Anforderungssignal
für die Sammelleitung an die zugehörige Steuerschaltung sendet, wird der Zyklus unterbrochen
und am Ausgang der betreffenden Steuerschaltung ein Potentialwechsel von einem aktiven zu einem passiven
so Zustand verhindert, wodurch den übrigen Datenstationen der Zugang zur Sammelleitung verwehrt werden
soll. Bevor nach erneuter Freigabe der Sammelleitung eine andere Datenstation Zugang erhalten kann, müssen
alle Steuerschaltungen wieder in den aktiven Zustand
■is versetzt werden, wofür ein zeitraubender Zyklus des
Potentialwechsels notwendig ist. Ein weiterer Nachteil des bekannten Systems besteht darin, daß unter
ungünstigen Umständen zwei Datenstationen gleichzeitig Zugang zur Datensammelleitung erhalten können,
'« was eine einwandfreie Datenübertragung unmöglich
machen würde. Schließlich ist es bei dem bekannten System nicht möglich, mit Steuerimpulscode zu arbeiten
und die Steuerimpulscode und die Daten über einen gemeinsamen Datenkanal zu übertragen.
b> Aufgabe der Erfindung ist es, eine Datenverarbeitungsanlage
anzugeben, bei der für die Übertragung von Steuersignalen der in Rede stehenden Art und von
Daten nur ein einziger Datenübertragungskanal benö-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10462671A | 1971-01-07 | 1971-01-07 | |
US10462671 | 1971-01-07 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2200456A1 DE2200456A1 (de) | 1972-07-20 |
DE2200456B2 true DE2200456B2 (de) | 1976-10-28 |
DE2200456C3 DE2200456C3 (de) | 1977-06-08 |
Family
ID=
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0006145A1 (de) * | 1978-06-21 | 1980-01-09 | Siemens Aktiengesellschaft | Schaltungsanordnung für eine Vermittlungsanlage mit Mikroprozessoren |
EP0022170A2 (de) * | 1979-06-29 | 1981-01-14 | International Business Machines Corporation | Verfahren zur Übertragung von Datenpaketen in einem örtlich gemeinsam benutzten Busleitungsnetzwerk und örtlich gemeinsam benutztes Busleitungsnetzwerk |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0006145A1 (de) * | 1978-06-21 | 1980-01-09 | Siemens Aktiengesellschaft | Schaltungsanordnung für eine Vermittlungsanlage mit Mikroprozessoren |
EP0022170A2 (de) * | 1979-06-29 | 1981-01-14 | International Business Machines Corporation | Verfahren zur Übertragung von Datenpaketen in einem örtlich gemeinsam benutzten Busleitungsnetzwerk und örtlich gemeinsam benutztes Busleitungsnetzwerk |
EP0022170A3 (en) * | 1979-06-29 | 1981-04-22 | International Business Machines Corporation | Method of attaining communication of data packets on a local shared bus network and local shared bus network |
Also Published As
Publication number | Publication date |
---|---|
US3699529A (en) | 1972-10-17 |
NL7200181A (de) | 1972-07-11 |
GB1372228A (en) | 1974-10-30 |
AU3766672A (en) | 1973-07-12 |
CA951830A (en) | 1974-07-23 |
IT944332B (it) | 1973-04-20 |
SE369452B (de) | 1974-08-26 |
FR2121291A5 (de) | 1972-08-18 |
DE2200456A1 (de) | 1972-07-20 |
AU462222B2 (en) | 1975-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3643384C2 (de) | Schaltung zum Resynchronisieren von Impulssignalen, insbesondere für die Peripherie eines Mikroprozessors | |
EP1401158B1 (de) | Koppeleinrichtung für serielles Bussystem | |
DE2750818C3 (de) | Anordnung zur zeitmultiplexen Datenübertragung | |
DE3044792A1 (de) | Elektronisches multiprozessor-system zur behandlung digitaler und analoger daten | |
DE2710173A1 (de) | Nachrichtenanlage | |
EP2961106B1 (de) | Netzwerk, kopf-teilnehmer und datenübertragungsverfahren | |
DE2508324A1 (de) | Datenuebertragungssystem | |
DE3027579A1 (de) | Verfahren zum detektieren eines digitalen kodewortes und kodedetektor zum durchfuehren des verfahrens | |
DE102014105207B4 (de) | Verfahren zum Betreiben eines Kommunikationsnetzwerks und Kommunikationsnetzwerk | |
DE1278298B (de) | Verfahren und Anordnung zur Steuerung von Verkehrsampeln | |
EP0509114B1 (de) | Verfahren zum Übertragen von Daten an mehrere Datenstationen | |
EP0813324A1 (de) | Serieller Datenbus und dessen Verwendung | |
DE2228320B2 (de) | Rundsteuerempfänger | |
DE1474351B2 (de) | Datenspeicher | |
DE1462688A1 (de) | Einrichtung zur Adressierung von Empfangsstationen | |
DE2200456B2 (de) | Datenverarbeitungsanlage | |
BE1025127B1 (de) | Kommunikationssystem zur seriellen Kommunikation zwischen Kommunikationsgeräten | |
DE2200456C3 (de) | Datenverarbeitungsanlage | |
DE2414874A1 (de) | Synchrones schieberegister mit serienund paralleleingabe und grundstelleingang | |
CH627599A5 (de) | Verfahren zur regenerierung von asynchronen datensignalen. | |
DE2454517A1 (de) | Verfahren und vorrichtung zur fehlerkorrektur in uebertragungseinrichtungen fuer digitale daten | |
EP0143255B1 (de) | Verfahren und Schaltungsanordnung zur zeitlichen Überwachung des Belegtseins von Signalumsetzern | |
DE2162095A1 (de) | Mehrfachbetriebszähler | |
DE3047259C2 (de) | Schaltungsanordnung zur bidirektionalen Übermittlung von Informationen | |
DE1199026B (de) | Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |