DE3524654A1

DE3524654A1 - Netzwerksystem

Info

Publication number: DE3524654A1
Application number: DE19853524654
Authority: DE
Inventors: Toru Futami; Atsushi Yokosuka Kanagawa Sakagami; Tadashi Yokohama Kanagawa Suzuki
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1984-07-12
Filing date: 1985-07-10
Publication date: 1986-01-30
Also published as: DE3524654C2; GB2162723A; GB8517552D0; GB2162723B; US4694294A; JPS6124347A

Description

Beschreibung

Netzwerksystem

° Die vorliegende Erfindung bezieht sich auf ein Netzwerksystem, bei dem mehrere Datenstationen miteinander über zwei Signalleitungen so verbunden sind, daß eine wechselseitige Datenübertragung zwischen den Datenstationen ausgeführt wird, und bezieht sich speziell auf ein Netzwerksystem, das so aufgebaut ist, daß ein vorbestimmtes Codekettensignal zu jeder Station über eine Synchronsignalleitung und ein Seriendatensignal auf einer weiteren Datensignalleitung zu einer der anderen Stationen mit einer Bestimmungsadressierung jeder Station übertragen wird und eine Übertragungssynchronisation von Daten stattfindet.

Zweidrahtnetzwerksysteme, in denen Datenketten- und Adressignale über ihre entsprechenden übertragungsleitungen übertragen werden, sind bereits bekannt. In solchen Systemen wird ein vorbestimmtes Codekettensignal über eine Synchronsignalübertragungsleitung jeder Station zugeführt, um eine Adressierung und Synchronisierung (übertragungssteuerung) durchzuführen. Dergleichen ist beispielsweise in der JP-AS 52-13 367 beschrieben.

Fig. 1 zeigt ein Paar von Sende- und Empfangsstationen 604, 605, die in der vorgenannten Veröffentlichung beschrieben sind.

Wie Fig. 1 zeigt, besteht das Paar aus der Vielzahl von Stationen aus einer Empfangsstation 604 und einer Sendestation 605, die über eine Synchron-Signalübertragungsleitung 602 und eine Datenübertra-

gungsleitung 603 miteinander verbunden sind. Eine Synchronsignalübertragungsleitung 602 stellt eine Einrichtung zum Übertragen eines Synchronsignals zu jeder Station von einem Synchronsignalgenerator 601 dar. Dieses Synchronsignal ist in Fig. 2(c) gezeigt.

Der Synchronsignalgenerator 601 erzeugt einen M-Serien-Kettencode, der sich in einer Reihenfolge H-H-H-L-L-H-L mit regelmäßigem Intervall T wiederholt, wie Fig. 2(b) zeigt, zusammen mit einem Taktsignal, das ein konstantes Invervall *f hat, wie Fig.2(a) zeigt, so daß ein Synchronsignal abgegeben wird, wie es in Fig. 2(c) dargestellt ist, nachdem eine Impulsbreitenmodulation stattgefunden hat.

Die Sendestation 604 umfaßt: a) einen Empfangskreis (REC) 606, der das Synchronsignal empfängt und es in das Taktsignal und ein Seriencodesignal demoduliert, wie in den Fig. 2(a) und 2(c) gezeigt; b) Schieberegister (S.R.) 607, 608 und 609, die sequentiell das demodulierte Seriencodesignal synchron mit dem Taktsignal lieffern; und c) einen Logikkreis (LOG) 610, der eine Torschaltung 611 dann öffnet, wenn eine logische gegenseitige Verarbeitung der Ausgangssignale der drei Schieberegister 607, 608 und 609 zu einem vorbestimmten logischen Ergebnis führt.

Fig. 3 zeigt den Zusammenhang zwischen den Ausgangspegeln D1, D2 und D3 der drei Schieberegister 607, 608 und 609 nach Fig. 1 und dem Ausgangssignal X des Logikreises 610 in Bezug auf jede Periode des seriell ausgegebenen Taktsignals nach Fig. 2(a).

Sieben Arten von Kombinationsmustern der abgegebenen Logiksignalpegel L und H der drei Schieberegister 607, 608 und 609 erscheinen in einer Periode T des Codeseriensignals, wie Fig. 3 zeigt.

Wenn daher eines der sieben Kombinationsmuster in jeder Sendestation 604 eine solche Bedingung aufweist, daß die Logikoperation im Logikkreis 610 (beispielsweise mit den Pegeln H-H-L) zu dem gewünschten Ergebn±S5 führt, dann wird das Tor 611 geöffnet, wenn die Logik des Logikkreises 610 während des Intervalls T des Seriencodesignals einmal die vorgenannte Bedingung trifft. Es wird daher ein Datenbit von einem Ausgangskreis 612 über das geöffnete Tor".^ 611 auf die Datenübertragungsleitung 603 gesandt.

Der Empfangskreis 605 besteht andererseits aus: a) einem Empfangskreis (REC) 613; b) Schieberegistern (FR) 614, 615 und 616; und c) einem Logikkreis 617. Diese Kreise sind auf die gleiche Weise miteinander verbunden, wie in der Sendestation 604. Eine Torschaltung 618 wird geöffnet, um die Signalleitung 604 mit einem Eingangskreis 619 nur dann zu verbinden, wenn das vorbestimmte Kombinationsmuster über das Intervall T des Seriencodesignals so abgeleitet ist, daß ein Bit des Datensignals in der Datenübertragungsleitung 603 für den Eingangskreis 619 wiedergefunden wird.

3Q Auf diese Weise wird über die Datenübertragungsleitung 603 zwischen der Sendestation 604 und der empfangsstation 605 übertragen, wobei der Logikkreis 610 in der Sendestation 604 das Tor 612 öffnet, wenn ein vorbestimmter Logikzustand eingerichtet ist, und der Logikkreis 617 die Torschaltung 618 öffnet,

wenn derselbe Logikzustand wie am Logikkreis 610 herrscht. Außerdem können die Daten ohne gegenseitige Datenkollision mit einer anderen Synchronisation übertragen werden, die für solche Sende- und Empfangsstationen gewählt ist, die andere vorbestimmte Muster von Logikbedingungen aufweisen.

Das konventionelle Netzwerksystem, das in der vorgenannten Veröffentlichung beschrieben ist, hat jedoch die nachfolgend erläuterten Nachteile;

Da ein Zeitschlitz (eine Zeit, die einer Taktperiode T im vorbestimmten Beispiel entspricht) während dem eine serielle Datenkette übertragen wird, auf eine konstante Zeitlänge festgelegt ist, kann der Zeitschlitz, dessen zeitliche Länge entsprechend der Länge der Daten im Zeitschlitz verändert wird, nicht festgelegt werden, so daß die übertragungsgechwindigkeit von Bitdaten innerhalb des Zeit-Schlitzes vergrößert werden muß, wenn die zu übertragende Datenlänge groß ist.

Die ubertragungsleistung ist daher in einem solchen konventionellen Netzwerksystem vermindert und das Netzwerksystem wird teuer, wenn die Hochgeschwindigkeitsübertragung von Bitdaten ausgeführt wird.

Außerdem stört die von der Hochgeschwindigkeits-Datenübertragung ausgehende Hochfrequenzstörstrahlung das Betriebsverhalten der in einem konventionellen Netzwerksystem verwendeten Geräte. Dies hat zur Folge, daß wegen der zur Unterdrückung solcher Störstrahlung notwendigen Maßnahmen das Netzwerksystem relativ teuer wird.

3 5 2 Λ 6 5 4 Angesichts der beschriebenen Nachteile liegt der Erfindung die Aufgabe zugrunde, ein Netzwerksystem anzugeben, in welchem der Zeitschlitz, während der die Seriendatenkette zu einer Empfangsstation übertragen wird, so verändert wird, daß die Übertragungsleistung aufrechterhalten bleibt und das gesamte Netzwerksystem billig ist.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen an Ausführungsbeispielen näher erläutert. Es zeigtr:

Fig. 1 ein Blockschaltbild eines konventionellen Zweidrahtnetzwerksystems, wie es in der eingangs genannten JP-AS 52-13 367 beschrieben ist;

Fig. 2(a) bis 2(c) Signalzeitdiagramme zur Erläuterung eines Betriebes, mit dem man ein M-Seriencode-Synchronsignal in dem konventionellen Netzwerksystem nach Fig. 1 erhält;

Fig. 3 ein Logikzustandsdiagramm zur Erläuterung des Logikzustandes des M-Seriencode-Synchronsignals, das in dem Netzwerksystem nach Fig. 1 verwendet wird;

Fig. U(a) und 4(b) zusammen ein Blockschalt -

bild des Aufbaus einer einzelnen der Stationen und eines Synchroncodegenerators.in einer ersten bevorzugten Ausführungsform der Erfindung;

Fig. 5(a) bis 5(c) Signalzeitdiagramme zur Erläuterung eines Betriebes des Synchroncodegenerators in der ersten Ausführungsform nach den Fig. 4(a) und 4(b);

Fig. 6(a) bis 6(g) Signalzeitdiagramme zur Erläuterung des Gesamtbetriebes des Synchroncodegenerators und der Station in den Fig. 4(a) und 4(b);

Fig. 7(a) und 7(b) zusammen ein Blockschaltbild einer der Stationen und des Synchroncodegenerators nach einer zweiten bevorzugten Ausführungsform der Erfindung und

Fig. 8(a) bis 8(e) Signalzeitdiagramme zur Erläuterung eines Betriebes der zweiten bevorzugten Ausführungsform nach den Fig. 7(a) und 7(b).

Es wird nun auf die Zeichnungen Bezug genommen, um die Erfindung besser zu erläutern.

Die Fig. 4(a) und 4(b) zeigen zusammen eine erste bevorzugte Ausführungsform der Erfindung.

Eine von mehreren Stationen, die das Netzwerksystem nach der Erfindung bilden, ist in den Fig. 4(a) und 4(b) dargestellt. Wie dargestellt, ist eine Station mit einer Synchronsiganlübertragungsleitung und einer getrennten Datenübertragungsleitung 112 verbunden. Es sei hervorgehoben, daß alle anderen Stationen den gleichen Aufbau wie die Station hat, die in den Fig. ¹Ka) und 4(b) dargestellt ist.

Ein Synchroncodegenerator 113A ist mit der Synchronsignalübertragungsleitung 111 verbunden,

um eine übertragungssteuerung über die gegenseitige Datenübertragung zwischen den vielen zugeordneten Stationen zu bewirken.

Der Synchroncodegenerator 113A führt eine Befehls-(Adressierungs)-Abgabe zu einer Station durch, in der ein Datenaustausch mit einer anderen Station stattfindet, und bewirkt Synchronisationen für die Datenübertragung und den Datenempfang an den einander zugeordneten Stationen.

Es sei notiert, daß der Synchroncodegenerator 113A mit der Synchronsignalübertragungsleitung 111 unabhängig von der Mehrzahl der Stationen verbunden ist, wie die Fig. 4(a) und 4(b) zeigen.

Fig. 5 zeigt Signalzeitdiagramme, wie sie von jedem Kreis des Synchroncodegenerators 113A abgegeben werden.

Es sei hervorgehoben, daß die Ausgangssignale der zweien Stufe m2 und der dritten Stufe m3 eines Schieberegisters 121 zu den zwei Eingangsanschlüssen einer EXCLUSIV-ODER-Schaltung 123 gesandt werden und ein Ausgangssignal der EXCLUSIV-ODER-Schaltung 123 seinerseits dem Eingangsanschluß der ersten Stufe m1 des Schieberegisters 121 zugeführt wird. Außerdem empfängt eine UND-Schaltung 127 ein Bezugstaktsignal C von einem Bezugstaktgenerator 125. Die UND-Schaltung 127 führt eine logische UND-Funktion zwischen einem Verzögerungsanforderungssignal SDM von einem Übertragungsblock 117, der später noch erläutert wird und dem Bezugstaktsignal C durch. Das Verknüpfungs-Ausgangssignal ist ein Steuertaktsignal CV1, das in Fig. (4a) dargestellt ist und

352A6S4-

das gemeinsam jeder Stufe (Taktanschluß) des oben-> beschriebenen Schieberegisters 121 zugeführt wird. Auf diese Weise ist der M-Seriencode, der mittels der Kombination aus Schieberegister 121 und EXCLUSIV-ODER-Schaltung 123 erzeugt wird, ein M-Serien-Code dritter Ordnung, der einem Polynomausdruck (m3 β m2) folgt, das von der EXCLUSIV-ODER-Funktion, die zwischen den Ausgangssignalen der dritten Stufe m3 und der zweiten Stufe m2 des Schieberegisters 121 genommen wird, abgeleitet ist.

Das M-Seriencodesignal M dritter Ordnung (siehe Zeile (b) von Fig. 5), das aus dem Ausgangssignal der dritten Stufe m3 der Schieberegister 121 gewonnen wird, wird dann einem Pulsbreitenmodulator 129 zugeführt. Außerdem empfängt der Pulsbreitenmodulator 129 das Bezugstaktsignal C. Der Pulsbreitenmodulator 129 gibt ein Signal ab, dessen Pulsbreite in Übereinstimmung mit einem Logikzustand des M-Seriencodesignals M synchron mit einer Zeit variiert wird, zu welcher das Bezugstaktsignal C konstanter Periodendauer t ansteigt. Das heißt, ein Impuls mit schmaler Pulsbreite (Verweilzeit t_r ) wird abgegeben, wenn das M-Seriencodesignal M niedrigen Logikpegel (¹¹L") hat, und es wird ein Impuls größerer Pu]±>reite (Verweilzeit t_H) abgegeben, wenn das M-Seriencodesignal M einen hohen Logikpegel ("H") hat.

Das Synchronsignal des M-Seriencode CM, das in Zeile (c) von Fig. 5 dargestellt ist, wird daher vom Pulsbreitenmodulator 129 erzeugt.

Es sit bekannt, daß der M-Seriencode als ein solches Synchronsignal, wie oben beschrieben, verwendet wird.

Im allgemeinen ist die Maximalperiode T des Seriencode, die mit η Stufen des*Schieberegisters und einem Logikelement erzielbar ist, wie folgt bestimmt:

T = 2ⁿ - 1 (1)

Der Codezustand durch die gleiche Kombination nimmt daher eine Periode T ein, die durch die obige Gleichung (1) ausgedrückt wird. Während dieser Periode T wird ein Codezustand, der von der gleichen Kombination abweicht, nicht erzeugt.

Im Falle, daß ein Synchronsignal erzeugt wird, indem man eine vorbestimmte Zahl von Stufen des Schieberegisters verwendet, kann die Zahl von Übertragungskanälen maximiert werden, so daß die Übertragungsleistung gesteigert werden kann, wenn der M-Seriencode für das Synchronsignal verwendet wird.

Auf diese Weise wird der M-Seriencode gemeinsam für ein Synchronsignal der Datenübertragungen verwendet.

In dem Synchroncodegenerator 113A dieser Ausführungsform, die in Fig. 4(a) gezeigt ist, ist die Zahl der Stufen des Schieberegisters 121 gleich drei. Eine normale Periode T_c„ des M-Seriencode-Synchronsignals CM im Falle, wenn keine Zeitverzögerung aufgrund des Verzögerungsanforderungssignals SDM vorhanden ist, wird wie folgt berechnet:

T_CM = t_c s (23 - 1) (2)

Außerdem ist der Codekombinationszustand 7 (= 2³ - 1), wie man auch aus Fig. 3 erkennt.

Die Fig. 4(a) und U(b) zeigen im übrigen den ° Aufbau einer Station (ohne den Synchroncodegenerator 113A).

Die Station besteht aus einem Steuerblock 115 zum Ausführen von Übertragungsbefehlen und zum Empfang

I^ einer seriellen Datenkette in der Station auf der Basis der Synchronisation und der Adressierung, die mittels eines Synchronsignals MV1 erfolgt, das aus dem M-Seriencodesynchronsignal CM abgeleitet ist, das als Folge des Verzögerungsanforderungssignals SDM, das aus einem Sendeblock 117 stammt, verzögert ist.

Die Station enthält ferner einen Sendeblock 117, der die serielle Datenkette, die darin in einem parallenen Zustand gespeichert ist, auf die Signalübertragungsleitung 111 in Antwort auf einen Befehl überträgt, der von dem Steuerblock 115 abgegeben wird. Außerdem enthält die Station einen Empfangsblock 119, der mit der Datenübertragungsleitung 112 in Abhängigkeit von einem Befehl verbunden wird, der von dem steuerblock 115 abgegeben wird.

Im einzelnen enthält der Steuerblock 115 einen Synchronsignalempfangskreis 131, der das Synchronsignal MV1 empfängt (d.h. das im wesentlichen das durch CM bezeichnete Signal enthält, siehe (c) von Fig. 5), trennt dies in ein Taktsignal CLK, ähnlich jenem, das in (a) in Fig. 5 gezeigt ist, und ein M-Seriencodesignal M, das in (b) von Fig. 5 gezeigt ist und sendet sie an entsprechende Eingangsan-Schlüsse der drei Stufen eines Schieberegisters 133.

Drei Ausgangssignale D1, D2 und D3 des Schieberegisters 133 werden als Adressendaten einem Speicherkreis 135 zugeführt, der innerhalb des Steuerblocks 115 vorgesehen ist. Die Adressen des Speicherkreises 135 sind in einer Form von Kombinationsmustern von "H" und "L" angeordnet, die während einer Periode T_CM des M-Seriencode erscheinen. Daten G1 und G2 für die Sende- und Empfangssteuerung werden in die entsprechenden Adressen eingegeben und gespeichert. Der Speicherkreis 135 ist beispielsweise ein NUR-Lesespeicher (ROM) in dem Daten G1 und G2 an ihren entsprechenden Adressen eingeschrieben sind, wie Fig. 4(a) zeigt.

Der Steuerblock 115 enthält weiterhin einen Verriegelungskreis 137» der die ersten Steuerdaten G1, die von dem Speicherkreis 135 zugeführt werden, synchron mit dem Taktsignal CLK verriegelt, das von dem obenbeschriebenen Synchronsignalempfangskreis 133 zugeführt wird.

Der Verriegelungskreis 137 enthält beispielsweise einen D-Flip-Flop-Kreis. Es sei hervorgehoben, daß ein erstes Torsteuerungssignal L1 als ein Ausgangssignal (Q) des Verriegelungskreises 137 dann zu einer Torschaltung A139 und drei Verriegelungskreisen LA , LB und LC gesandt wird.

Ein weiterer Verriegelungskreis 141 verriegelt ein zweites Steuerdatensignal G2 vom Speicherkreis 135 synchron mit dem Taktsignal CLK. Der Verriegelungskreis 141 enthält einen D-Flip-Flop-Kreis. Das zweite Torsteuersignal L2 als Ausgangssignal des Verriegelungskreises 141 wird einer Torschaltung B143 und einer Torschaltung C147 über einen Inverter 145 zugeführt.

Der Sendeblock 117 enthält einen Speicherkreis 151A, der Daten speichert, die jeweils aus mehreren Bits bestehn. Der Speicherkreis 151A besteht beispielsweise aus einem gesicherten RAM. Es sei notiert, daß der Speicherkreis 151A funktionell einen Adressbereich MAD, einen Seriendatenspeicherbereich MSD, in dem die zu übertragenden Daten gelesen werden und einen Datenzahlspeicherbereich MDN enthält, in dem die Zahl der gespeicherten Daten gespeichert wird.

Ein Paralleldatensignal DP151, das vom Speicherkreis 151A abgegeben wird, wird in ein serielles Datensignal mit Hilfe eines Parallel-Serien-Wandlers 153 (P/S CON.) umgewandelt. Ein Taktgenerator 155 ist dazu vorgesehen, ein Taktsignal CLT zu erzeugen und abzugeben, das eine vorbestimmte Periode (T_Cr_T) hat. Außerdem ist ein Modulator 157 vorgesehen, mit dem eine Pulsbreite des Taktsignales CLT vom Taktgenerator 155 in Übereinstimmung mit einem Logikpegel des Seriendatensignals DS 153 vom Parallel-Serienwandler 153 moduliert wird, um ein serielles Datenkettensignal DT zu bilden. "1" und "0" entsprechen einem hohen Pegel "H" bzw. einem niedrigen Pegel "L" des Seriendatensignals DS 153-

Das vom Taktgenerator 155 erzeugte Taktsignal CLT wird dazu verwendet, jedes Bit der seriellen Datenkette innerhalb eines Zeitschlitzes zu übertragen, wobei jedes Bit dieses Signals mit dem Taktsignal CLT synchronisiert ist. Daher ist eine vorbestimmte Periode T_CLT des Taktsignals CLT relativ kurz im Vergleich zu einer Periode t des Bezugstaktsignals C, das den Zeitschlitz vorgibt. Der Adressenbereich MAD des Speicherkreises 151A speichert drei Verriege-

lungsausgangssignale LA, LB und LC, die durch Verriegeln der Ausgangssignale D1, D2 und D3 der Schieberegister 123 von den drei Verriegelungskreisen LA, LB und LC abgeleitet werden, die innerhalb des Steuerblocks 115 ausgebildet sind, als Adressdateninformation. Wenn eine solche Adressdateninforraation empfangen wird, dann werden die seriellen Daten, die in den entsprechenden Adressen gespeichert sind, ausgegeben.

Der Speicherkreis 151A enthält weiterhin einen weiteren Speicherbereich MDN, der dem Adressspeicherbereich MAD entspricht und in dem die Zahl der Daten gespeichert ist. Die Gesamtzahl der Bits einer jeden seriellen Dateninformation (es sei notiert, daß die Form in dem Speicherbereich MSD eine bitparallele Form ist), die in einer gewissen Adresse gespeichert ist, wird in den entsprechenden Speicherbereich MDN eingespeichert. Der Speicherkreis 151A enthält Einrichtungen zum Zählen der Anzahl der Bits, die in dem Serielldatenspeicherbereich MSD gespeichert sind.

Außerdem enthält, wie Fig. 4(b) zeigt, der Sendeblock 117 einen Subtraktionszähler 159, dessen Zählbeginn durch das zweite Torsteuersignal L2 bestimmt wird, das von dem Verriegelungskreis 151 des Steuerblocks 115 abgegeben wird.

Der Subtraktionszähler 159 hält zunächst ein bitparalleles Datensignal SDN, das von dem Datenzahlspeicherbereich MDN im Speicherkreis 151A synchron zu einem Zeitpunkt herangeholt wird, zu welchem das zweite Torsteuersignal L2 ansteigt. Danach zählt der Subtraktionszähler 159 das bitparallele Datensignal SDN synchron mit dem Taktsignal CLT,

das im Taktgenerator 155 erzeugt wird, abwärts. Der Subtraktionszähler 159 gibt weiterhin ein Bit "1" ab, wenn der Zähl- und Haltewert Null ist, und ein Bit "0", wenn der Zähl- und Haltewert nicht Null ist.

Der Sendeblock 117 gibt auf diese Weise ein solches Bitsignal entsprechend einem Zählzustand des Subtraktionszählers 159 als ein Verzögerungsanforderungssignal SDM ab. Das Verzögerungsanforderungssignal SDM wird der obenbeschriebenen UND-Schaltung 127 zugeführt, die innerhalb des Synchroncodegenerators 113A angeordnet ist, um die Zuführung des Bezugstaktsignals C zu dem PuIsbreitenmodulator 129 und dem Schieberegister 121 zu steuern.

Der Empfangsblock 119 enthält andererseits, wie Fig. 4(b) zeigt: a) einen Demodulator 161, der die empfangenen Daten, die über eine Torschaltung C147 herangeholt wurden, demoduliert, um die Daten in das Taktsignal CLR und in das serielle Datensignal DR aufzuteilen; b) einen Serien/Parallel-Wandler (S/P CON) 163, der die demodulierten seriellen Daten DR in ein Paralleldatensignal DPR umwandelt; c) einen Speicherkreis 165, d.h. einen RAM, der das parallelgewandelte Datensignal DPR, das vom Wandler 163 abgegeben wird, speichert.

Das nach der Demodulation mittels des Demodulators 161 abgegebene Taktsignal CLR wird dazu verwendet, jedes Bit der seriellen Datenkette DR, die dem Serien/Parallel-Wandler 163 zugeführt werden, innerhalb des Zeitschlitzes zu verschieben. Daher ist eine Periode T_CLR des Taktsignals CLR ebenfalls

kürzer als die Periode t des Bezugstaktsignals C im Synchroncodegenerator 113A, das den Zeitschlitz vorgibt. Da das Taktsignal CLR aus der empfangenen seriellen Datenkette abgeleitet wird, ist die Periode

T__LR die gleiche wie die Periode T_CLT des Taktsignals CLT im Sendeblock 117.

Der Speicherkreis 165 gibt die Ausgangssignale La, Lb und Lc der drei Verriegelungskreise LA, LB und LC als Adressdaten ein und speichert die Daten, die von dem Serien/Parallel-Wandler 163 abgegeben werden, in eine angegebene Adresse.

Es sei notiert, daß die Speicherkreise 151A und 165 im Sendeblock 117 und im Empfangsblock 119 beispielsweise mit einem Mikrocomputer ( nicht dargestellt) verbunden sind. Die übertragungs-Dateninformation wird in dem Speicherkreis 151A in Übereinstimmung mit einem Zustand einer gesteuerten Last gespeichert und die gesteuerte Last wird auf der Basis von Daten gesteuert, die aus dem Speicherkreis 165 ausgelesen werden.

Die Torschaltung A139 im Steuerblock 115 öffnet in Abhängigkeit von dem Bitpegel von "1" des ersten Steuerdatensignals GT, so daß entweder der Sendeblock 117 oder der Empfangsblock 119 mit der Datenübertragungsleitung 112 verbunden wird. Welcher der Blöcke 117 und 119 mit der Leitung verbunden wird, hängt von einem Logikzustand des zweiten Steuerdatensignals G2 vom Speicherkreis 135 ab. Wenn der Sendeblock 117 mit der Datenübertragungsleitung 112 verbunden ist, dann wird die Datenübertragung zu einer der anderen Stationen ermöglicht. Wenn der Empfangsblock 119 mit der Datenübertragungsleitung

verbunden ist, dann wird der Empfang von einer der anderen Stationen ermöglicht.

Als nächstes soll eine Betriebsweise der ersten bevorzugten Ausführungsform erläutert werden.

In dem Netzwerksystem des obenbeschriebenen Aufbaus hat eine aus der Mehrzahl der Stationen, die das Netzwerksystem bilden, den Speicherkreis 135, in dem Steuerdaten G1 und G2 für jede Adresse gespeichert sind, wie in Fig. 4(a) beispielhaft dargestellt ist, und die anderen Speicherkreise 151A und 165,in denen Speicherplätze für Datenempfang und -Sendung für die entsprechenden Adressen, die Fig.4(b)zeigt, vorgesehen sind.

Es sei nun angenommen, daß das Synchronsignal MV1, das in Zeile (b) von Fig. 6 dargestellt ist, vom Synchroncodegenerator 113A zu jeder Station gesandt wird und die Ausgangssignalpegel (D3 bis D1) des in Fig. 4(a) gezeigten Schieberegisters 133 zum Zeitpunkt ti gezeigten Zeile (b ) von Fig. 6 die Größen 1,1,1 haben.

Da die Gesamtausgangssignalpegel D3 bis D1 des Schieberegisters 133 die Größen 1,1, 1 angeben, geht das erste Steuerdatensignal G1 des Speicherkreises 135 auf eine "1" nach Ablauf einer Verzögerungszeit ta über, während das zweite Steuerdatensignal G2 auf einer "0" bleibt. Die Verzögerungszeit ta ist eine Zeit, die für die Demodulation des Synchronsignals CM in dem Synchronsignalempfangskreis 131 des Steuerblocks 115 benötigt wird.

Das Taktsignal CLK wird den Verriegelungskreisen 137 und 141 zu einem Zeitpunkt t2 zugeführt. Die Zeitdifferenz zwischen den Zeiten ti und t2 entspricht einer Periode des Synchronsignals MV1. Zum Zeitpunkt t2 werden beide Steuerdatensignale G1 und G2 mittels der Verriegelungskreise 137, 141 verriegelt. Ein erstes Torsteuersignal L1 , das Ausgangssignal des Verriegelungskreises 137, zeigt "1" und ein zweites Torsteuersignal L2, das Ausgangssignal des Verriegelungskreises 131, zeigt " 0 ".

Zur gleichen Zeit wird das vom ersten Verriegelungskreis 137 abgegebene erste Torsteuersignal L1 zu den drei Verriegelungskreisen LA, LB und LC gesandt, so daß diese Verriegelungskreise die entsprechenden Ausgangssignale D3, D2 und D!,angegeben durch 1,1,1 der drei Stufen des Schieberegisters 133, verriegeln. Die Verriegelungsausgangssignale Lc, Lb und La werden parallel zu den Speicherkreisen 151A und 165 als deren Adressdaten gesandt.

Nach Abschluß der obigen Operation zeigen die Gesamtausgangssignale D3 bis D1 des Schieberegisters 133 nach der Zeitverzögerung ta die Größe 1,1,0 an, so daß beide Steuerdatensignale G1 und G2 , die von dem Speicherkreis 135 abgegeben werden, eine "1" zeigen.

Daher ist die Torschaltung A139 offen, wenn das erste Torsteuersignal L1, das von der Verriegelungsschaltung137 abgegeben wird, auf eine "1" übergeht, und die Torschaltung C147 ist offen, wenn das von dem Verriegelungskreis 141 abgegebene zweite Torsteuersignal L2 eine ¹¹O" anzeigt. Daher wird der

352A654 -i>Empfangsblock 119 für den Empfang von Daten freigeschaltet. Das serielle Datenkettensignal DT, das von der Vielzahl von seriellen Bits gebildet wird, wird über die Torschaltungen A139 und C147 von der Datenübertragungsleitung 112 zum Empfangsblock geleitet. Das serielle Datenkettensignal DT wird demoduliert und dann in Paralleldaten umgewandelt. Die Paralleldateninformation wird in dem vorbezeichneten Bereich in dem Speicherkreis 165 als empfangene Dateninformation gespeichert.

Zu diesem Zeitpunkt speichert der Speicherkreis 165 die Werte 1,1,1 als die Adressdaten. Die durch 1,1,1 spezifizierte Adresse speichert die empfangenen Daten-(d.h. die seriellen Daten von 1,1,0,1, wie in Zeile (g) von Fig. 6 gezeigt).

Zum Zeitpunkt t-, nach Verstreichen einer Periode des Synchronsignals MV1 werden beide Steuerdatensignale G1 und G2, die von dem Speicherkreis 135 abgegeben werden, von den Verriegelungskreisen und 141 verriegelt. Da das erste Steuerdatensignal G1 eine "1" anzeigt, und das zweite Steuerdatensignal G2 eine "1" anzeigt, zeigt das erste Torsteuersignal L1 als Ausgangssignal des Verriegelungskreises 137 eine "1", und das zweite Torsteuersignal L2, das von dem Verriegelungskreis 141 abgegeben wird, zeigt eine "1". Daher ist die Torschaltung A139 offen, die Torschaltung B143 ist offen, die Torschaltung C147 ist geschlossen, so daß der Sendeblock 147 wiederum für die Aussendung der gespeicherten Daten freigeschaltet ist.

Außerdem verriegeln die drei Verriegelungskreise LA, LB und LC gleichzeitig die Ausgangssignale 1,1,0,

die von dem Schieberegister 133 zum Zeitpunkt t3 abgeleitet wurden.

Die verriegelten Signale 1,1,0 , d.h. die Ausgangsignale La, Lb und Lc werden den Speicherkreisen 151A und 165 zugeleitet.

Die Ausgangssignale D3 bis D1 der entsprechenden Stufen des Schieberegisters 133 werden nach Verstreichen der Verzögerungszeit ta, beginnend mit der Zeit T3 um eine Stufe verschoben. Die Ausgangssignal-Logikzustände sind 1,1,0 und dementsprechend werden die Ausggangssignale vom Speicherkreis 135 geändert.

Bis eine Zeit, die einer Periode des Synchronsignals MV1 entspricht, seit dem Zeitpunkt t3 verstrichen ist, werden daher die seriellen Daten, die von der Mehrzahl von Bits gebildet werden, zur Datenübertragungsleitung 113 vom Sendeblock 117 über die Torschaltungen A139 und B143 gesandt. Zu diesem Zeitpunkt werden die Sendedaten, die innerhalb des Speicherbereiches, der den empfangenen Adressdaten (1,1,0)entspricht, gespeichert sind, von dem Speicherkreis 151A zur Übertragungsleitung 113 gesandt.

Es sei dann angenommen, daß die in der Adresse (1,1,0) in dem Speicherkreis 151A des Sendeblocks gespeicherten Daten eine Paralleldateninformation von 1,0,0,1 ist.

Wenn die Adresse als (1,1,0) spezifiziert ist, dann werden die Daten (1,0,0,1) ausgelesen, so daß das Paralleldatensignal DP151 zum Parallelserienwandler 153 gesandt wird. Der Parallel/Serien-Wandler

wandelt das Paralleldatensignal DP151 in ein entsprechendes serielles Datensignal DS 153 synchron mit dem Taktsignal CLT um. Das serielle Datensignal DS153 unterliegt einer Pulsbreitenmodulation durch den Modulator 157 entsprechend dem Taktsignal CLT.

Das Datensignal DT (siehe Zeile (g) von Fig. 6) der seriellen Dateninformation(1,0,0,1) in der eine breite Impulsbreite (dargestellt durch eine "1") und eine schmale Impulsbreite, dargestellt durch eine "0" in Serie miteinander in Bezug auf die Zeit vorhanden sind, wird über die Torschaltungen B143 und A149 zur Datenübertragungsleitung 113 gesandt.

In der Sendebetriebsart nach dem Zeitpunkt t3 zeigt das zweite Torsteuersignal L2 eine "1", die vom Steuerblock 115 zum Sendeblock 117 gesandt wird. Bei der Anstiegsflanke des Steuersignalcodes L2 werden die Daten über die Bitlänge (in diesem Falle vier Bits) gelesen, die in dem Datenzahlspeicherbereich MDN des Speicherkreises 151 gespeichert sind. Mit anderen Worten, das Bitlängensignal SDN (hier "vier" darstellend) auf der Basis der Bitlängendateninformation wird dem Subtraktionszähler 149 zugeführt. Der numerische Wert "4", der die Bitlänge darstellt, wird in den Subtraktionszähler 159 eingegeben.

Die serielle Dateninformation wird in einer Einheit von einem Bit auf der Basis des Taktsignals CLT vom Taktgenerator 155 übertragen. Der Subtraktionszähler 159 zählt schrittweise um 1 das Datenlängensignal SDN abwärts, immer wenn das Taktsignal CT empfangen wird. Das Ausgangssignal des Subtraktions-Zählers 159 zeigt "0", bis die übertragung des Vier-

Bit-Seriendatensignals abgeschlossen ist und zeigt "1" bei Abschluß der Übertragung dieses vorgenannten Signals.

Daher zeigt der Logikzustand des Verzögerungsanforderungssignals SDM, das vom Sendeblock 117 erzeugt wird, eine "0" während der Übertragung der seriellen Daten und zeigt eine "1" nach dem Ende dieser Datenübertragung.

Die UND-Schaltung 127 des Synchronsignalgenerators 113A, die das Verzögerungsanforderungssignal SDM empfängt, steuert den Durchlauf des Bezugstaktsignals C entsprechend dem Logikzustand des Verzögerungsanforderungssignals SDM zum Pulsbreitenmodulator 129 und zum Schieberegister 121.

Während der Übertragung der seriellen Dateninformation können der Pulsbreitenmodulator 129 und das Schieberegister 121 das Bezugstaktsignal C nicht empfangen.(Nach Abschluß der Übertragung wird die Zuführung des Bezugstaktsignals C wieder aufgenommen). Auf diese Weise wird das Steuertaktsignal CV1, das durch die UND-Schaltung 127, die das Verzögerungsanforderungssignal SDM empfängt, bei dieser Ausführungsform als Synchroncodeerzeugung verwendet.

Daher wird die Zuführung des Synchronsignals MV1 zur Synchronsignalübertragungsleitung 111 unterbunden, bis die Übertragung der seriellen Daten abgeschlossen ist. Wenn das Bezugstaktsignal C während der Übertragung der seriellen Daten erzeugt wird, wird die Erzeugung des Synchronsignals MV1 verzögert, bis die Übertragung abgeschlossen ist.

Der Übertragungszeitschlitz wird daher variiert und entsprechend der Länge der seriellen Datenkette vergrößert. Die Datenübertragung kann ohne Behinderung durch den Takt des Synchroncodes ausgeführt werden.

Es sei hervorgehoben, daß die Dauer ausgedehnt werden kann, für die das Verzögerungsanforderungssignal SDM auf einer "0" ist, wobei die Dauer zum Zeitpunkt des Endes der Übertragung der seriellen Daten beginnt und für eine vorbestimmte Zeit anhält. In diesem Falle wird ein Zeitpunkt zu welchem die Sperrung des Durchlasses des Bezugstaktsignals C an der UND-Schaltung 127 des Synchroncodegenerators

113A aufgehoben wird, um eine vorbestimmte Zeit verzögert.

Wie oben beschrieben, erfolgt in einer der Stationen, die in den Fig. 4(a) und 4(b) dargestellt

ist, der Datenempfang, wenn die Adresse die Größen (1,1,1) angibt und die Datenübertragung erfolgt, wenn die Adresse (1,1,0) angibt. Wenn andererseits in einer der anderen Stationen jeder Speicherkreis 135, 151A, 165 so eingestellt ist, daß die Daten-

übertragung erfolgt, wenn die Adresse die Größen (1,1,1) angibt und Datenempfang stattfindet, wenn die Adresse (1,1,0) angibt, dann kann eine Synchronisation zwischen diesen Stationen eingerichtet werden, d.h. der Station, die in den Fig. 4(a) und 4(b)

3® dargestellt ist und der obenbeschriebenen einen der anderen Stationen, und die gegenseitige Übertragung und der Empfang von Daten kann zwischen jenen ^ Stationen erfolgen.

Wenn in der in den Fig. 4(a) und 4(b) gezeigten Station die Dateninfurination?".: in den Speicherkreis 131 in solcher Weise eingestellt ist, d.h. wenn die Adresse (0,0,1) ist, dann wird Datenempfang ausgeführt, wenn jedoch die Adresse (0,1,0) ist, dann wird Datenübertragung ausgeführt , und wenn in einer der anderen Stationen die Daten so eingestellt sind, daß wenn die Adresse (0,0,1) ist, die Datenaussendung stattfindet, aber wenn die Adresse (0,1,0) ist, Datenempfang ausgeführt wird, dann kann die Datenaussendung/Aufnahme zwischen jenen Stationen ausgeführt werden. Auf diese Weise kann die in den Fig. 4(a) und 4(b) gezeigte Station eine vorbestimmte Information senden und empfangen zu und von zwei der anderen Stationen separat ohne Kollision der vorbestimmten Daten.

Wenn die gegenseitige Datenaussendung und -aufnahme mit Adressen stattfindet, die den Stationen, *® zwischen denen die Datenübertragung stattfindet, gleich sind, dann ist es daher möglich, eine Adressierung mit der Synchronisation durchzuführen, die mittels des Synchronsignals MV1 erhalten wird.

^° Darüberhinaus kann eine Station eine Mehrzahl unterschiedlicher Daten zu bzw. von einer Mehrzahl von Stationen aussenden und empfangen.

Die Fig. 7(a) und 7(b) zeigen zusammen eine Station und einen Synchroncodegenerator einer zweiten bevorzugten Ausführungsform der Erfindung.

In den Fig. 7(a) und 7(b) ist der einzelne .Aufbau des Sendeblocks 17 und des Synchroncodegenerators 113B 35

von jenen nach den Fig. 4(a) und 4(b) verschieden.

Im einzelnen vermeidet der Sendeblock 117 den Datenzahlspeicherbereich MDN, der die Daten über die Bitlänge im Speicherkreis 151B speichert und verwendet keinen Subtraktionszähler.

Der Synchroncodegenerator 113B ist darüberhinaus mit einer Schlitzlängentafel (beispielsweise ein ROM enthaltend) 411 und zusätzlichen zwei Stufen (g1, g2) des Schieberegisters 413 versehen.

Außerdem werden die parallelen Ausgangssignale A3 bis A1 der drei Stufen m3 bis m1 im Schieberegister 121 als die Adressignale der Schlitzlängentabelle 411 verwendet. Zwei Ausgangssignale DS1 und DS2 der Schlitzlängentabelle 411 werden der ersten Stufe g1 und der zweiten Stufe g2 des Schieberegisters 413 zugeleitet.

Die UND-Schaltung 127 empfängt das Ausgangssignal der zweiten Stufe g2 des Schieberegisters 413 und das Bezugstaktsignal C vom Bezugstaktgenerator 125-

Das Steuertaktsignal CV2, d.h. das logische Produkt der UND-Schaltung 127 , wird jeder Stufe des Schieberegisters 121 und dem Pulsbreitenmodulator 127 zugesandt. Das Schieberegister 413 verriegelt die Ausgangssignale DS1 und DS2 der Schlitzlängentabelle 411 bei der Ansteigsflanke des STeuertaktsignals CV2.

Das Schieberegister 413 verschiebt die verriegelten Ausgangssignale DS1 und DS2 immer dann, wenn das Bezugstaktsignal C vom Bezugstaktgenerator 125 ansteigt.

Es sei nun angenommen, daß jede Dateninformation in jeder Adresse gespeichert ist, wie in Fig. 7(a) dargestellt.

Fig. 8 zeigt ein Signalzeitdiagramm eines jeden

Ausgangssignals der representativen Kreise in dem Synchroncodegenerator 113B von Fig. 7(a).

Es sei nun angenommen, daß die logischen Zustände A3 bis A1 in den drei Stufen m3 bis m1 des Schieberegisters 121 unmittelbar vor dem Zeitpunkt t2 die Größen 1, 1,0 anzeigen. Zu diesem Zeitpunkt ist das M-Seriencodesignal M auf einer "1" und das Ausgangssignal der EXCLUSIV-ODER-Schaltung 123 ist auf einer 15

Beide Ausgangslogikzustände der ersten Stufe g1 und der zweiten Stufe g2 des Schieberegisters 413 sind auf "1" , da beide Ausgangssignalpegel DS1 und

DS2,die von der Schlitzlängentabelle 411 abgegeben werden, auf "1" sind. Aufgrund der Verschiebung mit Hilfe des Bezugstaktsignals C bleibt der Ausgangslogikzustand der zweiten Stufe g2 nach dem Zeitpunkt t2 auf einer

" 1".
25

Zum Zeitpunkt t2 wird das von der UND-Schaltung 127 gewonnene Steuertaktsignal CV2 dem Schieberegister 121 zugeleitet, so daß die entsprechenden Logikzustände A3 bis A1 des Schieberegisters 121 die Größen 1,0,0 anzeigen. Da das M-Seriencodesignal M auf einer "1" bleibt, sind die Logikzustände der Ausgangssignale DS1 und DS2 der Schlitzlängentabelle 411 auf "1" und "0", was dann in dem Schieberegister 413 gehalten

wird.
35

Obgleich das nachfolgende Bezugstaktsignal C zum Zeitpunkt t2d erzeugt wird, kann der Taktimpuls des Bezugstaktsignals C nicht durch die UND-Schaltung 127 laufen. Die Erzeugung des M-Seriencodes wird ohne Verschiebung im Schieberegister 121 verzögert.

Die zweite Stufe g2 des Schieberegisters 413 wird auf eine "1" umgeschaltet, aufgrund des Ver-Schiebebetriebes des Registers zum Zeitpunkt t3, zu welchem das nachfolgende Bezugstaktsignal C erzeugt wird. Der Taktimpuls vom Bezugstaktgenerator 125 kann daher durch die UND-Schaltung 127 laufen und erscheint als Steuertaktsignal CV2.

Der Verschiebebetrieb des Schieberegisters 121 wird wieder gestartet.

Danach zeigen zum Zeitpunkt t5 die Ausgangssignale A3 bis A1 des Schieberegisters 121 die Größen 1, 0, Das Datensignal DS1, das von der Schlitzlängentabelle 411 abgegeben wird, ist "1", das Datensignal DS2, das von der Schlitzlängentabelle 413 abgegeben wird, ist "0" und diese Datensignale DS1 und DS2 werden in die entsprechenden Stufen des Schieberegisters gesandt und dort gehalten.

Da die zweite Stufe g2 desselben ein "0" anzeigt, wird ein Taktimpuls daran gehindert, durch die UND-Schaltung 127 zu laufen, wenn der Taktimpuls beim Bezugstaktsignal C zu einem Zeitpunkt t5d erscheint. Auf die gleiche Weise wird ein Taktimpuls daran gehindert, durch die UND-Schaltung zu laufen, wenn der Taktimpuls zu einer Zeit t6d auf dem Bezugstaktsignal C erscheint, wie Fig. 8 zeigt.

Auf diese Weise erscheint ein Zeitzwischenraum, in welchem kein Taktimpuls im Steuertaktsignal CV2 vorhanden ist, entsprechend den eingestellten Daten DS1, DS2 in der Schlitzlängentabelle 411 (in diesem Falle zu den Zeiten t2d, t5d und t6d). Da die Erzeugung des Synchroncode in diesem Falle nicht fortfährt, wird das Synchronsignal auf diese Weise verzögerung, so daß der Zeitschlitz entsprechend verlängert wird.

Auf diese Weise kann der Zeitschlitz auf eine gewünschte Länge ausgedehnt werden und die Erzeugung der Codekette wird verzögert, so daß der Zeitschlitz der Länge der zu übertragenden seriellen Datenkette entspricht.

In dem zweiten Ausführungsbeispiel werden die Zeitschlitzmengen entsprechend der Synchronadressen (1,0,0), (1,0,1) und (0,1,1) ausgedehnt. Da das M-Seriencodesystem dritter Ordnung als der Synchroncode verwendet wird, kann ein Verzögerungskennzeichen in einen Speicherbereich der Schlitzlängentabelle eingstellt werden, der einer rückwärts drittverschobenen Adresse in der Synchronadressenfolge in der Schlitzlängentabelle entspricht, da der M-Seriencode dritter Ordnung als Synchroncode verwendet wird. Wenn ein M-Seriencode N-ter Ordnung verwendet wird, dann kann die Adresse um N nach rückwärts verschoben werden.

Obgleich bei dieser Ausführungsform die Schlitzlänge für die vorbestimmte Codekettenadresse zweimal länger als für die andere Codekettenadresse ist, kann die Zeitschlit'zlänge für die vorbestimmte Codekettenadresse ein Vielfaches einer ganzen Zahl für

die andere Codekettenadresse sein, wenn die Zahl der Stufen des Schieberegisters 413 und die Speicherdatenlänge der Schlitzlängentabelle 411 entsprechend vergrößert sind.

Es sei hervorgehoben, daß das Schieberegister 413 durch einen Zähler ersetzt werden kann.

Wenn ein Multiplikator zur Ausdehnung des Zeit-Schlitzes größer gemacht wird, dann bleibt er wirksam, da die Bits der Speicherdatenlänge in der Schlitzlängentabelle 411 kleiner gemacht werden, wenn der Zähler verwendet wird.

Außerdem kann in gleicher Weise, wie unter Bezugnahme auf die Fig. 4(a) und 4(b) erläutert, die Adresse jeder Station willkürlich nach der Ausführungsform nach den Fig. 7(a) und 7(b) gesetzt werden, so daß ein gegenseitiger Datenaustausch zwischen den Stationen stattfinden kann.

Wenn in dem Netzwerksystem beider Ausführungsformen nach den Fig. 4 und 7 jede Station nur als Datenempfangseinheit oder nur als Datensendeeinheit funktionieren kann, dann können entsprechend in den Stationen der Datenempfangsblock 119 bzw. der Datensendeblock 117 weggelassen werden.

Obgleich der M-Seriencode für den Synchroncode verwendet ist, kann auch jeder andere Code, beispielsweise ein L-Seriencode verwendet werden. Es kann in der Praxis jedoch schwierig sein, andere Zeitseriencodes zu verwenden, da eine solche Kombination von Schieberegister und logischem Element die anderen Zeitseriencodes nicht erzielt.

Wenn, wie oben beschrieben, die Erzeugung des Informationsbits für ein Synchronsignal variabel verzögert wird, um mit der Länge der zu übertragenden seriellen Datenkette übereinzustimmen und der Zeitschlitz ausgedehnt wird, dann läßt sich die Übertragungsleistung im Netzwerksystem vergrößern und ein billiges Netzwerk läßt sich erzielen.

Leerseite -

Claims

Patentansprüche

Netzwerksystem mit einer Datensignalleitung, über die eine serielle Dateninformation übertragen wird, eine

20 Steuersignalleitung, über die ein Steuersignal zur Steuerung der übertragung von seriellen Daten übertragen wird, und eine Mehrzahl von Datenstationen, die mit beiden Leitungen verbunden sind und von denen jede die serielle Dateninformation zu einer der anderen Datenstationen

25 in Übereinstimmung mit dem Steuersignal überträgt, gekennzeichnet durch

a) erste Einrichtungen (125) zum Erzeugen und Ausgeben des Steuersignals auf die Steuersignalleitung (111), wobei das Steuersignal Informations-

30 bits einer konstanten Periode aufweist, um eine der Datenstationen auszuwählen, zwischen denen die serielle Dateninformation über die Signalleitung (112) übertragen wird und mi.t dem die übertragung der seriellen Dateninformation synchronisiert ist;

b) zweite Einrichtungen (121, 123) zum zyklischen Erzeugen der Informationsbits des Steuersignals;

c) dritte Einrichtungen (127) zum gesteuerten Verhindern der Übertragung der Informationsbits auf die Steuersignalleitung (111) und

d) vierte Einrichtungen (117), die auf die Auswahl einer der Stationen anspricht, um die serielle Dateninformation auf die Datensignalleitung mittels der Informationsbits zu übertragen, um die dritte Einrichtung (127) so zu betätigen, daß die Übertragung der Informationsbits auf die Steuersignalleitung (111) über eine Periode unterbunden wird, die entsprechend der Länge der seriellen Dateninformation, die auf die Datensignalleitung (112) übertragen wird, variiert wird.
2. Netzwerksystem nach Anspruch 1, dadurch gekennzeichnet , daß die vierte Einrichtung (117) ein erstes Signal aussendet, das anzeigt, daß die serielle Dateninformation zu der anderen, vorbestimmten Station von der ausgewählten Datenstation übertragen wird, zu der dritten Einrichtung (127) bei Abschluß der Übertragung der seriellen Dateninformation sendet.
3. Netzwerksystem nach Anspruch 2, dadurch gekennzeichnet , daß die dritte Einrichtung eine UND-Schaltung (127) und einen Taktimpulsgenerator (125) aufweist, wobei ein Eingangsanschluß der UND-Schaltung ein Taktimpulssignal von dem Taktimpulsgenerator (125) empfängt, das eine vorbestimmte Periode hat und der andere Eingangsanschluß das erste Signal von der vierten Einrichtung (117) empfängt, um das Taktimpulssignal zur zweiten Einrichtung (121, 123) durchzulassen, wenn das erste Signal nicht empfangen wird.

™* D "■
4. Netzwerksystem nach Anspruch 3, dadurch gekennzeichnet , daß die zweite Einrichtung enthält:

a) ein Schieberegister (121) mit einer vorbestimmten Anzahl von Stufen (m3 bis m1),das ein Logiksignal von einer vorangehenden Stufe synchron mit dem Taktimpulssignal vom Taktimpulsgenerator (125), das über die UND-Schaltung (127) zugeführt ist, verschiebt;

b) ein logisches Element (123), das mit dem Schieberegister (121) verbunden ist, um zusammen mit dem Schieberegbister (121) einen M-Seriencode

zu erzeugen, der eine Periode hat, die als T_CM= te χ (2ⁿ - 1) ausgedrückt ist, worin te die vorbestimmte Periode des Taktimpulses ist und η die vorbestimmte Zahl von Stufen des Schieberegisters (121) angibt.
5. Netzwerksystem nach Anspruch 4, dadurch

gekennzeichnet , daß die vorbestimmte Zahl von Stufen des Schieberegisters (121) gleich drei ist und daß das Logikelement eine EXCLUSIV-ODER-Schaltung (123) ist, von der ein Eingang mit einem Ausgangsanschluß einer dritten Stufe(m3)des Schiebe-

registers (121) verbunden ist, der andere Eingangsanschluß mit einem Ausgangsanschluß einer zweiten Stufe (m2) des Schieberegisters (121) verbunden ist und dessen Ausgangsanschluß mit einem Eingangsanschluß einer ersten Stufe (m1) des Schieberegisters (121) verbunden ist, so daß ein M-Seriencodesignal dritter Ordnung erzeugt wird.
6. Netzwerksystem nach Anspruch U, dadurch gekennzeichnet , daß die erste Einrichtung einen Modulator (129) enthält, der mit der Steuersignalleitung (111) verbunden ist und der das von dem Schieberegister (121) und dem logischen Element (123) erzeugte M-Seriencodesignal synchron mit dem Taktimpulssignal, das über die UND-Schaltung=: (127) vom Taktimpulsgenerator (125) zugeführt wird, so moduliert, daß das Steuersignal, das die Informationsbits konstanter Periode entsprechend der Periode des M-Seriencode hat, zur Steuersignalleitung (111) gesandt wird.
7- Netzwerksystem nach Anspruch 3, dadurch gekennzeichnet , daß die vierte Einrichtung enthält:

a) eine fünfte Einrichtung (159,151A) zum Zählen und Speichern der Zahl der Bits, die die serielle Dateninformation, die zur Datensignalleitung (112) zu übertragen ist, bilden, und

b) eine sechste Einrichtung zum Halten der in der fünften Einrichtung (159, 151A) gespeicherten Zahl der Bits, wenn das Steuersignal von der ersten Einrichtung (129) die Datenstation auswählt, die die vierte Einrichtung (117) hat, zu der die serielle Dateninformation übertragen wird, weiterhin zum Abwärtszählen der gespeicherten Zahl der Bits in Synchronisation mit einer Zeitgabe, zu der jedes Bit, das die serielle Dateninformation bildet, auf die Datensignalleitung (112) übertragen wird und zum Ausgeben des ersten Signals zu der UND-Schaltung (127) bis die Abwärtszählung das Ergebnis Null liefert.
8. Netzwerksystem nach Anspruch 7, dadurch gekennzeichnet , daß eine Periode von dem Zeitpunkt, zu welchem ein die serielle Dateninformation bildendes Bit übertragen wird, bis zu dem Zeitpunkt, zu welchem das nachfolgende Bit übertragen wird, kürzer festgelegt ist als die vorbestimmte Periode des Taktimpulsgenerators (125) der dritten Einrichtung (127).
9. Netzwerksystem nach Anspruch 1, dadurch gekennzeichnet, daß die vierte Einrichtung enthält:

a) eine fünfte Einrichtung zum Speichern von Unterdrückungsinformation einer vorbestimmten Dauer für jede Datenstation auf einer Basis, von der die dritte Einrichtung (127) die übertragung der Informationsbits zur Steuersignalleitung (111)unterbindet und

b) eine sechste Einrichtung zum Rückgewinnen der Unterbindungsinformation von der fünften Einrichtung und zum Betätigen der dritten Einrichtung (127) zum Unterbinden der übertragung der Informationsbits auf die Steuersignalleitung (111) entsprechend der vorbestimmten Zeitdauer, die in der fünften Einrichtung gespeichert ist, so daß die serielle Dateninformtion von der durch die Informationsbits ausgewählten Datenstation auf die Datensignalleitung innerhalb der vorbestimmten Dauer übertragen wird.
10. Netzwerksystem nach Anspruch 9, dadurch gekennzeichnet , daß die sechste Einrichtung zwei Stufen eines Schieberegisters enthält, von dem jeder Eingangsanschluß mit der fünften Einrichtung verbunden ist, um Bits zu verschieben, die die vorbestimmte Unterbindungsinformation bilden, um

die Dauer zu verlängern, für die die übertragung der Informationsbits auf die Steuersignalleitung durch die dritte Einrichtung (127) unterbunden wird.
11. Netzwerksystem nach Anspruch 10, dadurch gekennzeichnet , daß die Verlängerung der Zeitdauer mit einer ganzen Zahl multipliziert wird,wenn die Länge der Bits, die die vorbestimmte Unterbindungsinformation bilden, und die Zahl der Stufen des Schieberegisters vergrößert werden.