DE2154654A1 - Verfahren zur erzeugung definierter strom- bzw. widerstandsverhaeltnisse in mis-feldeffekttransistorgruppen - Google Patents

Verfahren zur erzeugung definierter strom- bzw. widerstandsverhaeltnisse in mis-feldeffekttransistorgruppen

Info

Publication number
DE2154654A1
DE2154654A1 DE19712154654 DE2154654A DE2154654A1 DE 2154654 A1 DE2154654 A1 DE 2154654A1 DE 19712154654 DE19712154654 DE 19712154654 DE 2154654 A DE2154654 A DE 2154654A DE 2154654 A1 DE2154654 A1 DE 2154654A1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
substrate
doped
transistor groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712154654
Other languages
English (en)
Other versions
DE2154654C3 (de
DE2154654B2 (de
Inventor
Klaus-Dieter Dipl Phys Bigall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19712154654 priority Critical patent/DE2154654C3/de
Priority to FR7238572A priority patent/FR2158385B1/fr
Priority to GB5024872A priority patent/GB1351088A/en
Priority to IT3122172A priority patent/IT970159B/it
Priority to NL7214912A priority patent/NL7214912A/xx
Publication of DE2154654A1 publication Critical patent/DE2154654A1/de
Publication of DE2154654B2 publication Critical patent/DE2154654B2/de
Application granted granted Critical
Publication of DE2154654C3 publication Critical patent/DE2154654C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

SIEMENS AKTIENGESELISCHAPT München 2, - 3.NOVt 1971
Berlin und München Witteisbacherplatz
71/1171
Verfahren zur Erzeugung definierter Strom- bzw. Widerstandsverhältnisse in MIS-FeIdeffekttransistorgruppen __
Die Erfindung betrifft ein Verfahren zur Eliminierung von Schwankungen der Kanallänge und Kanalweite von Metall-Isolator-rFeldeffekttransistorgruppen hinsichtlich der Widerstandsverhältnisse.
Es ist "bekannt, daß die Kanallänge und die Kanalweite den Kanalstrom eines MIS-Feldeffekttransistors "bestimmen. Es ist oft, wünschenswert, daß Feldeffekttransistoren mit 3tark unterschiedlichen, aber definierten Stromverhnltnissen hergestellt werden können. Dieses Problem entsteht insbesondere bei Treppenspannungsgeneratoren, bei welchen hohe Anforderungen an die Gleichmäßigkeit der Treppen gestellt werden.
Aufgabe der Erfindung ist das Eliminieren des Einflusses der Schwankungen der Kanallänge und Kanalweite bei MIS-Feldeffekttransistorgruppen hinsichtlich der Stromverhältnisse der Einzeltransistoren.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst4 daß mehrere Einzelfeldeffekttransistoren in Serie und/oder parallel zu einem Feldeffekttransistor mit gemeinsamer Torelektrode auf einem Substrat geschaltet werden.
VPA 9/II0/I060 Kot/Fck
303019/0427
215 4 B h L
Eine 'Weiterbildung der Erfindung besteht darin, daß als Toroxid ein Dünnoxid verwendet wird, welches etwa 10mal dünner ist, al3 das übrige, auf dem Substrat vorgesehene Oxid.
Als Oxid oder Dünnisolierschicht kann in vorteilhafter 7/eise Siliciumdioxid und/oder Siliciumnitrid verwendet werden.
Weitere Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels anhand der Figuren.
Es aeigen:
Figur 1 die erfindungsgemäße Anordnung in einer Draufsicht, Figur 2 einen Schnitt II-Il des Gegenstandes der Figur T, Figur 3 einen Schnitt III-III des Gegenstandes der Figur
In der Figur 1 sind drei Feldeffekttransistoren T., ,Tp und Τ., dargestellt. Die beiden Feldeffekttransistoren T. und T2 unterscheiden sich durch ihre Kanallänge, das heißt durch ihren elektrischen Widerstand. Der Feldeffekttransistor Tp ist in zwei Einzelfeldeffekttransistoren T^ aufgeteilt. Dasselbe gilt für den Feldeffekttransistor T-..
Hierzu weist ein η-leitendes Halbleitersubstrat 1 verschiedene p-dotierte Zonen 3» 5> 7 auf, die durch Diffusion und/oder Ionenimplantation hergestellt werden können. Bei der Ve rwendung eines ρ-leitenden Halbleitersubstrats sind die Zonen 3, 5,7 entsprechend n-dotiert. Auf der Oberfläche des Substrats und der Zonen 3, 5, 7 ist im wesentlichen eine dicke Silioiumdioxidschicht 9 vorgesehen. Lediglich im Bereich der Feldeffekttransistoren T1, Tp, T~, im folgenden auch Transistor genannt, sind dünne Silicium-
VPA 9/110/1060 - .3 - .
2 1 5 4 6 b
dioxidschicht en 11, 12, 13» 14 angeordnet. Die dünnen SiliciumdioxidGchichten 11, 12, 13, 14 sind etwa 1Omal so dünn wie die dicke Siliciumdioxidschieht 9· Auf der Siliciumdioxidschieht 11 ist ein Leiterband 21 vorgesehen, während Leiterbander 22 und 23, die aus n- oder p-dotiertem Silicium, oder, wie üblich, aus Gold, Aluminium oder Molybdän bestehen können, jeweils auf die Siliciumdioxidschieht 12 beziehungsweise 13 und 14 aufgebracht sind. Die p-dotierte Zone 3 weist einen Kontakt 30 auf, während die p-dotierte Zone einen Kontakt 17 besitzt.
Die Kontakte tte des Transistors T* sind für die Quelle der Kontakt 30, für die Senke der Kontakt 17 und für das Tor dao Leiterband 21. Die Kontakte für den Transistor T?
sind für die Quelle der Kontakt 30, .für die Senke 17 und für das Tor das Leiterband 22. Die Kontakte für den Transistor T, sind für die Quelle der Kontakt 30, für die Senke der Kontakt 17 und für das Tor das Leiterband
Der Transistor T? besteht aus der Serienschaltung von zwei Transistoren T., , deren Torelektroden durch das Leiterband gebildet werden. Der Transistor T~ besteht aus der Parallelschaltung von zwei Transistoren T^, deren Torelektroden durch das Leiterband 23 gebildet werden. Auf ' diese V/eise sind die Transistoren T0 und T„ in Einzeltransistoren aufgeteilt.
Das V/idei'standsverhältnis Bn," / IL1 zwischen dem
> '2 ' Transistor T^ und dem Transistor T2 beträgt:
R /R = L/nL = 1/n (1 )
1I l2
VPA 9/110 1060 . - 4 -
30 9 819/048?
wobei η die Anzahl der Einzeltransistoren und L die Kanallänge des Einzeltransistors bedeuten.
Das Y/id erst and sverhältnis Rm /Rm zwischen den Transistoren T1 und T3 beträgt:
Βφ /EL· = nW/W = η (2) wobei W die Kanalweite des Einzeltransistors bedeutet.
Unter der Annahme einer Schwankung von4 Ii der Kanallänge fe und einer Schwankung von Λ W der Kanalweite ergibt sich aus den Gleichungen (1) und (2) : .
Em An = (L +ΔΙι) /(nL +AnL) = (L + Λ L)/n (L+4 L) - 1/n (3)
I1 I2
R /R = (nW+n AW) /(W +ά W) = n(W+.4 >Ό / (ν/+ /\ W) =n (4)
1I 3 . ■ ■ ' .
Aus den G-leichungen (3) und (4) folgt, daß nach dem erfindungsgemäßen Verfahren Schwankungen in der Kanallänge und Kanalweite von Feldeffekttransistorgruppen hinsichtlich der "/iderstands- und somit auch Stromverhältnisse eliminiert werden. Dies wird durch die Aufteilung der ,
Transistoren T0 und T„ in Einzeltransistoren erreicht. 23 ■ .
Die Erfindung eignet sich besonders zur Herstellung von Treppen-Spannungsgeneratoren und für Digital-Analog- oder für Analog-Digital-Wandler. · '
7 Patentansprüche
3 Figuren
9/110/1060 30^019/0467 - 5 -

Claims (7)

  1. Patentansprüche
    Verfahren zur Eliminierung von Schwankungen der und Kanalweite von Metall-Isolator-Feldeffekttransistorgruppen hinsichtlich der Widerstandsverhältnisse, dadurch gekennzeichnet, daß mehrere Einzelfeldeffekttransistoren (T1) in Serie und/oder parallel zu einem Feldeffekttransistor (T? bzw. Τ,,) mit gemeinsamer Torelektrode (22, 23) auf einem Substrat (1) geschaltet werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Toroxid eine Dünnoxidschicht (12) verwendet wird, welche etwa 1omal dünner int wie d
    vorgesehene Oxidschicht (9).
    Gtsf
    ..-—etwa 1omal dünner int wie die übrige, · dem Substrat (1)
  3. 3- Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als Dünnisolierschicht eine Siliciumdioxidschieht und/oder eine Siliciumnitridschicht verwendet wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3", dadurch ecekennzeichnet, daß die als Torelektroden·(22, 23) dienenden Leiterband er aus n- oder p-dotiertem Silicium bestehen.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4', dadurch gekennzeichnet, daß verschieden dotierte Zonen durch Diffusion und/oder Ionenimplantation hergestellt .werden.
  6. 6. Verfahren nach einem der Ansprüche 1.bis 5, dadurch gekennzeichnet, daß die in Serie geschalteten Feldeffekttransistoren durch eine Zone (5) vom entgegengesetzten Leitungstyp zum Substrat ■( 1) voneinander getrennt werden.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Zone entgegengesetzten La l.tna^.: tyon p-dotiert wird..
    7PA 9/110/1060
    30 9B !9/0487
    BAD OFUGJNAL
    Leerseite
DE19712154654 1971-11-03 1971-11-03 Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung Expired DE2154654C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19712154654 DE2154654C3 (de) 1971-11-03 1971-11-03 Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung
FR7238572A FR2158385B1 (de) 1971-11-03 1972-10-31
GB5024872A GB1351088A (en) 1971-11-03 1972-11-01 Semiconductor arrange'ents
IT3122172A IT970159B (it) 1971-11-03 1972-11-02 Procedimento per produrre defini ti rapporti rispettivamente di corrente e resistenza in gruppi di transistori a effetto di cam po mis
NL7214912A NL7214912A (de) 1971-11-03 1972-11-03

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712154654 DE2154654C3 (de) 1971-11-03 1971-11-03 Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung

Publications (3)

Publication Number Publication Date
DE2154654A1 true DE2154654A1 (de) 1973-05-10
DE2154654B2 DE2154654B2 (de) 1980-01-10
DE2154654C3 DE2154654C3 (de) 1982-04-15

Family

ID=5824100

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712154654 Expired DE2154654C3 (de) 1971-11-03 1971-11-03 Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung

Country Status (5)

Country Link
DE (1) DE2154654C3 (de)
FR (1) FR2158385B1 (de)
GB (1) GB1351088A (de)
IT (1) IT970159B (de)
NL (1) NL7214912A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2838310C2 (de) * 1978-09-01 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3027456C2 (de) * 1980-07-19 1984-11-15 Telefunken electronic GmbH, 7100 Heilbronn Integrierte Halbleiterschaltung mit einer Stromquelle aus einem Verarmungs-IG-FET

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439623A1 (de) * 1963-03-21 1968-11-28 Telefunken Patent Halbleiterbauelement
DE1906324A1 (de) * 1968-02-09 1969-09-04 Thomson Csf Schaltung mit Feldsteuerungstransistoren
DE1921131A1 (de) * 1969-04-25 1970-11-05 Licentia Gmbh Anordnung zur Temperaturkompensation eines als Regel-Stellglied in Verstaerkern angeordneten Feldeffekttransistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439623A1 (de) * 1963-03-21 1968-11-28 Telefunken Patent Halbleiterbauelement
DE1906324A1 (de) * 1968-02-09 1969-09-04 Thomson Csf Schaltung mit Feldsteuerungstransistoren
DE1921131A1 (de) * 1969-04-25 1970-11-05 Licentia Gmbh Anordnung zur Temperaturkompensation eines als Regel-Stellglied in Verstaerkern angeordneten Feldeffekttransistors

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DE-AN S 27 558 VIIIo/21g *
Todd, C.D.: Junction Field Effect-Transistors, New York 1968, S. 242-246 *
Valvo-Berichte, Bd. XVI, März 1971, H. 3, S. 65-78 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2838310C2 (de) * 1978-09-01 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk

Also Published As

Publication number Publication date
DE2154654C3 (de) 1982-04-15
DE2154654B2 (de) 1980-01-10
NL7214912A (de) 1973-05-07
FR2158385B1 (de) 1977-12-23
GB1351088A (en) 1974-04-24
IT970159B (it) 1974-04-10
FR2158385A1 (de) 1973-06-15

Similar Documents

Publication Publication Date Title
DE2354489A1 (de) Schottky-sperrschichtdioden
DE1764513B1 (de) Feldeffekt halbleitersteuerelement
DE2503864B2 (de) Halbleiterbauelement
DE2221865A1 (de) Halbleitervorrichtung mit isoliertem Tor
DE102014215674A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE2154654A1 (de) Verfahren zur erzeugung definierter strom- bzw. widerstandsverhaeltnisse in mis-feldeffekttransistorgruppen
DE102014218009B4 (de) Schottky-Diode und Verfahren zum Herstellen derselben
DE2260584B2 (de) Eimerkettenschaltung und Verfahren zu ihrer Herstellung
DE2520608C3 (de) Halbleiteranordnung zum Digitalisieren eines analogen elektrischen Eingangssignals
DE2254754C3 (de) Integrierte IG-FET-Eimerkettenschaltung
DE2216060A1 (de) Ladungsgekoppelte Baueinheit mit tiefgelegtem Kanal
DE1489193B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2136509A1 (de) Halbleitervorrichtung
DE112019007795T5 (de) Halbleitervorrichtung
DE2245422A1 (de) Informationsspeicher- und uebertragungsvorrichtung
DE1573717B2 (de) Druckempfindliches halbleiterbauelement
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE10349908C5 (de) Verfahren zur Herstellung eines zweifach passivierten Leistungshalbleiterbauelements mit einer MESA Randstruktur
DE2444873C3 (de) Integriertes Halbleiterbauelement
DE2133646A1 (de) Zenerdiode
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2056277A1 (de) Spannungsabhangiges Kapazitatsbauele ment und Verfahren zu dessen Herstellung
DE1948052C3 (de) Feldeffekt-Transistor
DE7605242U1 (de) Integrierte monolithische anordnung mit leistungstransistor- und signaltransistorbereichen
DE1962814A1 (de) Metall-Halbleiterdiode

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)