DE2154654B2 - Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung - Google Patents

Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung

Info

Publication number
DE2154654B2
DE2154654B2 DE2154654A DE2154654A DE2154654B2 DE 2154654 B2 DE2154654 B2 DE 2154654B2 DE 2154654 A DE2154654 A DE 2154654A DE 2154654 A DE2154654 A DE 2154654A DE 2154654 B2 DE2154654 B2 DE 2154654B2
Authority
DE
Germany
Prior art keywords
circuit arrangement
field effect
effect transistors
arrangement according
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2154654A
Other languages
English (en)
Other versions
DE2154654A1 (de
DE2154654C3 (de
Inventor
Klaus-Dieter Dipl.-Phys. 8000 Muenchen Bigall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2154654A priority Critical patent/DE2154654C3/de
Priority to FR7238572A priority patent/FR2158385B1/fr
Priority to GB5024872A priority patent/GB1351088A/en
Priority to IT31221/72A priority patent/IT970159B/it
Priority to NL7214912A priority patent/NL7214912A/xx
Publication of DE2154654A1 publication Critical patent/DE2154654A1/de
Publication of DE2154654B2 publication Critical patent/DE2154654B2/de
Application granted granted Critical
Publication of DE2154654C3 publication Critical patent/DE2154654C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/8311—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different channel structures

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft eine Spannungsteilerschaltungsanordnung nach dem Oberbegriff des Patentanspruchs I.
Es ist bereits eine Schaltungsanordnung bekannt, bei der zur Eliminierung von Parameterschwankungen mehrere Feldeffekttransistoren parallel geschaltet sind (DE-OS 19 06 324; C. D. Todd: »Junction Field-Effect Transistors, Wiley & Sons, New York, London, Sydney, 1968, Seiten 242 bis 246). Damit können Einflüsse von Schwankungen der Kanalweite ausgeschlossen werden. Außerdem ist es bekannt (DE-OS 19 21 131 χ Feldeffekttransistoren zum Ausgleich von Schwankungen hinsichtlich der Stromverhältnisse der Einzeltramsistoren in Reihe zu schalten. Schließlich sind auch noch verschiedene Herstellungsverfahren für Feldeffekttransistoren bekannt (VALVO BERICHTE, Band XVL MSrz 1971, Heft 3, Seiten 65 bis 78).
Das Problem eines Ausgleichs von Schwankungen der Kanalbreite und der Kanallänge wurde bisher aber noch nicht angesprochen.
Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung der eingangs genannten Art anzugeben, bei der Einflüsse der Schwankungen der Kanallänge und
ίο der Kanalweite von Feldeffekttransistoren auf die Stromverhältnisse ausgeschlossen sind.
Diese Aufgabe wird bei einer Spanmingsteilerschaltungsanordnung nach dem Oberbegriff des Patent-.inspruchs 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil angegebenen Merkmale gelöst.
Infolge der gleichen Geometrien der einzelnen Feldeffekttransistoren und deren Parallel- bzc. Reihenschaltung können die Einflüsse von Schwankungen der Kanalweite bzw. -länge vollkommen ausgeschaltet werden.
Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert Es zeigt
F i g. 1 die erfindungsgemäße Schaltungsanordnung in einer Draufsicht,
Fig.2 einen Schnitt H-II der Schaltungsanordnung derFig. l.und
Fig. 3 einen Schnitt IH-III der Schaltungsanordnung der F ig. 1.
In F i g. 1 sind drei Feldeffekttransistoren T1, T2 und T3
to dargestellt Die beiden Feldeffekttransistoren Ti und T2 unterscheiden sich durch ihre Kanallänge, also durch ihren elektrischen Widerstand. Der Feldeffekttransistor Ti ist in zwei Einzelfeldeffekttransistoren T, aufgeteilt Dasselbe gilt für den Feldeffekttransistor T3.
r> Hierzu weist ein N-Ieitendes Halbleitersubstrat 1 verschiedene P-dotierte Zonen 3, 5, 7 auf, die durch Diffusion und/oder Ionenimplantation hergestellt werden können. Bei der Verwendung eines P-leitenden Halbleitersubstrats sind die Zonen 3, 5, 7 entsprechend N-dotiert Auf der Oberfläche den Substrats und der Zonen 3, 5, 7 ist im wesentlichen eine dicke Siliciumdioxidschicht 9 vorgesehen. Lediglich im Bereich der Feldeffekttransistoren T1, T2, T3, im folgenden auch kurz Transistor genannt, sind dünne Siliciumdi-
4") oxidschichten 11, 12, 13, 14 angeordnet Die dünnen Siliciumdioxidschichten 11, 12, 13, 14 sind etwa lOmal dünner als die dicke Siliciumdioxidschicht 9. Auf der Siliciumdioxidschicnt 11 ist ein Leiterband 21 vorgesehen, während Leiterbänder 22 und 23, die aus N- oder
V) P-dotiertem Silicium, oder, wie üblich, aus Gold, Aluminium oder Molybdän bestehen können, jeweils auf die Siliciumdioxidschicht 12 bzw. 13 und 14 aufgebracht sind. Die P-dotierte Zone 3 weist einen Kontakt 30 auf, während die P-dotierte Zone 7 einen Kontakt 17 besitzt
τ, Die Kontakte des Transistors ΤΊ sind für Source der Kontakt 30, für Drain der Kontakt 17 und für Gate das Leiterband 21. Die Kontakte für den Transistor T2 sind Für Source der Kontakt 30, für Drain 17 und für Gate das Leiterband 22. Die Kontakte für den Transistor T3 sind
ho für Source der Kontakt 30, für Drain der Kontakt 17 und für Gate das Leiterband 23.
Der Transistor T2 besteht aus der Serienschaltung von zwei Transistoren 71, deren Gateelektroden durch das Leiterband 22 gebildet werden. Der Transistor T1
μ besteht aus der Parallelschaltung von zwei Transistoren Ti, deren Gateelektroden durch das Leiterband 23 gebildet werden. Auf diese Weise sind die Transistoren T2 und T3 in Einzeltransistoren aufgeteilt
Das Widerstandsverhältnis RrxIRn zwischen dem Transistor 7Ί und dem Transistor T2 beträgt:
R7-/Kr1 = LJnL= I In, (U
wobei π die Anzahl der Einzeltransistoren und L die Kanallänge de? Einzeltransistors bedeuten.
Das Widerstandsverhältnis Rt\IRti zwischen den Transistoren 7Ί und T3 beträgt:
= nWIW=n,
ergibt sich aus den Gleichungen (1) und (2):
RTi-IRt1= (L+ \L)l(r,L + InL) = (L+'IL)IML+ IL)=IIn
wobei Wdie Kanalweite des Einzeltransistors bedeutet
Unter der Annahme einer Schwankung AL der Kanallänge und einer Schwankung Δ Wder Kanalweite
T} = (nW + n IW)/(H'+ \W) = n(W'+ IW)I(W+ \W) = n. (4)
Aus den Gleichungen (3) und (4) folgt, daß ίο Schwankungen in der Kanallänge und Kanalweite von Feldeffekttransistorgruppen hinsichtlich der Widerstands- und somit auch Stromverhältnisse eliminiert sind. Dies wird durch die Aufteilung der Transistoren Ti und T3 in Einzeltransistoren erreicht Die Erfindung eignet sich besonders zur Herstellung von Treppen-Spannungsgeneratoren und für Digital-Analog- sowie Analog-Digital- Wandler.
Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Spannungsteilerschaltungsanordnung
a) bestehend aus mehreren Feldeffekttransistoren (T\, T2, T3) gleicher Geometrien
b) bei der zur Eliminierung der Wirkung von Parameterschwankungen
c) ein Teil der Feldeffekttransistoren ^T3) parallel geschaltet ist
dadurch gekennzeichnet,
d) daß zur Eliminierung der Wirkung der Schwankung der Kanallänge und der Kanalweite
e) der andere Teil der Feldeffekttransistoren in Reihe geschaltet ist
f) und die Gate-Elektroden des in Reihe geschalteten Teils der Feldeffekttransistoren miteinander verbunden sind
2. Schaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet,
a) daß die Gate-Isolierschicht eine Dünnschicht (12) ist
b) die etwa lOmal dünner als die übrige, auf dem Substrat (1) vorgesehene Isolierschicht (9) ist
3. Schaltungsanordnung nach Anspruch 2,
dadurch gekennzeichnet,
daß die Gate-Isolierschicht (12) eine Siliciumdioxidschicht und/oder eine Siliciumnitridschicht ist
4. Schaltungsanordnung nach einem der Ansprüche Ibis 3,
dadurch gekennzeichnet,
daß als Gate-Elektroden (ZL, 23) dienende Leiterbahnen aus N- oder P-dotiertem Silicium bestehen.
5. Schaltungsanordnung nac! einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß die in Reihe geschalteten Feldeffekttransistoren durch eine Zone (5) des zum Substrat (1) entgegengesetzten Leitungstyps voneinander getrennt sind.
6. Schaltungsanordnung nach Anspruch 5,
dadurch gekennzeichnet,
daß die Zone (5) P-dotiert ist
7. Verfahren zur Herstellung der Schaltungsanordnung nach einem der Ansprüche 1 bus 6,
dadurch gekennzeichnet,
daß die verschieden dotierten Zonen durch Diffusion und/oder Ionenimplantation hergestellt werden.
DE2154654A 1971-11-03 1971-11-03 Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung Expired DE2154654C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2154654A DE2154654C3 (de) 1971-11-03 1971-11-03 Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung
FR7238572A FR2158385B1 (de) 1971-11-03 1972-10-31
GB5024872A GB1351088A (en) 1971-11-03 1972-11-01 Semiconductor arrange'ents
IT31221/72A IT970159B (it) 1971-11-03 1972-11-02 Procedimento per produrre defini ti rapporti rispettivamente di corrente e resistenza in gruppi di transistori a effetto di cam po mis
NL7214912A NL7214912A (de) 1971-11-03 1972-11-03

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2154654A DE2154654C3 (de) 1971-11-03 1971-11-03 Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung

Publications (3)

Publication Number Publication Date
DE2154654A1 DE2154654A1 (de) 1973-05-10
DE2154654B2 true DE2154654B2 (de) 1980-01-10
DE2154654C3 DE2154654C3 (de) 1982-04-15

Family

ID=5824100

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2154654A Expired DE2154654C3 (de) 1971-11-03 1971-11-03 Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung

Country Status (5)

Country Link
DE (1) DE2154654C3 (de)
FR (1) FR2158385B1 (de)
GB (1) GB1351088A (de)
IT (1) IT970159B (de)
NL (1) NL7214912A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3027456A1 (de) * 1980-07-19 1982-02-04 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Integrierte halbleiterschaltung mit einer stromquelle aus einem verarmungs-ig-fet

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2838310C2 (de) * 1978-09-01 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1054513A (de) * 1963-03-21 1900-01-01
FR1563879A (de) * 1968-02-09 1969-04-18
DE1921131C3 (de) * 1969-04-25 1979-01-18 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anordnung zur Temperaturkompensation eines als Regel-Stellglied in Verstärkern angeordneten Feldeffekttransistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3027456A1 (de) * 1980-07-19 1982-02-04 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Integrierte halbleiterschaltung mit einer stromquelle aus einem verarmungs-ig-fet

Also Published As

Publication number Publication date
FR2158385B1 (de) 1977-12-23
DE2154654A1 (de) 1973-05-10
FR2158385A1 (de) 1973-06-15
GB1351088A (en) 1974-04-24
NL7214912A (de) 1973-05-07
IT970159B (it) 1974-04-10
DE2154654C3 (de) 1982-04-15

Similar Documents

Publication Publication Date Title
DE2854901C2 (de) Integrierte Konstantspannungsgenerator-Schaltung
DE2560425C2 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE2903534A1 (de) Feldeffekttransistor
DE2503864C3 (de) Halbleiterbauelement
DE2354489A1 (de) Schottky-sperrschichtdioden
DE1764378A1 (de) Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2002810B2 (de) Halbleiterdiode zum erzeugen oder verstaerken von mikrowellen und verfahren zu ihrem betrieb
DE2059072B2 (de) Halbleiterbauelement
DE2117365A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE1439737B2 (de) Verfahren zum Herstellen einer Halblei teranordnung
DE2147447B2 (de) Halbleiterbauelement
DE2747180C2 (de) Verbindungsstruktur für integrierte Halbleiterschaltung
DE2154654C3 (de) Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE2630085C3 (de) CCD-Transversalfilter
DE2260584B2 (de) Eimerkettenschaltung und Verfahren zu ihrer Herstellung
DE2613096A1 (de) Halbleiteranordnung
DE1813551C3 (de) Hochfrequenz-Planartransistor
DE2160687B2 (de) Halbleitervorrichtung
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE1816439C3 (de) Leistungstransistor
DE1802899C3 (de) Halbleiteranordnung
DE1948052C3 (de) Feldeffekt-Transistor

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)