DE2154654C3 - Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung - Google Patents

Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung

Info

Publication number
DE2154654C3
DE2154654C3 DE19712154654 DE2154654A DE2154654C3 DE 2154654 C3 DE2154654 C3 DE 2154654C3 DE 19712154654 DE19712154654 DE 19712154654 DE 2154654 A DE2154654 A DE 2154654A DE 2154654 C3 DE2154654 C3 DE 2154654C3
Authority
DE
Germany
Prior art keywords
circuit arrangement
field effect
arrangement according
effect transistors
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19712154654
Other languages
English (en)
Other versions
DE2154654A1 (de
DE2154654B2 (de
Inventor
Klaus-Dieter Dipl.-Phys. 8000 Muenchen Bigall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19712154654 priority Critical patent/DE2154654C3/de
Priority to FR7238572A priority patent/FR2158385B1/fr
Priority to GB5024872A priority patent/GB1351088A/en
Priority to IT3122172A priority patent/IT970159B/it
Priority to NL7214912A priority patent/NL7214912A/xx
Publication of DE2154654A1 publication Critical patent/DE2154654A1/de
Publication of DE2154654B2 publication Critical patent/DE2154654B2/de
Application granted granted Critical
Publication of DE2154654C3 publication Critical patent/DE2154654C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft eine Spannungsteilerschaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1.
Es ist bereits eine Schaltungsanordnung bekannt, bei der zur Eliminierung von Parameterschwankungen mehrere Feldeffekttransistoren parallel geschaltet sind (DE-OS 19 06 324; C. D. Todd: »Junction Field-Effect Transistors, Wiley & Sons, New York, London, Sydney, 1968, Seiten 242 bis 246). Damit können Einflüsse von Schwankungen der Kanalweite ausgeschlossen werden. Außerdem ist es bekannt (DE-OS 19 21 131), Feldeffekttransistoren zum Ausgleich von Schwankungen hinsichtlich der Stromverhältnisse der Einzeltransistoren in Reihe zu schalten. Schließlich sind auch noch verschiedene Herstellungsverfahren für Feldeffekttransistoren bekannt (VALVO BERICHTE, Band XVI, März 1971, Heft 3, Seiten 65 bis 78).
Das Problem eines Ausgleichs von Schwankungen der Kanalbreite und der Kanallänge wurde bisher aber noch nicht angesprochen.
Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung der eingangs genannten Art anzugeben, bei der Einflüsse der Schwankungen der Kanallänge und der Kanalweite von Feldeffekttransistoren auf die Stromverhältnisse ausgeschlossen sind.
Diese Aufgabe wird bei einer Spannungsteilerschaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil angegebenen Merkmale gelöst
Infolge der gleichen Geometrien der einzelnen Feldeffekttransistoren und deren Parallel- bzw. Reihenschaltung können die Einflüsse von Schwankungen der Kanalweite bzw. -länge vollkommen ausgeschaltet werden.
Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert Es zeigt
F i g. 1 die erfindungsgemäße Schaltungsanordnung in einer Draufsicht,
F i g. 2 einen Schnitt H-II der Schaltungsanordnung der Fig. l,und
Fig.3 einen Schnitt TII-III der Schaltungsanordnung der F ig. 1.
In Fi g. 1 sind drei Feldeffekttransistoren Ti, Ti und Ti dargestellt Die beiden Feldeffekttransistoren 71 und Ti unterscheiden sich durch ihre Kanallänge, also durch ihren elektrischen Widerstand. Der Feldeffekttransistor T2 ist in zwei Einzelfeldeffekttransistoren Γι aufgeteilt. Dasselbe gilt für den Feldeffekttransistor Ti.
Hierzu weist ein N-Ieitendes Halbleitersubstrat 1 verschiedene P-dotierte Zonen 3, 5, 7 auf, die durch Diffusion und/oder Ionenimplantation hergestellt werden können. Bei der Verwendung eines P-leitenden Halbleitersubstrats sind die Zonen 3, 5, 7 entsprechend N-dotiert. Auf der Oberfläche des Substrats und der Zonen 3, 5, 7 ist im wesentlichen eine dicke Siliciumdioxidschicht 9 vorgesehen. Lediglich im Bereich der Feldeffekttransistoren Ti, 7}, Tj, im folgenden auch kurz Transistor genannt, sind dünne Siliciumdioxidschichten 11, 12, 13, 14 angeordnet. Die dünnen Siliciumdioxidschichten 11, 12, 13, 14 sind etwa lOmal dünner als die dicke Siliciumdioxidschicht 9. Auf der Siliciumdioxidschicht 11 ist ein Leiterband 21 vorgesehen, während Leiterbänder 22 und 23, die aus N- oder P-dotiertem Silicium, oder, wie üblich, aus Gold, Aluminium oder Molybdän bestehen können, jeweils auf die Siliciumdioxidschicht 12 bzw. 13 und 14 aufgebracht sind. Die P-dotierte Zone 3 weist einen Kontakt 30 auf, während die P-dotierte Zone 7 einen Kontakt 17 besitzt. Die Kontakte des Transistors Ti sind für Source der Kontakt 30, für Drain der Kontakt 17 und für Gate das Leiterband 21. Die Kontakte für den Transistor T2 sind für Source der Kontakt 30, für Drain 17 und für Gate das Leiterband 22. Die Kontakte für den Transistor T3 sind für Source der Kontakt 30, für Drain der Kontakt 17 und für Gate das Leiterband 23.
Der Transistor T2 besteht aus der Serienschaltung von zwei Transistoren 71, deren Gateelektroden durch das Leiterband 22 gebildet werden. Der Transistor Ts besteht aus der Parallelschaltung von zwei Transistoren Ti, deren Gateelektroden durch das Leiterband 23 gebildet werden. Auf diese Weise sind die Transistoren Ti und T3 in Einzeltransistoren aufgeteilt.
Das Widerstandsverhältnis RtJRt2 zwischen dem Transistor T", und dem Transistor T2 beträgt:
= L;nL=
wobei π die Anzahl der Einzeltrantistoren und L die Kanallänge des Einzeltransistors bedeuten.
Das Widerstandsverhältnis RtJRt2 zwischen den Transistoren Γι und T3 beträgt:
RTjR7 - nWjW = iu
wobei Wdie Kanalweite des Einzeltransistors bedeutet.
Unter der Annahme einer Schwankung AL der
Kanallänge und einer Schwankung A Wder Kanalweite ergibt sich aus den Gleichungen (1) und (2):
Rt RT^= [L+ IL) (»L-r IhL)
= (L+ "IL)1H(L+ IL) = 1 ;; (3)
Rt^1Rtx = UjW + π I W\:{\\ + I W)
= n[W + I W)H W -t- I H) = η . (4)
Aus den Gleichungen (3) und (4) folgt, daß Schwankungen in der Kanallänge und Kanalweite von Feldeffekttransistorgruppen hinsichtlich der Widerstands- und somit auch Stromverhältnisse eliminiert sind. Dies wird durch die Aufteilung der Transistoren T2 und T3 in Einzeltransistoren erreicht
Die Erfindung eignet sich besonders zur Herstellung von Treppen-Spannungsgeneratoren und für Digital-Analog- sowie Analog-Digital-Wandler.
Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Spannungsteilerschaltungsanordnung
a) bestehend aus mehreren Feldeffekttransistoren (Ti, T2, T3) gleicher Geometrien
b) bei der zur Eliminierung der Wirkung von Parameterschwankungen
c) ein Teil der Feldeffekttransistoren (T3) parallel geschaltet ist
dadurch gekennzeichnet,
d) daß zur Eliminierung der Wirkung der Schwankung der Kanallänge und der Kanalweite
e) der andere Teil der Feldeffekttransistoren in Reihe geschaltet ist
f) und die Gate-Elektroden des in Reihe geschalteten Teils der Feldeffekttransistoren miteinander verbunden sind
2. Schaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet,
a) daß die Gate-Isolierschicht eine Dünnschicht (12) ist
b) die etwa lOmal dünner als die übrige, auf dem Substrat (1) vorgesehene Isolierschicht (9) ist
3. Schaltungsanordnung nach Anspruch 2,
dadurch gekennzeichnet,
daß die Gate-Isolierschicht (12) eine Siliciumdioxidschicht und/oder eine Siliciumnitridschicht ist.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß als Gate-Elektroden (22, 23) dienende Leiterbahnen aus N- oder P-dotiertem Silicium bestehen.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß die in Reihe geschalteten Feldeffekttransistoren durch eine Zone (5) des zum Substrat (1) entgegengesetzten Leitungstyps voneinander getrennt sind.
6. Schaltungsanordnung nach Anspruch 5,
dadurch gekennzeichnet,
daß die Zone (5) P-dotiert ist.
7. Verfahren zur Herstellung der Schaltungsanordnung nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
daß die verschieden dotierten Zonen durch Diffusion und/oder Ionenimplantation hergestellt werden.
DE19712154654 1971-11-03 1971-11-03 Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung Expired DE2154654C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19712154654 DE2154654C3 (de) 1971-11-03 1971-11-03 Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung
FR7238572A FR2158385B1 (de) 1971-11-03 1972-10-31
GB5024872A GB1351088A (en) 1971-11-03 1972-11-01 Semiconductor arrange'ents
IT3122172A IT970159B (it) 1971-11-03 1972-11-02 Procedimento per produrre defini ti rapporti rispettivamente di corrente e resistenza in gruppi di transistori a effetto di cam po mis
NL7214912A NL7214912A (de) 1971-11-03 1972-11-03

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712154654 DE2154654C3 (de) 1971-11-03 1971-11-03 Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung

Publications (3)

Publication Number Publication Date
DE2154654A1 DE2154654A1 (de) 1973-05-10
DE2154654B2 DE2154654B2 (de) 1980-01-10
DE2154654C3 true DE2154654C3 (de) 1982-04-15

Family

ID=5824100

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712154654 Expired DE2154654C3 (de) 1971-11-03 1971-11-03 Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung

Country Status (5)

Country Link
DE (1) DE2154654C3 (de)
FR (1) FR2158385B1 (de)
GB (1) GB1351088A (de)
IT (1) IT970159B (de)
NL (1) NL7214912A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2838310C2 (de) * 1978-09-01 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk
DE3027456C2 (de) * 1980-07-19 1984-11-15 Telefunken electronic GmbH, 7100 Heilbronn Integrierte Halbleiterschaltung mit einer Stromquelle aus einem Verarmungs-IG-FET

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1054513A (de) * 1963-03-21 1900-01-01
FR1563879A (de) * 1968-02-09 1969-04-18
DE1921131C3 (de) * 1969-04-25 1979-01-18 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anordnung zur Temperaturkompensation eines als Regel-Stellglied in Verstärkern angeordneten Feldeffekttransistors

Also Published As

Publication number Publication date
IT970159B (it) 1974-04-10
NL7214912A (de) 1973-05-07
DE2154654A1 (de) 1973-05-10
FR2158385B1 (de) 1977-12-23
GB1351088A (en) 1974-04-24
FR2158385A1 (de) 1973-06-15
DE2154654B2 (de) 1980-01-10

Similar Documents

Publication Publication Date Title
DE2854901C2 (de) Integrierte Konstantspannungsgenerator-Schaltung
DE2954481C2 (de) Leistungs-mosfet-anordnung.
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE2757762C2 (de) Monolithische Kombination zweier komplementärer Bipolartransistoren
DE2503864C3 (de) Halbleiterbauelement
DE2932043A1 (de) Feldgesteuerter thyristor und verfahren zu seiner herstellung
DE2354489A1 (de) Schottky-sperrschichtdioden
DE1810322C3 (de) Bipolarer Transistor für hohe Ströme und hohe Stromverstärkung
DE2002810C3 (de) Halbleiterdiode zum Erzeugen oder Verstarken von Mikrowellen und Verfahren zu ihrem Betrieb
DE2849373A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2059072B2 (de) Halbleiterbauelement
DE2147447C3 (de) Halbleiterbauelement
DE2500235C2 (de) Ein-PN-Übergang-Planartransistor
DE1514932C3 (de) Halbleiterbauelement mit Feldeffekt
DE2154654C3 (de) Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung
DE1439737B2 (de) Verfahren zum Herstellen einer Halblei teranordnung
DE2630085C3 (de) CCD-Transversalfilter
DE3039009A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2160687C3 (de) Halbleitervorrichtung
DE2260584B2 (de) Eimerkettenschaltung und Verfahren zu ihrer Herstellung
DE2613096A1 (de) Halbleiteranordnung
DE1813551C3 (de) Hochfrequenz-Planartransistor
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE2426529A1 (de) Planardiffusionsverfahren
DE1816439C3 (de) Leistungstransistor

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)