DE2136780C3 - Schaltanordnung zum Bilden von zeitlich aufeinanderfolgenden Gruppensignalen aus Empfangssignalen, insbesondere in der Wasserschalltechnik - Google Patents

Description

teristik, nur gering ist. Es ist zwar in der deutschen Auslegeschrift 1278891 auch eine modifizierte Schaltanordnung angegeben, die diesen Nachteil durch eine Umkodierung der Empfangssignale, beispielsweise durch eine Analog-Digital-Wandlung, be- S seitigen soll; der zusätzliche Bedarf an gleich aufgebauten Magnetkernspeichem entspricht dann der Stellenzahl des umkodierten Signals und ist somit sehr groß.

In der USA.-Patentschrift 3 356 989 ist bei gleicher Aufgabenstellung eine Umkodierung gemäß einer Deltamodulation vorgeschlagen, wodurch der Bedarf an Speichern zwar vermindert ist, da nun als zeitliche Verzögerung für die umkodierten Empfangssignale jeweils nur ein Schieberegister für jeden Wandler vorgesehen sein muß, wobei aber die Länge der Schieberegister, bei vorgegebener Taktfrequenz, nicht nur für jeden Wandler verschieden ist, sondern auch noch variiert werden muß, wenn unterschiedlich gerichtete Gruppencharakteristiken gebildet werden »o sollen. Über Torschaltungen, die ihrerseits abhängig von der Anzahl der gewünschten Gruppencharakteristiken angesteuert werden müssen, werden die umkodierten Empfangssignale in Schieberegister eingespeist. Die umkodierten, verzögerten Empfangssignale im Ausgang der Schieberegister werden einem Addierer zugeführt, der über weitere Torschaltungen mit Demodulatoren füi die einzelnen Gruppensignale der verschiedenen Gruppencharakteristiken verbunden ist.

Stets ist bei diesen genannten, bekannten Schaltanordnungen mindestens für jeden einzelnen Wandler eine separate zeitliche Verzögerung mit Einlesestelle für das jeweilige Empfangssignal an diesem Wandler vorgesehen. Der Speicheraufwand ist daher verhältnismäßig hoch. Alle Wandler sind entweder direkt oder über Torschaltungen stets mit je einer Einlesestelle des Speichers verbunden, über die die Empfangssignale gleichzeitig oder nacheinander eingelesen werden. Durch Auslesen und Addieren wird das Gruppensignal für jede Gruppencharakteristik gewonnen.

Es ist nach der britischen Patentschrift 1 212 106 ferner schon bekannt (entsprechend der deutschen Offenlegungsschrift 1616 223), für Empfangssignale zum Bilden von Gruppensignalen für benachbarte Gruppencharakteristiken nur einen einzigen Speicher für entsprechende zeitliche Verzögerungen zu benutzen, also nicht mehr jeweils einen für jeden einzelnen der Wandler, um den gesamten Schaltaufwand bei Verwendung einer kreisförmigen Anordnung von Wandlern wesentlich zu verringern. Analoge Empfangssignale der Wandler einer Gruppe, von denen je zwei symmetrisch zur Richtung der zu bildenden Gruppencharakteristik liegen, werden in äquidistante Eingänge einer analogen Verzögerungsleitung ringespeist, an deren einzigem Ausgang das smmierte Gruppes-rr.-.^; »weh eiser gesamten Verzögerungszeit erscheint, die sich ergibt aus dem Abstand zwischen dem zuerst die einfallende Wellenfront empfangenden Wandler und der Referenzlinie senkrecht zur Riehtang der zn bildenden Gruppencharakteristik. Um zyklisch nacheinander Gruppensignale benachbarter Gruppencharakteristiken ze erhalten, werden die Verbindungen zwischen Wandlern einer Gruppe und den Eingängen der Verzögerungsleitung durch ein Schalterfeld hergestellt, das nach Erhalt des ersten Gruppensignals, zyklisch um einen Wandler verschoben, die nächste Gruppe von Wandlern mit den Eingängen verbindet. Die Verzögerungsleitung. hat also so viele Einlesestellen, wie eine Gruppe Wandler aufweist. Am Ausgang der Verzögerungsleitung erscheinen nacheinander die Gruppensignale, die jeweils in um einen durch den Abstand zweier benachbarter Wandler gegebenen Winkel verschobene, radiale Richtungen weisen. Ein Zugriff zu den einzelnen verzögerten Empfangssignalen ist nachteiligerweise jedoch hier nicht möglich, wodurch beispielsweise eine Korrelation von verzögerten Empfangssignalen benachbarter Wandler bei dieser Schaltanordnung nicht durchzuführen ist.

Eine analoge Verzögerungsleitung besteht üblicherweise aus hintereinandergeschalteten, frequenzabhängigen Vierpolen und muß nach ihrem Zusammenbau sorgfältig abgeglichen und geprüft werden. Eine digitale Verzögerung in Form von Magnetkernspeichem oder Schieberegistern hat demgegenüber den großen Vorteil, ohne Abgleich sofort, aus der Fertigung kommend, einsatzbereit zu sein. Außerdem ist die Fertigung von Schieberegistern in integrierter Schaltungstechnik unvergleichlich billiger als die analoger Verzögerungsleitungen. Der Platzbedarf für analoge Verzögerungen ist sehr viel größer als für Schieberegister oder Magnetkernspeicher, die bei gleicher Genauigkeit die gleichen Verzögerungszeiten liefern.

Die britische Patentschrift 1173 365 beschreibt eine Anordnung zum Bilden von Gruppensignalen verschiedener Gruppencharakteristiken, bei der Empfangssignale zu äquidistanten Abfragezeiten an allen Empfangsschwingern einer Basis abgefragt und in ein Schieberegister eingegeben werden. Diese Abfragezeit ist durch das Lot zu einer Referenzlinie senkrecht zur Einfallsrichtung einer Gruppencharakteristik von einem nächstgelegenen Empfangsschwinger bestimmt. Zu jeder neuen Abfragezeit wird der Inhalt des Schieberegisters in eine Reihe eines Speichers übertragen und das Schieberegister neu gefüllt. Die Anzahl von Spalten im Speicher wird durch die Anzahl von Abfragezeiten bestimmt, die sich aus dem größten senkrechten Abstand zwischen Empfangsschwinger und Refeienzlinie ergibt, so daß der Speicher dann mit Signalen zum Bilden von Gruppensignalen sämtlicher gewünschter Gruppencharakteristiken gefüllt ist.

Zum Bilden der Gruppensignale der einzelnen Gruppencharakteristik werden nacheinander die zuletzt abgefragten Empfangssignale, die davor abgefragten Empf angssignale und ab letzte die zuerst abgefragten Empfangssignale in ein zweites Register etngelesen und anschließend wieder in den Speicher zurückgespetchert. Die ältesten abgefragten Empfangssignale werden durch die jüngst abgefragten Empfangssignale im Speicher ersetzt.

Für jedes Gruppensigna! ist der Ausgang Jeder Speicherzelle des zweiten Registers nut einem Eingang eines Tors verbunden, dessen zweiter Eingang nut einem Adressierer zasaramengesceahet ist Nur diejenigen Tore werden immer durch den Adressierer geöffnet, an denen Signale aus dem zweiten Register anstehen, die zu Empfangsschwingern mit gleichem Abstand zur Referenzlinte der zu bildenden Gruppencharakteristik gehören. Die durchgeschalteten Signale werden in einem den Toren nachgeschalteten Addierer zusammengefaßt und in einem Akkumulator gesammelt. Die Anzahl der Addierer ist gleich der Anzahl der zu bildenden Gmppeosignaie. Die Anzahl der Tore ist durch das Produkt aus der Anzahl der

509635/162

ίο

Empfangsschwinger und der Anzahl der Gruppen- von Gruppensignalen einander benachbarter Grup-

signale bestimmt. Pencharakteristiken ermöglicht und dabei nicht nur

Am Ende jeder Abfragezeit sind sämtliche Grup- Phaseninformation, sondern auch Spannungsverläufe

pensignale an den Ausgängen der Akkumulatoren ab- der Empfangssignale über der Zeit, also ihre Momen-

zunehmen. S tanwerte, berücksichtigt, und für weitere Signalaufbe-

Die deutsche Offenlegungsschrift 2 029 712 gibt reitungen dabei einen Zugriff zu beliebig verzögerten eine Vorrichtung mit nur einem Schieberegister zur Empfangssignalen stets ermöglicht. Zum Lösen dieser zeitlichen Verzögerung von Empfangssignalen an. Die Aufgabe ist von der Überlegung ausgegangen worden, Empfangssignale einer Gruppe von Wandlern werden daß bei Schaltanordnungen nach dem Stand der gleichzeitig zu äquidistanten Zeiten, die von einem io Technik der schaltungstechnische Aufwand unter Taktgeber vorgegeben werden, abgefragt, umkodiert, anderem wesentlich durch die Addierer für jedes der beispielsweise nach einem Binärkode, und Torschal- gewünschten Gruppensignale bedingt ist. Es galt, eine tungen zugeführt. Ein Schieberegister, das mit seinem Lösung zu finden, bei der für sämtliche Gruppen-Takteingang ebenfalls mit dem Taktgeber verbunden signale ein und dasselbe Addierwerk benutzt wird, ist, enthält ein Signal »log 1«, das mit der Taktfre- 15 wobei zugleich anzustreben war, bei digitaler Verarquenz umläuft. Das Schieberegister liefert die notwen- beitung der Empfangssignale nur einen einzigen Kodigen Verzögerungen durch Erscheinen des Signals dierer und Dekodierer zu benötigen, »log 1« an einem seiner Ausgänge. Diese Ausgänge Diese Aufgabe ist erfindungsgemäß gelöst worden sind mit Torschaltungen verbunden und schalten die durch eine Eingangsschaltanordnung zur wiederholkodierten Empfangssignale dann durch, wenn die 20 ten, a»feinanderfolgenden Abfrage des jeweiligen Wellenfront den zugehörigen Wandler erreicht hat. momentanen Empfangssignals jedes einzelnen der Die Torschaltungen sind mit einem Addierer verbun- Wandler der Vielzahl m in benachbarter Reihenfolge den, an dessen Ausgang nach Dekodierung das Grup- der m Wandler und zum Einlesen dieser Empfangspensignal dieser Gruppencharakteristik erscheint. Pro signale über eine Einlesestelle nacheinander in glei-Gruppencharakteristik sind jeweils mehrere Torschal- »5 eher Reihenfolge in ein und denselben Speicher, tungen und ein Addierer vorgesehen. Das größte innerhalb dessen jedes eingelesene Empfangssignal Gruppensigna] gibt die Richtung der auf die Wandler schrittweise nacheinander bezüglich der Einlesestelle einfallenden Signale an. entfernter liegende Speicherpositionen einnimmt und

Diese Schaltanordnung zeichnet sich zwar durch dessen Volumen an Speicherpositionen mindestens große Einfachheit im Speicherteil aus, ihr entschei- 30 und vorzugsweise bestimmt ist durch die maximale dender Nachteil liegt aber in der Vielzahl der Analog- zeitliche Verzögerung für das zuerst abgefragte Emp-Digital-Wandler, die gleich der Vielzahl der Wandler fangssignal, und durch eine Ausgangsschaltanordnung der gesamten Empfangsanlage sein muß, und in der zum zerstörungsfreien Auslesen abgespeicherter Emp-Zahl der Addierer, die gleich der Zahl der zu bilden- fangssignale von benachbarten Wandlern der Anden Gruppensignale sein muß. 35 zahl η aus Speicherpositionen, die bezüglich der Ein-

Zusammenfassend zeigt sich, daß die zahlreichen lesestelle den notwendigen zeitlichen Verzögerungen

schon bekannten Lösungsvorschläge zum vorliegen- entsprechen, wobei der Ausgangsschaltanordnung das

den Problem hinsichtlich der praktischen Anwendbar- Addierwerk nachgeschaltet ist, an dessen Ausgang

keit noch erhebliche Nachteile aufweisen; so ist es nacheinander die Gruppensignale aus jeweils η Emp-

bei der Verarbeitung von Empfangssignalen zum BiI- 40 fangssignalen anstehen.

den von Gruppensignalen zum Erkennen der Rieh- Die Momentanwerte der Empfangssignale an der tung einfallender Signale durch Gruppencharakteristi- Vielzahl m der Wandler werden nach dieser Erfinken. die in verschiedene Richtungen weisen, von dung wiederholt zeitlich nacheinander in benachbar-Nachteil, die zeitlichen Momentanwerte der Emp- ter Reinenfolge mit einer Taktfrequenz abgefragt, die fangssignale durch Begrenzung zu verlieren. Anderer- 45 doppelt so groß ist, wie eine maximal zu verarbeitende seits ist es bei Berücksichtigung der Momentanwerte Empfangsfrequenz multipliziert mit der Vielzahl m nachteilig, eine analoge Verzögerungsleitung zu be- der Wandler. Die einzelnen abgefragten, zeitlich serinutzen, da sie in der oben beschriebenen Ausführung eil vorliegenden Momentanwerte werden nacheinaneinen Zugriff zu den einzelnen verzögerten Empfangs- der in gleicher Reihenfolge über nur eine Einlesesgnaien meta gestattet. Bei Urakodiening der Emp- 50 stelle in einen nur emremigea Speicher (also nicht fangssignale jedes einzelnen Wandlers ist pro Wand- mehr eine Speicherreihe pro Wandler) mit der gleiter ein !Codierer und pro Gruppencharakteristik ein chen Taktfrequenz derart emgelesea, daß jeweils der Dekodierer vorzusehen, womit hn allgemeinen die der zuletzt abgefragte Momentanwert in dk erste Spei-Vidzahl der Wandler gleiche Vielzahl digitaler Spei- cherposition des Speichers halter der Einlesestelle eher sich um die ZaU der Stellen der digitalen Um- 55 gelangt: der bis dahin dort eingespeicherte Mcmenkodjerung vergrößert In der Regel ist ferner die Zahl tanwert rückt zugleich in die nächste Speicherposition, der Addierer and der Dekodierer abhängig von der and alle älteren Momentanwerte rücken ebenfalls in Zahl der za badenden Gruppensignale, und es sind eine nächste, der Eialeses*eUe entfernter Hegende, spezielle Addierer und logische Torschaltungen not- Speicherposition.

wendig, um die richtig verzögerten Empfangssignale 60 Sind die m Wandler beispielsweise kreisförmig an-

den Addierern zuzuführen, so daß die bekannten Lö- geordnet und wird nor jeweils eise kleinere Anzahl η

sangen gewichtige Nachteile entweder hinsichtlich des von benachbarten Wandlern za« Bilden einer Grup-

erforderlichen sdiahangstechnischen Aufwands oder pencharakteristik herangezogen, so Hegt eme Refe-

hinsichthch der Beschränkung der Signalverarbei- renzlinie als Vig /ichen den beiden äußeren

tungsmögüchkeitea aufweisen. 65 der η Wandler senkrecht zur Richtung der za erzie-

Es ist demzufolge Aufgabe der vorliegenden Erfin- !enden Gnippencharakteristik. Das Lot von jedem

dung, eine Schaltanordnung anzugeben, die bei ertrag- Wandler auf diese Referenzfime, dividiert dnn* die

Bchem schaltungstechnisdien Aufwand das Bilden Ausbrertungsgeschwindigkeit der einfallenden Signale

! im Übertragungsmedium, ist gleich der notwendigen zeitlichen Verzögerung für das Empfangssignal des ,Wandlers. Die maximale zeitliche Verzögerung bei stimmt das für diese Lösung erforderliche Volumen [ an Speicherpositionen im Speicher, so daß das an j einem Wandler zuerst abgefragte Empfangssignal am Ende der maximalen zeitlichen Verzögerung, meistens erst nach wiederholtem Abfragen dieses Wandlers, in der letzten Speicherposition des Speichers enthalten ist. In der vorletzten Speicherposition befindet sich gleichzeitig der Momentanwert des Empfangssignals des benachbarten, also zweiten Wandlers in Abfragerichtung, das von diesem zweiten Wandler vor einer Zeit empfangen wurde, die gleich der maximalen zeitlichen Verzögerung abzüglich einer Schrittzeit zwischen zwei Abfragezeiten zweier benachbarter, in Abfragerichtung liegender Wandler ist. Da sich die Wellenfront aber zwischen den beiden Abfragezeiten, also in der Schrittzeit, die gleich dem Reziprokwert der Taktfrequenz ist, mit ihrer Ausbreitungsgeschwindigkeit in Richtung auf die Referenzlinie fortbewegt hat, ist im allgemeinen der Momentanwert an diesem zweiten Wandler von dem Momentanwert am ersten Wandler zur Zeit der Abfrage des ersten Wandlers und auch von dem Momentanwert am ersten Wandler zur Zeit der Abfrage des zweiten Wandlers verschieden. Nach einer Zeit, die gegebenenfalls erst nach wiederholtem Abfragen der Momentanwerte der Empfangssignale am zweiten Wandler abgelaufen ist, erreicht die Wellenfront diesen zweiten Wandler, so daß nun der Momentanwert seines Empfangssignals dem am ersten Wandler zuerst abgefragten Momentanwert gleich ist. Gleiche Momentanwerte sind zu verschiedenen Zeitpunkten einmal an allen Wandlern erschienen. Wenn das erste abgefragte Empfangssignal in die letzte Speicherposition gelangt ist, sind diese gleichen Momentanwerte auch sämtlich in unterschiedlichen Speicherpositionen des Speichers enthalten.

Zum Bilden des Gruppensignals sind Abfragestellen an denjenigen η Speicherpositionen vorgesehen, in denen gleichgroße Momentanwerte von η Wandlern vorliegen, d. h. mit Speicherpositionen, die den notwendigen zeitlichen Verzögerungen bezüglich der Einlesestelle entsprechen; oder anders ausgedrückt: die Abstände zwischen den Abfragestellen entsprechen den Zeiten, die die Wellenfront braucht, den Weg von einem Wandler zum nächstgelegenen Wandler in Ausbreitungsrichtung zurückzulegen. Diese Abfragestellen werden durch die Ausgangsschaltanordnung mit einem Addierwerk verbunden, in dem das Gruppensignal für diese Gruppencharakteristik gebildet wird. Die Gruppencharakteristik weist in radiale Richtung «ad enthält die Empfangssignale von η benachbarten Wandlern, deren halbe Anzahl OJS η Jeweils beiderseits der Einfafisrichtung der WeflenfTont liegen.

Anschließend, nach der Schrittzeit, die gleich dem Reziprokwert der Taktfrequenz ist, befindet sich der zuerst abgefragte Momentanwert des Empfangssignals des dem ersten Wandler in Abfragerichtung benachbarten zweite« Wandlers in der letzten Speicherpositkm. Ebenfalls sind alle übrigen abgespeicherten Empfangssignale eine Speicherposition weitergerückt. An allen mit Afrasteilen ausgestatteten Speicher-Positionen befinden sich mm die Momentanwerte derjenigen η Wandler, die zum Bilden eines Gruppensignals einer der ersten Gruppencharakteristik be nachbarten Gruppencharakteristik herangezogen werden. Diese Gruppencharakteristik weist augh wieder in radiale Richtung und ist gegen die erste um den Winkel zwischen benachbarten Wandlern in Abfragerichtung verschoben.

Nacheinander erscheinen somit am Ausgang des Addierwerks Gruppensignale benachbarter Gruppencharakteristiken synchron mit der Abfrage der Momentanwerte der Empfangssignale der Wandler.

Die zeitlich aufeinanderfolgende Abfrage der Empfangssignale an jedem der η Wandler erfolgt durch einen Abtaster, der vorzugsweise als sogenannter Multiplexer in integrierter Schaltungstechnik realisiert ist. Der Multiplexer schaltet gemäß einer Programmierung seiner Ansteuerschaltung, die durch die Taktfrequenz gespeist wird, nacheinander seine Eingänge, die mit den m Wandlern verbunden sind, auf seinen einzigen Ausgang, der mit der Einlesestelle des Speichers verbunden ist. Der Speicher für die Momentanwerte ist beispielsweise ein Magnetband oder eine aus Vierpolen zusammengeschaltete Kette.

Durch diese Art des Abfragens ist der große Vorteil gegeben, einen Speicher realisiert zu haben, der für sämtliche Wandler nur eine einzige Einlesestelle aufweist, und der es dennoch gestattet, beliebig verzögerte I mpfangssignale aller Wandler aus den entsprechenden Speicherpositionen (durch entsprechend angeordnete Magnettonköpfe oder Vierpolausgänge) auszulesen, ohne sie zu löschen. Nach dem Auslesen ist dann eine Signalaufbereitung der einzelnen verzögerten Empfangssignale, beispielsweise durch Korrelation, möglich. Außerdem wird in vorteilhafter Weise nur ein einziges Addierwerk zum Bilden aller zeitlich aufeinanderfolgenden Gruppensignale für m benachbarte Gruppencharakteristiken benötigt.

Diese erfindungsgemäße Lösung ist nicht auf Aufwendungen einer bestimmten Art von Speichern beschränkt, wie etwa nur analoger oder nur digitaler Speicher. Um die Verwendung eines analogen Speichers mit den damit verbundenen, bekannten Schwierigkeiten, wie Platzbedarf, Fertigungs- und Abstimmprobleme, auszuschließen, wird in einer vorteilhaften Weiterbildung der Erfindung dem Multiplexer ein einziger Binär-Kodierer in Form eines Analog-Digital-Wandlers nachgeschaltet, der mit einem digitalen Speicher verbunden ist. Diese Weiterbildung hat für die Praxis die besonderen Vorteile, bei geringem Platzbedarf mit billigen, standardisierten Bauelementen viele Informationen verarbeiten ?u können.

Die einzelnen abgefragten Momentanwerte der Empfangssignale werden nacheinander gemäß der Taktfrequenz, mit der auch der Multiplexer angesteuert wird, digitalisiert Die Bits je eines amkodierten Momentanwerts erscheinen entweder seriell in der Schrittzeit, die der Zeit zwischen zwei Abfragezeit punkten gleich ist, an einem einzigen Aasgang des Analug-DigitalWandlers oder, bei einer anderen Aus führungsform parallel an paraHelen Ausgängen eines Analog-Dighal-Wandlers oder bei einer anderen Aasin Form eines Magnetkernspeichers oder von Schieberregistem nachgeschaltet ist

Bei einer seriellen Binärkodienmg werden die Bits, die einen Momentanwert darsteilen, in der Schrittzeit über die Einlesesteue in den Speicher eingelesen, der aus einer einzigen Kette von hmtereinandergeschalteten Schieberegistern besteht Jedes Schieberegister weist so viele Speicherzellen auf, daß die digitalen Momentanwerte aller Wandler von einem Abfrage-

13 ^f 14

zyklus in ihm abgespeichert werden; besteht also die des Gruppensignals. Zur Einsparung von Leiter- 1

Empfangsanlage aus /nWimdlem und jeder Momen- bahnen werden nun die Empfangssignalemitden

tanwert aus ζ Bits, so besitzt ein Schieberegister m · ζ gleichen zeitlichen Verzögerungen an nur einer Spei-

Speicherzellen, wobei jeweils ζ zusammengehörende cherposition abgegriffen, da sie aber von zwei ver- j

Speicherzellen jetzt als eine Speicherposition bezeich- 5 schiedenen Wandlern stammen und zu zwei verschie- "J

net werden und m Speicherpositionen eine Speicher- denen Abfragezeitea abgefragt und eingespeichert Sj

einheit bilden. Nachdem ein Abfragezyklus beendet wurden, siad hinsichflich der Verarbeitung im Ad-

ist, ist eine Umlaufzeit vergangen, die gleich der dierwerk besondere Maßnahmen zu treffen.

JTi-fachen Schrittzeit ist, und der nächste Abfrage- Zu einem bestimmten Zeitpunkt liegen an den

zyklus beginnt. Die Menge der hintereinandergeschal- io Ausgängen aller Speicheremheiten des Speichers die

teten Schieberegister mit jeweils m Speicherpositionen zu einem einzigen Wandler gehörenden Momentan- & ist bestimmt durch die maximal benötigte zeitliche werte als Bits vor, die zu den verschiedenen Abfrage-Verzögerung für die Empfangssignale zum Bilden zeiten von diesem Wandler empfangen werden, wobei

Verzögerung für die Empfangssignale zum Bilden zeiten on die pg

eines Gruppensignals. zwischen den einzelnen Abfragezeiten jeweils die

Die Ausgangsschaltanordnung ist zweckmäßiger- 15 Umlaufzeit, die gleich der wi-fachen Schrittzeit ist,

weise in der Grundform realisiert durch fest vor- liegt Nach der Schrittzeit, die stets zwischen der Ab-

gegebene Verbindungen der Eingänge eines binären tastung zweier benachbarter Wandler liegt, erscheinen

Serienaddierers mit denjenigen Ausgängen des Spei- an denselben Ausgängen der Speichereinheiten die

chers, die zu Speicherpositionen gehören, die die zu dem in Abfragerichtung benachbarten Wandler

nötigen zeitlichen Verzögerungen für die einzelnen 20 gehörenden Momentanwerte.

Empfangssignale an den m Wandlern zum Bilden Nach einer Zeit 0,5 n, dividiert durch die Takt- E;

eines Gruppensignals aufweisen. Das Addierwerk in frequenz, genannt die Halbgruppenzeit, d. h. dann,

Form eines binären Serienaddierers liefert über einen wenn der Abtaster den letzten Wandler der betrach-

einzigen Digital-Analog-Wandler die dekodierten, teien Halbgruppe abgefragt hat, sind die Empfangs-

zeitlich aufeinanderfolgenden Gruppensignale für ein- 25 signale der 0,5 η Wandler zum Bilden eines Teilsignals ,

ander benachbarte Gruppencharakteristiken. nacheinander an den Ausgängen aller Speicher-

Bei einer Umkodierung der Momentanwerte zu ζ einheiten erschienen. Der Abtaster tastet danach

parallel anstehenden Bits, die beim heutigen Stand Wandler ab, deren Empfangssignale nicht zum Bilden _£

der Schaltungstechnik weniger Zeit als eine Umkodie- dieses einen Gruppensignals herangezogen werden,

rung in serielle Bits benötigt, werden die parallelen 30 Nach einer Zeit (m-n), geteilt durch die Taktfre-

Ausgänge eines Analog-Digital-Wandlers mit par- quenz, also nach der Zeit, die gleich der Umlaufzeit, ®

allelen Ketten hintereinandergeschalteter Schiebe- abzüglich der doppelten Halbgruppenzeit ist, gelangt ®

register, als dem digitalen Speicher, verbunden. Jedes der Abtaster an den ersten Wandler der anderen

Schieberegister weist nun m Speicherzellen auf, und Halbgruppe aus 0,5« Wandlern zum Bilden des zwei- >

parallele Schieberegister bilden eine Speichereinheit 35 ten Teilsignals desselben Gruppensignals. Innerhalb .

mit m Speicherpositionen. Die den zeitlichen Verzö- der Halbgruppenzeit werden nun auch diese 0,5h

gerungen für die Empfangssignale der η Wandler ent- Wandler abgetastet, und die Momentanwerte ihrer

sprechenden Speicherpositionen sind je mit ζ Eingän- Empfangssignale erscheinen zu den verschiedenen .,

gen eines binären Paralleladdierers verbunden, dem Abfragezeiten an den Ausgängen der Speichereinhei-

ein einziger Dekodierer in Form eines Digital-Analog- 40 ten. Es werden nun nur die Ausgänge derjenigen „

Wandlers nachgesrhaltet ist. Die Verbindungen zwi- Speichereinheiten, die den zeitlichen Verzögerungen

sehen den entsprechenden Speicherpositionen und für die Empfangssignale der jeweils 0,5n Wandler „

den Paralleladdiei-ern stellen die Ausgangsschalt- beiderseits der betrachteten Richtung entsprechen, _

anordnung dar. Am Ausgang des Dekodierers er- als Ausgänge des Speichers herausgeführt. Die An- _,

scheinen wieder nacheinander die Gruppensignale für 43 zahl der zu beschaltenden Ausgänge oder Abfrage-

die benachbarten Gruppencharakteristiken. stellen des Speichers für ein komplettes Gruppen- '

Stets ist es in der Schaltungs- und Verdrahtungs- signal, bestehend aus zeitlich richtig verzögerten .

technik von großem Vorteil, Bedarf an Leiterbahnen Empfangssignalen der η Wandler, ist also auf die „

zu reduzieren. Speziell bei der Verwendung von Bau- Hälfte reduziert.

steinen der integrierten Schaltungstechnik ist dies an- 50 Zwei unterschiedliche Wege zum Bilden der Teil- ^. zustreben, da der Platzbedarf der Bausteine nur sehr signale erweisen sich bei dieser Weiterbildung der klein, der Platzbedarf an Leiterbahnen auch bei Ver- Erfindung als besonders vorteilhaft, nämlich eine „ Wendung einer Schaltungstechnik mit gedruckter Summation der einzelnen nacheinander an den AusVerdrahtung im Verhältnis dazu groß ist. gangen entsprechender Speichereinheiten als Aus-

In einer Weiterbildung der Erfindung wird der Be- 55 gänge des Speichers auftretenden digitalisierten Mo- ^

darf an Leiterbahnen zwischen dem Speicher und mentanwerte für jedes Teilsignal entweder gleichzeitig _

dem Addierwerk stark reduziert, indem für jedes nach der Halbgruppenzeit oder innerhalb der Halb- _

Gruppensignal zwei Teilsignale gebildet werden. Für gruppenzeit schrittweise von Speichereinheit zu Spei- ^

jede zu bildende Gruppencharakteristik liegen, ins- chereinheit vorzunehmen. . besondere bei kreisförmiger Anordnung der Wandler, 60 Für die gleichzeitige Summation werden jeweils die

jeweils zwei Wandler der Gruppe aus η Wandlern Ausgänge der entsprechenden Spedchereinheiten mit „

symmetrisch zur Richtung der Gruppencharakteristik, weiteren Schieberegistern verbunden, deren Speicher- „

so daß die Empfangssignale dieser zwei Wandler die kapazität sich zwischen zwei benachbarten um jeweils

gleiche zeitliche Verzögerung benötigen. Addiert man eine Speicherzellen-Einheit unterscheiden. Bei einer ~ nun die zeitlich richtig verzögerten Empfangssignale 65 parallelen Binärkodierung ist eine Speicherzellen-

jeweiis derjenigen Wandler, die als Halbgruppe auf Einheit identisch mit einer Speicherzelle, und bei einer ^

einer Seite von der Richtung der Gruppencharak- seriellen Binärkodierung ist eine Speicherzellen- ^

teristik liegen, so erhält man zwei gleiche Teilsignale Einheit identisch mit ζ hintereinandergeschalteten

Ια e i-

h η ι.

η ib η :r η in π

ie it r-Is ;r i- :r i-

15

•Heß. Zum Bilden des ersten Teilsignais ist

zeitliche Verzögerung verbunden. Die anderen Schritt-Teiladdierer sind mit ihren freien Eingängen in ihrer Reihenfolge mit den Speichereinheiten für immer kürzere zeitliche Verzögerungen and der IeMe Schritt-Teiladdierer mit dem Eingang des Speichers zusammengeschaltet Sem Ausgang ist der Ausgang des Teiladdierers für das erste Teilsignal, das in der Verzögerungsschaltung für die Umlaufzeit abzüglich der Halbgruppenzeit gespeichert und anschließend

letjrte Speichereinheit über das Schieberegister mit ¹ größten Speicherkapazität und der Eingang des "-*■— direkt mit einem Teilaidierer im Adverbujnden. Das Schieberegister mit der größten Speicherkapazität bewahrt das am längsten verzögerte Eünprangssignal für die Halbgruppenzeit abzüglich der Schrittzeit auf, weil erst dann das letzte

i|pp3(pipiigssignal zum Bilden des ersten Teilsignak am „ .. „

gtngapg des Speichers ansteht Alk übrigen Aus- io dem Endaddierer zugeführt wird. Hage des Speichers sind über die entsprechend je- Zum Bilden des zweiten Teilsignals ist der erste

, we3s fcürzeren Schieberegister ebenfalls mit dem Teil- Schritt-Teiladdierer des zweiten Teiladdierers mit Addierer verbunden, an dessen Ausgang nach der seinem einen Eingang über das Verzögerungsglied Halbgruppenzeit das erste Teilsignal erscheint mit dem Eingang des Speichers verbunden und mit

Das zweite TeUsignal wird in gleicher Weise ge- is seinem zweiten Eingang mit dem Ausgang der bildet, indem das Schieberegister mit der größten Speichereinheit für die nächst längere zeitliche Ver- |igpeicherkapazität nun mit dem Eingang des Speichers zögerung. Die nächstfolgenden Schritt-Teiladdierer Snd der Ausgang der letzten Speichereinheit direkt id i E i

gp gg p

und der Ausgang der letzten Speichereinheit direkt SjnU einem zweiten Teiladdierer für das zweite Teilsignal verbunden ist. Nachdem das erste Teilsignal nach der Halbgruppenzeit am Ausgang des ersten TeHaddierers erschienen ist, werden vom Abtaster Wandler abgetastet, die zum Bilden des ersten Gruppensignals nicht hinzugezogen werden. Nach der di b f d Zik d

sind mit ihren noch unbeschalteten Eingängen mit den Ausgängen der gleichen Speichereinheiten für nächst längere zeitliche Verzögerungen und der letzte Schritt-Teiladdierer mit dem Ausgang der letzten Speichereinheit verbunden. Der Ausgang des letzten Schritt-Teiladdierers ist der Ausgang des zweiten Teiladdierers und liefert das zweite Teil-

Zeit, die bezogen auf den Zeitpunkt des zuerst he- as signal. fragten Wandlers gleich der Umlaufzeit abzüglich der Zwischen den einzelnen Schritt-Teiladdierern liegen doppulten Halbgruppenzeit ist erscheint nun das jeweils Verzögerungsglieder mit der Schrittzeit als erste zum Bilden des zweiten Teilsignals benötigte Verzögerung, da nach jeder Summierung jeweils erst Smpfangssignal am Eingang des Speichers. Dieses das nächste zu summierende Empfangssignal des als Empfangssignal wird im Schieberegister mit der 30 nächsten abgetasteten Wandlers nach einer Schrittgrößten Speicherkapazität für die Dauer der Halb- zeit am Ausgang der Speichereinheit erscheint, die gruppenzeit abzüglich der Schrittzeit aufbewahrt, weil der zeitlichen Verzögerung für diesen Wandler enterst dann am Ausgang der letzten Speichereinheit des spricht. Dieses am Ausgang der Speichereinheit erSpeichers das Empfangssignal des letzten Wandlers scheinende Empfangssignal wird dann zur vorher gezum Bilden des zweiten Teilsignals mit der entspre- 35 bildeten Summe zuaddiert.

chenden größten zeitlichen Verzögerung erscheint. Die Alternative des schrittweisen Aufaddierens er-

Am Ausgang des zweiten Teiladdierers erscheint das möglicht beim derzeitigen Stand der Schaltungstech-

zweite TeHsignal um die Umlaufzeit abzüglich der nik die Verarbeitung binärer Signale mit einer we-

Halbgruppenzeit später als das erste Teilsignal. Zum sentlich größeren Zahl an Bits in sehr viel kürzeren Bilden des Gruppensignals wrrd das erste Teilsignal 40 Zeiten als das gleichzeitige parallele Aufsummieren, für diese Zeit in einer weiteren Verzögerungsschal- bei dem nicht nur zwei, sondern 0,5 η Signale gleich-

tung gespeichert und dann einem Endaddierer zugeführt, dessen zweiter Eingang direkt mit dem zweiten Teiladdierer für das zweite Teilsignal verbunden ist. Die beiden Teiladdierer und der Endaddierer zusammen bilden das Addierwerk, das ausgangsseitig über einen Binär-Dekodierer in Form eines Digital-Analog-Wandlers die zeitlich aufeinanderfolgenden Gruppensignale aufweist.

zeitig summiert werden. Es kommt auf die aktuelle Aufgabenstellung an, welcher Art der Teiladdition der Vorzug zu geben ist.

Das Bilden zweier Teilsignale, die einen definierten zeitlichen Abstand zueinander einnehmen, gibt die vorteilhafte Möglichkeit den Störabstand, beispielsweise durch Korrelation, zu verbessern oder andere spezifische, an sich bekannte Signalaufberei-

Dieses gleichzeitige Auf summieren eines digitalen 50 tungen anzuschließen, für die es nicht genügt, nur Teilsignals hat den Vorteil, daß nur ein einziger Teil- das komplette GruppensignaP" am Ausgang der addierer pro Teilsignal benötigt wird, der in der Schaltanordnung zur Verfügung zu haben. Schrittzeit die Addition parallel vornimmt. Eine schärfere Bündelung einer Gruppencharakte-

Bei der Alternaüv-LÖsung des schrittweisen Auf- ristik kann bekanntlich dadurch erzielt werden, daß addierens der beiden Teibignale besteht das Addier- 55 die einzelnen Empfangssignale mit Staffelungswerten werk aus zwei Teüaddierern mk (0,5 η — X) Schritt- bewertet werden, wie es z. B. in dem Buch »Micro-Teiladdierem und dem Endaddierer. Die (0,5 η — 1) wave Scanning Antennas«, 1964, Academic Press, Schritt-Teiladdierer eines Teiladdierers sind über ein New York, London, von R.C. Hansen nachzu-Verzögerungsglied mit einer Verzögerung, die gleich lesen ist. In der erfindungsgemäßen Vorrichtung der Schrittzeit ist aneinandergereiht, indem das Ver- 60 werden zu diesem Zweck, in einer weiteren vorteilzögerungsglied jeweils zwischen Ausgang des einen haften Variante, die verzögerten Empfangssignale Schritt-Teiladdierers und einem Eingang des nächsten mit Staffel ungswerten in einem Multiplizierwerk Schritt-Teiladdierers liegt. multipliziert und danach die Produkte als bewertete,

Zum Bilden des ersten Teilsignals ist der erste der verzögerte Empfangssignale in beschriebener Weise Schritt-Teiladdierer des ersten Teiladdierers mit sei- 65 addiert.

nem einen Eingang über das Verzögerungsglied mit der letzten Speichereinheit und mit seinem anderen Eingang mit der Speichereinheit für die zweitlängste

Für einen Einsatz der erfindungsgemäßen Vorrichtung in verschiedenen Empfangssignalen, mit unterschiedlicher geometrischer Anordnung der Wandler

«»A35/1Ä2

VJ

und somit auch unterschiedlichen nötigen zeitlichen Verzögerungen für die Empfangssignale, die dann anders sind als bei kreisförmiger Anordnung der Wandler, werden in einer Weiterführung der Erfindung die Ausgänge aller Speichereinheiten des Spei- s chers mit einem steuerbaren Wahlschalter als Ausgangsschalteranordnung verbunden. Mt dem Wahlschalter ist eine Umschaltung der Eingänge des Multiplizierwerks bzw. Addierwerks auf unterschiedliche Speichereinheiten möglich, entsprechend den nötigen zeitlichen Verzögerungen auf Grund der vorgegebenen geometrischen Anordnung der Wandler. Weil die Staffelungswerte ebenfalls von der geometrischen Anordnung der Wandler abhängig sind, ist es darüber hinaus zweckmäßig, den Wahlschalter mit einem weiteren Umschalter zu kopneln, der zugleich die neu benötigten Staffelungswerte in das Multiplizierwerk eingibt

Die besonderen Vorteile der erfindungsgemäßen Schaltanordnung liegen darin, daß, auf Grund der zeitlich nacheinander erfolgenden Abtastung der momentanen Empfangssignale der Wandler, nur ein einziger Speicher mit nur einer Einlesestelle benötigt wird und daß für eine digitale Verarbeitung nur ein einziger Binär-Kodierer zur Anwendung kommt. Bei der digitalen Verarbeitung besteht der Speicher aus gleichlangen Schieberegistern als Speichereinheiten, die beim seriellen Umkodieren sämtlich hintereinandergeschaltet sind. Für ein Umkodieren jedes Empfangssignals in gleichzeitig vorliegende, parallele Bits wird ein Speicher aus parallelen Ketten von hintereinandergeschalteten, gleichlangen Schieberegistern zum Verzögern benutzt, wobei eine parallele Umkodierung beim heutigen Stand der Schaltungstechnik der Umkodierer in kürzerer Zeit erfol- gen kann als eine serielle. Zum Bilden jedes Gruppensignals wird stets das gleiche Addierwerk benutzt, an dessen Ausgang zeitlich nacheinander die Gruppensignale für benachbarte Gruppencharakteristiken erscheinen. Die zeitliche Folge der Gruppensignale ist außerdem vorteilhaft für eine SchirmbilddarsteUung, indem beispielsweise ein Zeiger auf dem Bildschirm gemäß der Abtast-Taktfrequenz umläuft, dessen Leuchtlänge jeweils der Größe der Gruppensignale gleicht. Radiale Stellungen der Leuchtlängen geben dann Richtung und Intensität einfallender Signale an, wobei in an sich bekannter Weise eine Bezugsrichtung auf dem Bildschirm eingeblendet wird.

Außerdem ist es von Vorteil, daß die einzelnen verzögerten Empfangssignale aus dem Speicher abgreifbar sind, so daß eine Verbesserung des Bündelungsmaßes der Gruppencharakteristik durch Bewertung der einzelnen Empfangssignale mit Staffelungswerten gegeben ist, die der vorgegebenen geometrischen Anordnung der Wandler angepaßt sind; eben- so ist ei. . Bildung von zeitlich aufeinanderfolgenden Teilsignalen möglich, die durch geschickte Weiter verarocitung eine Verbesserung des Störabstandes ermöglicht. Derartige Weiterverarbeitungen sind in der analogen Technik in verschiedenen Varianten bekannt.

Die Erfindung ist nachstehend an Hand der Zeichnung in Ausführungsbeispielen näher erläutert. Es zeigt

F i g. 1 eine kreisförmige Anordnung einer Vielzahl m von Wandlern,

F i g. 2 ein Zeitdiagramm für quantisierte zeitliche Verzögerungen in Abhängigkeit von nötigen zeitlichen Verzögerungen bei einer Anordnung der Wandler gemäß F i g. 1,

Fig. 3 ein Blockschaltbild der erfinduagsgemäßen Schaltanordnung,

Fig. 4 eine Ausführung gemäß Fig. 3 bei serieller Umkodierung von abgetasteten Empfangssignajen,

Fig. 5 eine Ausführung nach Fig. 4 mit zwei Teiladdierern zum Bilden zweier Teilsignale,

Fig. 6 eine Ausführung gemäß Fig. 3 bei paralleler Umkodierung von abgetasteten Empfangssignalen,

Fig. 7 eine Variante nach Fig. 5 zum gleichzeitigen Addieren der Teilsignale,

Fig. 8 eine Variante nach Fig. 6 zum schrittweisen Addieren zweier Teilsignale,

Fig. 9 eine Weiterbildung des Blockschaltbildes nach Fig. 3 für verschiedene. Empfangsanlagen mit unterschiedlich angeordneten Wandlern,

Fig. 10 eine Prinzipschaltung zur Approximation eines Zwischenwertes zwischen zwei benachbarten, quantisierten zeitlichen Verzögerungen,

F i g. 11 ein Blockschaltbild der erfindungsgemäßen Schaltanordnung gemäß Fig. 3 für sehr hohe Empfangsfrequenzen und

Fig. 12 ein Blockschaltbild der erfindungsgemäßen Schaltanordnung gemäß Fig. 3 für eine Anzeige e Jaes Teils von Gruppensignalen als Sektor.

F i g. 1 zeigt schematisch eine kreisförmige Anordnung einer Vielzahl m von Wandlern Wi (i = 1,..., m), als Empfangsanlage!: zum Bilden einer Gruppencharakterisük, die in Richtung Ri weist, wird eine Gruppe einander benachbarter Wandler W Zj der Anzahl η verwendet, wobei die Anzahl η kleiner als die Vielzahl m ist. Die Gruppe der η Wandler WZj besteht aus zwei Halbgruppen Gr und Gl, die beiderseits der Richtung Ri liegen und jeweils aus 0,5 π Wandlern Wj bestehen. Zum Bilden einer Gruppencharakteristik, die in Richtung Ri-Rl weist, werden die 0,5 η Wandler Wj (j = 1,2,.... 0,5 n) der Halbgruppe Gr und die 0,5 η Wandler Wj (/ = [m — 0,5 n],..., m) herangezogen. Nachdem diese η Wandler W Zj ein einfallendes Signal einer Wellenfront aus der Richtung R1 empfangen haben, werden ihre Empfangssignale für eine weitere Verarbeitung zeitlichen Verzögerungen tj (7 = 1.2,..., 0,5 n) unterworfen. Diese zeitlichen Verzögerungen tj sind einem Lot von jedem der «Wandler WZj auf eine Referenzlinie Rri proportional, die senkrecht zur Richtung Ri liegt und eine Verbindungslinie zwischen den äußeren der Wandler WZj bildet, die für die Richtung R 1 gleich den Wandlern W (0,5 n) und W (m - 0,5 n) sind. Die zeitlichen Verzögerungen tj selbst erhält man dadurch, daß jedes Lot durch die Ausbreitungsgeschwindigkeit im Übertragungsmedium dividiert wird.

Zum Bilden einer Gruppencharakteristik in Richtung R 2 werden wiederum Empfangssignale von Wandlern WZj benutzt, und zwar die der Wandler WZ bis W (0,5 η + 1) und der Wandler W (m~ 0,5/1 + I) bis (W (nt+ I) = Wl.

Die Empfangssignale der Wandler W (m — 0,5 η + 1) bis W (0,5 η + 1) benötigen wegen der kreisförmigen Anordnung der Wandler Wi die gleichen zeitlichen Verzögerungen tj zum Bilden des Gruppensignals für die Gruppencharakteristik in Richtung R 2, wie die vorhergenannte Gruppe von η Wandlern WZj, da die Anzahl η der Wandler WZj für jede Gruppe gleich ist und die Gruppencharakteristik in

ar η
ar

Jjjiciitung ß 2 ebenfalls in radiale Richtung weist Die igicVung R2 ist gegen die Richtung Al um einen 'Winkele in Drehrichtung 3 verschoben, der gleich Winkel zwischen zwei benachbarten Wandlern

Bei der erfindungsgemäßen Weiterverarbeitung der Jgmpfangssignals werden die Wandler Wi nachein- |gnder in Drehrichtung 3 immer wieder abgefragt. Taktfrequenz / Takt, die gleich dem Reziprokder Zeit zwischen zwei Abfragezeiten zweier arter Wandler WiIW {i + 1) ist und hn fol-.genden als Schrittzeit τ bezeichnet ist, ist wenigstens jaäoppelt so groß wie eine maximal auszuwertende Empfangsfrequenz einfallender Signale multipliziert mit der Vielzahl m der Wandler WL i . Fig. 2 zeigt ein Zeitdiagramm realisierbarer zeitslicher Verzögerungen rv in Abhängigkeit von nötigen zeitlichen Verzögerungen tj für die Empfangssignale an den η kreisförmig angeordneten Wandlern WIj zum Bilden einer Gruppencharakteristik, wenn nur quantisierte zeitliche Verzögerungen tv realisierbar sind, die ganzzahlige Vielfache einer zeitlichen Verzögerungseinheit sind. Als diese zeitliche Verzögerungseinheit ist die Schrittzeit τ, multipliziert mit der Vielzahl m gewählt, die im folgenden als Umlaufzeit T bezeichnet wird. Die Umlaufzeit T ist diejenige j Zeit, die verstrichen ist, bis alle m Wandler Wi einf mal abgetastet worden sind, also bis ein Abfragezyklus beendet ist. Auf einer in dem Zeitdiagramm eingezeichneten Winkelhalbierenden H des Koordinatensystems liegen alle die Punkte, bei denen die notwendigen zeitlichen Verzögerungen tj gleit,, den realisierbaren zeitlichen Verzögerungen iv sind. Werden zur Realisierung der nötigen zeitlichen Verzögerung aber quantisierte zeitliche Verzögerungseinheiten, nämlich die Umlaufzeit T und Vielfache 2 T, 3 T,..., q T davon benutzt, so ist es nicht immer gegeben, daß eine nötige zeitliche Verzögerung tj auch exakt durch eine quantisierte zeitliche Verzögerung rv realisierbar ist. Einzelheiten dieses Zeit-Diagramms werden im Zusammenhang mit Schaltungs¹ ischreibungen erläutert.

Fig 3 zeigt ein Blockschaltbild der erfiru ungsgemäßen Schaltanordnung. Die Wandler Wi (ι = 1, ..., m) sind mit μ Eingängen 4 e i (i = 1,..., m) einer Eingangsschaltanordnung 4 verbunden. Diese Eingangsschaltanordnung 4 schaltet nacheinander gemäß der Taktfrequenz / Takt aus einem Taktgeber 5 die Empfangssignale der Wandler Wi an ihren Ausgang 4 β, der mit nur einer Einlesestelle 6 t eines Speichers 6 verbunden ist. Der Speicher 6 besteht aus hintereinanderliegenden Speicherpositionen SP. In die erste Speicherposition SPe werden über die Einlesestelle 6 e die an den Wandlern Wi nacheinander abgefragten Empfangssignale in der Reihenfolge der Abfrage der Wandler Wi mit der Taktfrequenz / Takt eingelesen. Mit jedem neu eingelesenen Empfangssignal, d. h. mit jedem Abtasten des nächsten benachbarten Wandlers W (/ + 1) rücken alle vorher eingespeicherten Empfangssignale im Speicher 6 um eine Speicherposition SP von der Einlesestelle 6 e fort und die erste Speicherposition SPe wird frei für das jüngste, abgefragte Empiangssignal. Nachdem alle m Wandler Wi einmal abgefragt wurden, sind m hintereinanderliegende Speicherpositionen SP des Speichers 6 gefüllt. Jeweils m Speicherpositionen SP werden als Speichereinheit SE betrachtet. Die Abtastung der Wandler Wi erfolgt fortlaufend, und immer werden nacheinander die zu Abtastzeiten an den Wandlern Wi anliegenden Empfangssignale erneut in den Speicher 6 eingelesen. Schon eingelesene Empfangssignale werden nicht gelöscht, sondern rücken mit jedem Abtastschritt eine Speicherposition SP weiter von der Einlesestelle 6 e fort. Nach q Abfragezyklen ist die letzte Speicherposition SP der qten Speichereinheit SEq mit dem zu allererst abgefragten Empfangssignal des Wandlers Wl belegt.

ίο Die Mengeq der Speichereinheiten SEk (k = 1,....q) wird durch die maximal notwendige zeitliche Verzögerung rl bestimmt und beträgt rl, geteilt durch die Umlaufzeit T, wie in F i g. 2 dargestellt. Das zu allererst abgefragte Empfangssignal am Wandler W1 ist jetzt bezüglich der Einlesestelle ieum die zeitliche Verzögerung 11 verschoben und befindet sich in der letzten von q · m Speicherpositionen SP des Speichers 6. Die Empfangssignale aller Wandler Wi der q Abfragezyklen befinden sich in entsprechenden Speicherpositionen SP, die kürzeren zeitlichen Verzögerungen ti, t3... t (0,5 n) bezüglich der Einlesestelle 6 e entsprechen. Somit sind verschiedenen Speicherpositionen SP verschiedene zeitliche Verzögerungen t; für die Empfangssignale zuzuordnen.

Das Empfangssignal des Wandlers W 1, das vor einer Zeit rl abgefragt wurde, befindet sich in der letzten Speicherposition SP des Speichers 6. Das zeitlich richtig verzögerte Empfangssignal am Wandler W 2 mit einer zeitlichen Verzögerung 12 ist an einer Speicherposition SP zu finden, die vom Ende des Speichers 6 nur (m + 1) Speicherpositionen SP entfernt liegt, da für kreisförmige Anordnung der Wandler Wi gemäß F i g. 2 die nötige zeitliche Verzögerung r2 in der vorletzten Speichereinheit SE(q — 1) am besten angenähert ist und das Empfangssignal des Wandlers W 2 jetzt an vorletzter Speicherposition SP dieser Speichereinheit SE (q — 1) liegt. An der Abszissen achse des Zeitdiagramms in F i g. 2 sind die Speichereinheiten SEk für zeitliche Verzögerungen rv zu entnehmen, wobei jedem der m Wandler Wi eine Speicherposition SP innerhalb der entsprechenden Speichereinheit SEk zuzuordnen ist.

Beispielsweise sind zu einer Abfragezeit in der letzten Speicherposition SP in jeder Speichereinheit SEk die zu verschiedenen Umlaufzeiten T, IT, 3 T,..., q T abgefragten Empfangssignale vom Wandler Wl, in der vorletzten Speicherposition SP zu den Zeiten t, T + τ, 2 T + r,. . . abgefragte Empfangssignale vom Wandler W 2 und in der ersten Speicherposition SP jeder Speichereinheiten SEk zu den Zeiten mx, Γ + rni,,.. abgefragte Empfangssignale vom Wandler Wm.

Zum Bilden der Gruppencharakteristik in Richtung R 1 liegt gemäß Fig. 2 in der letzten Speichereinheit SEq und innerhalb dieser in der letzten Speicherposition SP das zeitlich richtig verzögerte Empfangssignal des Wandlers W1, in der vorletzten Speichereinheit SE(q — !) und innerhalb dieser an der vorletzten Speicherposition SP das zeitlich richtig verzögerte Empfangssignal für den Wandler W 2, in der elften Speichereinheit SEIl von der Einlesestelle 6 e aus gezählt und innerhalb dieser Speichereinheit SEIl an der drittletzten Speicherposition SP das zeitlich richtig verzögerte Empfangssignal des Wandlers W 3. In gleicher Weise sind die zeitlich richtig verzögerten Empfangssignale der η Wandler W Ij in den entsprechenden Speichereinheiten SEk zu finden.

21 /" * 22 I

Nach der Schrittzeit τ sind alle eingespeicherten laufzeit T = mz alle Eingänge 4.1.e.i einmal mit dem i 1

Empfangssignale um eine Speicherposition SP weiter- Ausgang 4.1.a zusammengeschaltet wurden. Die An* | C

gerückt Zum Bilden der Gruppencharakteristik in steuerschaltung 4.1.1 ist mit einem Taktfrequenzgebeif | r

Richtung R2 werden wieder gie gleichen zeitlichen 5.1 des Taktgebers 5 verbunden. Der Analog-Digital- ί Τ

W2 -bis W(O₁Sn + 1) und W(m - 0,5 η + 1) bis 5 Wandler 4.2.s wandelt während der Schrittzeit τ di | ν

Verzögerungen tj benötigt, jetzt für die Wandler an dem jeweiligen Wandler Wi abgetastete Empfangs- 1 e

W(m + 1) = Wl, also die gleichen Speicherposi- signal in ein serielles Bitwort mit ζ Bits um, die am j *

tionenSP wie zum Bilden des Gruppensignals der Ausgang 4s.a dieser seriellen Eingangsschaltanord- |

Gruppencharakteristik, die in Richtung R1 weist. nung 4 s nacheinander im Abstand der Schrittzeit τ f a

Dem Speicher 6 ist eine Ausgangsschaltanord- io erscheinen. ϊ Ε

nung 7 nachgeschaltet die aus dem Speicher 6 die Mit einer Speicherfrequenz ζ · / Takt werden die ν

zeitlich richtig verzögerten Empfangssignale der ein- ζ Bits eines Empfangssignals während der Schrittzeit r , s>

zelnen η Wandler W 2/ ausliest und einem Addier- in einen als Serienspeicher 6 s aufgebauten Speicher (S I ^

werk 8 zuführt. Am Ausgang des Addierwerks 8, das über die Einlesestelle 6 e eingespeichert, wobei die " a

die passend verzögerten Empfangssignale addiert, er- 15 Speicherfrequenz ζ · / Takt in einem Speicherfre- ₍ g

scheint ein Gruppensignal 9.1 für die Gruppencharak- quenzgeber 5.2 des Taktgebers 5 synchron zu der * A

teristik, die in Richtung R1 weist Nach der Schritt- Taktfrequenz / Takt erzeugt wird. Der Serienspeicher a

zeit τ erscheint bei unveränderter Ausgangsschalt- 6.s enthält wieder q Speichereinheiten SEk (Jfc — 1, d

anordnung 7 das Gruppensignal 9.2 für die Gruppen- ..., q). Jede Speichereinheit SEJfc weist ihrerseits ρ

charakteristik, die in Richtung R 2 weist, da im Spei- 20 m Speicherpositionen SP auf, wobei jede Speicher- 4

eher 6 alle eingespeicherten Empfangssignale eine position SP aus ζ Speicherzellen besteht. Innerhalb _; Ie

Speicherposition SP weitergerückt sind und die Ein- der Umlaufzeit T hat ein Empfangssignal eines Wand- \, d

gangsschaltanordnung 4 jetzt ein vom Wandler W 2 lere Wi eine Speichereinheit SEJfc durchlaufen. An die I V

aufgenommenes Empfangssignal an seinen Ausgang Speicherpositionen SP der Speichereinheiten SEJfc, die E Aa durchschaltet, das ü' Jr die Einlesestelle 6 e in die 25 den nötigen zeitlichen Verzögerungen //(/=!,...

erste Speicherposition SPe des Speichers 6 eingelesen 0,5 n) (vgl. F i g. 2) entsprechen, werden Eingänge ; h(

wird. Während der Umlaufzeit Γ = mti Takt = m · τ eines binären Serienaddierers 8j, als Addierwerk 8, Si

erscheinen nacheinander Gruppensignale 9i(i = 1, angeschlossen, dem ausgangsseitig ein ser.eil arbei- q

..., m) für Gruppencharakteristiken, die in Richtung tender Digital-Analog-Wandler 1Oj (s. »Elektronik- ih

Ri(i = 1,..., im) weisen, am Ausgang des Addier- 30 Informationen«, Heft Nr. 3, S. 26, erschienen im fr

werks 8. Die Ausführung des Speichers 6 ist der ge- März 1961) nachgeschaltet ist. Verbindungen 7W2j Je

wünschten Verarbeitung der Empfangssignale ent- (2/—1, — n) stellen die Ausgangsschaltanordnung7 Sj

sprechend zu wählen. Bei Verarbeitung analoger Si- dar, wie sie im Blockschaltbild gemäß F i g. 3 sysa- D

gnale kann der Speicherö ζ B. als ein Magnetschicht- bolisch gezeigt ist Am Ausgang des seriell arbeiten- de

speicher (Platte, Draht oder Band) ausgebildet sein. 35 den Digital-Anaiog-Wandlers 10.s erscheinen die al

der sich unter einer raumfesten Einlesestelle 6 p Gruppensignale 9/ "(i = 1, ..., m) nacheinander im dt

gleichförmig wegbewegt und längs dessen Bewegungs- Rhythmus der Taktfrequenz f Takt. ⁿ

bahn Abnahmestellen die Ausgangsschaltanordnung 7 Mit dieser erfindungsgemäßen Schaltungsanord- te:

darstellen. nung lassen sich auch in einfacher Weise zwei Teil- Sp

Die Gruppensignale 9i können auf einer Kathoden- 40 signale 9Gr, 9 G/ eines Gruppensignals 9i vorteilhaf- 71

strahlröhre 11 dargestellt werden, indem gemäß der terweise herstellen. Ai

Drehrichtung3 nacheinander durch eine Zeitablen- In Fig. 1 ist gezeigt, daß die HaibgruppeGr mit ac kung gemäß der Taktfrequenz fTakt aus dem Takt- 0,5 π Wandlern Wj und die Halbgruppe G/ mit

geber 5 ein Zeiger umläuft, dessen Leuchtlänge der 0,5 η Wandlern Wj jeweils symmetrisch zur Richtung ad

Größe des jeweiligen Gruppensignals 9i entspricht. 45 Ri liegen. Verzögert man die einzelnen Empfangs- eii

Radiale Stellungen der Leuchtlängen geben dann signale, die zu einer Wellenfront einfallender Signale W

Richtung und Intensität einfallender Signale an, wobei gehören, gemäß den angegebenen zeitlichen Verzöge- Ei

in an sich bekannter Weise eine Bezugsrichtung auf rangen tj, so erhält man zwei Teüsignale9 Gr, 9Gi, ist

den Bildschirm der Kathodenstrahlröhre 11 einge- die dann gleich groß sind, wenn einfallende Sigßale de

blendet wird. 50 gerade aus der Richtung Ri auf die mpfangsanlage 1 sij

Fig. 4 zeigt eine Ausführung der erfindangsgemä- gelangen. Die Summe der beiden Tedlsimale9Gr,

ßen Schaltanordnung nach F i g. 3, bei der die Emp- 9 G/ ist das Gruppensignal 9i ^^ ve

faagssignale nicht als analoge Größen verarbeitet t i g. 5 zeigt eine Ausfühning der erfiadongsgemS- F

werden, sondern nach einem seriellen Binär-Kode in ßen Schaltanordnung zum Bidea der beiden TeB- ist

ζ Bits umkodiert werden. Die serielle Eingangsschalt- 5s signale 9Gr, 9G7 unter Verwendung der serieBea sij

anordnung 4s besteht aus einem Abtaster ♦!, der Eingangsschaltanordnuag4s und dem sacheeschal·- ai

vorzugsweise durch einen in integrierter Schahungs- teten Serienspeicher 6 s gemäß F ig. 4 DasAddier- S/

technik aufgebauten Multiplexer realisiert wird, dem werk 8 besteht mm aus zwei TeUaddferern 8.5.1, *jX <*

ein Bmär-Kodierer in Form eines Analog-Digital- denen eh» Endaddierer 8ES zum Baden des Qm- wi

Wandlers 4^j nachgeschaltet ist (Digitale Elektronik 60 pensignals 9i aus den beiden TeüsUmalen 9Gr 9Gf Si

in der Meßtechnik und Datenverarbeitung, F. Dok - nachgeschaltet ist. Dem Wnän* in&addierer 8-S.t im

tor und J. Steinhauer, 1971, BandI und Π, werden die zeitlich richtig vrageHeu Empfangs- ih

Philips Fachbücher, Deutsche Philips GmbH, Ham- signale über Verbrnduneen IWi U = 1 05») A

bürg). Der Abtaster 4.1 wird über eine vorprogram- und dem Teiladdierer 8j.2 über VeTbinduiuien7»7 *

taierte Ansteuerschaltung 4.1.1 derart angesteuert. 65 (, = [_m _ 0.5 „] _m) zugeführt. EinAiisgaite- w

daß sein Ausgang 4.1e jeweils nach Ablauf der signal des biniren Teiladdierers SsI ist da? TeB- fa

Schrittzeit τ nacheinander auf seme Eingänge4.1^i signal 9Gr. das aus den zeitlich richtis verzögerten sit

(' = 1 "0 geschaltet wird, so daß nach der Um- Empfangssignalen der Haibgruppe Gr von 0 Sn Wand- st

/⁷Y

lern Wj gebildet ist, die von der Richtung Ri der Gruppencharakteristik in Drehrichtung 3 liegen, während ein Ausgangssignal des Teiladdierers 8.5.2 das Teilsignal 9Gl derjenigen Empfangssignale ist, die von den der Richtung Ri der Gruppencharakteristik entgegen der Drehrichtung 3 liegenden 0,5 η Wandler Wj empfangen wurden.

Eine Ausführung der erfindiungsgemäßen Schaltanordnung mit einer Umkodierung der einzelnen Empfangssignale gemäß einem Binärkode in ζ parallel vorliegende Bits zeigt Fi g. 6. Die parallele Eingangsschaltanordnung 4 p besteht hier wieder aus dem Multiplexer 4.1, der über die Ansteuerschaltung 4.1.1 angesteuert wird, die ihrerseits mit dem Taktfrequenzgeber S.l des Taktgebers S verbunden ist. Der einzige Ausgang 4.1.e des Multiplexers 4.1 ist mit einem parallel arbeitenden Analog-Digital-Wandler 4.3 verbunden, der ζ Ausgänge 4.a.l,..., 4.a.z gemäß der Zahl ζ paralleler Bits aufweist. Die ζ Ausgänge 4.σ.1, .... 4.α.ζ sind über einen z-Bit-Paralleleingang als Einlesestelle 6 e mit einem Parallelspeicher 6 p verbunden als wieder einzigem Speicher 6 bezüglich der Vielzahl m von abzufragenden Wandlern Wi der Empfangsanlage 1.

Der Parallelspeicher 6.p besteht aus q Speichereinheiten SEk (A = 1,..., q), wobei jede Speichereinheit SEk aus ζ parallelen Schieberegistern besteht und je q Schieberegister hintereinandergeschaltet und mit ihren Takteingängen (nicht gezeichnet) mit dem Taktfrequenzgeber S.l des Taktgebers 5 verbunden sind. Je eine Speicherposition SP besteht aus ζ parallelen Speicherzellen in einer der Speichereinheiten SEk. Die nötigen zeitlichen Verzögerungen tj werden wieder in denjenigen Speichereinheiten SEJfc angenähert abgegriffen, die sich für eine kreisförmige Anordnung der Wandler Wi aus Fig. 2 ergeben. Die den η Wandlern WIj zum Bilden einer Gruppencharakteristik zugeordneten Speicherpositionen SP in den Speichereinheiten SEk werden über η Verbindungen 7Wl\ (7Wl,..., 7W[m-0,5n], ..., 7Wm) als Ausgangsschaltanordnung 7 einem binären Paralleladdierer 8.p als Addierwerk 8 zugeführt.

Eine nötige Ausgangsbitzahl des binären Paralleladdierers 8-p bestimmt sich aus der Anzahl η der für ein Gruppensignal 91 in Betracht gezogenen Wandler W Ij und aus der Zahl ζ der Bits der umkodierten Empfangssignale. Dem binären Paralleladdierer 8.p ist ein Digital-Analog-Wandler lO.p nachgeschaltet, der an seinem Ausgang nacheinander die Gruppensignale 9 i liefert.

Um die Verbindungen 7WIj zn reduzieren, kann vorteilhaft eine Variante der Schaltanordnung gemäß Fig. 5 verwendet werden, die in Fig. 7 dargestellt ist. Bei der seriellen Umkodierung der Empfangssignale in ζ serielle Bhs besteht der Serienspeicher 6_s aus q hintrreinandergeschalteten Spekhereinherten SEk, wcbu }?äe Speichereinheit SEk jeweils m Speicherpositionen SP und jede Sicrposition SP jeweils ζ Speicherzellen Jede Speichereinheit SEk besitzt, im Gegensatz zn den vorher beschriebenen Ausführungen, nur einen einzigen Ausgang an ihrem Ende, also an ihrer letzten Speicherzelle. Der Aasgang der letzten Speichereinheit SEq entspricht der zeitlichen Verzögerung (1, d. h., wenn ein schrittweise durch den Serienspeicher 6 5 geschobenes Empfangssignal diesen Ausgang erreicht, ist seit dem Passieren der Einle^esteTle 6e gerade die Zeit fl verstrichen. Der Ausgang an der vorletzten Speicherein- heit SE (q— 1) entspricht der zeitlichen Verzögerung ti bezüglich der Einlesestelle6e (vgl. Fig. 2) und so folgend, wobei der Eingang der ersten Speichereinheit SEI der zeitlichen Verzögerung t (0,5 n) ents spricht, wie es in F i g. 2 dargestellt ist. Es werden bei der Schaltanordnung gemäß F i g. 7 also nicht mehr die verzögerten Empfangssignale aus Speicher-Positionen SP innerhalb jeweils einer Speichereinheit SEk abgegriffen, sondern jeweils am Ausgang einer

Speichereinheit SEk. Somit ist der Aufwand für die Ausgangsschaltanordnung 7 von η Verbindungen

7 W Ij auf die Hälfte, nämlich auf 0,5 η Verbindun gen 7 Wj, verringert.

Hat die serielle Eingangsschaltanordnung 4 s nach

je einem Abfragezyklus des Empfangssignals am Wandler IfI erneut durchgeschaltet, so steht in diesem Moment an jedem Ausgang jeder Speichereinheit SEk ebenfalls das Empfangssignal des Wandlers W1, jedoch von Abfragezeiten vorhergehender Abfrage zyklen, wobei am Ausgang der letzten Speichereinheit SEq das Empfangssignal des Wandlers Wl ansteht, das vor der Zeit fl vom Wandler Wl empfangen wurde. Nach der Schrittzeit τ steht dann am Ausgang der vorletzten Speichereinheit SE(q — 1) das Emp-

as fangssignal des Wandlers W2, das vor der Zeit ti empfangen wurde. Wiederum nach der Schrittzeit τ ist am Ausgang der Speichereinheit SEIl als beste Annäherung der nötigen zeitlichen Verzögerung <3 (vgl. Fig. 2) dasjenige Empfangssignal des Wandlers W 3 abzunehmen, das vor etwa einer Zeit 13 vom Wandler W 3 empfangen wurde, und so folgend sind die Empfangssignale aller Wandler Wj an den den zeitlichen Verzögerungen Γν entsprechenden Speichereinheiten SEk abzunehmen.

Jeweils die Schrittzeit τ liegt zwischen den einzelnen, zeitlich richtig verzögerten Empfangssignalen, die zu einem Teilsignal 9Gr bzw. 9Gi aufzusummieren sind. Um eine gleichzeitige Addition der einzelnen, nacheinander eintreffenden, richtig verzögerten Empfangssignale der Wandler Wj, z. B. der HaIbgruppe Gr durchzuführen, werden an die Ausgänge der Speichereinheiten SEk, für das angegebene Beispiel an die Speichereinheiten SE 6, SEIl, SE{q— 1), SEq, und an die Einlesestelle 6e des Serienspeichers 6 ί Schieberegister 12./(/= 1,..., 0,5 π) geschaltet, deren Speicherzeiten sich gerade um die Schrittzeit τ unterscheiden. Das Schieberegister 12 (0,5 n) mit dei größten Speicherzeit ist mit der letzten Speichereinheit SEq verbunden und speichert das Empfangssigna] mit der zeitlichen Verzögerung fl so lange, bis de) letzte Wandler Wj der ersten Halbgrappe Gr ab getastet wird und sein Empfangssignal an der Ein· lesestelie 6e des Serienspeichers 6s erscheint. D« größte Speicherzeit ist somit gleich der Halt»

K groppenzeit 0,5 n · τ abzüglich der Schrittzeit, näm Hch (0.5 n-1) · τ. Diese größte Speicherzeit wird in längsten Schieberegister 12 (0,5 n) durch (0,5 η -1 Spetcherzelten-Bniieiteii Ed (d=1,2,..., |0,5 n — l] and eine ScHebefreqaenz realisiert. Bei serieller Um

*» kodierung enthält jede Speicherzellen-Einheit Ed dt

Schieberegisters 12. (0,5 η) ζ Speicherzellen, und di Schiebefreqaenz ist gleich der Sperchertaktfreqaeti

zfTakt.

Das Schieberegister 12. (0,5 n -1) ist teat der vw

⁶S letzten Speichereinheit SE (q— t) verbanden und b« steht aas (0,5 η - 2) Speicherzellen-Einheiten El, Ei

E (0,5 η 2). Sem benachbartes Scnieberegistt

12.3 weist für unser angegebenes Beispiel lediglk:

509635/1-

25 26

zwei Speicherzellen-Einheiten El, E (0,5 η—3) auf, forderlich, da das Schieberegister 12.3 schon die

und das Schieberegister 12.2 zum Bilden des ersten nötige Anzahl von Speicherzellen-Einheiten Ed jbest

Teilsignals 9Gr nur eine Einheit £1. Die Ausgänge (d = 1,..., [0,5 n—3]) aufweist. Das für das zweite ^rern

der Schieberegister 12.2, 12.3, 12.0,5 η und die Ein- Teilsignal 9Gi hinter der Speichereinheit SE(q— 1) S (0,5

lesestelle 6e sind mit den Serien-Teiladdierer 8.i.l 5 abzugreifende Empfangssignal des Wandlers W 3 pan

verbunden. Nach der Halbgruppenzeit 0,5 τ abzüglich (m—l) braucht für die Addition nur um eine Speicher- ieinr

der Schrittzeit τ, nämlich nach der Zeit (0,5 n — 1) τ, zellen-EinheitEl verzögert zu werden und kann des- lein

erscheinen nämlich an den Schieberegistern 12/ halb aus dem schon vorliegenden Schieberegister I die

gleichzeitig die zeitlich richtig verzögerten Empfangs- 12. (0,5 n—1) hinter dessen ersten Speicherzellen- 8.3.

signale der 0,5 η Wandler Wj der Halbgruppe Gr zum 10 Einheit E1 abgegriffen werden. Wiederum nach der ;< der

Bilden des ersten Teilsignals 9Gr im Serien-Teil- Schrittzeit τ erscheint dann am Ausgang der letzten | Aus

addierer 8.s.l. Speichereinheit SEq das Empfangssignal des Wand- I läng

Nachdem der Wandler W(0,5 n) abgetastet worden lers Wm mit der zeitlichen Verzögerung ti, welches ;] gen; ist, erscheint nun nach der Umlaufzeit T abzüglich als letztes zum Bilden des zweiten Teilsignals 9 Gl i SE( der Halbgruppenzeit 0,5 π · τ das momentane Emp- 15 für das Gruppensignal 9/der Gruppencharakteristik, zögt fangssignal des Wandlers W(m Q,5n) am Ausgang die in Richtung Ri weist, benötigt wird. Es wird also : das 4.5, α der Eingangsschaltanordnung 4 s, das als erste* der Ausgang der letzten Speichereinheit SEq direkt eher Empfangssignal der zweiten Halbgruppe G/ der mit einem Serien-Teiladdierer 8.S.2 verbunden, der dem Wandler Wj(j=[m-0,5 n], ...,m) zum Bilden des das zweite Teilsignal 9 G/bildet mit. zweiten Teilsignals 9 G/ gehört. Zu dieser Abtastzeit 20 Nachdem das erste Teilsignal 9Gr gebildet wurde, ; Emj liegen an allen Ausgängen der Speichereinheit SEk vergeht eine Zeit die gleich der Umlaufzeit T abzug- were jeweils die Empfangssignale dieses Wandlers W Hch der Halbgruppenzeit 0,5 «· τ ist bis das zweite 8.3.1 (m —0,5 n) von den verschiedenen Abtastzeiten vor- Teilsignal 9 G/ für das gleiche Gruppensignal 9/ am ]', mit cngegangener Abfragezyklen an. Zum Bilden des Ausgang des zweiten Teiladdierers 8.S.2 erscheint \ Sehr zweiten Teilsignals 9 G/ wird das an der Einlesestelle 25 Das erste Teilsignal 9Gr wird deshalb für die Um- ■ Eing 6e des Serienspeichers 6 s anstehende Empfangssignal laufzeit T abzüglich der Halbgruppenzeit 0,5 η · τ in einhi benötigt. Da nun aber erst nach der Halbgruppenzeit einer Verzögerungsschaltung 13 aufbewahrt und da- \ zöge 0,5 U τ abzüglich der Schrittzeit τ der Wandler Wm nach zu dem zweiten Teilsignal 9Gi in dem End- Wan in der Abtastfolge erreicht wird, muß dieses Emp- addierer 8ES addiert Dem Endaddierer 8ES ist ein ■! addii fangssignal für die Halbgruppenzeit 0,5 η τ abzüglich 30 Digital-Analog-Wandler 10j nachgeschaltet an des- I Weis der Schrittzeit τ in dem Schieberegister 12.1 auf- sen Ausgang das Gruppensignal 9i als Summe der i rieht bewahrt werden. Das Schieberegister 12.1 besteht beiden Teilsignale 9Gr und 9 G/ erscheint Jeweils .;. fangs deshalb ebenfalls aus (0,5 n — lJSpeicherzellen-Ein- im Abstand der Schrittzeit 1 erscheinen die Gruppen- : Ausg heiten Ed wie das Schieberegister 12. (0,5 n). das für signale 9.1, 9.2, ..., 9.m der einander benachbarten schei das Bildendes ersten Teilsignals 9Gr das Empfangs- 35 Gruppencharakteristiken in Drehrichtung 3. Gr \ signal des Wandlers Wl am Ausgang der letzten Der Vorteil dieser in F i g. 7 aufgezeigten Varian- _; ^Ricn Speichereinheit SEq für die gleiche Zeit aufbewahrte. ten liegt darin, daß nur immer am Ende von Speicher- i ^Ni Nach der Schrittzeit τ erscheint an der Einlesestelle einheilen SEk des Serienspeichers 6s die einzelnen j Halb 6e des Serienspeichers 6.s das momentan abge- richtig verzögerten Empfangssignale einer Halbfragte Empfangssignal des Wandlers W (m — 0,5 η +1) 4o gruppe Gr bzw. G/ von 0,5 π Wandlern Wj abgegrif- und ebenso Empfangssignale dieses Wandlers W fen werden, so daß im Serienspeicher 6 s gleich lange zögei (/η - 0,5 η -f1) aus vorangegangenen Abfragezyklen Schieberegister mit nur einem einzigen Ausgang an | nach; an den Ausgängen aller Speichereinheiten SEk. Am ihrer letzten Speicherzelle benutzt werden, die billig ^^^e Ausgang der Speichereinheiten SE 6 wird dieses Emp- und räumlich sehr klein sind. Fig. fangssignal abgegriffen, da es zum Bilden des zweiten 45 Bei einer Umkodierung der Empfangssignale in Teilsignals 9G/ die zeitliche Verzögerung /4 (vgl. ζ parallele Bits entsprechend der Darstellung in Fig. 2) benötigt und für eine Zeit die gleich der Fig. 6 wird die Schaltanordnung gemäß Fig. 7 nur ^{; 8} _: ⁴¹ Halbgruppenzeit 0,5 η τ abzüglich der doppelten insofern geändert, daß die parallele Eingangsschalt- die ⁽ Schrittzeit τ ist, im Schieberegister 12JS gespeichert. anordnung 4p mit nachgeschalteteni Paraieispeicher - ^entsF Um Aufwand an Schaltnntteln einzusparen, wird zum 50 6.p vorgesehen ist und die Schieberegister 12; gerade ^einne Erreichen dieser non am Ausgang der Speichereinheit ζ mal parallel angeordnet sind, wobei eir-. Speicher- I ^der * 5E6 erforderlichen Speicherzeit (0,5 n 2) 1 das hier zeHen-Einheit E lediglich ans einer Speicherzelle be- ^Para! schon vorliegende Schieberegister 12.2 mit nur einer steht. Die Schieberegister 12/ «erden wie der Par- ^EIl Speicherzeilen-Eräheit E1 nan derart verlängert daß allelspeicher 6p mit der Taktfrequenz fTakt des des η es insgesamt (0,5 η-2) Speicherzellen-Einheiten Ed 55 Taktfrequenzgebers 51 beaufschlagt Die Serien- "^Cnt (J= 1, 2,..., [0,5 η — 2]) enthält raid damit die Spei- Teiladdierer 8-s.l und 8^.2 sind durch je eisen binä- ^aon cherzeit(0,5«-2)-Tbewirkt. ren Parallel-Teiladdierer zu ersetzen, and die V«- ^*⁶

Wiederum nach der Schrittzeit τ erscheint am Aus- zögerungsschaltnng 13 wird in diesem Fail durch Sch'

gaag der Speichereinheit SEIl das Empfangssignal ζ parallele Schieberegister realisiert die sämtlich die ^TciIa

des Wandlers W {m — 2\, das für eine Speicherzeit *> Spercherzellenzahl (m—O₁Sn) aufweisen. Wegen die- ^nacn!

die gleich der Hatbgippenzet O^ η · r abzüglich der ser offensichtlichen Äquivalenz ist der Inhalt der ^^le^

dreifachen Schrittzeit τ ist im Schieberegister 123 F i g. 7 nicht noch einmal für des Fall der Umkodk- ' ^Teila

aufbewahrt wird. Bei dieser vorteilhaften Variante rung in ζ parallele Bits dargestellt letzte

der erfindungsgemaßen Schaltanordnung ist für das F i g. 8 zeigt eine Weiterbildung der Erfindung zum ^verbl

Aufbewahren dieses Empfangssignals zum gleich- 65 Bilden zweier Teilsignale 9Gr, 9Gl and des Gnrp- ⁹^'

zeitigen Addieren der zeitlich richtig verzögerten pensignals 9i durch sctees Aufaddieren der ^mT *

Empfangssignale der 0,5 π Wandler Wj der zweiten verzögerten Empfangssignale im modalzrten Ad- ^der * Halbgruppe Gi kein zusätzlicher Schaltaufwand er- dierwerk 8 für den Fall der Umkodierung der Emp- "

iis
J/

fangssignale in ζ parallele Bits. Das Addierwerk 8 besteht hier aus jeweils (0,5 n—l) Schritt-Teiladdierern 8.3.rf; d = 1, ..., (0,5 n-1); 8.4.d; rf = 1,..., (0,5 η-1) für jedes Teilsignal 9Gr, 9G/ und einem parallelen Endaddierer 8EP. Die letzte Speichereinheit SEq des binären Parallelspeichers 6.p ist über ein Verzögerungsglied 14 mit einer Verzögerungszeit, die der Schrittzeit r gleich ist, mit einem Eingang 8.3. l.e.l eines Schritt-Teiladdierers 8.3.1 verbunden, der mit seinem anderen Eingang 8.3.1.e,2 mit den Ausgängen der Speichereinheit SEk für die zweitlängste zeitliche Verzögerung verbunden ist, also im genannten Beispiel mit der vorletzten Speichereinheit SE(q— 1) für die zeitliche Verzögerung ti. Das Verzögerungsglied 14 wird deshalb vorgesenen, damit das erst nach der Schrittzeit τ an der vorletzten Speichereinheit SE (q— 1) auftretende Empfangssignal des dem Wandler Wi benachbarten Wandlers W(i+l) mit der zeitlichen Verzögerung ti zeitrichtig mit dem Empfangssignal des vorherigen Wandlers Wi addiert werden kann. Die Ausgänge des Schritt-Teiladdierers 8.3.1 sind über ein gleiches Verzögerungsglied 14 mit Eingängen 8 3.2.e.l eines gleich aufgebauten Schritt-Teiladdierers 8.3.2 verbunden, dessen zweite Eingänge 8.3.2.e.2 mit den Ausgängen der Speichereinheit SEW verbunden sind, die das zeitrichtig verzögerte Empfangssignal des nächst benachbarten Wandlers W(i+2) liefert. Die folgenden Schritt-Teiladdierer 83.3 bis 8.3.(0,5 n — l) sind in gleicher Weise verdrahtet, wodurch eine schrittweise, zeitrichtige Addition der nacheinander abgefragten Empfangssignale eines Teilsignals 9Gr erreicht wird. Am Ausgang des Schritt-Teiladdierers 8.3.(0,5 η-1) erscheinen die Teilsignale 9Gr.i. für die Halbgruppe Gr von Wandlern Wj, die in Drehrichtung 3 zur Richtung Ri der Gruppencharakteristik liegen.

Nach der Umlaufzeit T abzüglich der doppelten Halbgruppenzeit η-τ seit dem Beginn des Bildens des ersten Teilsignals 9Gr erscheint an der Einlesestelle 6e des Parallelspeichers 6.p das zeitrichtig verzögerte Empfangssignal des zur Referenzlinie Rri am nächsten liegenden Wandlers Wj, für die Referenzlinie RrI ist es der Wandlers W(m — 0,5 ri), wie es in F i g. 1 dargestellt ist. Dieses Empfangssignal wird über ein Verzögerungsglied 14 einem Schritt-Teiladdierer 8.4.1 zugeführt, dessen zweite Eingänge 8.4.1.e.l mit der Speichereinheit SEk verbunden ist, die der nächst größeren zeitlichen Verzögerung tj entspricht, im genannten Beispiel ist es die Speichereinheit SE6 for i4 gemäß Fig. 2. Wiederum nach der Schrittzeit τ erscheint am nächsten Ausgang des Parallelspeichers 6.p, nämlich an der Speichereinheit •SE 11, das zeitlich richtig verzögerte Empfangssignal des nächst benachbarten Wandlers W{m - 3) m Drehrichtung 3, das zu dem Ergebnis der voherigen Addition in einem Schritt-Teiladdierer 8.4.2 addiert wird. Über ein weiteres Verzögerungsglied 14 ist dieser Schritt-Teiladdierer 8.4.2 mit einem weiteren Schritt-Teiladdierer 8.4.3 verbunden, der seinerseits mit dem nächst benachbarten Ausgang (SE[q-l\) des Parallelspeichers 6.p verbanden ist. Der letzte Schritt-Teiladdierer 8.4(0,5 η — 1) ist mit den Ausgängen der letzten Speichereinheit SEq des Parallelspeichers 6p verbunden und liefert ausgangsseitig die Teilsignale 9G/.I für die Halbgruppe G/ von Wandlern Wj, die zur Richtung Ri der Gruppencharakteristik entgegen der Drehrichtung 3 liegen.

Zwischen der Bildung des ersten Teilsignals 9Gr und des zweiten Teilsignals 9 G/ des Gruppensignals 9/ vergeht jeweils die Umlaufzeit T abzüglich der Halbgruppenzeit 0,5 η τ, deshalb wird das erste Teilsignal 9Gr über Schieberegister als Verzögerungs-

ΰ schallung 13 verzögert, deren Speicherzellenzahl (m —0,5 n) ist. Die Schieberegister der Verzögcrungsschaltung 13 und die Verzögerungsglieder 14, beispielsweise realisiert durch Speicher-Flip-Flops, sind sämtlich mit dem Taktfrequenzgeber 5.1 für die

ίο Taktfrequenz / Takt verbunden, damit alle verzögerungsbestimmenden Schaltelemente synchron betrieben werden, was hier jedoch der Übersicht halber nicht dargestellt worden ist.

Dem Endaddierer 8EP ist ein Digital-Analog-Wandler lO.p nachgeschaltet, an dessen Ausgang die Gruppensignale 9/ nacheinander im Zeitabstand der Schrittzeit τ erscheinen.

F i g. 9 zeigt eine Weiterführung der erfindungsgemäßen Schaltanordnung nach F i g. 3 für verschiedene Empfangsanlagen mit unterschiedlich angeordneten Wandlern Wi. Während F i g. 2 die realisierbaren zeitlichen Verzögerungen iv in Abhängigkeit von den notwendigen zeitlichen Verzögerungen tj für eine kreisförmige Anordnung von m Wandlern Wi darstellte, gemäß denen in F i g. 4 bis 8 jeweils feste Verbindungen 7 W 2 als Ausgangsschaltanordnung 7 vorgesehen waren, wird mit der Schaltanordnung gemäß F i g. 9 das Problem einer Anpassung an die zu unterschiedlichen Anordnungen der Wandler Wi gehörenden, zeitlichen Verzögerungen tj gelöst, dadurch, daß die Ausgänge nicht nur bestimmter, sondern jetzt aller Speichereinheiten SEk (k - 1, ..., q) des Speichers 6 herausgeführt sind und jeweils mit Eingängen von maximal η Wahlschalter 15.2; (2; 1, 2, ..., n) als Ausgangsschaltanordnung 7 verbunden sind. Es werden maximal η Wählschalter 15.1, .... 15n verwendet, wenn wieder η Wandler WIj zum Bilden einer Gruppencharakteristik herangezogen werden sollen, wobei jeder Wahlschalter 15.2; der Wahlschalter 15.1, ..., ISn so viele Eingänge aufweist, wie der Speicher 6 Speichereinheiten SEA. hat. Durch einen Umschalter 16 sind die Wahlschalter 15.2/ ansteuerbar, derart, daß nur jeweils ein einziger Eingang jedes Wahlschalters 15.2; auf seinen einzigen Ausgang geschaltet ist. Gemäß der geometrischen Anordnung der Wandler Wi einer im Moment verwendeten Empfangsanlage ist der Ausgang des Wahlschalters 15.1 über einen seiner Eingänge mit derjenigen Speichereinheit SEk verbunden,

die der längsten nötigen zeitlichen Verzögerung f, entspricht, der Ausgang des Wahlschalters 15.2 ist über einen seiner Eingänge nrit derjenigen Speichereinheit SEk verbunden, die der zweitlängsten nötiger zeitlichen Verzögerung tj entspricht. Alle übriger Wahlschalter 15.2/ sind entsprechend durch den Umschalter 16 eingestellt, wobei der Umschalter 16 füi in Frage kommende Geometrien von Empfangs anlagen vorprogrammiert ist.

Es ist bekannt, das Bündelungsmaß von Gruppen Charakteristiken durch Amplitudenbewertung de Empfangssignale zu beeinflussen, indem der Geo raetrie der Anordnung der Wandler Wi angepaßt) Staffelungswerte mit den zeitlichen verzögerten Emp fangssignalen multipliziert werden. Auch bei diese

6s erfindungsgemäßen Schaltanordnung IMt sich die» Bewertung vorteilhaft realisieren, indem im Zug der Ausgangsschaltaiiordnung 7 die zeitlich richti verzögerten Empfangssignale an den Ausgängen de

At

Wahlschalter 15.2/ mit individuellen Staffelungswer- Bei Verwendung parallel .^binärtodierter

ten multipliziert werden. Beim Umschalten der zeit- signale sind die Multiplizierer 13»J "?»

liehen Verzögerungen ή für unterschiedliche geo- ihre Multipükanlen enteprechend aw^eoani.

metrische Anordnungen von Wandlern JFi müssen Die Multiplizierer 19.1 und V>J. snra

dann auch die Staffelungswerte geändert werden. 5 seitig mit einem ihrem Aufbau angepaöien ^

Jeder Ausgang der Wahlschalter 15.2/ wird dazu ge- 8.5 verbunden, an dessen Ausgang das aignai mit

maß F ig. 9 mit Multiplizierwerken LL2/(2/=l, der gewünschten zeitiichen Verzögerung ^-f -t-x-r

...,«) verbunden, deren zweite Eingänge mit einem abzunehmen ist Mit Hilfe der üblichen Exponentiai-

Staffelwertgeber 18 für unterschiedliche, gemäß der Schreibweise zum Betrachten zertucb acn ^<«™°^er

geometrischen Anordnung der Wandler vorgegebene «. Größen läßt sich nachweisen,jdafiaimindest «a run-

Staffelungswerte zusammengeschaltet sind. Die Aus- reichend niedrigen Empfangsfrequenzen nut- linie

gänge der einzelnen Multipüzierwerke 17.2/ entspre- der Approximationsschaltung nach * .Ml·¹⁰ «ne gute

chen den Ausgängen der Ausgangsschaltanordnung 7 Annäherung an φε gewünschte zaflicöe verzoge-

nach Fig. 4 bis 8, wobei der Ausgang des Multi- rung tj erreichbar ist

plizierwerks 17.1 die Verbindung 7 Wl, der Ausgang 15 Andererseits ist eine feinere Quantisierung der

des Multiplizierwerks 17.2 die Verbindung 7W2, Umlaufzeit als der quantisierten zeitlichen verzoge-

usw. darstellen. Zum Buden zweier Teilsignale rungseinheit T = m/fTakt auch dadurch mogüch,

9Gr, 9Gl, wie in Fig. 7 oder 8 dargestellt, werden daß die Taktfrequenz fTakt erhöht wird. Beim neu-

nur 0,5 π Wahlschalter 15./0 = 1 0,5«) und tigen Stand der integrierten Schalltechnik ist jedoch

Multiplizierwerke 17./O= 1, -··, 0,5n) benötigt, 20 eine beliebige Erhöhung der Taktfrequenzen noch

deren Ausgänge dann den Verbindungen TWWWm nicht gegeben, da 4er Abtaster in Form eines Multi-

und 7 W2/7W(m- 1),..., 7WO,5n/7Wm-0,5m plexers innerhalb einer Schrittzeit t, die gleich dem

entsprechen. Der Umschalter 16 ist mit dem Staffel- Reziprokwert der Taktfrequenz fTakt ist, nachein-

wertgeber 18 verbunden und bewirkt ein Umschalten ander verschiedene analoge Empfangssignale zweier

der Staffelungswerte im Staffelwertgeber gemäß vor- a₅ benachbarter Wandler Wi durchschalten muß, was

gegebenem Programm. mehr Zeit erfordert als ein Durchschalten binarer

Aus obengenannten verdrahtungstechnischen Grün- Größen. Eine Verkleinerung der Umlaufzeit T ist den kann es sinnvoll sein, möglichst wenige Ausgänge aber nach einem zusätzlichen Gesichtspunkt dieser des Speichers 6 vorzusehen, wodurch jedoch die Erfindung dadurch zu erreichen, daß die Fjngangs-Quantisierung der zeitlichen Verzögerungseinheiten 30 schaltanordnung 4 und der Speicher 6 der erfindungsentsprechend grob wird. Zur Verbesserung der An- gemäßen Schaltanordnung mehrfach aufgebaut wird, näherung an nötige zeitliche Verzögerungen tj, z. B. Bei einer zu erzielenden quantisierten zeitlichen Vergemäß Fig. 2, kann in einer Weiterbildung dieser zögerungseinheit von 7" = im/v werden ν Eingangs-Erfindung eine Approximationsschaltung vorgesehen schaltanordnungen 4'a, 4'b, ..., 4'v und ν Speicher werden. Fig. 10 zeigt eine solche Approximations- 35 6'a. 6'b, ..., 6'v benutzt, wie in Fig. 11 dargestellt, schaltung, die zur Approximation einer gewünschten Die Abtaster in den ν Eingangsschaltanordnungen zeitlichen Verzögerung tj = t+χτ dient. Die Zeit 4'a, 4'b, ..., 4'v werden derart angesteuert, daß die λ · τ liegt innerhalb einer zeitlichen quantisierten Ver- m Wandler Wi (i = 1, ..., m) in gleicher Reihenzögerungseinheit, nämlich der Umlaufzeit T = m ■ r, folge, jedoch um gleiche Wandlerzahlen m/v versetzt die durch Eingang und Ausgang einer Speichereinheit 40 mit der Taktfrequenz / Takt abgetastet werden. SEk gegeben ist. Der Eingang der Speichereinheit Wenn die Eingangsschaltanordnung 4'a das Emp-SEk weist ein Empfangssignal mit einer zeitlichen fangssignal am Wandler WIa durchschaltet, ist Verzögerung t auf, die kürzer als die gewünschte ist. gleichzeitig der Abtaster der Eingangsschaltanord-Der Ausgang der Speichereinheit SE* weist ein um nung 4'b mit dem Wandler Wl6 im Eingriff, der die Umlauf zeit T = m τ dagegen verschobenes Emp- <s ml ν Wandler Wi in Drehrichtung 3 vom Wandler fangssignal auf, dessen zeitliche Verzögerung t + mt WIa entfernt angeordnet ist, und der Abtaster der langer als die gewünschte ist. Die gewünschte zeit- Eingangsschaltanordnung 4'v mit dem ^ Wandler liehe Verzögerung tj = t + x-τ liegt zwischen Ein- WIv, der vom Wandler WIa auch wieder m/v gang und Ausgang der Speichereinheit SEA. Nur Ein- Wandler Wi, aber entgegen der Drehrichtung 3 entgang und Ausgang der Speichereinheit SEk sind zu- 50 fernt angeordnet ist. Bei gleicher Taktfrequenz fTakt gänglich und werden jeweils mit einem Multiplizierer sind somit die verzögerten Empfangssignale mit einer 19.1 und 19.2 verbunden. feineren Stufung der quantisierten zeitlichen Ver-

Ist die Speichereinheit SEk Teil eines Analogwert- zögerungseinheit T = m/vfTakt aus den nachge-Speichers 6, so wird dem Multiplizierer 19.1 als schalteten Speichern 6'a, ..., 6'v mit nur einer Aus-Multiplikant eine analoge Größe (m - x)lm zu- 55 gangsschaltanordnung 7 abnehmbar, der das Addiergeführt, wobei die Größe bestimmt ist durch die lan- werk 8 nachgeschaltet ist Ein anderer großer Vorteil gere zeitliche Verzögerung (f + m τ) abzüglich der liegt bei der mehrfachen Anwendung der Eingangsgewünschten zeitlichen Verzögerung tj = t + χ ■ τ schaltanordnung 4' mit nachgeschaltetem Speicher 6' bezogen auf die Umlaufzeit T = m-%. Dem Multi- darin, daß einfallende Signale mit höheren Empfangsplizierer 19.2 wird eine analoge Größe (jc/zh) zu- 60 frequenzen auswertbar werden, da die einzelnen geführt, die gleich ist der gewünschten zeitlichen Wandler Wi schon nach der Umlaufzeit T geteilt Verzögerung tj = t + x-τ abzüglich der kürzeren durch v, also nach T = T/v, erneut abgefragt werzeitlichen Verzögerung t, bezogen auf die Umlauf- den, d. h. mit einer v-fachen Taktfrequenz. Die maxizeit T = m ■ τ. Bei Verwendung eines digitalen Spei- mal auszuwertende Empfangsfrequenz liegt jetzt chers 6, der mit in ζ serielle Bits kodierten Emp- 65 v-mal höher als bisher.

fangssignalen gespeist wird, arbeiten die Multiplizie- Der Mehraufwand durch den Einbau mehrerer

rcr 19.1 und 19.2 seriell binär, wobei ihre Multipli- Eingangsschaltanordnungen 4' mit nachgeschalteten

kanten seriell als binäre Größe eingespeist werden. Speichern 6' ist insbesondere dann von Vorteil, wenn

31 32

Empfangsfrequenzen einfallender Signale noch aus- = 1, ..., w) gehören. Alle übrigen Gruppensignale geweitet werden sollen, die so hoch liegen, daß die 9(i — y) erscheinen nicht am Ausgang der Auswahljechnologisch bedingten Verarbeitungszeiten des Ab- schaltung 20, der mit der Kathodenstrahlröhre 11 tasters 4.1 sowie des Digital-Analog-Wandlers 4.2^ verbunden ist. Die Kathodenstrahlröhre 11 zeigt nun bzw. 4-3 größer sind als die Schrittzeit τ zwischen 5 nur die Gruppensignale 9 y an, die im Sektor S hegen, zwei für die Auswertung so hoher Empfai gsfrequen- Wieder entspricht die Leuchüänge des Zeigers der zen notwendigen Abtasvzeiten, die stets gleich dem Intensität und seme Lage im Sektor S der Richtung Reziprokwert der Taktfrequenz fTakt für die Steue- Ry der einfallenden Signale.

rune der Gesamtanordnung dieser Schaltanordnung Es sei noch erwähnt, daß die erfindungsgemaue

J₅^ ίο Schaltanordnung ebenfalls zum S> den geeignet ist,

Die Gruppensignale 9i am Ausgang des Addier- indem denjenigen Speichereinheiten SEk des bpeiwerks 8 werden wieder der Kathodenstrahlröhre 11 chers 6, die den zeitlichen Verzögerungen tj entsprezueeführt, deren Zeitablenkung in Drehrichtung 3 chen, ein gegebenenfalls digitales Sendesignal zudurch die Taktfrequenz fTakt erfolgt, und angezeigt geführt wird und das Ende des Speichers ο gege-Nach einem weiteren Gesichtspunkt der Erfindung 15 benenfalls über den Analog-Digital-Wanaier <*.ajs ist es aber auch möglich, nur einen bestimmten Sek- bzw. 4.3 mit deren Abtaster 4.1 verbunden ist, oestor S, also nur einen bestimmten Teil der Gruppen- sen Eingänge 4.«?.i(i = 1, ..., m) über verstarKer sienale 9i, auf der Kathodenstrahlröhre 1/ darzu- mit Tiefpaßverhalten mit den nun zum Senden verstellen, nämlich beispielsweise nur die Gruppen- wendeten Wandlern ™,?f^m*^eaf^it*±* ΪΓ Se 9y(y = 1, 2, . ., w) von Gruppencharakte- 20 Die Ansteuerschaltung 4.1.1 steuert gemäß Pro-Sken die in die Richtungen Ry(y = 1, 2, ..., w) gramm den Abtaster 4.1 an so daß £*£**£ weisen/wobei w kleiner als m ist (s. F i g. 1). Zu die- gemäß den durch die «J«*5?VeiiogHjjg «be Tem Zweck werden, wie in F i g. 12 dargestellt, einer wirkten Gruppencharaktenstiken abgestrahU wnxL Auswahlschaltung 20 alle nacheinander erzeugten Durch eine Änderung des Programms der Ansteuer G^ppTnsignale li(i = 1, ..., m) zugeführt, deren ₂₅ schaltung 4.1.1 ist die Möglichkeit ***«. zweiter Eingang mit dem Ausgang der Anwahlschal- einige ausgewählte Richtungen Rx■ ζ B m di tune 4.1.1 der Eingangsschaltanordnung 4 verbun- tungen Ry(y = 1, . · · · ^w.^; ₄ ^w<^^m ₁J,.f¹/! den ist. Die Auswahlschaltung 20 schaltet nur die- durch dann nur derJSektoi SImAj* ienigen der Gruppensignale 9/ an ihren Ausgang, die ^-benachbarter Gruppencharaktenstiken zu Gruppencharaktenstiken der Richtungen i?y(y 30 wird.

Hierzu 11 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Schaltanordnung zum Bilden von zeitlich aufeinanderfolgenden Gruppensignalen in der Peiltechnik, insbesondere in der Wasserschalltechnik, vorzugsweise bei einer Empfangsanlage für in einer ebenen Wellenfront einfallende Signale, für eine momentan wirksame, von einander benachbarten, sich gegebenenfalls überläppenden Gruppencharakteristiken, aus Empfangssignalen, die von jeweils einer Anzahl einander benachbarter Wandler aus einer größeren Vielzahl von Wandlern der Empfangsanlage herrühren, durch quantisierte, unterscLiedliche zeitliehe Verzögerungen, die einerseits durch geometrische Anordnung der Wandler an der Empfangsanlage und andererseits durch die Ausbreitungsgeschwindigkeit der einfallenden Signale im Übertragungsmedium bedingt sind, unter Verwendung eines Speichers mit Schaltanordnungen zum Einlesen und gezielten Auslesen von Empfangssignalen und eines nachgeschalteten Addierwerks, an dessen Ausgang die Gruppensignale der Gruppencharakteristiken erscheinen, gekennzeichnet durch eine Eingangsschaltanordnung (4) zur wiederholten, aufeinanderfolgenden Abfrage des jeweiligen momentanen Empfangssignals jedes einzelnen der Wandler (Wi; i = 1, ..., m) der Vielzahl m in benachbarter Reihenfolge der m Wandler (Wt) und zum Einlesen dieser Empfangssignale über eine Einlesestelle (6e) nacheinander in gleicher Reihenfolge in ein und denselben Speicher (6), innerhalb dessen jedes eingelesene Empfangssignal schrittweise nacheinander bezüglich der Einlesrstelle (6<?) entfernter liegende Speicherpositionen (5P) einnimmt und dessen Volumen an Speicherpositioiien (SP) mindestens und vorzugsweise bestimmt ist durch die maximale zeitliche Verzögerung (rl) für das zuerst abgefragte Empfangssignal, und durch eine Ausgangsschaltanordnung (7) zum zerstörungsfreien Auslesen abgespeicherter Empfangssignale von benachbarten Wandlern (WIj; 2/= 1, 2, ...,«) der Anzahl η aus Speicherpositionen (SP), die bezüglich der Einlesestelle (6 c) den nötigen zeitlichen Verzögerungen (tj; j = 1,..., 0,5 η) entsprechen, wobei der Ausgangsschaltanordnung (7) das Addierwerk (8) nachgeschaltet ist, an dessen Ausgang nacheinander die Gruppensignale (9i; i = 1,..., m) aus jeweils η Empfangssignalen anstehen.

2. Schaltanordnung nach Anspruch 1 unter Verwendung eines beliebigen seriellen Binär-K' dierers, ihm nachgeschalteter Schieberegister als Speicher, binärer Addierer und eines entsprechenden Binär-Dekodierers, gekennzeichnet durch eine serielle Eingangsschaltanordnung (4 s) in Form eines steuerbaren Abtasters (4.1) zum Abfragen der Empfangssignale, mit nachgeschaltetem seriellem z-Bit-Binär-Kodierer als seriellen Analog-Digital-Wandler (4.2.$), wobei der Abtaster (4.1) m Eingänge (4.Le./.; i = \,..., m), die je mit einem Ausgang der Wandler (Wi) der Vielzahl m verbunden sind, und einen einzigen Ausgang aufweist, der über eine Ansteuerschaltung (4.1.1) nacheinander kurzzeitig auf jeweils einen der m Eingänge (4.1.e.i.) gemäß einer Taktfrequenz (S Takt) eines Taktfrequenzgebers (5.1) in einem Taktgeber (S) schaltbar ist, die mindestens doppelt so groß ist wie eine maximal zu verarbeitende Empfangsfrequenz der Empfangssignale, multipliziert mit der Vielzahl m der Wandler (Wi), und wobei am einzigen Ausgang des nachgeschalteten, seriellen Analog-Digital-Wandlers (4.2js) als Ausgang (4jsm) der seriellen Eingangsschaitanordnung (4 s) seriell in einer Schrittzeit (τ), die gleich dem Reziprokwert der Taktfrequenz (f Takt) und gleich der Zeit ist, die zwischen zwei Abtastungen liegt, eine Zahl ζ voa Bits des mit z-Bit-verschlüsselten Empfangssignals erscheinen, durch einen binären Serienspeicher (6j) als Speicher ((S) aus q hintereinandergeschalteten Schieberegistern, als Speichereiüheiten (SEk [Jt= 1,.,., <?]), mit jeweiliger Speicherzellenzahl der Vielzahl m multipliziert mit der Zahl Z₇ und mit je einem Takteingang, der mit einem Speicherfrequenzgeber (5.2) des Taktgebers (S) verbunden ist, dessen Speicherfrequenz gleich dem Produkt aus der Zahl ζ multipliziert mit der Taktfrequenz (fTakt) ist, wobei die ζ hintereinanderliegenden Speicherzellen eine Speicherposition (5P) darstellen und wobei die Menge q multipliziert mit dem Produkt zm bei vorgegebener Speicherfrequenz (zfTakt) durch die maximale zeitliche Verzögerung (f 1) gegeben ist, womit der binäre Serienspeicher (6.s)zmq Speicherzellen aufweist und sein Volumen an Speicherpositionen (SP) gleich dem Produkt aus q und m ist, durch eine Verbindung des Eingangs des ersten Schieberegisters als Einlesestelle(6e) des binären Serienspeichers (6.s) mit dem einzigen Ausgang des seriellen Analog-Digital-Wandlers (4.2.i), durch die zweite Schaltanordnung (7) in Form von maximal η Verbindungen (7 W 2/, 2/ = 1, ..., n) zwischen dem Addierwerk und verschiedenen Speicherpositionen (SP) des Serienspüichers (6.i), deren Lagen bezüglich der Einlesestelle (6e) bestimmt sind durch jeweils ein Lot von jedem der η Wandler (WIj; 2/ = 1,.. .., n) auf eine gemeinsame Referenzünie (Rn; /=1, ..., m), die senkrecht zur Richtung (Ri; i = 1,..., m) der momentanen Gruppencharakteristik liegt, und durch das Addierwerk (8) in Form von mindestens einem binären Serienaddierer (8.i), dessen Eingänge mit den Ausgängen des binären Serienspeichers (6.j) als Verbindungen (7 W2j; 2/ = 1,..., n) verbunden sind, mit Abgriff der zeitlich aufeinanderfolgenden Gruppensignale (9i; 1= 1,..., m) am Ausgang eines dem binären Serienaddierer (8.s) nachgeschalteten seriellen Digital-Analog-Wandlers (10.s) als Binär-Dekodierer.

3. Schaltanordnung nach Anspruch 1 unter Verwendung eines beliebigen Binär-Kodierers, ihm nachgeschalteter Schieberegister als Speicher, binärer Addierer und eines entsprechenden Binär-Dekodierers, gekennzeichnet durch einen dem Abtaster (4.1) nachgeschalteten Binär-Kodierer in Fqrm eines parallelen Analog-Digital-Wandlers (4.3) mit ζ parallelen Ausgängen als Ausgänge (4.a.l,..., 4.a.z) einer parallelen Eingangsschaitanordnung (4p) für eine Zahl ζ von parallelen Bits des z-ßit-verschlüsselten Empfangssignals, durch einen binären Parallelspeicher (6.p) aus der gleichen Zahl ζ einander identischer Ketten

you jeweils q hintereinandergeschaltvteü Scliiebe-'{^Btra mit jeweils mSpeicherzellen und je einem mit dem Taktfrequenzgeber (5.1) des Taktgebeis (5) verbundenen Takteingang, wobei die Menge«? multipliziert mit m bei vorgegebener Takttiequenz (J Takt) durch die maximale zeitliehe Verzögerung (rl) gegeben ist, womit das Volumen an Speicherzellen dieses Parallelspeichers.(6p) gleich ist dem Produkt z-q-m und jede Speichereinheit (SEJk) durch ζ parallele Schieberegister sowie eine Speicherposition (SP) durch je ζ parallele Speicherzellen einer Speicheremheit (SE) charakterisiert ist, durch eine Verbindung der Ausgänge (4.a.l,.... 4.aj.) der parallelen Eingangsschaltanordnung (4p) über einen z-^st-Paralleleingang als Einlesestelle (6 e) mit dem Anfang jeder Kette, durch die Ausgangsschaltanordnung (7) in Form von maximal η Verbindungen (7 W2/; 2/ = 1,..., n) von verschiescbiedenen Speicherpositicnen (5P) der Speicher- »o einheiten (SEA:; k — 1,...., q) des Parallelspeichers (6p), wobei deren Lage durch jeweils ein Lot von jedem der η Wandler (W 2y) auf eine gemeinsame Referenzlinie (Rn) bestimmt ist, die senkrecht zur Richtung (Ri) der momentanen Gruppencharakteristik liegt, mit dem Addierwerk (8) in Form von mindestens einem binären Paralleladdierer (8.p), dessen Eingänge über die Verbindungen (7 W 2/; 2/ = 1,.... n) mit den Aus gangen des Parallelspeichers (6.p) verbunden sind, mit Abgriff der zeitlich aufeinanderfolgenden Gruppensignale (9/) am Ausgang eines dem binären Paralleladdierer (8.p) nachgeschalteten parallelen Digital-Analog-Wandler (lO.p) als Binär-Dekodierer.

4. Schaltanordnung nach einem der vorgenannten Ansprüche zum Bilden zweier Teilsignale eines Gruppensignals und des Gruppensignals als Summe der beiden Teilsignale, wobei jedes Teilsignal aus den zeitlich verzögerten Empfangs-Signalen einer Halbgruppe von Wandlern der Hälfte der Anzahl η der Wandler gebildet ist und jeweils zwei Wandler jeder Halbgrupi>e symmetrisch zur Richtung der Gruppencharakteristik angeordnet sind, dadurch gekennzeichnet, daß das Addierwerk (8) aus zwei Teiladdierern (8.5.1, 8.5.2) und einem Endaddierer (8ES) besteht, wobei für jedes Teilsignal (9Gi bzw. 9Gr) einer der Teiladdierer (8.s.l bzw. 8.^.2) vorgesehen ist, dessen 0,5 η Eingänge jeweils mit Ausgängen des Serienspeichers (6.5) als Verbindungen (7 Wy) zusammengeschaltet sind, deren Lage durch jeweils ein Lot von jedem der 0,5 η Wandler (Wj) auf eine gemeinsame Referenzlinie (Rri) bestimmt ist, und daß die Ausgänge dieser zwei Teiladdierer (8-i.l, 8.J.2) mit dem Endaddierer (8ES) verbunden sind.

5. Schaltanordnung nach einem oder mehreren der vorhergenannten Ansprüche, dadurch gekennzeichnet, daß die Speichereinheiten (SEK; k = 1,..., q) des Speichers (6) nur einen Ausgang an jeweils der letzten Speicherposition (SP) aufweisen, daß jeder Ausgang von Speichereinheiten (SEk), der jeweils der nötigen, gewünschten zeitlichen Verzögerung (ty; y = 1,..., 0,5 n) am nächsten liegt, über ein Schieberegister (12./ / = 1,..., 0,5 n) mit je einem der beiden Teiladdierer (8.s.l bzw. 8.5.2) zum Bilden der Teilsignale (9Gr, 9GO verbunden ist, wobei die Schieberegister (12;) unterschiedlich viele Speicherzellen-Einheiten (Ed) enthalten und das längste Schieberegister (0,5 λ— 1) Speicherzellen-Einheiien (Ed, d= 1,... [0,5 n—1]) aufweist und an einem beider Enden des Speichers (6.s bzw. 6.p) angeschlossen ist, während die benachbarten Schieberegister (12/), die nut den benachbarten Ausgängen des Speichers (6jbzw. 6.p) verbunden sind, jeweils eine Speicherzellen-Einheil (Ed) kurzer sind, so daß am anderen Ende des Speichers (6„s bzw. 6.p) kein Schieberegister (12/) vor dem Teiladdierer (8.s.l bzw. 8-S.2) liegt, und daß ausgangsseitig an die beiden Teiladdierer (8.i.l bzw. Sjs.2) der Endaddierer (8ES, 8EP) angeschlosesn ist, wobei zwischen dem Endaddierer (8ES, 8EP) und demjenigen Teiladdiercr (8.s.l), der mit der letzten Speichereinheit (SEq) des Speichers (6j bzw. 6.p) über das längste Schieberegister (12.0,5 n) verbunden ist, eine zusätzliche Verzögerungsschaltung (13) mit einer Verzögerungszeit, die gleich einer Umlaufzeit (T = m/f Takt) abzüglich einer Halbgruppenzeit (0,5 n/f Takt = 0,5 η · τ) gleich ist, liegt.

6. Schaltanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Speichereinheiten (SEk) des Speichers (Parallelspeichers 6.p) nur einen Ausgang an jeweils der letzten Speicherposition (SP) jeder Speichereinheit (SEk) aufweisen, daß in dem Addierwerk (8) in Form von Schritt-Teiladdierern (8.3.</; 8.4.</; d = 1 [0,5 η I]) zu

schrittweisem Bilden eines Teilsignals (9Gr bzw. 9 G/) jeder Schritt-Teiladdierer (8.3.</ bzw. %A.d) mit einem zweiten Eingang (8.3.d.?.2 bzw. SA.d.e.2) jeweils an Ausgängen von Speichereinheiten (SEk) angeschlossen sind, die den gewünschten, nötigen zeitlichen Verzögerungen (tj) am nächsten liegen, und daß Ausgängen jedes Schritt-Teiladdierers (8.3.d bzw. 8.4.d) jeweils ein Verzögerungsglied (14) nachgeschaltet ist, das seinerseits ausgangsseitig auf den ersten Eingang des jeweilig benachbarten Schritt-Teiladdierers (8.3.d/8.3[d+l] bzw. SA.d/SA[d+ I]) geschaltet ist, wobei jedes Verzögerungsglied (14) eine Verzögerung aufweist, die der Schrittzeit (τ) zwischen zwei Abtastungen gleich ist, mit Abnahme des ersten Teilsignals (9Gr) an dem Schritt-Teiladdierer (8.3(0,5n— I]), der mit seinem zweiten Eingang (8.3[0,5n- 1]<?.2) direkt mit der Einlesestelle (6e) des Speichers (Parallelspeicher 6 p) verbunden ist, und mit Abnahme des zweiten Teilsignals (9Gi) an dem Schritt-Teiladdierer (8.4[0,5n-l]), dessen zweiter Eingang (8.4[0,5 η — 1 ]e.2) direkt mit dem Ausgang der letzten Speichereinheit (SEq) des Speichers (Parallelspeicher 6p) verbunden ist, und daß zum Bilden des Gruppensignals (9i) das zweite Teilsignal (9 G/) direkt mit dem Endaddierer (8EP) und das erste Teilsignal (9Gr) über die Verzögerungsschaltung (13) auf den Endaddierer (8EP) geschaltet ist, mit Abnahme der Gruppensignale (9/) am Ausgang des dem Endaddierer (8EP) nachgeschalteten Digital-Analog-Wandlers (lO.p).

7. Schaltanordnung nach einem oder mehreren der vorgenannten Ansprüche, dadurch gekennzeichnet, daß im Zuge der Ausgangsschaltanordnung (7) zwischen dem Ausgang jeder Speichereinheit (SEk) des Speichers (6) und den Eingängen

des Addierwerkes (8) ein binäres Multiplizier- Die Erfindung betrifft eine Schaltanordnung zum

werk (17.2/; 2/= 1, , η) geschaltet ist, wobei Bilden von zeitlich aufeinanderfolgenden Gruppen- _Λ

auf seinen zweiten Eingang Staffelungswerte aus Signalen in der Peiltechnik, insbesondere in der

einem Staffelungswertgeber (18) geschaltet sind. Wasserschalltechnik, vorzugsweise bei einer Emp-

8. Vorrichtung nach einem oder mehreren der 5 fangsanlage für in einer ebenen Wellenfront einfal- '' vorgenannten Ansprüche, dadurch gekennzeichnet, lende Signale, für eine momentan wirksame, von daß die Ausgangsschaltanordnung (7) steuerbare einander benachbarten, sich gegebenenfalls überlap- f Wahlschalter (15.2/; 2/ = 1,..., n) sind, wobei penden Gruppencharakteristiken, aus Empfangssigna- ί,. der Ausgang jedes Wahlschalters (15.2/) auf den- len, die von jeweils einer Anzahl einander benach- | jenigen seiner Eingänge geschaltet ist, der eine io barter Wandler aus einer größeren Vielzahl von % auf Grund der geometrischen Anordnung der Wandlern der Empfangsanlage herrühren, durch «Wandler (WIf) nötigen zeitlichen Verzögerung quantisierte, unterschiedliche zeitliche Verzögerungen, | (tj) entspricht, und daß der Ausgang jedes Wahl- die einerseits durch geometrische Anordnung der f schalters (15.2/) mit einem der Eingänge des Wandler an der Empfangsanlage und andererseits Addierwerkes (8) verbunden ist. 15 durch die Ausbreitungsgeschwindigkeit der einfallen-

9. Schaltanordnung nach Anspruch 7 und 8, den Signale im Übertragungsmedium bedingt sind, i dadurch gekennzeichnet, daß ein Umschalter (16) unter Verwendung eines Speichers mit Schaltanord- f zum gleichzeitigen Ansteuern des Wahlschalters nungen zum Einlesen und gezielten Auslesen von | (15) und Umschalten des Staffelungswertgebers Empfangssignalen und eines nachgeschalteten Addier- \ (18) vorgesehen ist. «° werks, an dessen Ausgang nacheinander die Gruppen·

10. Schaltanordnung nach einem oder mehreren signale der Gruppencharakteristiken erscheinen. , der Ansprüche 1 bis 6, gekennzeichnet zur Ap- Es ist aus der USA.-Patentschrift 3 039094 be- J proximation einer gewünschten zeitlichen Ver- kannt, die Einfallsrichtung von auf Wandler einer \ zögerung (f + χ τ), die zwischen zwei benachbarten Empfangsanlage in ebener Wellenfront einfallenden quantisierten zeitlichen Verzögerungen (f, t+tnx) 25 Signalen durch Bilden von Gruppensignalen auszuliegt, nämlich zwischen einer kürzeren zeitlichen werten, indem die durch die Wandler in elektrische { Verzögerung (i) zwischen Einlesestelle (6e) und Größen gewandelten Signale als Empfangssignale be- " Eingang einer Speichereinheit (SEk) und einer grenzt und dann parallel im Rhythmus einer Trakt- '■[ längeren zeitlichen Verzögerung (t+τητ) zwischen frequenz in Speicher in Form von Schieberegistern Einlesestelle (6e) und Ausgang der Speicher- 30 oder Magnetkernspeichem eingelesen werden, um einheit (SEk), durch eine Verbindung jeweils des derartige zeitliche Verzögerungen für die Empfangs-Ausgangs der Speichereinheit (SEJt) zum einen signale der einzelnen Wandler zu erzielen, daß die Eingang eines ersten Multiplizierers (19.2), auf Wandler elektrisch auf eine Gerade, eine Referenzdessen zweiten Eingang die gewünschte (t+xr) linie senkrecht zur Richtung der einfallenden Signale, abzüglich der kürzeren zeitlichen Verzögerung (t), 35 kompensiert werden und somit eine gewünschte bezogen auf die zeitliche Verzögerung (ntr = T) Gruppencharakteristik bilden können. Aus dem Speizwischen Eingang und Ausgang der Speicherein- eher werden hierfür aus Speicherpositionen, deren heit (SEk), geschaltet ist, und durch eine Verbin- Lage bei vorgegebener Taktfrequenz den notwendidung des Eingangs derselben Speichereinheit gen zeitlichen Verzögerungen entsprechen, die ver-(SEA) zu einem Eingang eines zweiten Multipli- 40 zögerten Empfangssignale ausgelesen und zu den zierers (19.1), auf dessen zweiten Eingang die Gruppensignalen aufsummiert.

längere (/ + wir), abzüglich der gewünschten zeit- Nach der deutschen Auslegeschrift 1 278 891 (entlichen Verzögerung (t + χτ), bezogen auf die zeit- sprechend der britischen Patentschrift 1 075 375) ist liehe Verzögerung (wit = T) zwischen Eingang es auch schon bekannt, verzögerte, begrenzte Emp- und Ausgang der Speichereinheit, geschaltet ist, 45 fangssignale bei Verwendung eines Magnetkernspeisowie durch einen den Multiplizierern (19.1,19.2) chers direkt mit einer einzigen Leseleitung auszulesen, nachgeschalteten Addierer (8.5), dessen Ausgang Hier werden in jeder Reihe des Magnetkernspeichers mit einem der Eingänge des Addierwerkes (8) in einem ersten Speicherkern nacheinander über Torverbunden ist. Schaltungen die begrenzten Empfangssignale an jedem U. Schaltanordnung nach Ansprach 1, dadurch 50 Wandler jeweils innerhalb eines ZetaTls eingegekennzeichnet, daß ν Eingangsschaltanordnungen lesen und gleichzeitig die begrenzten Empfangssignale (4'a, 4% ..., 4'v) mit jeweils nachgeschaltetem im Magnetkernspeicher nacheinander in jeder der Speicher (6'a, 6'b,..., 6'v) vorgesehen sind, daß Reihen in eine nächste Spalte übertragen. Je ein Lesedie Ausgangsschaltanordnung (7) eingangsseitig draht ist durch je einen Magnetkern jeder Reihe and mit allen ν Speichern (6'a, 6'b,..., 6'v) und aus- 55 derjenigen Spalte geführt, die der notwendigeii zeitgangsseitig mit dem einen Addierwerk (8) ver- liehen Verzögerung für die Richtung einer gewünsch -banden ist, und daß die ν Emgangsschahanord- ten Gruppencharakteristik entspricht Am Aasgang nungen (4'a, 4'6,..., 4'v) bei der Abfrage gleich- jedes Lesedrahtes erscheinen nacheinander die verzeitig jede mit einem anderen Wandler (WIa. zögerten Empfangssignale, die auftntegriert die Grup-Wib, WIv) verbanden sind, wobei eine Wand- 60 pensignale der gewünschten Gruppencharakteristik lerzahl m/v von Wandlern (Wt) zwischen diesen darstellen. Der Lesedraht an dem das größte GrupvWandlern (Wia, WIb,..., W\\) bei der pensignal auftritt, enthält die Gruppenchteristk, nacheinander erfolgenden Abfrage aller m Wand- die in Richtung der einfallenden Signale weist ler (Wt) eingehalten bleibt. Der wesentliche Nachteil bei diesen beiden Schalt-

65 anordnungen zur Auswertung der Empfangssignale

liegt darin, daß die Amplitudirmon durch

Begrenzung verloren ist, wodurch der sogenannte

Antennengewinn, die Bündelung der Gruppencharak-