DE2136780B2 - Schaltanordnung zum Bilden von zeitlich aufeinanderfolgenden Gruppensignalen aus Empfangssignalen, insbesondere in der Wasserschalltechnik - Google Patents

Description

teristik, nur gering ist. Es ist zwar in der deutschen Auslegeschrift 1278 891 auch eine modifizierte Schaltanordnung angegeben, die diesen Nachteil durch eine Umkodierung der Empfangssignale, beispielsweise durch eine Analog-Digital-Wandlung, beseitigen soll; der zusätzliche Bedarf an gleich aufgebauten Magnetkernspeichern entspricht dann der Stellenzahl des umkodierten Signals und ist somit sehr groß.

In der USA.-Patentschrift 3 356 989 ist bei gleicher Aufgabenstellung eine Umkodierung gemäß einer Deltamodulation vorgeschlagen, wodurch der Bedarf an Speichern zwar vermindert ist, da nun als zeitliche Verzögerung für die umkodierten Empfangssignale jeweils nur ein Schieberegister für jeden Wandler vorgesehen sein muß, wobei aber die Länge der Schieberegister, bei vorgegebener Taktfrequenz, nicht nur für jeden Wandler verschieden ist, sondern auch noch variiert werden muß, wenn unterschiedlich gerichtete Gruppencharakteristiken gebildet werden ao sollen. Über Torschaltungen, die ihrerseits abhängig von der Anzahl der gewünschten Gruppencharakteristiken angesteuert werden müssen, werden die umkodierten Empfangssignale in Schieberegister eingespeist. Die umkodierten, verzögerten Empfangssignale im Ausgang der Schieberegister werden einem Addierer zugeführt, der über weitere Torschaltungen mit Demodu stören für die einzelnen Gruppensignale der verschiedenen Gruppencharakteristiken verbunden ist.

Stets ist bei diesen genannten, bekannten Schaltanordnungen mindestens für jeden einzelnen Wandler eine separate zeitliche Verzögerung mit Einlesestelle für das jeweilige Empfangssignal an diesem Wandler vorgesehen. Der Speicheraufwand ist daher verhältnismäßig hoch. Alle Wandler sind entweder direkt oder über Torschaltungen stets mit je einer Einlesestelle des Speichers verbunden, über die die Empfangssignale gleichzeitig oder nacheinander eingelesen werden. Durch Auslesen und Addieren wird das Gruppensignal für jede Gruppencharakteristik gewonnen.

Es ist nach der britischen Patentschrift 1 212 106 ferner schon bekannt (entsprechend der deutschen Offenlegungsschrift 1616 223), für Empfangssignale zum Bilden von Gruppensignalen für benachbarte Gruppencharakteristiken nur einen einzigen Speicher für entsprechende zeitliche Verzögerungen zu benutzen, also nicht mehr jeweils einen für jeden einzelnen der Wandler, um den gesamten Schaltaufwand bei Verwendung einer kreisförmigen Anordnung von so Wandlern wesentlich zu verringern. Analoge Empfangssignale der Wandler einer Gruppe, von denen je zwei symmetrisch zur Richtung der zu bildenden Gruppencharakteristik liegen, werden in äquidistante Eingänge einer analogen Verzögerungsleitung eingespeist, an deren einzigem Ausgang das aufsummierte Gruppensignal nach einer gesamten Verzögerungszeit erscheint, die sich ergibt aus dem Abstand zwischen dem zuerst die einfallende Wellenfront empfangenden Wandler und der Referenzlinie senkrecht zur Riehtung der zu bildenden Gruppencharakteristik. Um zyklisch nacheinander Gruppensignale benachbarter Gruppencharakteristiken zu erhalten, werden die Verbindungen zwischen Wandlern einer Gruppe und den Eingängen der Verzögerungsleitung durch ein Schalterfeld hergestellt, das nach Erhalt des ersten Gruppensignals, zyklisch um einen Wandler verschoben, die nächste Gruppe von Wandlern mit den Eingängen verbindet. Die Verzögerungsleitung hat also so viele Einlesestellen, wie eine Gruppe Wandler aufweist. Am Ausgang der Verzögerungsleitung erscheinen nacheinander die Gruppensignale, die jeweils in um einen durch den Abstand zweier benachbarter Wandler gegebenen Winkel verschobene, radiale Richtungen weisen. Ein Zugriff zu den einzelnen verzögerten Empfangssignalen ist nachteüigerweise jedoch hier nicht möglich, wodurch beispielsweise eine Korrelation von verzögerten Empfangssignalen benachbarter Wandler bei dieser Schaltanordnung nicht durchzuführen ist.

Eine analoge Verzögerungsleitung besteht üblicherweise aus hintereinandergeschalteten, frequenzabhängigen Vierpolen und muß nach ihrem Zusammenbau sorgfältig abgeglichen und geprüft werden. Eine digitale Verzögerung in Form von Magnetkernspeichern oder Schieberegistern hat demgegenüber den großen Vorteil, ohne Abgleich sofort, aus der Fertigung kommend, einsatzbereit zu sein. Außerdem ist die Fertigung von Schieberegistern in integrierter Schaltungstechnik unvergleichlich billiger als die analoger Verzögerungsleitungen. Der Platzbedarf für analoge Verzögerungen ist sehr viel größer als für Schieberegister oder Magnetkernspeicher, die bei gleicher Genauigkeit die gleichen Verzögerungszeiten liefern.

Die britische Patentschrift 1 173 365 beschreibt eine Anordnung zum Bilden von Gruppensignalen verschiedener Gruppencharakteristiken, bei der Empfangssignale zu äquidistanten Abfragezeiten an allen Empfangsschwingern einer Basis abgefragt und in ein Schieberegister eingegeben werden. Diese Abfragezeit ist durch das Lot zu einer Referenzlinie senkrecht zur Einfallsrichtung einer Gruppencharakteristik von einem nächstgelegenen Empfangsschwinger bestimmt. Zu jeder neuen Abfragezeit wird der Inhalt des Schieberegisters in eine Reihe eines Speichers übertragen und das Schieberegister neu gefüllt. Die Anzahl von Spalten im Speicher wird durch die Anzahl von Abfragezeiten bestimmt, die sich aus dem größten senkrechten Abstand zwischen Empfangsschwinger und Referenzlinie ergibt, so daß der Speicher dann mit Signalen zum Bilden von Gmppensignalen sämtlicher gewünschter Gruppencharakteristiken gefüllt ist.

Zum Bilden der Gruppensignale der einzelnen Gruppencharakteristik werden nacheinander die zuletit abgefragten Empfangssignale, die davor abgefragten Empfangssignale und als letzte die zuerst abgefragten Empfangssignale in ein zweites Register eingelesen und anschließend wieder in den Speicher zurückgespeichert. Die ältesten abgefragten Empfangssignale werden durch die jüngst abgefragten Empfangssignale im Speicher ersetzt.

Für jedes Gruppensignal ist der Ausgang jeder Speicherzelle des zweiten Registers mit einem Eingang eines Tors verbunden, dessen zweiter Eingang mit einem Adressierer zusammengeschaltet ist. Nur diejenigen Tore werden immer durch den Adressierer geöffnet, an denen Signale aus dem zweiten Register anstehen, die zu Empfangsschwingern mit gleichem Abstand zur Referenzlinie der zu bildenden Gruppencharakteristik gehören. Die durchgeschalteten Signale werden in einem den Toren nachgeschalteten Addierer zusammengefaßt und in einem Akkumulator gesammelt. Die Anzahl der Addierer ist gleich der Anzahl der zu bildenden Gruppensignale. Die Anzahl der Tore ist durch das Produkt aus der Anzahl der

Empfangsschwinger und der Anzahl der Gruppensignale bestimmt.

Am Ende jeder Abfragezeit sind sämtliche Gruppensignale an den Ausgängen der Akkumulatoren abzunehmen.

Die deutbOhe Offenlegungsschrift 2 029 712 gibt eine Vorrichtung mit nur einem Schieberegister zur zeitlichen Verzögerung von Empfangssignalen an. Die Empfangssignale einer Gruppe von Wandlern werden gleichzeitig zu äquidistanten Zeiten, die von einem Taktgeber vorgegeben werden, abgefragt, umkodiert, beispielsweise nach einem Binärkode, und Torschaltungen zugeführt. Ein Schieberegister, das mit seinem Takteingang ebenfalls mit dem Taktgeber verbunden ist, enthält ein Signal »log 1«, das mit der Taktfrequenz umläuft. Das Schieberegister liefert die notwendigen Verzögerungen durch Erscheinen des Signals »log 1« an einem seiner Ausgänge. Diese Ausgänge sind mit Torschaltungen verbunden und schalten die kodierten Empfangssignale dann durch, wenn die Wellenfront den zugehörigen Wandler erreicht hat. Die Torschaltungen sind mit einem Addierer verbunden, an dessen Ausgang nach Dekodierung das Gruppensignal dieser Gruppencharakteristik erscheint. Pro Gruppencharakteristik sind jeweils mehrere Torschaltungen und ein Addierer vorgesehen. Das größte Gruppensignal gibt die Richtung der auf die Wandler einfallenden Signale an.

Diese Schaltanordnung zeichnet sich zwar durch große Einfachheit im Speicherteil aus, ihr entscheidender Nachteil liegt aber in der Vielzahl der Analog-Digital-Wandler, die gleich der Vielzahl der Wandler der gesamten Empfangsanlage sein muß, und in der Zahl der Addierer, die gleich der Zahl der zu bildenden Gruppensignale sein muß.

Zusammenfassend zeigt sich, daß die zahlreichen schon bekannten Lösungsvorschläge zum vorliegenden Problem hinsichtlich der praktischen Anwendbarkeit noch erheblicht Nachteile aufweisen; so ist es bei der Verarbeitung von Empfangssignalen zum Bilden von Gruppensignalen zum Erkennen der Richtung einfallender Signale durch Gruppencharakteristiken, die in verschiedene Richtungen weisen, von Nachteil, die zeitlichen Momentanwerte der Empfangssignale durch Begrenzung zu verlieren. Andererseits ist es bei Berücksichtigung der Momentanwerte nachteilig, eine analoge Verzögerungsleitung zu benutzen, da sie in der oben beschriebenen Ausführung einen Zugriff zu den einzelnen verzögerten Empfangssignalen nicht gestattet. Bei Umkodierung der Empfangssignale jedes einzelnen Wandlers ist pro Wandler ein Kodierer und pro Gruppencharakteristik ein Dekodierer vorzusehen, womit im allgemeinen die der Vielzahl der Wandler gleicht Vielzahl digitaler Speicher sich um die Zahl der Stellen der digitalen Umkodierung vergrößert. In der Regel ist ferner die Zahl der Addierer und der Dekodierer abhängig von der Zahl der zu bildenden Gruppensignale, und es sind spezielle Addierer und logische Torschaltungen notwendig, um die richtig verzögerten Empfaigssigna'e den Addierern zuzuführen, so daß die bekannten Lösungen gewichtige Nachteile entweder l· insichtlich des erforderlichen schaltungstechnischen Aufwands oder hinsichtlich der Beschränkung der Signalverarbeitungsmöglichkeiten aufweisen.

Es ist demzufolge Aufgabe deT vorliegenden Erfindung, eine Schaltanordnung anzugeben, die bei erträglichem schaltungstechnischen Aufwand das Bilden von Gruppensignaien einander benachbarter Gruppencharakteristiken ermöglicht und dabei nicht nur Phaseninformation, sondern auch Spannungsverläufe der Empfangssignale über der Zeit, also ihre Momentanwerte, berücksichtigt, und für weitere Signalaufbereitungen dabei einen Zugriff zu beliebig verzögerten Empfangssignalen stets ermöglicht. Zum Lösen dieser Aufgabe ist von der Überlegung ausgegangen worden, daß bei Schaltanordnungen nach dem Stand der

ίο Technik der schaltungstechnische Aufwand unter anderem wesentlich du.ch die Addierer für jedes der gewünschten Gruppensignale bedingt ist. Es galt, eine Lösung zu finden, bei der für sämtliche Gruppensignale ein und dasselbe Addierwerk benutzt wird, wobei zugleich anzustreben war, bei digitale'· Verarbeitung der Empfangssignale nur einen einzigen Kodierer und Dekodierer zu benötigen.

Diese Aufgabe ist erfindungsgemäß gelöst worden durch eine Eingangsschaltanordnung zur wiederhol-

ao ten, aufeinanderfolgenden Abfrage des jeweiligen momentanen Empfangssignals jedes einzelnen der Wandler der Vielzahl m in benachbarter Reihenfolge der m Wandler und zum Einlesen dieser Empfangssigiale über eine Einlesestelle nacheinander in glei-

a5 eher Reihenfolge in ein und denselben Speicher, innerhalb dessen jedes eingelesene Empfangssignal schrittweise nacheinander bezüglich der Einlesestelle entfernter liegende Speicherpositionen einnimmt und dessen Volumen an Speicherpositionen mindestens

und vorzugsweise bestimmt ist durch die maximale zeitliche Verzögerung für das zuerst abgefragte Empfangssignal, und durch eine Ausgangsschaltanordnung zum zerstörungsfreien Auslesen abgespeicherter Empfangssignale von benachbarten Wandlern de»· An- zahl π aus Speicherpositionen, die bezüglich der Einlcsestelle den notwendigen zeitlichen Verzögerungen entsprechen, wobei der Ausgangsschaltanordnune das Addierwerk nachgeschaltet ist. an dessen Ausgang nacheinander die Gruppensignalc aus jeweils η Emp-

fa..gssignalen anstehen.

Die Momentanwerte der Einpfangssignale an der Vielzahl m der Wandler werden nach dieser Erfindung wiederholt zeitlich nacheinander in benachbarter Reihenfolge mit einer Taktfrequenz abgefragt, die

doppelt so groß ist, wie eine maximal zu verarbeitende Empfangsfrequenz multipliziert mit der Viel/ahl m dtr Wandler. Die einzelnen abgefragten, zeitlich seriell vorliegenden Momentanwerte werden nacheinander in gleicher Reihenfolge über nur eine Einlese-

stelle m einen mir einreihigen Speicher (also nicht mehr eine Speicherreihe pro Wandler) mit der gleichen Taktfrequenz derart eingelesen, daß jeweils der zuletzt abgefragte Momentanwert in die erste Speicherposition des Speichers hinter der Einlesestelle gelangt; der bis dahin dort eingespeicherte Momentanwert rückt zugleich in die nächste Speicherposition, und alle älteren Momentanwerte rücken ebenfalls in eine nächste, der Einlesestelle entfernter liegende, Speicherposition.

Sind die m Wandler beispielsweise kreisförmig angeordnet und wird nur jeweils eine kleinere Anzahl η von benachbarten Wandlern zum Bilden einer Groppencharakteristik herangezogen, so liegt eine Referenzlinie als Verbindung zwischen den beiden Süßeren

der η Wandler senkrecht zur Richtung der zu erzielenden Gruppencharakteristik. Das Lot von jedem Wandler auf diese Referenzlinie, dividiert durch die Ausbreitungsgeschwindigkeit der einfallenden Signale

V si a e E e c i ί

im Übertragungsmediiim, ist gleich der notwendigsn zeitlichen Verzögerung für das Empfangssignal des Wandlers Die maximale zeitliche Verzögerung bestimmt das für diese Lösung erforderliche Volumen an Speicherpositionen im Speicher, so daß das an einem Wandler zuerst abgefragte Empfangssignal am Ende der maximalen zeitlichen Verzögerung, meistens erst nach wiederholtem Abfragen dieses Wandlers, in der letzten Speicherposition des Speichers enthalten ist. In der vorletzten Speicherposition befindet sich gleichzeitig der Momentanwert des Empfangssignals des benachbarten, also zweiten Wandlers in Abfragerichtung, das von diesem zweiten Wandler vor einer Zeit empfangen wurde, die gleich der maximalen zeitlichen Verzögerung abzüglich einer Schrittzeit zwischen zwei Abfragezeiten zweier benachbarter, in Abfragerichtung liegender Wandler ist. Da sich die Wellenfront aber zwischen den beiden Abfragezeiten, also in der Schrittzeit, die gleich dem Reziprokwert der Taktfrequenz ist, mit ihrer Ausbreitungsgeschwindigkeit in Richtung auf die Referenzlinie fortbewegt hat, ist im allgemeinen der Momentanwert an diesem zweiten Wandler von dem Momentanwert am ersten Wandler zur Zeit der Abfrage des ersten Wandlers und auch von dem Momentanwert am ersten Wandler zur Zeit der Abfrage des zweiten Wandlers verschieden. Nach einer Zeit, die gegebenenfalls erst nach wiederholtem Abfragen der Momentanwerte der Empfangssignale am zweiten Wandler abgelaufen ist. erreicht die Wellenfront diesen zweiten Wandler, so daß nun der Momentanwert seines Empfangssignals dem am ersten Wandler zuerst abgefragten Momentanwert gleich ist. Gleiche Momentanwerte sind zu verschiedenen Zeitpunkten einmal an allen Wandlern erschienen. Wenn das erste abgefragte Empfangssignal in die letzte Speicherposition gelangt ist. sind diese gleichen Momentanwerte auch sämtlich in unterschiedlichen Speicherpositionen des Speichers enthalten.

Zum Bilden des Gruppensignals sind Abfragestellen an denjenigen η Speicherpositionen vorgesehen, in denen gleichgroße Momentanwerte von η Wandlern vorliegen, d. h. mit Speicherpositionen, die den notwendigen zeitlichen Verzögerungen bezüglich der Einlesestelle entsprechen: oder anders ausgedrückt: die Abstände zwischen den Abfragestellen entsprechen den Zeiten, die die Wellenfront braucht, den Weg von einem Wandler zum nächstgelegenen Wandler in Ausbreitungsrichtung zurückzulegen. Diese Abfragestellen werden durch die Ausgangsschaltanordnung mit einem Addierwerk verbunden, in dem das Grappensignal für diese Gruppencharakteristik gebildet wird. Die Gruppencharakteristik weist in radiale Richtung und enthält die Empfangssignale von « benachbarten Wandlern, deren halbe Anzahl 0,5 η jeweils beiderseits der Einfallsrichtung der Wellenfront liegen.

Anschließend, nach der Schrittzeit, die gleich dem Reziprokwert der Taktfrequenz ist, befindet sich der zuerst abgefragte Momentanwert des Empfangssignals des dem ersten Wandler in Abfragerichtung benachbarten zweiten Wandlers in der letzten Speicherposition. Ebenfalls sind alle übrigen abgespeicherten Empfangssignale eine Speicherposition weitergerückt. An allen mit Abfragestellen ausgestatteten Speirherpositionen befinden sich nun die Momentanwertt derjenigen η Wandler, die zum Bilden eines Grappensignals einer der ersten Gruppencharakteristik benachbarten Gruppencharakteristik herangezogen werden. Diese Gruppencharakteristik weist auch wieder in radiale Richtung und ist gegen die erste um den Winkel zwischen benachbarten Wandlern in Abfragerichtung verschoben.

Nacheinander erscheinen somit am Ausgang des Addierwerks Gruppensignale benachbarter Gruppencharakteristiken synchron mit der Abfrage der Momentanwerte der Empfangssignale der Wandler.

ίο Die zeitlich aufeinanderfolgende Abfrage der Empfangssignale an jedem der η Wandler erfolgt durch einen Abtaster, der vorzugsweise als sogenannter Multiplexer in integrierter Schaltungstechnik realisiert ist. Der Multiplexer schaltet gemäß einer Programmierung seiner Ansteuerschaltung, die durch die Taktfrequenz gespeist wird, nacheinander seine Eingänge, die mit den m Wandlern verbunden sind, auf seinen einzigen Ausgang, der mit der Einlesestelle des Speichers verbunden ist. Der Speicher für die

ao Momentanwerte ist beispielsweise ein Magnetband oder eine aus Vierpolen zusammengeschaltete Kette. Durch diese Art des Abfragens ist der große Vorteil gegeben, einen Speicher realisiert zu haben, der für sämtliche Wandler nur eine einzige Einlesestelte aufweist, und der es dennoch gestattet, beliebig verzögerte Empfangssignale aller Wandler aus den entsprechenden Speicherpositionen (durch entsprechend angeordnete Magnettonköpfe oder Vierpolausgänge) auszulesen, ohne sie zu löschen. Nach dem Auslesen ist dann eine Signalaufbereitung der einzelnen verzögerten Empfangssignale, beispielsweise durch Korrelation, möglich. Außerdem wird in vorteilhafter Weise nur ein einziges Addierwerk zum Bilden aller zeitlich aufeinanderfolgenden Gruppensignale für m benachbarte Gruppencharakteristiken benötigt.

Diese erfindungsgemäße Lösung ist nicht auf Aufwendungen einer bestimmten Art von Speichern beschränkt, wie etwa nur analoger oder nur digitaler Speicher. Um die Verwendung eines analogen Speichers mit den damit verbundenen, bekannten Schwierigkeiten, wie Platzbedarf, Fertigungs- und Abstimmprobleme, auszuschließen, wird in eine vorteilhaften Weiterbildung der Erfindung dem Multiplexer ein einziger Binär-Kodierer in Form eines Analog-Digital-Wandlers nachgeschaltet, der mit einem digitalen Speicher verbunden ist. Diese Weiterbildung hat für die Praxis die besonderen Vorteile, bei gerin.' m Platzbedarf mit billigen, standardisierten Bauelementen viele Informationen verarbeiten zu können.

Die einzelnen abgefragten Momentanwerte dei Empfangssignale werden nacheinander gemäß dei Taktfrequenz, mit der auch der Multiplexer angesteuert wird, digitalisiert. Die Bits je eines umkodierter Momentanwerts erscheinen entweder seriell in dei Schrittzeit, die der Zeit zwischen zwei Abfragezeitpunkten gleich ist, an einem einzigen Ausgang de; Analog-DigitalWandlcrs oder, bei einer anderen Aus fühnmgsform parallel an parallelen Ausgängen eine; Anaiog-Digital-Wandlers oder bei einer anderen Aus in Form eines Magnetkernspeichers oder von Schie berregistern nachgeschattet ist.

Bei einer seriellen Binärkodierung werden die Bits die einen Momentanwert darstellen, in der Schrittzei über die Einlesestelle in den Speicher eingelesen, dei ans einer einzigen Kette von hmteremandergeschai teten Schieberegistern besteht. Jedes Schieberegiste weist so viele Speicherzellen auf, daß die digitale! Momentanwerte aller Wandler von einem Abfrage

2i 36

Zyklus in ihm abgespeichert werden; besteht also die Empfangsanlage aus m Wandlern und jeder Momentanwert aus ζ Bits, so besitzt ein Schieberegister m · ζ Speicherzellen, wobei jeweils ζ zusammengehörende Speicherzellen jetzt als eine Speicherposition bezeichnet werden und m Speicherpositionen eine Speichereinheit bilden. Nachdem ein Abfragezyklus beendet ist, ist eine Umlaufzeit vergangen, die gleich der m-fachen Schrittzeit ist, und der nächste Abfragezykius beginnt Die Menge der hintereinandergeschal- xo teten Schieberegister mit jeweils m Speicherpositionen ist bestimmt durch die maximal benötigte zeitliche Verzögerung für die Empfangssignale zum Bilden eines Gruppensignals.

Die Ausgangsschaltanordnung ist zweckmäßigerweise in der Grundform realisiert durch fest vorgegebene Verbindungen der Eingänge eines binären Serienaddierers mit denjenigen Ausgängen des Speichers, die zu Speicherpositionen gehören, die die nötigen zeitlichen Verzögerungen für die einzelnen Empfangssignale an den m Wandlern zum Bilden eines Gruppensignals aufweisen. Das Addierwerk in Form eines binären Serienaddierers liefert über einen einzigen Digital-Analog-Wandler die dekodierten, zeitlich aufeinanderfolgenden Gruppensignale für einander benachbarte Gruppencharakteristiken.

Bei ei'er Umkodierung der Momentanwerte zu ζ parallel anstehenden Bits, die beim heutigen Stand der Schaltungstechnik weniger Zeit als eine Umkodierung in serielle Bits benötigt, werden die parallelen Ausgänge eines Analog-Digital-Wandlers mit parallelen Ketten hintereinandergeschalteter Schieberegister, als dem digitalen Speicher, verbunden. Jedes Schieberegister weist nun m Speicherzellen auf, und parallele Schieberegister bilden eine Speichereinheit mit m Speicherpositionen. Die den zeitlichen Verzögerungen für die Ernpfangssignale der η Wandler entsprechenden Speicherpositionen sind je mit ζ Eingängen eines binären Paralleladdierers verbunden, dem ein einziger Dekodierer in Form eines Digital-Analog-Wandlers nachgeschaltet ist. Die Verbindungen zwischen den entsprechenden Speicherpositionen und den Paralleladdierern stellen die Ausgangsschaltanordnung dar. Am Ausgang des Dekodierers erscheinen wieder nacheinander die Gruppensignale für die benachbarten Gruppencharakteristiken.

Stets ist es in der Schaltungs- und Verdrahtungstechnik von großem Vorteil, Bedarf an Leiterbahnen zu reduzieren. Speziell bei der Verwendung von Bausteinen der integrierten Schaltungstechnik ist dies anzustreben, da der Platzbedarf der Bausteine nur sehr klein, der Platzbedarf an Leiterbahnen auch bei Verwendung einer Schaltungstechnik mit gedruckter Verdrahtung im Verhältnis dazu groß ist.

In einer Weiterbildung der Erfindung wird der Bedarf an Leiterbahnen zwischen dem Speicher und dem Addierwerk stark reduziert, indem für jedes Gruppensignal zwei Teilsignale gebildet werden. Für jede zu bildende Gruppencharakteristik liegen, insbesondere bei kreisförmiger Anordnung der Wandler, jeweils zwei Wandler der Gruppe aus «Wandlern symmetrisch zur Richtung der Gruppencharakteristik, so daß die Empfangssignale dieser zwei Wandler die gleiche zeitliche Verzögerung benötigen. Addiert man nun die zeitlich richtig verzögerten Empfangssignale jeweils derjenigen Wandler, die als Halbgruppe auf einer Seite von der Richtung der Gruppencharakteristik liegen, so erhält man zwei gleiche Teilsignale

des Gruppensignals, Zur Einsparung von Leiter- 1 Speiche

bahnen werden nun die Empfangssignale mit den i die letz

gleichen zeitlichen Verzögerungen an nur einer Spei- |der grc

cherposition abgegriffen, da sie aber von zwei ver- | Speiche

schiedenen Wandlern stammen und zu zwei verschie- (dierwer

denen Abfragezeiten abgefragt irod eingespeichert % größter

wurdeii, sind hinsichtlich <ieir Verarbeitung im Ad- I verzögt

dierwerk besondere Maßnahmen zu treffen. 2 abzügli

Zu einem bestimmten Zeitpunkt liegen an den Empfai

Ausgängen aller Speichereinheiten des Speichers die ; Eingan

zu einem einzigen Wandler gehörenden Momentan- gänge

werte als Bits vor, die zu den verschiedenen Abfrage- ; weils k

zeiten von diesem Wandler empfangen werden, wobei ^? addiert

zwischen den einzelnen Ablfragezeiten jeweils die Halbgr

Umlaufzeit, die gleich der wt-fachen Schrittzeit ist, Das

liegt. Nach der Schrittzeit, die stets zwischen der Ab- : bildet,

tastung zweier benachbarter Wandler liegt, erscheinen Speichi

an denselben Ausgängen der Speichereinheiten die und di

zu dem in Abfragerichtung benachbarten Wandler mit eii

gehörenden Momentanwerte. signal

Nach einer Zeit 0,5 n, dividiert durch die Takt- nach (

frequenz, genannt die Halbgiruppenzeit, d. h. dann. Teilad·

wenn der Abtaster den letzten Wandler der betrach- Wandl

teten Halbgruppe abgefragt hat, sind die Empfangs- Grupp

signale der 0,5 η Wandler zum Bilden eines Teilsignals Zeit, c

nacheinander an den Ausgängen aller Speicher- fragter

einheiten erschienen. Der Abtaster tastet danach doppe!

Wandler ab, deren Empfangssignale nicht zum Bilden erste ;

dieses einen Gruppensignals herangezogen werden. Empfa

Nach einer Zeit {m — n), geteilt durch die Taktfre- Empfa

quenz also nach der Zeit, die gleich der Umlaufzeit. größte

abzüglich der doppelten Halbgruppenzeit ist, gelangt gruppt

der Abtaster an den ersten Wandler der anderen erst di

Halbgruppe aus 0,5n Wandlern zum Bilden des zwei- Speich

ten Teilsignals desselben Gruppensignals. Innerhalb zum E

der Halbgruppenzeit werden nun auch diese 0,5/i chendi

Wandler abgetastet, und die Momentanwerte ihrer Am A

Empfangssignale erscheinen zu den verschiedenen zweite

Abfragezeiten an den Ausgängen der Speichereinhei- Halbe

ten. Es werden nun nur die Ausgänge derjenigen Bilder

Speichcrcinheiten, die den zeitlichen Verzögerungen für di

für die Empfangssignale der jeweils 0,5« Wandler tung g

beiderseits der betrachteten Richtung entsprechen, führt,

als Ausgänge des Speichers herausgeführt. Die An- Teilac

zahl der zu beschaltenden Ausgänge oder Abfrage- Die V

stellen des Speichers für ein komplettes Gruppen- samm

signal, bestehend aus zeitlich richtig verzögerten über <

Empfangssignalen der η Wandler, ist also auf die Analo

Hälfte reduziert. Grupj

Zwei unterschiedliche Wege zum Bilden der Teil- Die

signale erweisen sich bei dieser Weiterbildung der Teilsij

Erfindung als besonders vorteilhaft, nämlich eine addiei

Summation der einzelnen nacheinander an den Aus- Sehnt

gangen entsprechender Speichereinheiten als Aus- Bei

gänge des Speichers auftretenden digitalisierten Mo- addie

mentanwerte für jedes Teilsignal entweder gleichzeitig werk

nach der Halbgruppenzeit odex innerhalb der Halb- Teila<

gruppenzeit schrittweise von S|f>eichereinheit zu Spei- Schrit

chereitiheit vorzunehmen. Verzc

Für die gleichzeitige Summation werden jeweils die der S

Ausgänge der entsprechenden Speichereinheiten mit zöger

weiteren Schieberegistern verbunden, deren Speicher- Schri

kapazität sich zwischen zwei benachbarten um jeweils Schri

eine Speicherzellen-Einheit unterscheiden. Bei einer 7jü

parallelen Binärkodierung ist eine Speicherzellen- Schri

Einheit identisch mit einer Speicherzelle, und bei einer nem

seriellen Binärkodierung ist eine Speicherzellen- der l·

Einheit identisch mit ζ hintoretnandergeschalteten Eing;

/ο

Speicherzellen, Zum Bilden des ersten Teilsignals ist die letzte Speichereinheit über das Schieberegister mit der größten Speicherkapazität und der Eingang des Speichers direkt mit einem Teiladdierer im Addierwerk verbunden. Das Schieberegister mit der größten Speicherkapazität bewahrt das am längsten verzögerte Empfangssignal für die Halbgruppenzeit abzüglich der Schrittzeit auf, weil erst dann das letzte Empfangssignal zum Bilden des ersten Teüsignals am Eingang des Speichers ansteht. Alle übrigen Ausgänge des Speichers sind über die entsprechend jeweils kürzeren Schieberegister ebenfalls mit dem Teiladdierer verbunden, an dessen Ausgang nach der Halbgruppenzeit das erste Teilsignal erscheint.

Das zweite Teilsignal wird in gleicher Weise gebildet, indem das Schieberegister mit der größten Speicherkapazität nun mit dem Eingang des Speichers und der Ausgang der letzten Speichereinheit direkt mit einem zweiten Teiladdierer für das zweite Teilsignal verbunden ist. Nachdem das erste Teilsignal nach der Halbgruppenzeit am Ausgang des ersten Teiladdierers erschienen ist, sverden vom Abtaster Wandler abgetastet, die zum Bilden des ersten Gruppensignals nicht hinzugezogen werden. Nach der Zeit, die bezogen auf den Zeitpunkt des zuerst befragten Wandlers gleich der Umlaufzeit abzüglich der doppelten Halbgruppenzeit ist, erscheint nun das erste zum Bilden des zweiten Teüsignals benötigte Empfan£,ssignal am Eingang des Speichers. Dieses Empfangssignal wird im Schieberegister mit der größten Speicherkapazität für die Dauer der HaIbgruppenzeil abzüglich der Schrittzeit aufbewahrt, weil erst dann am Ausgang der letzten Speichereinheit des Speichers das Empfangssignal des letzten Wandlers zum Bilden des zweiten Teüsignals mit der entsprechenden größten zeitlichen Verzögerung erscheint. Am Ausgang des zweiten Teiladdierers erscheint das zweite Teilsignal um die Umlaufzeit abzüglich der Halbgruppenzeit später als das erste Teilsignal. Zum Bilden des Gruppensignals wird das erite Teilsignal für diese Zeit in einer weiteren Verzögerungsschaltung gespeichert und dann einem Endaddierer zugeführt, dessen zweiter Eingang direkt mit dem zweiten Teiladdierer für das zweite Teilsignal verbunden ist. Die beiden Teiladdierer und der Endaddierer zusammen bilden das Addierwerk, das ausgangsseitig über einen Binär-Dekodierer in Form eines Digital-Analog-Wandlers die zeitlich aufeinanderfolgenden Gruppensignale aufweist.

Dieses gleichzeitige Aufsummieren eines digitalen Teüsignals hat den Vorteil, daß nur ein einziger Teiladdierer pro Teilsignal benötigt wird, der in der Schrittzeit die Addition parallel vornimmt.

Bei der Alternativ-Lösung des schrittweisen Aufaddierens der beiden Teilsignalc besteht das Addierwerk aus zwei Teiladdierern mit (0,5« - 1) Schritt-Teiladdierern und dem Endaddierer. Die (0,5 η - 1) Schritt-Teiladdierer eines Teiladdierers sind über ein Verzögerungsglied mit einer Verzögerung, die gleich der Schrittzeit ist, aneinandergereiht, indem das Verzögerungsglied jeweils zwischen Ausgang des einen Schritt-Teiladdierers und einem Eingang des nächsten Schritt-Teiladdierers liegt.

Zum Bilden des ersten Teüsignals ist der erste der Schritt-Teiladdierer des ersten Teiladdieters mit seinem einen Eingang über das Verzögerungsglied mit der letzten Speichereinheit und mit seinem anderen Eingang mit der Speichereinheit für die zweitlängste zeitliche Verzögerung verbunden, Die anderen Schritt-Teiladdierer sind mit ihren freien Eingängen in ihrer Reihenfolge mit den Speichereinheiten für immer kürzere zeitliche Verzögerungen und der letzte

Schritt-Teiladdiercr mit dem Eingang des Speichers zusammengeschart. Sein Ausgang ist der Ausgang des Teiladdierers für das erste Teilsignal, das in der Verzögerungsschaltung für die Umlaufzeit abzüglich der Halbgruppenzeit gespeichert und anschließend

ίο dem Endaddierer zugeführt wird.

Zum Bilden des zweiten Teüsignals ist der erste Schritt-Teiladdierer des zweiten Teiladdierers mit seinem einen Eingang über das Verzögerungsglied mit dem Eingang des Speichers verbunden und mit seinem zweiten Eingang mit dem Ausgang der Speichereinheit für die nächst längere zeitliche Verzögerung. Die nächstfolgenden Schritt-TeÜaddierer sind mit ihren noch unbeschalteten Eingängen mit den Ausgängen der gleichen Speichereinheiten für

so nächst längere zeitliche Verzögerungen und der letzte Schritt-Teiladdierer mit dem Ausgang der letzten Speichereinheit verbunden. Der Ausgang des letzten Schritt-Teiladdierers ist der Ausgang des zweiten Teiladdierers und liefert das zweite Teilsignal.

Zwischen den einzelnen Schritt-Teiladdierern liegen jeweils Verzögerungsglieder mit der Schrittzeit als Verzögerung, da nach jeder Summierung jeweils erst das nächste zu summierende Empfangssignal des als nächsten abgetasteten Wandlers nach einer Schrittzeit am Ausgang der Speichereinheit erscheint, die der zeitlichen Verzögerung für diesen Wandler entspricht. Dieses am Ausgang der Speichereinheit erscheinende Empfangssignal wird dann zur vorher gebildeten Summe zuaddiert.

Die Alternative des schrittweisen Aufaddierens ermöglicht beim derzeitigen Stand der Schaltungstechnik die Verarbeitung binärer Signale mit einer wesentlich größeren Zahl an Bits in sehr viel kürzeren Zeiten als das gleichzeitige parallele Aufsummieren, bei dem nicht nur zwei, sondern 0,5 η Signale gleichzeitig summiert werden. Es kommt auf die aktuelle Aufgabenstellung an, welcher Art der Teiladdition der Vorzug zu geben ist.

Das Bilden zweier Teilsignale, die einen definierten zeitlichen Abstand zueinander einnehmen, gibt die vorteilhafte Möglichkeit, den Störabstand, beispielsweise durch Korrelation, zu verbessern oder andere spezifische, an sich bekannte Signalaufbereitungen anzuschließen, für die es nicht genügt, nur das komplette Gruppensignal am Ausgang der Schaltanordnung zur Verfügung zu haben.

Eine schärfere Bündelung einer Gruppencharakteristik kann bekanntlich dadurch erzielt werden, daß die einzelnen Empfangssignale mit Staffelungswerten bewertet werden, wie es z. B. in dem Buch »Microwave Scanning Antennas«, 1964, Academic Press, New York, London, von R. C. Hansen nachzulesen ist. In der erfindungsgemäßen Vorrichtung werden zu diesem Zweck, in einer weiteren vorteilhaften Variante, die verzögerten Empfangssignale mit StafTelungswerten in einem Multiplizierwerk multipliziert und danach die Produkte als bewertete, verzögerte Empfangssignale in beschriebener Weise addiert.

Für einen Einsatz der erfindungsgemäßen Vorrichtung in verschiedenen Empfangssignalen, mit unterschiedlicher geometrischer Anordnung der Wandler

und somit auch unterschiedlichen nötigen zeitlichen Verzögerungen für die Empfangssignale, die dann anders sind als bei kreisförmiger Anordnung der Wandler, werden in einer Wetterführung der Erfindung die Ausgänge aller Speichereinheiten des Spei- s qhers mit einem steuerbaren Wählschalter als Ausgangsschalteranordnung verbunden. Mit dem Wahlschalter ist eine Umschaltung der Eingänge des Multiplizierwerks bzw. Addierwerks auf unterschiedliche Speichereinheiten möglich, entsprechend den nötigen zeitlichen Verzögerungen auf Grund der vorgegebenen geometrischen Anordnung der Wandler. Weil die Staffelungswerte ebenfalls von der geometrischen Anordnung der Wandler abhängig sind, ist es darüber hinaus zweckmäßig, den Wahlschalter mit xs einem weiteren Umschalter zu koppeln, der zugleich die neu benötigten Staffelungswerte in das Multiplizierwerk eingibt.

Die besonderen Vorteile der erfindungsgemäßen Schaltanordnung liegen darin, daß, auf Grund der zeitlich nacheinander erfolgenden Abtastung der momentanen Empfangssignale der Wandler, nur ein einziger Speicher mit nur einer Einlesestelle benötigt wird und daß für eine digitale Verarbeitung nur ein einziger Binär-Kodierer zur Anwendung kommt. Bei der digitalen Verarbeitung besteht der Speicher aus gleichlangen Schieberegistern als Speichereinheiten, die beim seriellen Umkodieren sämtlich hintereinandergeschaltet sind. Für ein Umkodieren jedes Empfangssignals in gleichzeitig vorliegende, parallele Bits wird ein Speicher aus parallelen Ketten von hintereinandergeschalteten, gleichlangen Schieberegistern zum Verzögern benutzt, wobei eine parallele Umkodierung beim heutigen Stand der Schaltungstechnik der Umkodierer in kürzerer Zeit erfolgen kann als eine serielle. Zum Bilden jedes Gruppensignals wird stets das gleiche Addierwerk benutzt, an dessen Ausgang zeitlich nacheinander die Gruppensignale für benachbarte Gruppencharakteristiken erscheinen. Die zeitliche Folge der Gruppensignale ist außerdem vorteilhaft für eine Schirmbilddarstellung, indem beispielsweise ein Zeiger auf dem Bildschirm gemäß der Abtast-Taktfrequenz umläuft, dessen Leuchtlänge jeweils der Größe der Gruppensignale gleicht. Radiale Stellungen der Leuchtlängen geben dann Richtung und Intensität einfallender Signale an, wobei in an sich bekannter Weise eine Bezugsrichtung auf dem Bildschirm eingeblendet wird.

Außerdem ist es von Vorteil, daß die einzelnen verzögerten Empfangssignale aus dem Speicher abgreifbar sind, so daß eine Verbesserung des Bündelungsmaßes der Gruppencharakteristik durch Bewertung der einzelnen Empfangssignale mit Staffelungswerten gegeben ist. die der vorgegebenen geometrischen Anordnung der Wandler angepaßt sind; ebenso ist eine Bildung von zeitlich aufeinanderfolgenden Teilsignalen möglich, die durch geschickte Weiterverarbeitung eine Verbesserung des Störabstandes ermöglicht. Derartige Weiterverarbeitungen sind in der analogen Technik in verschiedenen Varianten bekannt.

Die Erfindung ist nachstehend an Hand der Zeichnung in Ausführungsbeispielen näher erläutert. Es zeigt

Fig. 1 eine kreisförmige Anordnung eintr Vielzahl m von Wandlern,

F i g. 2 ein Zeitdiagramm für quantisierte zeitliche Verzögerungen in Abhängigkeit von nötigen zeiteiner Anordnung del Richtung

liehen Verzögerungen bei

Wandler gemäß Fi g. 1, !Richtung

Fig. 3 ein Blockschaltbild der ernndungsgemäße^ winkel α Schaltanordnung, S dem Win

F i g. 4 eine Ausführung gemäß F1 g. 3 bei serielle! \yi,W2 Umkodierung von abgetasteten Empfangssignalen, , Bei dei

Fig. 5 eine Ausführung nuch Fig. 4 mit zwef Empfang Teiladdierern zum Bilden zweier Teilsignale, | ^_0n j_n

Fig. 6 eine Ausführung gemäß F;g. 3 bei par-| Eine Tak alleler Umkodierung von abgetasteten Empfangs-j _wert der Signalen, . ^ · *· 1 · * benachbi

F i g. 7 eine Variante nach F1 g. 5 zum gleichzeitig g_enden. a gen Addieren der Teilsignale, «doppelt

Fig. 8 eine Variante nach Fig. 6 zum schritt-! f weisen Addieren zweier Teilsignale, ;,

Fig. 9 eine Weiterbildung des Blockschaltbildes^ g

nach Fig. 3 für verschiedene Empfangsanlagen mitj _licner Vt unterschiedlich angeordneten Wandlern, ξ zeitUchei

Fig. 10 eine Prinzipscnaltung zur Approximation·· _an den ■ eines Zwischenwertes zwischen zwei benachbarten, _zum ßil· quantisierten zeitlichen Verzögerungen,

F i g. 11 ein Blockschaltbild der erfindungsgemäßen Schaltanordnung gemäß F i g. 3 für sehr hohe Empfangsfrequenzen und

Fig. 12 ein Blockschaltbild der erfindungsgemäßcn Schaltanordnung gemäß F i g. 3 für eine Anzeige eines Teils von Gruppensignaler» als Sektor.

F i g. 1 zeigt schematisch eine kreisförmige Anordnung einer Vielzahl m von Wandlern Wi (i =.\,..., ni), als Empfangsanlage 1; zum Bilden einer Gruppencharakteristik, die in Richtung Ri weist, wird eine Gruppe einander benachbarter Wandler WIj der Anzahl « verwendet, wobei die Anzahl η kleiner als die Vielzahl m ist. Die Gruppe der «Wandler WIj besteht aus zwei Halbgruppen Gr und G/, die beiderseits der Richtung Ri liegen und jeweils aus 0,5 η Wandlern Wj bestehen. Zum Bilden einer Gruppencharakteristik, die in Richtung Ri = Rl weist, werden die 0,5 « Wandler Wi (/ = 1,2,..., 0,5 n) der Hübgruppe Gr und die 0,5 /1 Wandler Wj (/ = [ni - 0,5 /1],..., m) herangezogen. Nachdem diese« Wandler WIj ein einfallendes Signal einer Wellenfront aus der Richtung R 1 empfangen haben, werden ihre Empfangssignale für eine weitere Verarbeitung zeitlichen Verzögerungen // (/ = 1,2,..., 0,5 «) unterworfen. Diese zeitlichen Verzögerungen tj sind einem Lot von jedem der «Wandler WIj auf eine Referenzlinie Rri proportional, die senkrecht zur Richtung Ri liegt und eine Verbindungslinie zwischen den äußeren der Wandler W Ij bildet, die für die Richtung R 1 gleich den Wandlern W (0.5 n) und W (m - 0,5 n) sind. Die zeitlichen Verzögerungen tj selbst erhält man dadurch, daß jedes Lot durch die Ausbreitungsgeschwindigkeit im Übertragungsmedium dividiert wird.

Zum Bilden einer Gruppencharakteristik in Richtung R 2 werden wiederum Empfangssignale von Wandlern WIj benutzt, und zwar die der Wandler Wl bis W (0,5 η + I) und der Wandler W («1-0,5«+ l)bis(W(m + 1) = Wl.

Die Empfangssignale der Wandler W (m — 0,5 η + 1) bis W (0,5 η + 1) benötigen wegen der kreisförmigen Anordnung der Wandler Wi die gleichen zeitlichen Vei zögerungen tj zum Bilden des Gruppensignals für die Gruppencharakteristik in Richtung R 2, wie die vorhergenannte Gruppe von η Wandlern W Ij, da die Anzahl η der Wandler W Ij für jede Gruppe gleich ist und die Gruppencharakteristik in

dopp Empfang mit der \ Fig.-V

quantisU sind, dk zögerun) rungsein Vielzahl zeit T bt Zeit, dit mal abj zyklus 1 eingezei natensy notwem realisiji den zur rung a heiten, 3 T,.. gegebei auch e> rung f. Diagrai tungsbt Fig. mäßen . .., m) einer 1 Eingan maß d< die En gang <■ Speich hintere die en lescste abgefr Abfraj eingeli signal. nachb einges eine ! fort u das j alle η hinter Speicl werde tastur

2t 36 780

20

dnung der] igsgemSßeni

bei serieller: ignalen, \ mit ζτ/ei

3 bei par-; Empfangs-

gleichzeitiim schritt-

chaltbildes "lagen mit

roximation achbarten,

;sgemäßen ohe Emp-

ndup.gsge-: eine An- ] ;ktor.
ge Anord-5 l,...,m).: Gruppen- \ wird eine ' W Ij der :leiner als dler WIj ie beideraus 0,5 /i Gruppen- : eist, wer-',5 /i) der idler Wj Nachdem nal einer :n haben, :ere Ver-1,2,..., rungenr/ WIj auf ■enkrecht inie zwi- :, die für 5 n) und rungen r/ ; urch die i medium ■

in Richale von vVandler dler W \

- 0,5 π r kreis- ;leichen ruppenichtung indlern ür jede ; istik in

ibchtung Λ 2 ebenfalls in radiale Richtung weist. Die iwcbtung # % wt gegen die Richtung ΛI um einen [nkel* »n Drebrichtung 3 verschoben, der gleich fH Winkel zwischen zwei benachbarten Wandlern i, W 2 ist.

Bei der erflndungsgemäßen Weiterverarbeitung der (pfangssignale werden die Wandler Wi nacheinler in Drebnchtung 3 immer wieder abgefragt. ie Taktfrequenz / Takt, die gleich dem Reziprok-

immer werden nacheinander die zu Abtastzeiten an den Wandlern Wi anliegenden Empfangssignale erneut in den Speicher 6 eingelesen. Schon eingelesene Empfangssignale werden nicht gelöscht, sondern rücken mit jedem Abtastschritt eine Speicherposition SP weiter von der Einlesestelle 6 e fort. Nach q Abfragezyklen ist die letzte Speieberposition SP der ijten Speichereinheit SEq mit dem zu allererst abge-

»„,„„-, . . _ . fragten Empfangssignal des Wandlers Wl belegt.

der Zeit zwischen zwei Abfragezeiten zweier io Die Menge q der Speichereinheiten SEk (k = 1 ,...,<?) Wandler WiIW (/+ 1) ist und im fol- wird durch die maximal notwendige zeitliche Verzögerung t1 bestimmt und beträgt 11₁ geteilt durch

die Umlaufzeit T, wie in F i g. 2 dargestellt. Das zu allererst abgefragte Empfangssignal am Wandler W1 ist jetzt bezüglich der Einlesestelle 6e um die zeitliche Verzögerung 11 verschoben und befindet sich in der letzten von q · m Speicherpositionen SP des Speichers 6. Die Emptangssignale aller Wandler Wi der q Abfragezyklen befinden sich in entsprechenden Speicherpositionen SP, die kürzeren zeitlichen Verzögerungen ti, 13 ... t (0,5 ι.j bezüglich der Einlesestelle 6 e entsprechen. Somit sind verschiedenen Speicherpositionen SP verschiedene zeitliche Verzögerungen tj für die Empfangssignale zuzuordnen. Das Empfangssignal des Wandlers Wl, das vor eivier Zeit /1 abgefragt wurde, befindet sich in der letzten Speicherposition SP des Speichers 6. Das zeitlich richtig verzögerte Empfangssignal am Wandler Wl mit einer zeitlichen Verzögerung ti ist an einer

»enden als Schrittzeit τ bezeichnet ist, ist wenigstens doppelt so groß wie eine maximal auszuwertende Smpfangsfrequenz einfallender Signale multipliziert tnit der Vielzahl m der Wandler Wi. M Fig. 2 zeigt ein Zeitdiagramm realisierbarer zeitlicher Verzögerungen tv in Abhängigkeit von nötigen Seitlichen Verzögerungen tj für die Empfangssignale an den η kreisförmig angeordneten Wandlern WIj zum Bilden einer Gruppencharakteristik, wenn nur *° quantisierte zeitliche Verzögerungen tv realisierbar sind, die ganzzahlige Vielfache einer zeitlichen Verzögerungseinheit sind. Als diese zeitliche Verzögerungseinheit ist die Schrittzeit τ, multipliziert mit der Vielzahl m gewählt, die im folgenden als Umlaufzeit T bezeichnet wird. Die Umlaufzeit T ist diejenige Zeit, die verstrichen ist, bis alle m Wandler Wi einmal abgetastet worden sind, also bis ein Abfragezyklus beendet ist. Auf einer in dem Zeitdiagramm

eingezeichneten Winkelhalbierenden H des Koordi- 30 Speicherposition SP zu finden, die vom Ende des natensystems liegen alle die Punkte, bei denen die Speichers 6 nur (m + 1) Speicherpositionen SP entnotwendigen zeitlichen Verzögerungen // gleich den fernt liegt, da für kreisförmige Anordnung der Wandrealisierbaren zeitlichen Verzögerungen iv sind. Wer- ler Wi gemäß F i g. 2 die nötige zeitliche Verzögeden zur Realisierung der nötigen zeitlichen Verzöge- rung ti in der vorletzten Speichereinheit SE (q — 1) rung aber quantisierte zeitliche Verzögerungsein- 35 ^arr» besten angenähert ist und das Empfangssignal des heiten, nämlich die Umlaufzeit T und Vielfache 2 T, Wandlers W1 jetzt an vorletzter Speicherposition SP 3T,...,qT davon benutzt, so ist es nicht immer dieser Speichereinheit SiE (q — I) liegt. An der gegeben daß eine nötige zeitliche Verzögerung tj Abszissenachse des Zeitdiagramms in F ; g. 2 sind die auch exakt durch eine quantisierte zeitliche Verzöge- Speichereinheiten SEk für zeitliche Verzögerungen fv rung /v realisierbar ist. Einzelheiten dieses Zeit- 40 zu entnehmen, wobei jedem der in Wandler Wi eine Diagramms werden im Zusammenhang mit Schal- Speicherposition SP innerhalb der entsprechenden tungsbeschreibungen erläutert. Speichereinheit SEk zuzuordnen ist.

Fig. 3 zeigt ein Blockschaltbild der erfindungsge- Beispielsweise sind zu einer Abfragezeit in der

mäßen Schaltanordnung. Die Wandler Wi (1 = 1, letzten Speicherposition SP in jeder Speichereinheit ..., m) sind mit m Eingängen 4ei(i= \,...,mj 45 SEk die zu verschiedenen Umlaufzeiten T, IT, einer Eingangsschaltanordnung 4 verbunden. Diese 3T, . .., qT abgefragten Empfangssignale vom Eingangsschaltanordnung 4 schaltet nacheinander ge- Wandler Wl, in der vorletzten Speicherposition SP maß der Taktfrequenz / Takt aus einem Taktgeber 5 zu den Zeiten τ, T + τ, 2 T + τ, . .. abgefragte Empdie Empfangssignale der Wandler Wi an ihren Aus- fangssignale vom Wandler W 2 und in der ersten gang 4 a, der mit nur einer Einlesestelle 6e eines 50 Speicherposition SP jeder Speichereinheiten SEk zu Speichers 6 verbunden ist. Der Speicher 6 besteht aus den Zeiten im. T + m τ. ... abgefragte Empfangshintereinanderliegenden Speicherpositionen SP. In signale vom Wandler Wm.

die erste Speicherposition SPe werden über die Ein- Zum Bi,den der Gruppencharakteristik in Rich-

lesestelle 6e die an den Wandlern Wi nacheinander tung R 1 liegt gemäß Fi g. 2 in dci letzten Speicherabgefragten Empfangssignale in der Reihenfolge der 55 einheit SEq und innerhalb dieser in der letzten Abfrage der Wandler Wi mit der Taktfrequenz / Takt Spcicherpnsiiion SP das zeitlich richtig verzögerte aingelesen. Mit jedem neu eingelesenen Empfangssignal, d. h. mit jedem Abtasten des nächsten benachbarten Wandlers W (/+ 1) rücken alle vorher

eingespeicherten Empfangssignale im Speicher 6 um fio verzögerte Empfangssignal für (!en Wandler W1, ir eine Speicherposition SP von der Einlesestelle 6 c der elften Speichereinheit SEIl von der Einlesefort und die erste Speicherposition SPe wird frei für stelle 6 e aus gezählt und innerhalb dieser Speicherdas jüngste, abgefragte Empfangssignal. Nachdem einheit SE 11 an der drittletzten Speicherposition SF alle m Wandler Wi einmal abgefragt wurden, sind m das zeitlich richtig verzögerte Empfangssignal de; hintereinanderliegende Speicherpositionen SP des 65 Wandlers WS. In gleicher Weise sind die zeitlicl Speichers 6 gefüllt. Jeweils m Speicherpositionen SP richtig verzögerten Empfangssignale der η Wandlei Werden als Speichefeinheit SE betrachtet. Die Ab- WIi in den entsprechenden Speichereinheiten SEI tastung der Wandler Wi erfolgt fortlaufend, und

Empfangssignal des Wandlers Wl, in der vorletzten Speichereinheit SE(q— 1) und innerhalb dieser ar der vorletzten Speicherposition SP das zeitlich richtig

WIj in den entsprechende
zu finden.

²¹ 22 I

Nach der Schrittzeit t sind alle eingespeicherten laufzeit T = mr alle Eingänge 4.I.e./ einmal mit dem i' Empfangssignale um eine Speicherposition SP weiter- Ausgang 4.1.α zusamitnengeschaltet wurden Die Art- S⁽

gerückt. Zum Bilden der Gruppencharakteristik in steuerschaltung 4.1.1 ist mit einem Taktfrequenzgeber I¹

Richtung «2 Werden wieder gie gleichen zeitlichen 5.1 des Taktgebers 5 verbunden. Der Analog-Digital* ψ

^2 bis W(0,5 H+ 1) und W(m -0,5 η + 1) bis 5 Wandler 4.2.* wandelt während der Schrittzeit fdas '"

Verzögerungen r/ benötigt, jetzt für die Wandler an dem jeweiligen Wandler Wi abgetastete Empfangs- ,'

• ^(W t„^{)= W1>} „ ^die 8^leichen Speicherposi- signal in ein serielles Bitwort mit ζ Bits um, die am I'

{ionen SP wie zum Bilden des Gruppensignals der Ausgang 4s.a dieser seriellen Eingangsschaltanord- I

Gruppencharakteristik, die in Richtung Al weist. nung4s nacheinandeir im Abstand der Schrittzeit τ f' Dem Speicher 6 ist eine Ausgangsschaltanord- io erscheinen. f I

nung7 nachgeschaltet, die aus dem Speichere die Mit einer Speicherfrequenz z-jTakt werden die 1 '

zeitlich richtig verzögerten Empfangssignale der ein- ζ Bits eines Empfangssignals während der Schrittzeit τ $ '■

ielnen η Wandler Wl] ausliest und einem Addier- in einen als Serienspeicher 6s aufgebauten Speicher 6 $ '

werk 8 zuführt. Am Ausgang des Addierwerks 8, das über die Einlesestelle 6e eingespeichert wobei die V ^l

die passend verzögerten Empfangssignale addiert, er- 15 Speicherfrequenz z-fTakt in einem Speichert«- H

scheint ein Gruppensignal 9.1 für die Gruppencharak- quenzgeber 5.2 des Taktgebers 5 synchron zu der ' '

tenstik. die in Richtung R1 weist. Nach der Schritt- Taktfrequenz / Takt etzeugt wird. Der Serienspeicher j '

zeit r erscheint bei unveränderter Ausgangsschalt- 6s enthält wieder qJipeichereinheiten SEk (k = \ . '

anordnung 7 das Gruppensignal 9.2 für die Gruppen- .... q). Jede Speichereinheit SEk weist ihrerseits I 1

charakteristik, die in Richtung R 2 weist, da im Spei- ao m Speicherpositionen SP auf, wobei jede Speicher- '

ti alle eingespeicherten Empfangssignale eine position SP aus ζ Speicherzellen besteht. Innerhalb '

Spetcherposition SP weitergerückt sind und die Ein- der Umlaufzeit T hat ein Empfangssignal eines Wand- ; '

gangsschaltanordnung4 jetzt em vom Wandler Wl lers Wi eine Speichereinheit SEk durchlaufen An die <

aufgenommenes Empfangssignal an seinen Ausgang Speicherpositionen SP der Speichereinheiten SEk, die i

4a durchschallet, das über die Einlesestelle 6e in die »₅ den nötigen zeitlichenVerzöeeruneen ti (i = 1 *

erste Speicherposition SPe des Speichers 6 eingelesen 0,5n) (vgl. Fig. 2) entsprechen werden Eineänee '

wird^ Während der Umlaufzeit T = mffTakt - m · _T eines binären Serienaddie^ β".' a7s TddierwfrkI! ■

erscheinen nacheinander Gruppensignale 9i(ij 1. angeschlossen, dem ausgangsseitig ein seriell arbei- '

. . .. m) fur Gruppencharaktensuken. die in Richtung tender Digital-Analog-Wandler lL fs »Elektronik- '

^R'(> =■ 1 m) «eisen, am Ausgang des Addier- 30 Informationen«. Heft N/ 3 S 26 erschienen im '

werksj. Die Ausführung des Speichers 6 ist der ge- März 1961) nachgeschaltet is't. Verbindungen 7W2/ '

wünschten Verarbeitung der Ernpfangssignale ent- (2/=1 «) stellen die Ausgangsschaltanordnung7 ^:

sprechend zu wählen. Bei Verarbeitung analoger Si- dar. wie sie im Blockschaltbild gemäß Fig 3 sym-

gnale kann der Speichere z. B. als ein Magnetschicht- bolisch gezeigt ist. Am AusganE des seriell arbeiten-

speicher (Platte. Draht oder Band) ausgebildet sein. 35 den Digital-Analog-WanS eS \«? £d£j2 Z ί '

der sich unter einer raumfesten Einlesestelle 6 c Gruppensignale 9 i (,· ■= 1 „\ nSrirünür im

gleichförmig wegbewegt und längs dessen Bewegung«:- Rhythmus der Taktfrequenz / Takt 1

bahn Abnahmesteilen die Ausgangsschaltanordnung7 Mit dieser erfindungsgemäßen ' Schaltungsanord-

^Gruppensigna^/könnenaufcnerKathoden- %15ΪΑΑ ίϊΧί

Strahlrohre 11 dargestellt werden, indem gemäß der terweise herstellen Drehrichtung 3 nacheinander durch eine Zeitablen- In Fi e 1 ist oevdat Λοί» α u iu ^ ·.

kung gemäß der Taktfrequenz / Takt aus dem Takt- 0.5 π Wandlern Wj _nd^Jj 'S^n 2

geber 5 ein Zeiger umläuft, dessen Leuchtlänge der 0.S η WandlemV/LS ^ Halbgnippe G/ mit

Größe des jeweiligen Gruppensignals 9/ entspricht. 45 Ri \^Tv^T^T^S^F^S

Radiale Stellungen der Leuchtlängen geben dann signale die zu™S vISLt f , S ί I· T

Richtung und Intensität einfallender Signale an. wobei gehören gerSß den anS«£n"_P fl ^er S.gnale

in an sich oek«uinter Weise eine Bezugsrichtung auf 5m«n //^o hä? Ζί «eitlid-ä Verzog^

^der *^! ^i^2

Ben Schaltanordnung nach Fi g. 3. bei der die Emp- 9G/ ist das GrupSinal 9/

fangssignale nicht als analoge Größen verarbeitet F i σ 5 zetet eine AtJ

werSrfsondem nach ememleriellen Binär-Kode in Ben ä2Sf

ζ Bits umkodiert werden. Die serielle Emgangsschalt- 55 signale 9Gr, 9G/ 4

anordnung 4* besteht ans einem Abtaster 4.1. der E

vorzogst« durch einen in integrierter Schalhmgs-

technf aufgeboten Multiplexer Slisiert wird, dem werk

ein Bmär-Kodierer in Form eines Analog-Digital- denen ein EndaHHW??c H^i

Wandlers 4.2.S nachgeschaltet ist (Digitale HektSnik 60 pe^sTgnak StSJSThS₁T-I ^?lWf ^ °Sfi

m der Meßtechnik und Datenverarbertung, F. Dοk- nachSSt^.^™ S-^'TÄ·⁹⁰"'ιul

tor und J. Steinhauer. 1971, BarTdl und Π. werdl? dfe i^ ^ ^^^ΐ⁶^*

^ips^chbücher, Deutsche Philips GmbH. Harn- signale über ^Sd«^ τΙ

burg). Der Abtaster 4.1 wird über eme vorprogram- und dem Teiladdierer K She/ Ve^

mierte Ansteoerschaltimg 4.1.1 derart angesteuert. 65 (/= fm-0 5nl «λ Lj^e^^d

daß sein Ausgang 4.1 α jeweils nach Ablauf der !L,a des onTätnT,,?^¹¹⁶^ 5?

S^ritteeit r nachemander auf seine Einginge 4.! eJ signal 9 G αΠΛίΐϊΚ ^i

(.= .,... ,^geschalte, wird, so daß nach der Um- Γ^

r-X-.-- — ·- -ν*τ?ρ**

lern Wj gebildet ist, die von der Richtung Ri der Gruppencharakteristik in Drehrichtung 3 liegen, während ein Ausgangssignal des Teiladdierers 8.5.2 das Teilsignal 9Gl derjenigen Empfangssignale ist, die von den der Richtung Ri der Gruppencharakteristik entgegen der Drehrichtung 3 liegenden 0,5 η Wandler Wj empfangen wurden.

Eine Ausführung der erfindungsgemäßen Schaltanordnung mit einer Umkodierung der einzelnen Empfangssignale gemäß einem Binärkode in t parallel vorliegende Bits zeigt F i g. 6. Die parallele Eingangsschaltanordnung Ap besteht hier wieder aus dem i Multiplexer 4.1, der über die Ansteuerschaltung 4.1.1 angesteuert wird, die ihrerseits mit dem Taktfrequenzgeber 5.1 des Taktgebers 5 verbunden ist. Der einzige Ausgang 4.1.α des Multiplexers 4.1 ist mit einem parallel arbeitenden Analog-Digital-Wandler 4.3 verbunden, der ζ Ausgänge 4.a.l, ..., A.a.z gemäß der Zahl ζ paralleler Bits aufweist. Die ζ Ausgänge 4.a.l, ..., 4.a.z sind über einen z-Bit-Paralleleingang als Einlesestelle 6 e mit einem Parallelspeicher 6 p verbunden als wieder einzigem Speicher 6 bezüglich der Vielzahl m von abzufragenden Wandlern Wi der Empfangsanlage 1.

Der Parallelspeicher 6.p besteht aus q Speichereinheiten SEk (k = 1, ..., q), wobei jede Speichereinheit SEk aus ζ parallelen Schieberegistern besteht und je q Schieberegister hintereinandergeschaltet und mit ihren Tatteingängen (nicht gezeichnet) mit dem Taktfrequenzgeber 5.1 des Taktgebers 5 verbunden sind. Je eine Speicherposition SP besteht aus ; parallelen Speicherzellen in einer der Speichercinheiten SEk. Die nötigen zeitlichen Verzogerungen tj werden wieder in denjenigen Speichereinheiten SEk angenähert abgegriffen, die sich für eine kreisförmige Anordnung der Wandler Wi aus F i g. 2 ergeben. Die den η Wandlern W Ij zum Bilden einer Gruppencharakteristik zugeordneten Speicherpositionen SP in den Speichereinheiten SEk werden über η Verbindungen 7W2j (7Wl,..., 7W[m-0,5n], . . ., IWm) als Ausgangsschaltanordnung 7 einem binären Paralleladdierer 8p als Addierwerk 8 zugeführt.

Eine nötige Ausgangsbitzahl des binären Paralleladdierers 8 p bestimmt sich aus der Anzahl η der für ein Gruppensignal 9/ in Betracht gezogenen Wandler WIj und aus der Zahl ζ der Bits der umkodierten Empfangssignale. Dem binären Paralleladdierer 8.p ist ein Digital-Analog-Wandler lO.p nachgeschaltet, |der an seinem Ausgang nacheinander die Gruppen- |signale 9 i liefert.

Um die Verbindungen 7 WIj zu reduzieren, kann !vorteilhaft eine Variante der Schaltanordnung gemäß |F i g. 5 verwendet werden, die in F i g. 7 dargestellt list. Bei der seriellen Umkodierung der Empfangs-I signale in ζ serielle Bits besteht der Serienspeicher 6-s |aus q hintereinandergeschalteten Speichereinheiten E SEk, wobei jede Speichereinheit SEk jeweils m Spei-[ cherpositionen SP und jede Speicherposition SP je-' weils ζ Speicherzellen aufweist. Jede Speichereinheit SEk besitzt, im Gegensatz zu den vorher beschriebenen Ausführungen, nur einen einzigen Ausgang an ihrem Ende, also an ihrer letzten Speicherzelle. Der Ausgang der letzten Speichereinheit SEq entspricht der zeitlichen Verzögerung/1, d.h., wenn ein schrittweise durch den Serienspeicher 6 s geschobenes Empfangssignal diesen Ausgang erreicht, ist seit dem Passieren der Einlesestelle 6e gerade die Zeit /1 verstrichen. Der Ausgang an der vorletzten Speichereinheit SE(q -\) entspricht der zeitlichen Verzögerung ti bezüglich der Einlesestelle6e (vgl. Fig. 2) und so folgend, wobei der Eingang der ersten Speichereinheit SEI der zeitlichen Verzögerung / (0,5 ri) ent-S spricht, wie es in F i g. 2 dargestellt ist. Es werden bei der Schaltanordnung gemäß Fig. 7 also nicht mehr die verzögerten Empfangssignale aus Speicherpositionen SP innerhalb jeweils einer Speichereinheit SEk abgegriffen, sondern jeweils am Ausgang einer

ίο Speichereinheit SEk. Somit ist der Aufwand für die Ausgangsschaltanordnung 7 von η Verbindungen 7 W Ij auf die Hälfte, nämlich auf 0,5 « Verbindungen 7 Wj, verringert.

Hat die serielle Eingangsschalt anordnung 4 s nach je einem Abfragezyklus des Empfangssignals am Wandler W1 erneut durchgeschaltet, so steht in diesem Moment an jedem Ausgang jeder Speichereinheit SEk ebenfalls das Empfangssignal des Wandlers Wl, jedoch von Abfragezeiten vorhergehender Abfrage-

zyklen, wobei am Ausgang der letzten Speichereinheit SEq das Empfangssignal des Wandlers Wl ansteht, das vor der Zeit /1 vom Wandler Wl empfangen wurde. Nach der Schrittzeit τ steht dann am Ausgang der vorletzten Speichereinheit SE(q — 1) das Emp-

fangssignal des Wandlers Wl, das vor der Zeit ti empfangen wurde. Wiederum nach der Schrittzeit τ ist am Ausgang der Speichereinheit SEIl als beste Annäherung der nötigen zeitlichen Verzögerung f3 (vgl. Fig. 2) dasjenige Empfangssignal des Wand-

lers W 3 abzunehmen, das vor etwa einer Zeit r3 vom Wandler W 3 empfangen wurde, und so folgend sind die Empfangssignale aller Wandler Wj an den den zeitlichen Verzögerungen tv entsprechenden Speichereinheiten SEk abzunehmen.

Jeweils die Schrittzeit τ liegt zwischen den einzelnen, zeitlich richtig verzögerten Empfangssignalen, die zu einem Teilsignal 9Gr bzw. 9 Gl aufzusummieren sind. Um eine gleichzeitige Addition der einzelnen, nacheinander eintreffenden, richtig verzögerteil Empfangssignale der Wandler Wj. z. B. der Halbgruppe Gr durchzuführen, werden an die Ausgänge der Speichereinheiten SEk, für das angegebene Beispiel an die Speichereinheiten SE6, SEIl, SE(q- 1), SEq, und an die Einlesestelle 6 e des Serienspeichers fts Schieberegister 12./ (/ = 1,..., 0,5 ri) geschaltet, deren Speicherzeiten sich gerade um die Schrittzeit τ unterscheiden. Das Schieberegister 12 (0,5 ri) mit der größten Speicherzeit ist mit der letzten Speichereinheit SEq verbunden und speichert das Empfangssignal

5» thit der zeitlichen Verzögerung rl so lange, bis der fetzte Wandler Wj der ersten Halbgreppe Or abgetastet wird und sein Empfangssignal an der Einlesestelle 6e des Serienspeichers 6i erscheint. Die größte Speicherzeit ist somit gleich der HaIb-

gruppenzeit 0,5 η ■ τ abzüglich der Schrittzeit, nämlich (0,5 n— 1) ·». Diese größte Speicherzeit wird im längsten Schieberegister 12(0,5«) durch (0,5 n —1) Speicherzellen-Einheiten Ed (d= 1,2,..., [0,5 η-I]) und eine Schiebefrequenz realisiert. Bei serieller Umkodierung enthält jede Speicherzellen-Einheit Ed des Schieberegisters 12. (0,5 η) ζ Speicherzellen, and die Schiebefrequenz ist gleich der Speichertaktfrequenz zj Takt.

Das Schieberegister 12. (0,5 n— 1) ist mit der vor-

letzten Speichereinheit SE (q-1) verbunden und besteht aus (0,5 π — 2) Speicherzellen-Einheiten El, E2, ..., E (0,5 η - 2). Sein benachbartes Schieberegister 12.3 weist für unser angegebenes Beispiel lediglich

Teilsignal rif hinter der

SE(<?~ des Wandlers

(m -

T*_ign„₅

to

langssi

»esteh

iariillt

ist, erscheint nun nach der
der Halbgruppenze.t W η · r da
fangssignal des Wandle s W (m

4.5,«: der ^^^^
Empfangssignal der zweien

Wandler^/ / = I«-0,5 »],...
zweiten Te. signals ⁹?'jhort
hegen an allen Ausgang«m der

0,5«)

^O 5ÄvcÄTÄne^JSSJ \jn u,j π/ ^νυ" r- .. ₇ Rüden des

angegangener ^Mragezyklen an Zum B.lden des

fspii ,. _fUr das Gruppensignal 9/ der Gruppenchafakteristik, _uf P ¹⁵ _d£ _{in Richtung R}f _weist, benötigt wird. Es wird also Ausgang * Speichereinheit SEg direkt

mit einem Serien-Teiladdierer 8,2 verbunden, der das zweite Teilsignal 9 G/bildet.

_{Nachdem das} ^B _{erste TeiIsigna}| ₉ Gr gebildet wurde, Abteteg _die ,_eich ^B _{der Umlaufzeit Γ abz}üg-

Tei.signal 9g! fü^das gleiche Gruppensigna. 9/ an, Ausgang des zweiten Teiladdierers 8.J.2 erscheint.

werd _{g ?}_,

m der Abtastfolge
fangssignal fur die
der Schnttzeit r m
bewahrt werden. ^Dm

muß diese EmO addiercr 8£S addiert. Dem Endaddierer 8ES ist ein muß du»^s bmp cjgitai.Analog-Wandler 10.. nachgeschaltet, an des- Weis

sen Ausgang das Gruppensignal 9/ als Summe der ncht f_dl_Signale 9Gr und 9 G/ erscheint. Jeweils fang

_{im Abstand d} ^B _{er Schrittzeit T en}._{cheinen die Grupp}en-

^ p

IM auf. 12.1 aut

^«tem

SSSSräs«

signal des Wandlers Wl am Ausgang der letzten Sneichereinheit SEq für die gleiche Zeit aufbewahrte Ni der Sch inzeit , erscheint an der Einlesestelle

.? das momentan abge-

fr»giEm5!Ä2toW.n( und ebenso Empfangssignale dieses Wandlers W Z 0 5," M) aus vorangegangenen Abfrage/yklen an den Ausgängen aller Speichereinheiten 5£*. Am Ausgang de ^Speichereinheiten 5£6 wird dieses Empfanessienal absTeeriffen. da es zum Bilden des zweiten TeiwSls 9G? die zeitliche Verzögerung tA (vgl. Fiε 2) benötigt und für eine Zeit, die gleich der Halbgruppenzeit 0.5 η r abzüglich der doppelten Schritt?eit τ ist im Schieberegister 12.2 gespeichert. Um Aufwand an Schaltmitteln einzusparen, wird zum Erreichen dieser nun am Ausgang der Speichereinheit SE6 erforderlichen Speicherzeit (0,5 π - 2) τ das hier schon vorliegende Schieberegister 12.2 mit nur einer SDeicherzellen-EinheitEl nun derart verlängert, daß es insgesamt (0 5«-2) Speicherzellen-Einheiten Ed W= 1 2 [0^5 π - 2]) enthält und damit die Speicherzeit \θ,5η - 2) · r bewirkt.

Wiederum nach der Schritteeitr erscheint am Ausgang der Speichereinheit SEIl das Empfangssignal des Wandlers W(m-2), das für eine Speicherzeit, die gleich der Halbgruppenzeit 0,5 η ■ τ abzüglich der dreifachen Schrittzeit r ist. im Schieberegister 12.3 aufbewahrt wird Bei dieseT vorteilhaften Variante der erfindungsgemäßen Schaltanordnung ist für das Aufbewahren dieses Empfangssignals zum gleichzertigen Addieren der zeitlich richtig verzögerten Empfangssignale der 0,5 η Wandler Wj dex zweiten Halbgruppe Gl kein zusätzlicher Schaltaufwand erdieser in Fig. 7 aufgezeigten

ten liegt darin, daß nur immer am Ende von Speichereinheiten SEk des Serienspeichers 65 die einzelnen richtig verzögerten Empfangssi"nale einer HaIb-

gruppe Gr bzw. G/ von 0,5 η Wandlern Wj abgegriffen werden, so daß im Serienspeicher 65 gleich lange Schieberegister mit nur einem einzigen Ausgang an ihrer letzten Speicherzelle benutzt werden, die billig und räumlich sehr klein sind.

Bei einer Umkodierung der Empfangssignale in ζ parallele Bits entsprechend der Darstellung in F i g. 6 wird die Schaltanordnung gemäß F i g. 7 nur insofern geändert, daß die parallele Eingangsschaltanordnung 4p mit nachgeschaltetem Parallelspeicher

6.p vorgesehen ist und die Schieberegister 12/ gerade t mal parallel angeordnet sind, wobei eine Speicherzellen-Einheit E lediglich aus einer Speicherzelle besteht. Die Schieberegister 12/ werden wie der Parallelspeicher 6 p mit der Taktfrequenz / Takt des

Taktfrequenzgebers 5.1 beaufschlagt. Die Serien-Teiladdierer 8^.1 und 8.s.2 sind durch je einen binären Parallel-Teiladdierer zu ersetzen, und die Verzögerungsschaltung 13 wrrd in diesem Fall durch Z parallele Schieberegister realisiert, die sämtlich die

6e Speicherzellenzahl (m - 0,5 ή) aufweisen. Wegen dieser offensichtlichen Äquivalenz ist der Inhalt der F i g. 7 nicht noch einmal für den Fall der Umkodierung in ζ parallele Bits dargestellt

F i g. 8 zeigt eine Weiterbildung der Erfindung zum

Bilden zweier Teilsignale 9<£?r, 9Gi und des Grup pensignals 9i durch schrittweises Aufaddieren der verzögerten Empfangssignale im modifizierten Addierwerk 8 für den Fall de» Umkodierung der Emp-

Hall aes

; tior

on diijangssignale in ζ parallele Bits. Das Addierwerk 8 ten ßiPjesteht hier aus jeweils (0,5 « —1) Schritt-Teil addie-

zweiULa'ern 8.3.rf; d = 1, ..., (0,5 n-1); 8A.d; d = 1,...,

(g^i) 0,5 η-1) für jedes Teilsignal 9Gr, 9G/ und einem left\ M parallelen Endaddierer 8EP. Die letzte SpeicherleiGÜferl :inheit SEq des binären Parallelspeichers 6,p ist über nfl de?f :in Verzögerungsglied 14 mit einer Verzögerungszeit, fegiSIpi lie der Schrittzeit τ gleich ist, mit einem Eingang rzeilen- *.3.1.e.l eines Schritt-Teiladdierers 8.3.1 verbunden, ich der ler mit seinem anderen Eingang 8.3.1.e,2 mit den letzten Ausgängen der Speichereinheit SEk für die zweit-Wandängste zeitliche Verzögerung verbunden ist, also im vetches genannten Beispiel mit der vorletzten Speicherernheit Js 9Gl SE(Q-1) für die zeitliche Verzögerung ti. Das Vereristik, fzögerungsglied 14 wird deshalb vorgesehen, damit rd also|das erst nach der Schrittzeit τ an der vorletzten Spei-

dtrekt «hereinheit SE{q-1) auftretende Empfangssignal des en, derjdem Wandler Wi benachbarten Wandlers W{i+l)

mit der zeitlLhen Verzögerung ti zeitrichtig mit dem

wurde, Empfangssignal des vorherigen Wandlers Wi addiert

abzug- werden kiinn. Die Ausgänge des Schritt-Teil addiere rs

zweite 8.3.1 sind über ein gleiches Verzögerungsglied 14

,eVm- η·τ in
nddai Endist ein
in desne der
Jeweils
jppenbarten

'arian-Mcherzelnen

?egrifl

ng an
billig

ale in

ng i"
7 nur

ijktel

iebev

i des
ärfen-

fidfc
fdfetder

g ggg

mit Eingingen 8.3.2.e.l eines gleich aufgebauten Schritt-Teiladdierers 8.3.2 verbunden, dessen zweite Eingänge 8.3.2.e.2 mit den Ausgängen der Speichereinheit SEIl verbunden sind, die das zettrichtig verzögerte Empfangssignal des nächst benachbarten Wandlers W(i+2) liefert. Die folgenden Schritt-Teiladdierer 8.3.3 bis 8.3.(0,5 η -1) sind in gleicher Weise verdrahtet, wodurch eine schrittweise, zeitrichtige Addition der nacheinander abgefragten Empfangssignale eines Teilsignals 9Gr erreicht wird. Am Ausgang des Schritt-Teiladdierers 8.3.(0.5 η-1) erscheinen die Teilsignale 9 Gr.i. für die Halbgruppe Gr von Wandlern Wj, die in Drehrichtung 3 zur Richtung Ri der Gruppencharakteristik liegen.

Nach der Umlaufzeit T abzüglich der doppelten Halbgruppenzeit η ■ r seit dem Beginn des Eildens des ersten Teilsignals 9Gr erscheint an der Einlesestelle 6e des Parallelspeichers 6.p das zeitrichtig verzögerte F.mpfangssignal des zur Referenzlinie Rri am nächsten liegenden Wandlers Wj, für die Referenzlinie Rri ist es der Wandlers W(m-0.5 n), wie es in Fi g. 1 dargestellt ist. Dieses Empfangssignal wird über ein Verzögerungsglied 14 einem Schritt· Teiladdiem 8.4.1 zugeführt, dessen zweite Eingänge 8.4. Ic 2 mit der Speichereinheit SE* verbunden ist, die der nächst größeren zeitlichen Verzögerung tj [entspricht, im genannten Beispiel ist es die Speichereinheit SE6 für /4 gemäß Fig. 2. Wiederum nach i der Schrittzeit τ erscheint am nächsten Ausgang des I Parallelspeichers 6.p, nämlich an der Speichereinheit .9EIl, das zeitlich richtig verzögerte Empfangssignal des nächst benachbarten Wandlers W{m—3) in Drehrichtung 3, das zu dem Ergebnis der voherigen Addition in einem Schritt-Teiladdierer 8.4.2 addiert wird. Über ein weiteres Verzögerungsglied 14 ist dieser Schritt-Teiladdierer 8.4.2 nrit einem weiteren Schritt-Teiladdierer 8.4.3 verbunden, der seinerseits mit dem nächst benachbarten Aasgang (SE[q— IJ) des Parallelspeichers 6.p verbunden ist. Der letzte Schritt-Teiladdierer 8.4(0,5 n-1) ist nrit den Ausgängen der letzten Speichereinheit SEq des Parallelspeichers 6.p verbunden und liefert ausgangssertig die Teilsignale 9 GU für die Halbgruppe G/ von Wandlern Wj, die zn Richtung Ri der Gruppencharakteristik entgegen der Drehrichtnng 3 liegen.

Zwischen der Bildung des ersten Teilsignals 9Gr und des zweiten Teilsignals 9Gl des Gruppensignals 9/ vergeht jeweils die Umlaufzeit Γ abzüglich der Halbgruppenzeit 0,5 η τ, deshalb wird das erste Teilsignal 9Gr über Schieberegister als Verzögerungs-

,'j schaltung 13 verzögert, deren Speicherzellenzahl (m — 0,5 n) ist. Die Schieberegister der Verzögerungsschaltutig 13 und die Verzögerungsglieder 14, beispielsweise realisiert durch Speicher-Flip-Hops, sind sämtlich mit dem Taktfrequenzgeber S.l für die

ίο Taktfrequenz / Takt verbunden, damit alle verzögerungsbestimmenden Schaltelemente synchron betrieben werden, was hier jedoch der Übersicht halber nicht dargestellt worden ist.

Dem Endaddierer 8EP ist ein Digital-Analog-Wandler 10.ρ nachgeschaltet, an dessen Ausgang die Gruppensignale 9i nacheinander im Zeitabstand der Schrittzeit τ erscheinen.

F i g. 9 zeigt eine Weiterführung der erfindungsgemäßen Schaltanordnung nach F i g. 3 für verschiedene Empfangsanlagen mit unterschiedlich angeordneten Wandlern Wi. Während F i g. 2 die realisierbaren zeitlichen Verzögerungen iv in Abhängigkeit von den notwendigen zeitlichen Verzögerungen // für eine kreisförmige Anordnung von m Wandlern W/

as darstellte, gemäß denen in F i g. 4 bis 8 jeweils feste Verbindungen 7 W 2 als Ausgangsschaltanordnung 7 vorgesehen waren, wird mit der Schaltanordnung gemäß F i g. 9 das Problem einer Anpassung an die zu unterschiedlichen Anordnungen der Wandler W/ gehörenden, zeitlichen Verzögerungen tj gelöst, dadurch, daß die Ausgänge nicht nur bestimmter, sondern jetzt aller Speichereinheiten SEk (k = 1, .... q) des Speichers 6 herausgeführt sind und jeweils mit Eingängen von maximal η Wahlschalter 15.2/(2/

" 1.2 n) als Ausgangsschaltanordnung 7 verbunden sind. Es werden maximal π Wahlschalter

15.1 15« verwendet, wenn wieder η Wandler

WIj zum Bilden einer Gruppencharakteristik herangezogen werden sollen, wobei jeder Wahlschalter

15.2/ der Wahlschalter 15.1, . .., 15n fo viele Eingänge aufweist, wie der Speicher 6 Speitiiereinheiten SEk hat. Durch einen Umschalter 16 sind die Wahlschalter 15.2/ ansteuerbar, derart, daß nur jeweils ein einziger Eingang jedes Wahlschalters 15.2/ auf

seinen einzigen Ausgang geschaltet ist. Gemäß der geometrischen Anordnung der Wandler Wi einer '■<■ ι Moment verwendeten Empfangsanlage ist der Ausgang des Wahlschalters 15.1 über einen seiner Eingänge mit derjenigen Speichereinheit SEJt verbunden,

so die der längsten nötigen zeitlichen Verzögerang tj entsprich», der Ausgang des Wahlschalters tSJt ist über einen seiner Eingänge mit derjenigen Speichereinheit SEk verbunden, die der zweitlängsten nötigen zeitlichen Verzögerung tj entspricht Alle übrigen

Wahlschalter 15.2/ sind entsprechend durch den Umschalter 16 eingestellt, wobei der Umschalter 16 für in Frage kommende Geometrien von Empfangsanlagen vorprogrammiert ist.

Es ist bekannt, das Bündeiungsmaß von Gruppen-Charakteristiken durch Amplitudenbewertung der Empfangssignale zu beeinflussen, indem der Geometrie der Anordnung der Wandler Wi angepaßte Staffelungswerte mit den zeitlichen verzögerten Empfangssignalen multipliziert werden. Auch bei dieser

erfindungsgemäßen Schaltanordnung läßt sich diese Bewertung vorteilhaft realisieren, indem im Zuge der Ausgangsschaftanordnung 7 die zeitlich richtig verzögerten Empfangssignale an den Ausgängen der

Wählschalter 15,2/ mit individuellen Staifelungswert«m jnultiphzjert werden. Beim Umschalten der zeitliehen Verzögerungen // für unterschiedliche geometrische Anordnungen von Wandlern Wi müssen dann auch die Staffelungswerte geändert werden. Jeder Ausgang der Wahlschalter 15.2/ wird dazu gemaß Fig. 9 mit Multiplizierwerken 12,2j(Zj = 1, ..., n) verbunden, deren zweite Eingänge mit einem Staffelwertgeber 18 für unterschiedliche, gemäß der geometnschen Anordnung der Wandler vorgegebene Staffelungswerte zusammengeschaltet sind. Die Ausgange der einzelnen Multiplizierwerke 17.2/ entsprechen den Ausgängen der Ausgangsschaltanordnung 7 nach Fig. 4 bis 8, wobei der Ausgang des Multiplizierwerks 17.1 die Verbindung 7 Wl, der Ausgang des Multiplizierwerks 17.2 die Verbindung 7W2, usw. darstellen. Zum Bilden zweier Teilsignale 9Gr, 9Gl, wie in Fig. 7 oder 8 dargestellt, werden nur 0,5 η Wahlschalter 15./(/ = 1, ..., 0,5 /1) und Multiplizierwerke 17./(/= 1, ..., 0,5n) benötigt, deren Ausgänge dann den Verbindungen 7 W1/7 Wm und 7 W 2/7 W(m - 1),..., 7 W 0,5 n/7 Wm - 0,5 m entsprechen. Der Umschalter 16 ist mit dem Staffelwertgeber 18 verbunden und bewirkt ein Umschalten der Staffelungswerte im Staffelwertgeber gemäß vorgegeb Miem Programm.

Aus obengenannten verdrahtungstechnischen Gründen kann es sinnvoll sein, möglichst wenige Ausgänge des Speichers 6 vorzusehen, wodurch jedoch die Quantisierung der zeitlichen Verzögerungseinheiten entsprechend grob wird. Zur Verbesserung der Annaherung an nötige zeitliche Verzögerungen //, z. B. gemäß Fig. 2, kann in einer Weiterbildung dieser Erfindung eine Approximationsschaltung vorgesehen werden. Fig. 10 zeigt eine solche Approximationsschaltung, die zur Approximation einer gewünschten zeitlichen Verzögerung tj = t + x ■ τ dient. Die Zeit x-τ hegt innerhalb einer zeitlichen quantisierten Verzogerungseinheit, nämlich der Umlaufzeit T = m ■ r, die durch Eingang und Ausgang einer Speichereinheit SEk gegeben ist. Der Eingang der Speichereinheit Sbk weist ein Empfangssignal mit einer zeitlichen Verzögerung t auf, die kürzer als die gewünschte ist. Der Ausgang der Speichereinheit SEk weist ein um die Umlaufzeit T = ,v _T dagegen verschobenes Empfangssignal auf, dessen zeitliche Verzögerung t + mx anger als die gewünschte ist. Die gewünschte zeithche Verzögerung //- t + x-_T liegt zwischen Eingang und Ausgang der Speichercinheit SEk. Nur Eingang und Ausgang der Speichereinheit SEk sind zuganglich und werden jeweils mit einem Multiplizierer

i ^Ua- c- ^v,^erbunden·

Ist die Speichereinheit SEk Teil eines Analogwert-

Speichcrs 6, so wird dem Multiplizierer 19.1 als Multiplikant eine analoge Größe (m x)/m zugetulirt, wobei die Größe bestimmt ist durch die langere zeiüiche Verzögerung (t + mx) abzüglich der gewünschten zeitlichen Verzögerung tj= t + x-τ bezogen auf die Umlaufzeit T = m ■ τ. Dem Multiplizierer 19.2 wird eine analoge Größe (x/m) zugerührt, die gleich ist der gewünschten zeitlichen Verzögerung //■ = / + χ. _T abzüglich der kürzeren zeitlichen Verzögerung /, bezogen auf die Umlaufzeit T- rn-T. Bei Verwendung eines digitalen Speichers 6, der mit in ζ serielle Bits kodierten Empfangssignalen gespeist wird, arbeiten die Multiplizierer 19.1 und 19 2 seriell binär, wobei ihre Multiplikanten seriell als binäre Größe eingespeist werden.

Bei Verwendung parallel binärkodierter Empfangsignale sind die Multiplizierer 19.1 und 19.2 sowj» ihre MuJtiplikanten entsprechend aufgebaut.

Die Multiplizierer 19.1 und 19.2 sind ausgangsseiüg mit einem ihrem Aufbau angepaßten Addierer 8.5 verbunden, an dessen Ausgang das Signal mit der gewünschten zeitlichen Verzögerung // = ι +_x ._T abzunehmen ist. Mit HiIf(J der üblichen Exponential-Schreibweise zum Betrachten zeitlich sich ändernder Größen läßt sich nachweisen, daß zumindest bei hinreichend niedrigen Emplfangsfrequenzen mit Hilfe der Approximationsschaltung nach Fi g. 10 eine gute Annäherung an die gewiiinschte zeitliche Verzögerung//erreichbar ist

-5 Andererseits ist eine feinere Quantisierung der Umlaufzeit als der quantisierten zeitlichen Verzögerungseinheit T = mlfTakt auch dadurch möglich daß die Taktfrequenz fTakt erhöht wird. Beim heutigen Stand uer integrierten Schalttechnik ist jedo-h eine beliebige Erhöhung der Taktfrequenzen noch nicht gegeben, da der Abtaster in Form eines Multiplexers innerhalb einer Schrittzeit r, die gleich dem Reziprokvvcrt der Taktfrequenz fTakt ist, nacheinander verschiedene analoge Empfangssignale zweier benachbarter Wandler Wl durchschalten muß, was mehr Zeit erfordert als ein Durchschalten binärer Größen. Eine Verkleinerung der Umlaufzeit T ist aber nach einem zusätzlichen Gesichtspunkt dieser Erfindung dadurch zu erreichen, daß die Eingangsschaltanordnung 4 und der Speicher 6 der erfindungsgemäßen Schaltanordnung mehrfach aufgebaut wird. Bei einer zu erzielenden quantisierten zeitlichen Verzögerungseinheit von 7" = τ m/v werden ν Eingangsschaltanordnungen 4'a, 4'b, ..., 4'v und ν Speicher

6Ό, 6'b 6'v benutzt, wie in Fig. 11 dargestellt

Die Abtaster in den ν Eingangsschaltanordnungen 4'a, 4'b, .... 4'v werden derart angesteuert, daß die m Wandler Wi(i = 1, ..., m) in gleicher Reihenfolge, jedoch um gleiche Wandlerzahlen m/v versetzt mit der Taktfrequenz / Takt abgetastet werden Wenn die Eingangsschaltcinordnung 4'a das Empfangssignal am Wandler WIa durchschaltet, ist gleichzeitig der Abtaster der Eingangsschaltanordnung 4'b mit dem Wandler WIb im Eingriff, der /5 m/v Wandler Wi in Drehrichtung 3 vom Wandler WIa entfernt angeordnet ist, und der Abtaster der Eingangsschaltanordnung 4'v mit dem Wandler WIv, der vom Wandler WIa auch wieder m/v Wandler Wi, aber entgegen der Drehrichtung 3 entfernt angeordnet ist. Bei gleicher Taktfrequenz (Takt sind somit die verzögerten Empfangssignale mit einer feineren Stufung der quantisierten zeitlichen Verzögerungseinheit T = ml'vfTakt aus den nachee-

schalteten Speichern 6'a 6'v mit nur einer Aus-

gangsschaltanordnung 7 abnehmbar, der das Addierwerk 8 nachgeschaltet ist. Ein anderer großer Vorteil liegt bei der mehrfachen Anwendung der Eingangsschaltanordnung 4' mit nachgeschaltetem Speicher 6' darin, daß einfallende Signalle mit höheren Empfangsfrequenzen auswertbar werden, da die einzelnen Wandler Wi schon nach der Umlaufzeit T geteilt durch v, also nach T = T/v, erneut abgefragt werden, d. h. mit einer v-fachen Taktfrequenz. Die maximal auszuwertende Empfnngsfrequenz liest jetzt v-mal höher als bisher.

Der Mehraufwand durch den Einbau mehrerer Eingangsschaltanordnungen 4' mit nachgeschalteten Speichern 6' ist insbesondere dann von Vorteil wenn

tastei

Di< werk zugef durch

Na ist es tor S

ristiki

zweit'

jenige

zu G

31

npfangs- j .2 sowie i

Umgangs- j \ddierer j mal mit I t + x-τϊ >nential- * idernder bei hinit Hilfe ine gute /erzöge-

wg der ι 'erzöge- 5 nöglich, im heu- : jedoch :n noch J Muhich dem iachein-■ zweier jß, was binärer t T ist ϊ dieser ngangsidungsit wird. ;n Verfigangspeicher gestellt, nungen daß die teihen-/ersetzt verden. Emp- :et, ist :anordiff, der 'andler ter der 'andler :r m/v 3 entfTakt t einer ι Verachge- r Ausxddier-

Inipfangsfrequenzen einfallender Signale noch ausgleitet werden sollen, die so hoch liegen, daß die lcbnotogjsch bedingten Verarbeitungszeiten des Ab-Isters 4.1 sowie des Digital-Analog-Wandlers 4.2,s Ir. 4,3 größer sind als die Schrittzeit τ zwischen Jei für die Auswertung so hoher Empfangsfrequenfen notwendigen Abtastzeiten, die stets gleich dem Reziprokwert der Taktfrequenz fTakt für die Steuefgng der Gesamtanordnung dieser Schaltanordnung

|t

1 Die Gruppensignale 9i am Ausgang des Addierwerks 8 werden wieder der Kathodenstrahlröhre fogeführt, deren Zeitablenkung in Drehrichtung durch die Taktfrequenz fTakt erfolgt, und angezeigt. I Nach einem weiteren Gesichtspunkt der Erfindung Ist es aber auch möglich, nur einen bestimmten Sektor S, also nur einen bestimmten Teil der Gruppensignale 9/, auf der Kathodenstrahlröhre 1/ darzustellen, nämlich beispielsweise nur die Gruppensignale 9y(y = 1, 2, ..., w) von Gruppencharakteristiken, die in die Richtungen Ry (y = 1, 2, ..., w) weisen, wobei w kleiner als m ist (s. F i g. 1). Zu diesem Zweck werden, wie in Fig. 12 dargestellt, einer Auswahlschaltung 20 alle nacheinander erzeugten Gruppensignale 9/(/ = 1, .. ·, m) zugeführt, deren zweiter Eingang mit dem Ausgang der Anwahlschaltung 4.1-1 der Eingangsschaltanordnung 4 verbunden ist. Die Auswahlschaltung 20 schaltet nur diejenigen der Gruppensignale 9/ an ihren Ausgang, die zu Gruppencharakteristiken der Richtungen Ry {y = 1. .. ■, w) gehören. Alle übrigen Gruppensignale 9(i — y) erscheinen nicht am Ausgang der Auswahlschaltung 20, der mit der Kathodenstrahlröhre 11 verbunden ist. Die Kathodenstrahlröhre 11 zeigt nun nur die Gruppensignale 9 y an, die im Sektor S liegen. Wieder entspricht die Leuchtlänge des Zeigers der Intensität und seine Lage im Sektor 5 der Richtung Ry der einfallenden Signale.

Es sei noch erwähnt, daß die erfindungsgemäße Schaltanordnung ebenfalls zum Senden geeignet ist, indem denjenigen Speichereinheiten SEk des Speichers 6, die den zeitlichen Verzögerungen // entsprechen, ein gegebenenfalls digitales Sendesignal zugeführt wird und das Ende des Speichers 6 gegebenenfalls über den Analog-Digital-W;'adler 4.2.5 bzw. 4.3 mit deren Abtaster 4.1 verbunden ist, dessen Eingänge A.e.ifj — \, ..., m) über Verstärker mit Tiefpaßverhalten mit den nun zum Senden verwendeten Wandlern Wi zusammengeschaltet sind. Die Ansteuerschaltung 4.1.1 steuert gemäß Programm den Abtaster 4.1 an, so daß das Sendesignal gemäß den durch dis zeitlichen Verzögerungen // bewirkten Gruppencharakteristiken abgestrahlt wird. Durch eine Änderung des Programms der Ansteuerschaltung 4.1.1 ist die Möglichkeit gegeben, nur in einige ausgewählte Richtungen Ri, z. B. in die Richtungen Ry(y = 1, ..., w, w<im) zu senden, wodurch dann nur der Sektor S mit Schallenergie iv-benachbarter Gruppencharakteristiken überdeckt wird.

Hierzu 11 Blatt Zeichnungen

Claims (2)

1. . Patentansprüche:

   *4S Schaltanordnung zum Bilden von zeitlich aufeinanderfolgenden Groppensignalen in der Falltechnik, insbesondere in der Wasserschalltechnik, vorzugsweise bei einer Empfangsanlage für in einer ebenen Wellenfront einfallende Signale, für eine momentan wirksame, von einander benachbarten, sich gegebenenfalls überläppenden Grappencharakteristiken, aus Empfangssignalen, die von jeweils einer Anzahl einander benachbarter Wandler aus einer größeren Vielzahl von Wandlern der Empfangsanlage herrühren, durch quantisierte, unterschiedliche zeitliehe Verzögerungen, die einerseits durch geometrische Anordnung der Wandler an der Empfangsanlage und andererseits durch die Ausbreitungsgeschwindigkeit der einfallenden Signale im Übertragungsn^dium bedingt sind, unter Verwendung eines Speichers mit Schaltanordnungen zum Einlesen und gezielten Auslesen von Empfangssignalen und eines nachgeschalteten Addierwerks, an dessen Ausgang die Gruppensignale der Gnippencharakteristiken erscheinen, gekennzeichnet durch eine Eingangsscbaltanordnung (4) zur wiederholten, aufeinanderfolgenden Abfrage des jeweiligen momentanen Empfangssignals jedes einzelnen der Wandler (Wi; i = 1, ..., m) der Vielzahl r, in benachbarter Reihenfolge der m Wandler (Wi) und zum Einlesen dieser Empfangssignale über eine Elnleses .Ale (6e) nacheinander in gleicher Reihe&Jo'ge η ein und denselben Speicher (6), innerhalb oessen jedes eingelesene Empfangssignal schrittweise nacheinander bezüglich der Einlesestelle (6e) entfernter liegende Speicherpositionen (SP) einnimmt und dessen Volumen an Speicherpositionen (SP) mindestens und vorzugsweise bestimmt ist durch die maximale zeitliche Verzögerung (/1) für das zuerst abgefragte Empfangssignal, und durch eine Ausgangsschaltanordnung (7) zum zerstörungsfreien Auslesen abgespeicherter Empfangssignale von benachbarten Wandlern (W2j; Ij= I, 2, ..., ti) der Anzahl η aus Speicherpositionen (5P), die bezüglich der Einlesestelle (6e) den nötigen zeitlichen Verzögerungen (//, / = 1,..., 0,5 n) entsprechen, wobei der Ausgangsschaltanordnung (7) das Addierwerk (8) nachgeschaltet ist, an dessen Ausgang nacheinander die Gruppensignale (9/; /= 1,. .., m) aus jeweils η Empfangssignalen anstehen.
2. 2. Schaltanordnung nach Anspruch 1 unter Verwendung eines beliebigen seriellen Binär-Kodierers, ihm nachgeschalteter Schieberegister als Speicher, binärer Addierer und eines entsprechenden Binär-Dekodierers, gekennzeichnet durch eine serielle Eingangsschaltanordnung (4j) in Form eines steuerbaren Abtasters (4.1) zum Abfragen der Empfangssignale, mit nachgeschaltelern seriellem z-Bit-Binär-Kodierer als seriellen Analog-Digital-Wandler (4.2.j), wobei der Abtaster (4.1) m Eingänge (4.1.e.j.; 1 = 1,..., m), die je mit einem Ausgang der Wandler (Wi) der Vielzahl m verbunden sind, und einen einzigen Ausgang aufweist, der über eine Ansteuerschaltung (4.1.1) nacheinander kurzzeitig auf jeweils einen der m Eingänge (4.Le./.) gemäß einer Taktfrequenz U Takt) eines Taktfrequenzgebers (5.1) in einem Taktgeber (5) schaltbar ist, die mindestens doppelt so groß ist wie eine maximal zu verarbeitende Empfangsfrequenz der Empfangssignale, multipliziert mit der Vielzahl m der Wandler (Wi), und wobei am einzigen Ausgang des nachgeschalteten, seriellen Analog-Digital-Wandlers (4.2^) als Ausgang (4.s.e) der seriellen Eingangsschaltanordnung (4 4 seriell in einer Schrittzeit (τ), die gleich dem Rezi^rokwert der Taktfrequenz (J Takt) und gleich der Zeit ist, die zwischen zwei Abtastungen liegt, eine Zahl ζ von Bits des mit z-Bit-verschlüsselten Empfangssignals erscheinen, durch einen binären Serienspeicher (6^) als Speicher (6) aus q hintereinandergeschalteten Schieberegistern, als Speichereinheiten (SEk [*= 1,..., q]), mit jeweiliger Speicherzellenzahl de» Vielzahl m multipliziert mit der Zahl z, und mit je einem ί akieingang, der mit einem Speicherfrequenzgeber (5.2) des Taktgebers (5) verbunden ist, dessen Speicherfrequenz gleich dem Produkt aus der Zahl ζ multipliziert mit der Taktfrequenz (fTakt) ist, wobei die ζ hintereinanderliegenden Speicherzellen eine Speicherposition (5P) darstellen und wobei die Menge q multipliziert mit dem Produkt z-m bei vorgegebener Speicherfrequenz (z-fTakt) durch die maximale zeitliche Verzögerung (/1) gegeben ist, womit der binäre Serienspeicher (6.s)z-mq Speicherzellen aufweist und sein Volumen an Speicherpositionen (5P) gleich dem Produkt aus q und m ist, durch eine Verbindung des Eingangs des ersten Schieberegisters als Einlesestelle (6.e) des binären Serienspeichers (6.5) mit dem einzigen Ausgang des seriellen Analog-Digital-Wandlers (4.2.J), durch die zweite Schaltanordnung (7) in Form von maximal η Verbindungen (TWZi;

   2/ = 1 n) zwischen de^.i Addierwerk und

   verschiedenen Speicherpositionen (SP) des Serienspeichers (6.i), deren Lagen bezüglich der Einlesestelle (6e) bestimmt sind durch jeweils ein Lot von jedem der η Wandler (W2/; 2/ = 1,.. .., n) auf eine gemeinsame Referenzlinie (Rn; i = 1, ..., m), die senkrecht zur Richtung (Ri; i = 1,..., m) der momentanen Gruppencharakteristik liegt, und durch das Addierwerk (8) in Form von mindestens einem binären Serienaddierer (8.s), dessen Eingänge mit den Ausgängen des binären Serienspeichers (6.5) als Verbindungen (TWIj; 1\= 1,.. ., n) verbunden sind, mit Abgriff der zeitlich aufeinanderfolgenden Gruppensignale (9/; /= 1,..., in) am Ausgang eines dem binären Serienaddierer (8.5) nachgeschalteten seriellen Digital-Analog-Wandlers (IO.5) als Binär-Dekodierer.

   3. Schaltanordnung nach Anspruch 1 unter Verwendung eines beliebigen Binär-Kodierers, ihm nachgeschalteter Schieberegister als Speichef, binärer Addierer und eines entsprechenden Binär-Dekodierers, gekennzeichnet durch einen dem Abtaster (4.1) nachgeschalteten Binär-Kodierer in Form eines parallelen Analog-Digital-Wandlers (4.3) mit ζ parallelen Ausgängen als Ausgänge (4.a.l,..., 4.α.ζ) einer parallelen Eingangsschaltanordnung (4p) für eine Zahl ζ von parallelen Bits des z-Bit-verschlüsselten Empfangssignals, durch einen binären Parallelspeicher (6.p) aus der gleichen Zahl ζ einander identischer Ketten

   2i 36780

   von jeweils q hinteretoandergeschalteten Schieberegistern mit jeweils m Speicherzellen und je einem mit dem Taktfrequenzgeber (5,1) des Taktgebers (5) verbundenen Takteingang» wobei die Menge g multipliziert mit m bei vorgegebener Taktfrequenz Q Takt) durch die maximale zeitliche Verzögerung (ti) gegeben ist, womit das Volumen an Speicherzellen dieses Parallelspeichers (6p) gleich ist dem Produkt z-q-m und jede Speichereinheit (SEk) durch ζ parallele Schieberegister sowie eine Speicherposition (SP) dui^h je ζ parallele Speicherzellen einer Speichereinheit (SE) charakterisiert ist, durch eine Verbindung der Ausgänge (4.α.1,..., 4.c.z) der parallelen Eingangs&cbaltanordnung (4 p) über einen z-bit-Paralleleingang als Einlesestelle (6 e) mit dem Anfang jeder Kette, durch die Ausgangsschaltanordnung (T) in Form von maximal η Verbindungen (7 W2j; 2/ = 1,...,«) von verschieschiedenen Speicherpositionen (5P) der Speichereinheiten (SEk; k = 1,..., q) des Parallelspeichers (6p), wobei deren Lage durch jeweils ein Lot von jedem der η Wandler (W2/) auf eine gemeinsame Referenzlinie (Rn) bestimmt ist, die senkrecht zur Richtung (Ri) der momentanen Gruppencharakteristik liegt, mit dem Addierwerk (8) in Form von mindestens einem binären Paralleladdierer (8.p), dessen Eingänge über die Verbindungen (7 W2j; 2/ = 1,..., n) mit den Ausgängen des Parallelspeichers (6.p) verbunden sind, »0 mit Abgriff der zeitlich aufeinanderfolgenden Gruppensignale (9i) am Ausgang eines dem binaren Paralleladdierer (8.p) nachgeschalteten parallelen Digital-Analog-Wandler (lO.p) als Binär-Dekodierer.

   4. Schaltanordnung nach einem der vorgenannten Ansprüche zum Bilden zweier Teilsignale eines Gruppensignals und des Gruppensignals als Summe der beiden Teilsignale, wobei jedes Teilsignal aus den zeitlich verzögerten Empfangs-Signalen einer Halbgruppe von Wandlern der Hälfte der Anzahl π der Wandler gebildet ist und jeweils zwei Wandler jeder Halbgruppe symmetrisch zur Richtung der Gruppencharakteristik angeordnet sind, dadurch gekennzeichnet, daß das Addierwerk (8) aus zwei Teiladdierern (8x1, 8x2) und einem Endaddierer (8ES) besteht, wobei für jedes Teilsignal (9GZ bzw. 9Gr) einer der Teiladdierer (8x1 bzw. 8x2) vorgesehen ist, dessen 0,5 η Eingänge jeweils mit Ausgängen des Serienspeichers (6.5) als Verbindungen (7 Wj) zusammengeschaltei sind, deren Lage durch jeweils ein Lot von jedem der 0,5 π Wandler (Wj) auf eine gemeinsame Referenzlinie (Rri) bestimmt ist, und daß die Ausgänge dieser zwei Teiladdierer (8x1, 8x2) mit dem Endaddierer (8ES) verbunden sind.

   5. Schaltanordnung nach einem oder mehreren der vorhergenannten Ansprüche, dadurch gekennzeichnet, daß die Speichereinheiten (SEK; k = 1,..., q) des Speichers (6) nur einen Ausgang an jeweils der letzten Speicherposition (SP) aufweisen, daß Jeder Ausgang von Speichereinheiten (SEk), act jeweils der nötigen, gewünschten zeitlichen Verzögerung (ti; } — 1,..., 0,5 ri) am nächsten lkßi, über ein Schieberegister (12./ j — 1,..., 0,5 η) mit je einem der beiden Teiladdierer (8x1 bzw. 8x2) zum Bilden der Teilsignale (9Gr, 9 Gl) verbunden ist, wobei die Schieberegister (12/) unterschiedlich viele Speicherzellen-Einheiten (Ed) enthalten und d.is längste Schieberegister (0,5 n—\) Speicherzellen-Einheiten (Ed, d--= I,... [O₁Sn-I]) aufweist und an einem beider Enden des Speichers (6.s bzw. 6.p) angeschlossen ist, während die benachbarten Schieberegister (12/), die mit den benachbarten Ausgängen des Speichers (6.s bzw. 6.p) verbunden sind, jeweils eine Speicherzellen-Einheit (Ed) kürzer sind, so daß am anderen Ende des Speichers (6.s bzw. 6.p) kein Schieberegister (12;) vor dem Teiladdierer (8x1 bzw. 8x2) liegt, und daß ausgangsseitig an die beiden Teiladdierer (3x1 bzw. 8x2) der Endaddierer (8ES, 8EP) angeschlosesn ist, wobei zwischen dem Endaddierer (8ES, 8EP) und demjenigen TeUaddierer (8x1), der mit der letzten Speichereinheit (SEq) des Speichers (6.s bzw. 6.p) über das längste Schieberegister (12.0,5 n) verbunden is* eine zusätzliche Verzögerungsschaltung (13) mit einer Verzögerungszeit, die gleich einer Umlaufzeit (T = m/f Takt) abzüglich einer Halbgruppenzeit (0,5 n/f Takt = 0,5 η ■ r) gleich ist, liegt.

   6. Schaltanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Speichereinheiten (SEA:) des Speichers (Parallelspeichers 6.p) nur einen Ausgang an jeweils der letzten Speicherposition (SP) jeder Speichereinheit (SEk) aufweisen, daß in dem Addierwerk (8) in Form von Schritt-Teiladdierern (8.3.ff; 8.4.rf; d = 1,... [0,5 η - I]) zu schrittweisem Bilden eines Teilsignals (9Gr bzw. 9 Gl) jeder Schritt-Teiladdierer (S.3.d bzw. SA.d) mit einem zweiten Eingang (8.3.d.e.2 bzw. iA.d.e.2) jeweils an Ausgängen von Speichereinheiten (SEA:) angeschlossen sind, jie den gewünschten, nötigen zeitlichen Verzögerungen (ir/) am nächsten liegen, und daß Ausgängen jedes Schritt-Teiladdierers (8.3.d bzw. SA.d) jeweils ein Verzögerungsglied (14) nachgeschaltet ist, das seinerseits ausgangsseitig auf den ersten Eingang des jeweilig benachbarten Schritt-Teiladdierers (8.3.rf/8.3[d+l] bzw. $A.d/»A[d+ I]) geschaltet ist, wobei jedes Verzögerungsglied (14) eine Verzögerung aufweist, die der Schrittzeit (τ) zwischen zwei Abtastungen gleich ist, mit Abnahme des ersten Teilsignals (9Gr) an dem Schritt-Teiladdierer (8.3[0,5 n—I]), der mit seinem zweiten Eingang (8.3[0,5 n- l]e.2) direkt mit der Einlesestelle (6e) des Speichers (Parallelspeicher Cp) verbunden ist, und mit Abnahme des zweiten Teilsignals (9 G/) an dem Schritt-Teiladdierer (8.4(0,5 n- I]), dessen zweiter Eingang (8.4[0,5 n— l]e.2) direkt mit dem Ausgang der letzten Speichereinheit (SEq) des Speichers (Parallelspeicher 6 p) verbunden ist, und daß zum Bilden des Gruppensignals (9/) das zweite Teilsignal (9GO direkt mit dem Endaddierer (8EP) und das erste Teilsignal (9Gr) über die Verzögerungsschaltung (13) auf den Endaddierer (8 EP) geschaltet ist, mif Abnahme der Gruppensignale (91) am Ausgang des dem Endaddierer (8EP) nachgeschalteten Digital-Analog-Wandlers (lO.p).

   7. Schaltanordnung nach einem oder mehreren der vorgenannten Ansprüche, dadurch gekennzeichnet, daß im Zuge der Ausgangsschaltanordnung (7) zwischen dem Ausgang jeder Speichereinheit (SEit) des Speichers (6) und den Eingängen

   5 6

   des Addierwerkes (8) ein binäres Multiplizier- Die Erfindung betrifft eine Schaltanordnung zum tei

   werk (17.2/; 2/ = 1,..., η) geschaltet ist, wobei Bilden von zeitlich aufeinanderfolgenden Gruppen- Ai

   auf seinen zweiten Eingang Staffelungswerte aus Signalen in der Peiltechniki« insbesondere in der Sei

   einem Staffelungswertgeber (18) geschaltet sind. Wasserschalltechnik, vorzugsweise bei einer Emp- du

   8. Vorrichtung nach einem oder mehreren der 5 fangsanlage für in einer ebenen Wellenfront einfal- spi vorgenannten Ansprüche, dadurch gekennzeichnet, lende Signale, für eine momentan wirksame, von sei daß die Ausgangsschaltanofdnung (7) steuerbare einander benachbarten, sich gegebenenfalls überlap- | gel Wahlschalter (1S.2/; 2/ = 1,..., n) sind, wobei penden Gruppencharakteristiken, aus Empfangssigna- Stt der Ausgang jedes Wahlschalters (15.2/) auf den- len, die von jeweils einer Anzahl einander benach- sei jenigen seiner Eingänge geschaltet ist, der eine io barter Wandler aus einer größeren Vielzahl von

   auf Grund der geometrischen Anordnung der Wandlern der Empfangsanlage herrühren, durch Au

   /(Wandler (WIf) nötigen zeitlichen Verzögerung quantisierte, unterschiedliche zeitliche Verzögerungen, De

   (tj) entspricht, und daß der Ausgang jedes Wahl- die einerseits durch geometrische Anordnung der an

   schalters (15.2/) mit einem der Eingänge des Wandler an der Empfangsanlage und andererseits Ve

   Addierwerkes (8) verbunden ist. 15 durch die Ausbreitungsgeschwindigkeit der einfallen- jev

   9. Schaltanordnung nach Anspruch 7 und 8, den Signale im Übertragungsmedtum bedingt sind, voi dadurch gekennzeichnet, daß ein Umschalter (16) unter Verwendung eines Speichers mit Schaltanord- Sei zum gleichzeitigen Ansteuern des Wahlschalters nungen zum Einlesen und gezielten Auslesen von nu (15) und Umschalten des Staffelungswertgebers Empfangssignalen und eines nachgeschalteten Addier- noi (18) vorgesehen ist. »o werks, an dessen Ausgang nacheinander die Gruppen- riel

   10. Schaltanordnung nach einem oder mehreren signale der Gruppencharakteristiken erscheinen. ' sol der Ansprüche 1 bis 6, gekennzeichnet zur Ap- Es ist aus der USA.-Patentschrift 3 039 094 be- voi proximation einer gewünschten zeitlichen Ver- kannt, die Einfallsrichtung von auf Wandler einer rist zögerung (if Jrt). die zwischen zwei benachbarten Empfangsanlage in ebener Wellenfront einfallenden ko< quantisierten zeitlichen Verzögerungen (/, l + «r) 25 Signalen durch Bilden von Gruppen Signalen auszu- spe liegt, nämlich zwischen einer kürzeren zeitlichen werten, indem die durch die; Wandler in elektrische im Verzögerung (/) zvischen Einlesestelle (6e) und Größen gewandelten Signale als Empfangssignale be- ) rer Eingang einer Speichereinheit (SEk) und einer grenzt und dann parallel im Rhythmus einer Trakt- ^j De längeren zeitlichen Verzögerung (t ^m τ) zwischen frequenz in Speicher in Form von Schieberegistern ver Einlesestelle (6e) und Ausgang der Speicher- 30 oder Magnetkernspeichern eingelesen werden, um ■. ί einheit (SE*), durch eine Verbindung jeweils des derartige zeitliche Verzögeniingen für die Empfangs- am Ausgangs der Speichereinheit (SEk) zum einen signale der einzelnen Wandler zu erzielen, daß die ; ler Eingang eines ersten Multiplizierers (19.2), auf Wandler elektrisch auf eine Gerade, eine Referenz- stei dessen zweiten Eingang die gewünschte (r + *r) linie senkrecht zur Richtung der einfallenden Signale, Wa abzüglich der kürzeren zeitlichen Verzögerung (<), 35 kompensiert werden und somit eine gewünschte ver bezogen auf die zeitliche Verzögerung (m τ = Γ) Gruppencharakteristik bilden können. Aus dem Spei- din zwischen Eingang und Ausgang der Speicherein- eher werden hierfür aus Speicherpositionen, deren Ein heit (SEk), geschaltet ist, und durch eine Verbin- Lage bei vorgegebener Taktfrequenz den notwendi- Em dung des Eingangs derselben Speichereinheit gen zeitlichen Verzögerungen entsprechen, die ver- gel» (SEk) zu einem Eingang eines zweiten Muitipli- 40 zögerten Empfangssignale ausgelesen und zu den ; das zierers (19.1), auf dessen zweiten Eingang die Gruppensignalen aufsummiert. gw längere (I + m r). abzüglich der gewünschten zeit- Nach der deutschen Auslegeschrift 1 278 891 (ent- I liehen Verzögerung (f⁴ *r), bezogen auf die zeit- sprechend der britischen Patentschrift 1 075 375) ist fen liehe Verzögerung (mr =■· T) zwischen Eingang es auch schon bekannt, verzögerte, begrenzte Emp- ^Οπ"< und Ausgang der Speichereinheit, geschaltet ist, 45 fangssignale bei Verwendung eines Magnetke*Tispei- zun sowie durch einer, den Multiplizierern (19.1,19.2) chers direkt mit einer einzigen Leseleitung auszulesen. Gm nachgeschalteten Addierer (8.5), dessen Ausgang Hier werden in jeder Reihe des Magnetkernspeichers für mit einem der Einginge des Addierwerkes (8) in einem ersten Speicherkern nacheinander über Tor- . nut verbunden ist _x schaltungen die begrenzten Egssgnale an jedem zeir

   11. Schaltanordnung nach Anspruch !,dadurch 50 Wandler jeweils innerhalb eines Zeitintervalls einge- bei

   gekennzeichnet, daß ν Eingangsschaltanordnungen lesen und gleichzeitig die begrenzten Empfangssignale Wa

   (4'a, Vb, ..., 4'v) mil jeweils nachgeschaltetem im Magnetkernspeicher nacheinander in jeder der ] fanj

   Speicher (6'a, 6'b,.... 6'v) vorgesehen sind, daß Reihen in eine nächste Spalte übertragen. Je ein Lese- ' J^{e 2}

   die Ausgangsschaltanordnung (T) eingangsseitig draht ist durch je einen Magnetkern jeder Reihe und Gn

   mit allen ν Speichern (6'a, 6'b,..., 6'v) und aus- 55 derjenigen Spalte geführt, die der notwendigen zeit- ^Ein

   gangssehig mit dem einen Addferwerk (8) ver- liehen Verzögerung für die Richtung einer gewünsch- ^sP^ei

   bonden ist, und daß die ν Eingangsschaltanord- ten Gruppencharakteristik entspricht. Am Ausgang ^Gn

   nungen (4'a, 4'b 4'v) bei der Abfrage gleich- jedes Lesedrahtes erscheine« nacheinander die ver- ; ^ersi

   zettig jede mit einem anderen Wandler (WAa, zögerten Empfangssignale, die aufintegriert die Grup- 3 °*en

   W16, Wiv) verbunden sind, wobei eine Wand- 60 pensignale der gewünschten Gruppencharakteristik \ Wa lerzahl m/v von Wandlern (Wt) zwischen diesen darstellen. Der Lesedraht, an dem das größte Grup-

   ν Wandlern (WIa, WIb,..., WIv) bei der pensignal auftritt, enthält die Gruppencharakteristik, i|

   nacheinander erfolgenden Abfrage aller m Wand- die in Richtung der einfallenden Signale weist. 1

   ler (Wt) eingehalten bleibt Der wesentliche Nachteil bei diesen beiden Schalt- 1

   65 anordnungen zur Auswertung der Empfangssignale J de"

   Hegt darin, daß die Amplitudeninformation durch | Sch

   Begrenzung verloren ist, wodurch der sogenannte % Gn

   Antennengewinn, die Bündelung der Gruppencharak- I ⁸^¹