DE2739441C2

DE2739441C2 -

Info

Publication number: DE2739441C2
Application number: DE2739441A
Authority: DE
Inventors: Bertram Joseph Newton Mass. Us Goldstone; Gerald Norris Lexington Mass. Us Shapiro; Joseph Daniel Chelmsford Mass. Us Simone; Edward Espedito Marblehead Mass. Us Spignese
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 1976-09-01
Filing date: 1977-09-01
Publication date: 1988-08-11
Also published as: GB1530050A; US4075630A; IT1083745B; JPS5330294A; US4158888A; DE2739441A1; FR2363835A1; CA1094208A; FR2363835B1; JPS618471B2

Description

Die Erfindung betrifft eine Signalverarbeitungseinrichtung zur diskreten schnellen Fouriertransformation von der betreffenden Einrichtung insbesondere einem Radarempfänger zugeführten Signalen mit den Merkmalen des Oberbegriffes von Patentan spruch 1.

Eine derartige Signalverarbeitungseinrichtung ist aus der US-Patentschrift 39 50 750 bekannt. Die Art und Weise der Be handlung der in digitale Form gebrachten Tastergebnisse zur schnellen Fouriertransformation in der bekannten Signalver arbeitungseinrichtung führt zu einem vergleichsweise großen Schaltungsaufwand zur Steuerung und Einspeicherung der Zwischen ergebnisse.

Aus der US-Patentschrift 36 73 399 ist es ferner bekannt, bei der schnellen Fouriertransformation in einer Signalverarbei tungseinrichtung Zwischenergebnisse in Pufferspeichern abzu setzen und im Iterationsverfahren unter Steuerung von Binär signalen, die von einem Zähler abgeleitet werden, abzuarbeiten.

Durch die Erfindung soll die Aufgabe gelöst werden, eine Signalverarbeitungseinrichtung nach dem Oberbegriff von Patent anspruch 1 so auszugestalten, daß eine Vereinfachung der Ein speicherung der jeweiligen binären Zahlwörter entsprechend dem Realteil und entsprechend dem Imaginärteil der Tastergebnisse erreicht wird.

Diese Aufgabe wird durch die im Kennzeichen von Patentanspruch 1 angegebenen Merkmale gelöst.

Eine vorteilhafte Ausgestaltung einer derartigen Signalver arbeitungseinrichtung ist in Anspruch 2 gekennzeichnet.

Mit einer Einrichtung der vorliegenden Art versetzt die Umwandlung der Di gitalwortsignale entsprechend den Tastungen der Radarechosig nale in eine Folge von Digitalstellen eine verhältnismäßig einfache Dekodierungseinrichtung in die Lage, komplexe Addi tions- und Subtraktionsvorgänge ungeachtet der Anzahl von Wort stellen des Digitalwortes durchzuführen und zusätzlich Be fehlsworte und Unterprogrammdaten zu erzeugen, wodurch der Raumbedarf und der technische Aufwand für die zur schnellen Fouriertransformation verwendete Signalverarbeitungseinrich tung kleinstmöglich gehalten wird und die Signalverarbeitungs einrichtung für die Verwendung in einem kleinen, geringes Ge wicht aufweisenden, radargelenkten Flugkörper geeignet gemacht wird.

Nachfolgend wird ein Ausführungsbeispiel unter Bezugnahme auf die anliegende Zeichnung näher beschrieben. Es stellen dar:

Fig. 1 eine stark vereinfachte und in den Maßver hältnissen verzerrte Skizze eines kleinen, leichten, radargelenkten Geschosses oder Flugkörpers auf dem Wege zu einem das Ziel objekt bildenden Flugzeug hin,

Fig. 2 ein vereinfachtes Blockschaltbild eines Radarempfängers und einer Signalverarbei tungseinrichtung, welche Teil der im Flug körper oder Geschoß befindlichen Einhei ten des Radarlenksystems gemäß Fig. 1 bilden,

Fig. 3 ein Flußdiagramm zur Darstellung des Algo rithmus der diskreten schnellen Fouriertrans formation, wie sie von der Signalverarbei tungseinrichtung gemäß Fig. 2 durchge führt wird,

Fig. 4 ein Flußdiagramm entsprechend einem Teil des Fouriertransformationsalgorithmus nach Fig. 3,

Fig. 5 ein Blockschaltbild der die schnelle Fourier transformation durchführenden Signalverar beitungseinrichtung gemäß Fig. 2,

Fig. 6 ein Zeitdiagramm zur Erläuterung der Wir kungsweise der Signalverarbeitungseinrich tung gemäß Fig. 5,

Fig. 7 Tabellen, welche zur Erläuterung der Wir kungsweise der Signalverarbeitungseinrich tung gemäß Fig. 5 dienen und

Fig. 8 eine weitere Tabelle zur Erläuterung der Wirkungsweise der Signalverarbeitungsein richtung nach Fig. 5.

Allgemeiner Aufbau

Zunächst sei Fig. 1 näher betrachtet. Hier ist ein kleines, leichtgewichtiges Luft-Luft-Geschoß bzw. ein Flugkörper 10 gezeigt, welches bzw. welcher Teil eines halbaktiven Radar lenksystems mit kontinuierlich strahlendem Radar bildet und welches, wie aus Fig. 1 zu ersehen ist, auf ein das Ziel objekt darstellendes Flugzeug 12 hin gelenkt wird, was in Ab hängigkeit von den durch einen Radarsender 14 ausgestrahlten Radarsignal geschieht. Ein Teil der ausgesendeten Radarsig nale wird unmittelbar von einer am hinteren Ende des Flugkör pers oder Geschosses 10 befindlichen Antenne 18 empfangen, während ein anderer Teil der ausgesendeten Radarsignale nach Reflexion an dem Zielobjekt bzw. Flugzeug 12 von der am vor deren Ende des Flugkörpers montierten Antenne 16 empfangen wird. Die von der Frontantenne und die von der Rückenantenne empfangenen Signale werden in einen Radarempfänger 20 gebräuch licher Bauart eingegeben. Der Ausgang dieses Radarempfängers 20 besteht in einem Signal, welches Frequenzkomponenten enthält, die von dem Frequenzunterschied zwischen den durch die Front antenne 16 bzw. die Rückantenne 18 empfangenen Signalen ab hängig sind. Das Ausgangssignal des Radarempfängers enthält also eine Frequenzkomponente, welche der Dopplerfrequenz auf grund der Bewegung des Zielobjektes 12 sowie der Dopplerfre quenz aufgrund von Rauschecho in einer nicht im einzelnen dar gestellten Weise entspricht. Die am Ausgang des Radarempfäng gers 20 dargebotenen Signale werden einer Signalverarbeitungs einrichtung 22 zugeführt, welche dieses Ausgangssignal auf seine Frequenzkomponenten in einer nachfolgend genauer im Zusammen hang mit Fig. 2 beschriebenen Weise untersucht. Es sei hier zunächst angemerkt, daß die Signalverarbeitungseinrichtung 22 auf der Leitung 24 ein Frequenzverfolgungs-Steuersignal er zeugt, welches den Radarempfänger 20 in die Lage versetzt, die Dopplerfrequenz aufgrund der Bewegung des Zielobjektes 12 un ter Einsatz üblicher Heterodynüberlagerungstechniken zu ver folgen. Ist das Zielobjekt 12 hinsichtlich seiner Frequenz einmal von dem Radarempfänger 20 erfaßt, so werden von einem nicht dargestellten Autopiloten Steuersignale erzeugt, welche dem Leitwerk des Flugkörpers oder Geschosses 10 über an sich bekannte Betätigungsmittel (ebenfalls nicht dargestellt) mit geteilt werden, so daß der Flugkörper oder das Geschoß 10 auf aerodynamischem Wege so gelenkt wird, daß es schließlich auf das Zielobjekt oder Flugzeug 12 trifft.

Auch aus Fig. 2 ist zu erkennen, daß das von dem Radarempfän ger 20 erzeugte Signal in die Signalverarbeitungseinrichtung 22 eingespeist wird. Letztere enthält einen Lokaloszillator 26, einen -90°-Phasenschieber 28 und ein Paar von Mischstufen 30 und 32, welche sämtlich an sich bekannter Bauart und Anordnung sein können, derart, daß ein Paar elektrisch gegeneinander um 90° phasenverschobener Videosignalkomponenten entsteht, welche im allgemeinen als die in Phase befindliche Komponente und die außer Phase befindliche oder um 90° phasenverschobene Kom ponente bezeichnet werden. (Siehe hierzu "Radar Handbook", Merrill I. Skolnik, McGraw-Hill Book Company, 1970, Seiten 5-38 bis 5-43.) Die in Phase befindliche Signal komponente und die hierzu um 90° phasenverschobene Signalkom ponente erreichen die zur Durchführung der schnellen Fourier transformation dienende Signalverarbeitungseinheit 38, deren Einzelheiten nachfolgend im Zusammenhang mit Fig. 5 näher erläutert werden. Es sei hier festgestellt, daß die Signal verarbeitungseinheit 38 das Frequenzspektrum der vom Radar empfänger 20 aufgenommenen Radarechosignale in eine vorbestim te Anzahl einzelner Komponenten aufteilt. Die diskreten Kom ponenten werden durch Digitalwortsignale dargestellt, welche eine bestimmte Anzahl von Wortstellen besitzen, die dem dy namischen Bereich der am Ausgang des Radarempfängers 20 dar gebotenen Signale entspricht. Die Digitalworte erreichen einen Digitalrechner 40 von beispielsweise an sich bekanntem Aufbau, der die verschiedenen Frequenzkomponenten analysiert, die von den Digitalwörtern dargestellt werden, der weiter diejenige Frequenzkomponente auswählt, welche der Dopplerfrequenz auf grund der Bewegung des Zielobjektes 12 im Unterschied zur Frequenzkomponente aufgrund von Rauschecho entspricht und welcher ein Digitalwort erzeugt, das dieser durch das Ziel objekt verursachten Dopplerfrequenz zugeordnet ist. Dieses Di gitalwort, das von dem Digitalrechner 40 dargeboten wird, erfährt eine Umwandlung in ein entsprechendes Analogsignal mittels eines gebräuchlichen Digital-Analog-Umsetzers 42. Dieses Ana logsignal nun stellt das Frequenzverfolgungs-Steuersignal dar, das auf der Leitung 24 auftritt und den Radarempfänger 20 so einstellt, daß dieser auf die Frequenz abgestimmt wird, welche den zielobjektbedingten Echosignalen entspricht, was in an sich bekannter Weise geschehen kann, wie etwa auf den Seiten 16-19 bis 16-20 der vorstehend erwähnten Veröffentlichung ausgeführt.

Fig. 3 verdeutlicht in dem dargestellten Flußdiagramm den Algorithmus der diskreten schnellen Fouriertransformation, welche von der Signalverarbeitungseinheit 38 durchgeführt wird. Der dargestellte Algorithmus sieht eine diskrete schnelle Fourier transformation in acht Punkten vor. Das bedeutet, daß acht aufeinander folgende Tastungen R ₀ bis R ₇ der der Signalverar beitungseinrichtung 22 zugeführten Radarechosignale verwen det werden, um acht diskrete Frequenzkomponenten dieser Radar echosignale abzuleiten. Es sei hier festgestellt, daß vorlie gend eine Transformation in acht Punkten gewählt worden ist, um Aufbau und Wirkungsweise der Signalverarbeitungseinheit 38 vereinfacht darstellen zu können. Es versteht sich jedoch, daß im allgemeinen eine größere Anzahl von Punkten verwendet wird und daß die Signalverarbeitungseinheit 38 entsprechend abzu wandeln ist, so daß die zusätzlichen Tastungen in einer Weise verarbeitet werden können, welche sich für den Fachmann aus der nachfolgenden Beschreibung ergibt. Jede der Tastungen R ₀ bis R ₇ kann als komplexes Digitalwort verstanden werden und besitzt zwei Bestandteile, wobei jeder Teil vorliegend vier Stellen besitzt. Ein erster Teil, welcher der reelle Teil ist, entspricht der in Phase befindlichen Komponente des getasteten Signales, während der andere Teil, welcher den Imaginärteil darstellt, der um 90° elektrisch phasenverschobenen Komponente des getasteten Signales entspricht. Die Anzahl der Stellen in dem Digitalwort ist entsprechend dem dynamischen Bereich oder der zu erwartenden Schwankung in der Amplitude der Radarecho signale gewählt, wobei eine Wortlänge von acht Stellen aus Gründen der Vereinfachung angegeben ist. Es versteht sich, daß praktisch für den vorliegenden Anwendungsfall der Lenkung eines Flugkörpers oder Geschosses im allgemeinen Wortlängen des Digitalwortes von 16 Stellen bis 32 Stellen gewählt werden. In diesem Falle ist die Signalverar beitungseinheit 38 entsprechend abzuwandeln, was in einfacher Weise geschehen kann, wie sich aus nachfolgenden Ausführungen ergibt. Aus Fig. 3 ist zu ersehen, daß die Verarbeitung der Tastungen in bekannter Weise drei Durchgänge, nämlich die Durchgänge 1, 2 und 3, erfordert. Jeder Durchgang umfaßt vier sogenannte "Butterfly"-Rechenoperationen, wobei ein Beispiel hierfür in dem Flußdiagramm nach Fig. 4 herausgezeichnet ist. Betrachtet man also die Fig. 3 und 4 zusammen und unter sucht die Tastungen R ₀ und R ₄ während des ersten Durchganges, so erkennt man, daß diese Tastungen die mit B bzw. A bezeich net werden können, gemäß Fig. 4 folgendermaßen verarbeitet werden:

B′ = AW _n + B (1)
A′ = B - AW _n (2)

worin

A = A _RE + j A _IM ;
B = B _RE + j B _IM ;

W _n ist ein komplexer Gewichtskoeffizient oder Maßstabsfaktor

e^{j2π n/8 = ej π n/4Die resultierenden komplexen Wörter B′ und A′ können als Tastun
gen R ₀′ und R ₇′ für den zweiten Durchgang angesehen werden.
Nach dem dritten Durchgang erscheinen die Frequenzkomponenten
des getasteten Echosignales als komplexe Digitalworte S ₀ bis
S ₇. Aus obiger Betrachtung ergibt sich somit, daß die diskrete
rasche Fouriertransformation die wiederholte Durchführung
der Rechenoperationen gemäß den Gleichungen 1 und 2 entspre
chend dem Flußdiagramm nach Fig. 4 erfordert. Aus diesem Dia
gramm ergeben sich die komplexen Digitalwörter B′ und A′ ent
sprechend den nachfolgenden Gleichungen:
B′ = B′ _RE + j B′ _IN = [B _RE + A _RE cos π n/4 - A _IM sin π n/4] + j [B _IM + A _RE sin π n/4 + A _IM cos π n/4] (3)
A′ = A′ _RE+ j A′ _IM= [B _RE- A _RE- cos π n/4 + A _IM sin π n/4] + j [B _IM- A _RE sin π n/4 - A _IM cos π n/4] (4)
wo
cos π n/4 = Re [Wn]
sin π n/4 = Im [Wn]

Signalverarbeitungseinheit zur Durchführung der schnellen
Fouriertransformation
Aus Fig. 5 ist zu ersehen, daß die zur Durchführung der schnellen
Fouriertransformation dienende Signalverarbeitungseinheit 38
einen Taktimpulsgenerator 50 beispielsweise an sich bekannter
Bauart enthält, der eine Folge von Taktimpulsen auf der Lei
tung CP darbietet. Ein ebenfalls in gebräuchlicher Weise auf
gebauter Zähler 52 nimmt eine Zählung der auf der Leitung CP
auftretenden Impulse vor und liefert eine Folge binärer Sig
nale auf den Leitungen CT 01 bis CT 11. Es sei darauf hingewie
sen, daß die Wiederholungsfrequenz der von dem Taktimpulsgene
rator 50 erzeugten Taktimpulse f ist und daß die Frequenzen
der Impulsfolgen auf den Leitungen CT 01 bis CT 11 im einzelnen
f/201 bis f/211 betragen. Allgemeiner ausgedrückt ist die
Frequenz der Impulsfolge auf einer Leitung CTm somit f/2m .
Die Zeitbeziehung zwischen den Taktimpulsen auf der Leitungen CP
und den Impulsen der Impulsfolgen von den Leitungen CT 01, CT 02
und CT 03 ist beispielsweise in Fig. 6 gezeigt. Es sei angemerkt,
daß nachfolgend ein Signal entsprechend einer binären Eins
manchmal als ein hohes Signal und ein Signal entsprechend einer
binären Null als ein niedriges Signal bezeichnet wird.
Die Signalverarbeitungseinheit 38 enthält weiter, wie aus
Fig. 5 hervorgeht, ein Paar von Tastungshaltekreisen bzw.
Analog-/Digital-Umsetzern 54 bzw. 56. In Abhängigkeit von einem
auf der Leitung CT 07 auftretenden Übergang von einem hohen
Signal zu einem niedrigen Signal wird der Pegel bzw. die Ampli
tude der getasteten Signale in Digitalwörter umgewandelt, wobei
der Tastungshaltekreis bzw. Analog-/Digital-Umsetzer 54 ein
Digitalwort erzeugt, (vorliegend in einer Länge von vier Wort
stellen unter Verwendung der Komplement-zu-zwei-Schreibweise),
welches der auf der Leitung 33 zugeführten, in Phase befindli
chen Signalkomponente entspricht, während der Tastungshalte
kreis bzw. Analog/Digital-Umsetzer 56 ein Digitalwort (vor
liegend vier Wortstellen lang unter Verwendung der Komplement-
zu-zwei-Schreibweise) erzeugt, das der auf der Leitung 34 an
stehenden, 90° elektrisch phasenverschobenen Signalkomponente
entspricht. Die von den Baueinheiten 54 und 56 erzeugten Di
gitalwörter können als ein einziges, acht Wortstellen aufwei
sendes, in Parallelform angeliefertes Digitalwort aufgefaßt
werden, in welchem vier Wortstellen, nämlich die
durch den Tastungshaltekreis bzw. Analog-/Digital-Umsetzer 54
erzeugten Wortstellen als der reelle Teil des betreffenden Di
gitalwortes angesehen werden, wie im Zusammenhang mit Fig. 3
erwähnt wurde, während die anderen vier Wortstellen, nämlich
diejenigen, welche durch den Tastungshaltekeis bzw. Analog-/
Digital-Umsetzer 56 erzeugt worden sind, als der Imaginärteil
des betreffenden komplexen Digitalwortes aufgefaßt werden,
wie ebenfalls im Zusammenhang mit Fig. 3 angegeben wurde.
Jedenfalls erscheint das achtstellige Digitalwort in Parallel
form, was in bekannter Weise bedeutet, daß sämtliche acht
Stellen gleichzeitig auf den Leitungen 57 ₀ bis 57 ₇ auftreten,
wobei jede Leitung eine jeweils gesonderte der acht Wortstellen
signalisiert.
Die Leitungen 57 ₀ bis 57₁ führen zu einem Wähler 58, der ein
an sich bekannter 8-bis-1-Wähler sein kann. Im einzelnen be
wirkt ein dreistelliges Steuersignal, welches von den Leitun
gen CT 01, CT 02 und CT 07 bereitgestellt wird, eine Ankopplung
einer bestimmten der Leitungen 57 ₀ bis 57 ₇ an die Ausgangs
leitung DTIN des Wählers 58. Aufgrund der vorgegebenen Folge
der Signale auf den Leitungen CT 01, CT 02 und CT 07 werden die
Leitungen 57 ₀ bis 57 ₇ in der nachfolgend angegebenen Weise
an die Leitung DTIN angekoppelt: Die Leitungen 57 ₀, 57 ₁, 57 ₂
und 57 ₃ werden der Reihe nach zyklisch sechzehnmal mit der Lei
tung DTIN gekoppelt (nämlich während die Leitung CT 07
ein niedriges Signal führt), wonach die Leitungen 57₄, 57₅,
57₆ und 57₇ der Reihe nach zyklisch sechzehnmal mit der Lei
tung DTIN verbunden werden (nämlich während die Leitung CT 07
ein hohes Signal führt). Wird also das über die Leitungen 57 ₀
bis 57 ₇ zugeführte Digitalwort als das Digitalwort D ₀-D ₇
bezeichnet, so wird dieses Digitalwort von dem Wähler 58 in
Abhängigkeit von den über die Leitungen CT 01, CT 02, CT 07 zu
geführten Steuersignalen in Serienform umgewandelt, so daß
eine Folge von binären Digitalsignalen entsteht. Es sei darauf
hingewiesen, daß die Wortstelle geringster Bedeutung D ₀ des
Realteiles des Digitalwortes das Bit auf der Leitung 57 ₀ ist,
während die höchstwertige Wortstelle D ₃ dieses Realteiles des
Digitalwortes das Bit auf der Leitung 57 ₃ ist. Die geringst
wertige Wortstelle des Imaginärteiles des Digitalwortes wird
von dem Bit auf der Leitung 57 ₄ gebildet und die höchstwerti
ge Wortstelle des Imaginärteiles des Digitalwortes steht in
Gestalt des Bit auf der Leitung 57 ₇ an. Die Wortstellen D ₀
bis D ₃ werden somit der Reihe nach zyklisch sechzehnmal an
die Leitung DTIN angekoppelt, während die Leitung CT 07 ein
niedriges Signal führt und dann werden die Wortstellen D ₄ bis
D ₇ der Reihe nach zyklisch an die Leitung DIN sechzehnmal an
gekoppelt, während die Leitung CT ₀₇ ein hohes Signal führt.
Die Signalverarbeitungseinheit 38 enthält, wie aus Fig. 5
zu ersehen ist, einen Decodierungsabschnitt 60. Dieser ent
hält einen Adressen- und Steuerdecodierer 62 für einen
Speicher willkürlicher Zugriffsmöglichkeit, einen Multiplika
tionskoeffizienten-Decodierer 64, einen Multiplikations
steuer-Decodierer 66 und einen Datendecodierer
68. Es sei darauf hingewiesen, daß die Decodierer
62 bis 68 in an sich bekannter Weise von integrierten
Schaltungen mit Festwertspeichern gebildet sind.

Der Adressen- und Steuerdecodierer 62
Der für den Speicher willkürlicher Zugriffsmöglichkeit vorge
sehene Adressen- und Steuerdecodierer 62 erzeugt zum
einen ein binäres Wortsignal auf den Leitungen MAD ₁ bis MAD ₇,
welches die Lese- bzw. Schreibadresse für den Speicher 70
willkürlicher Zugriffsmöglichkeiten bildet, sowie zum anderen
ein Binärsignal, das auf der Leitung WEBL auftritt und zur
Steuerung des Lesebetriebes bzw. des Schreibbetriebes im Spei
cher 70 dient. Der willkürliche Zugriffsmöglichkeit aufweisen
de Speicher 70 hat die Gestalt eines gebräuchlichen integrierten
Schaltkreises mit einer Speicherkapazität von 128 Bits. Im vor
liegenden Falle ist der Speicher 70 so ausgebildet, daß er
128 binäre Wörter zu speichern vermag, wobei jedes Wort eine
Länge von einer Wortstelle oder einem Bit aufweist. Ein Bit
der auf der Leitung MDIN auftretenden Daten wird daher in dem
Speicher 70 an einem Platz eingespeichert, welcher durch das
auf den Leitungen MAD ₁ bis MAD ₇ auftretende Digitalwort bestimmt
wird, was in Abhängigkeit von einem Taktimpuls der Leitung CP
und einem hohen Signalwert, also einer binären Eins auf der
Leitung WEBL geschieht. Nimmt das Signal auf der Leitung WEBL
einen niedrigen Signalwert an und entspricht einer binären
Null, so kann das eine Datenbit, welches an dem Speicherplatz
entsprechend dem Digitalwort auf den Leitungen MAD ₁ bis MAD ₇
eingespeichert ist, aus dem Speicher 70 entnommen werden und
nimmt seinen Weg über ein D-Halte-Flip-Flop 71 zu der Leitung
MDOW. Das D-Halte-Flip-Flop 71 hält das von dem Speicher 70
entnommene Bit während derjenigen Zeit fest, während welcher
das Taktimpuls CP einen niedrigen Signalwert besitzt (Fig. 6).

Multiplikationskoeffizient-Decodierer 64
Der Multiplikationskoeffizient-Decodierer 64 liefert
ein fünfstelliges Digitalwort auf den Leitungen XWT ₁ bis XWT ₅
in Abhängigkeit von Binärsignalen, die zu der Einheit 64 über
die Leitungen CT 03 bis CT 10 gelangen. Das von dem Decodierer
64 erzeugte Digitalwort entspricht dem Realteil
(Re [W _n] bzw. dem Imaginärteil Im [W _n] des komplexen Gewich
tungskoeffizienten oder Gewichtungsfaktors W _n , wie oben in Ver
bindung mit den Fig. 3 und 4 sowie durch die Gleichungen 1
bis 4 beschrieben wurde.

Die Serien-Parallel-Multiplikationseinrichtung 72
Die Serien-Parallel-Multiplikationseinrichtung 72 enthält eine lo
gische Recheneinheit 74 an sich bekannter Bauart, welche vor
liegend aus zwei integrierten Schaltungen SN 54181 der Firma
Texas Instruments, Dallas, Texas, aufgebaut ist, wobei der
Übertragungsausgang der einen integrierten Schaltung mit dem
Übertragungseingang der anderen integrierten Schaltung in üblicher
Weise verbunden ist, so daß die logische Recheneinheit ent
steht, welche eine Rechenoperation an einem ersten Digitalwort,
welches über die Anschlüsse A ₅ bis A ₀ parallel zugeführt wird
und an einem zweiten Digitalwort durchführt, welches in Parallel
form über die Anschlüsse B ₅ bis B ₀ zugeführt wird. Die be
treffende Rechenoperation wird durch das Digitalwort, welches
parallel über die Steueranschlüsse S ₀ bis S ₃, den Betriebs
weisen-Steuereingang M und den Übertragsanschluß _N zugeführt
wird, gesteuert. Die Operationen der arithmetischen Steuerein
heit 74 in Abhängigkeit von den Steuersignalen lassen sich
der nachfolgenden Tabelle I entnehmen:

Wie aus der vorstehenden Tabelle hervorgeht, liefert die
arithmetische Recheneinheit 74 an ihren Ausgangsanschlüssen F ₅
bis F ₀ entweder nur Nullen oder das Digitalwort von den An
schlüssen B ₅ bis B ₀ oder das Digitalwort von den Anschlüssen
A ₅ bis A ₀ oder das Digitalwort von den Anschlüssen A ₅ bis A ₀
plus dem Digitalwort von den Anschlüssen B ₅ bis B ₀ oder das
Digitalwort von den Anschlüssen A ₅ bis A ₀ abzüglich dem Digital
wort von den Anschlüssen B ₅ bis B ₀ jeweils wahlweise in Abhän
gigkeit von den Steuersignalen.
Von dem Anschluß F ₀ führt die Ausgangsleitung XBOW der Serien-
Parallel-Multiplikationseinrichtung 72 weg. Die Anschlüsse F ₅ bis F ₁
sind mit einem Register 76 gekoppelt. Letzteres speichert in
Abhängigkeit von den über die Leitung CP zugeführten Taktimpulsen
das in Parallelform an den Anschlüssen F ₅ bis F ₁ auftretende
Digitalwort, wobei der Anschluß F ₁ das niedrigstwertige Bit
dieses Wortes darbietet, während der Anschluß F ₅ das höchst
wertige Bit dieses Wortes liefert. Das gespeicherte Digitalwort
wird den Anschlüssen A ₅ bis A ₀ so zugeführt, daß das niedrigst
wertige Bit des gespeicherten Wortes zu dem Anschluß A ₀ gelangt,
während das höchstwertige Bit zu dem Anschluß A ₄ und auch zu
dem Anschluß A ₅ geführt wird.

Der Multiplikationssteuer-Decodierer 66
Die Steuersignale, welche den Anschlüssen S ₃ bis S ₀, M und N
der Multiplikationseinrichtung 72 zugeführt werden, nehmen ihren Weg
über die Leitung XCT ₁ bis XCT ₆ von dem Multiplikationssteuer-
Decodierer 66 her, wie im einzelnen aus Fig. 5 abzu
lesen ist. Die Steuersignale werden von dem Decodierer
66 in Abhängigkeit von einem Digitalwort erzeugt, das
den Leitungen CT 05, CT 06, CT 03, CT 02, CT 01, MDOW und DTIN auf
geprägt wird. Der Decodierer 66 nimmt eine Dekodie
rung der Binärsignale, welche an diesen Leitungen anliegen,
gemäß der nachfolgenden Tabelle II vor.

Beispiel für eine Serien-Parallel-Multiplikation
Wie sich aus nachfolgendem Beispiel ergibt, wird ein Digital
wort, nämlich der Multiplikator, welches in Serienform auf
der Leitung MDOW auftritt (wenn der Zustand auf den Leitun
gen CT 05, CT 06 0,0 oder 0,1 oder 1,0 ist) oder welcher auf der
Leitung DTIN auftritt (wenn der Signalzustand auf der Leitung
CT 05 und CT 06 1,1 ist) mit einem Digitalwort, nämlich dem
Multiplikand multipliziert, welches über die Leitungen XWT ₅
bis XWT ₁ in die Serien-Parallel-Multiplikationseinrichtung 72 ein
gegeben wird. Im einzelnen ist, wenn der Multiplikator von der
Leitung DTIN gewählt wird, der Multiplikand eine Amplitudenge
wichtungsfunktion, im vorliegenden Falle die bekannte Kosinus
quadratfunktion, und wenn der Multiplikator von der Leitung
MDOW gewählt wird, ist der Multiplikand entweder R [W _n] oder
Im [W _n]. Es sei bemerkt, daß die Koeffizienten, welche von dem
Multiplikationskoeffizienten-Decodierer 64 geliefert
werden, um den Faktor 0,5 maßstabverändert werden, um bei nach
folgenden Rechnungen einen Überlauf in der Signalverarbeitungs
einrichtung zu vermeiden. Es soll nun das folgende Beispiel
betrachtet werden:
Multiplikand 01011
(der Multiplikand wird in Parallelform
an die Anschlüsse B ₄ bis B ₀ gelegt. Es
sei bemerkt, daß der Anschluß B ₅ mit dem
Anschluß B ₄ zusammengeschlossen ist)
Multiplikator 0101
(der Multiplikator wird in Serie über
die Leitung DTIN zugeführt, wenn der Sig
nalzustand auf den Leitungen CT 05 und
CT 06 1,1 ist, während die Zuführung des
Multiplikators über die Leitung MDOW
erfolgt, wenn der Signalzustand auf den
Leitungen CT 05 und CT 06 entweder 0,0
oder 0,1 oder 1,0 ist)

Das Produkt erscheint an dem Anschluß F ₀ in Serienform als
00110111. Die erste Wortstelle erscheint zur Taktzeit 1 und
ist das niedrigstwertige Bit, während die letzte Stelle zur
Taktzeit 8 erscheint und das höchstwertige Bit ist. Das den
Leitungen XWT ₁ bis XWT ₅ aufgeprägte Digitalwort, welches in
Parallelform zu der Serien-Parallel-Multiplikationseinrichtung 72
gelangt, wird also mit dem Digitalwort der Leitung MDOW bzw.
DTIN multipliziert, wobei dieses Wort zu der Multiplikations
einrichtung 72 von dem Decodierer 66 aus in Serienform
gelangt. Das Produkt erscheint als eine Folge von Binärsignalen
am Ausgang F ₀ und steht auf der Leitung XBOW zur Verfügung.

Datendecodierer 68
Das in Serienform von der Serien-Parallel-Multiplikationsein
richtung 72 dargebotene Ergebnis-Digitalwort wird über die Leitung
XBOW dem Daten-Decodierer 68 zugeführt. Am Ausgang
des Daten-Decodierers 68 erscheint als Ergebnis wiederum
ein Digitalwort, das auf den Leitungen SRIN, FIN ₁ FIN ₂ und
MDIN in Abhängigkeit von einem Digitalwort auftritt, das den
Dekodierer 68 über die Leitungen CT 01 bis CT 06, XBOW,
SROW, FOW 1 und FOW 2 erreicht. Die Beziehung zwischen dem Ein
gangsdigitalwort und dem Ausgangsdigitalwort ist in der nachfol
genden Tabelle III zusammengefaßt wiedergegeben:

Die Signale auf den Leitungen CT 01 bis CT 03 sind zur Auswertung
der Rechenoperationen XBOW+SROW bzw. XBOW-SROW vorgesehen, wie
sich aus Tabelle IV im Zusammenhang mit Fig. 7 ersehen läßt.
Aus Tabelle III läßt sich folgendes entnehmen: Ist der Signal
zustand auf den Leitungen CT 04, CT 05 und CT 06 0,0,0 so wird
die auf der Leitung XBOW anstehende Bitstelle an die Leitung
SRIN angekoppelt. Ist der Signalzustand auf den Leitungen CT 04,
CT 05, CT 06 0,0,1, so wird das Bit auf der Leitung XBOW zu dem
Bit auf der Leitung SROW hinzuaddiert, das Summenbit des Er
gebnisses wird der Leitung SRIN zugeführt und das Übertragsbit
gelangt zu der Leitung FIN ₁, wie nach den getroffenen Verein
barungen in den folgenden Beispielen festgehalten ist:

Ist der Signalzustand auf den Leitungen CT 04, CT 05, CT 06 je
weils 0,1,0, so wird das auf der Leitung XBOW anstehende Bit
von dem auf der Leitung SROW vorhandenen Bit abgezogen und das
Differenzbit des Ergebnisses gelangt zu der Leitung SRIN,
während das Entnahmebit auf der Leitung FIN ₂ auftritt, wie
nach den getroffenen Vereinbarungen in den nachfolgenden Bei
spielen aufgeführt ist:

Unter Berücksichtigung des Vorstehenden erkennt man, daß die
obige Tabelle III die Beziehung zwischen dem zu dem Decodierer
68 geführten Digitalwort und dem am Ausgang dieser
Einheit auftretenden Digitalwort klar beschreibt.
Die Leitungen SRIN, FIN ₁ und FIN ₂ sind zu einer Baueinheit 90
zur vorübergehenden Speicherung geführt und die Leitung MDIN
hat Verbindung zu dem Speicher 70. Die Speichereinheit 90 ent
hält ein achtstelliges Schieberegister 80, ein von einer Impuls
anstiegsflanke ausgelöstes D-Flip-Flop 82 und ein von einer
Impulsanstiegsflanke ausgelöstes D-Flip-Flop 84. Die Leitung
SRIN hat Verbindung zu dem Schieberegister 80, dessen jede
Stelle über seine acht Stufen in Abhängigkeit von den über die
Leitung CP zugeführten Taktimpulsen weitergekoppelt wird. Aus
diesem Grunde erscheinen nach acht Taktimpulsen die auf der
Leitung SRIN zugeführten Datenbits am Ausgang des Schiebere
gisters 80 also auf der Leitung SROW. Die Flip-Flop-Schaltun
gen 82 und 84 werden durch die auf den Leitungen FIN ₁ bzw. FIN ₂
auftretenden Signale gesetzt. Der Ausgang des Flip-Flops 82
erscheint auf der Leitung FOW ₁ und der Ausgang des Flip-Flops
erscheint auf der Leitung FOW ₂. Die Leitungen FOW ₁ und FOW ₂
liefern die Übertragsstelle bzw. die Entnahmestelle, welche zur
Durchführung der vollständigen "XBOW+SROW"-Rechenoperation und
der "XBOW-SROW"-Rechenoperation gemäß obigen Darlegungen er
forderlich sind. Die Tabelle IV (Fig. 7) beschreibt im ein
zelnen die Beziehung zwischen dem in den Decodierer 68
eingegebenen Digitalwort und dem Digitalwort, welches am Aus
gang dieser Einheit erscheint. Es sei bemerkt, daß in Tabelle IV
(Fig. 7) eine dezimale Digitalkennzeichnung zur Darstellung
der acht Kombinationen der Bits auf den Leitungen CT 03 bis CT 01
und auch auf den Leitungen CT 06 bis CT 04 verwendet ist. (Bei
spielsweise ist der Signalzustand CT 06 = 0, CT 05 = 0, CT 04 = 0,
in der Spalte CT 06-CT 04 einfach durch eine 0 gekennzeichnet.
Der Signalzustand CT 06 = 0, CT 05 = 0, CT 04 = 1, ist in der
soeben genannten Spalte als eine 1 gekennzeichnet. Der Signal
zustand CT 06 = 0, CT 05 = 1, CT 04 = 0, ist in der genannten
Spalte als eine 2 gekennzeichnet. Der Signalzustand CT 06 = 0,
CT 05 = 1, CT 04 = 1, ist in der Spalte CT 06-CT 04 als eine 3 gekennzeichnet
usw. Der Signalzustand CT 03 = 1, CT 02 = 1,
CT 01 = 1 ist in der Spalte CT 03-CT 01 mit 7 gekennzeichnet usw.)

Wirkungsweise der Signalverarbeitungseinrichtung zur schnellen
Fouriertransformation.
In der Tabelle nach Fig. 8 ist die Wirkungsweise der Signalver
arbeitungseinrichtung 38 zur schnellen Fouriertransformation bei der
Durchführung der sogenannten "Butterfly"-Rechenoperation be
schrieben, welche im Zusammenhang mit den Gleichungen 3 und 4
erwähnt worden ist. Es sei darauf hingewiesen, daß die komplexen
Digitalwörter A und B in dem Speicher 70 willkürlicher Zugriffs
möglichkeit in einer Art und Weise gespeichert sind, die sich
aus den nachfolgenden Ausführungen ergibt. Wenn die Signalzu
stände auf den Leitungen CT 06, CT 05, CT 04 und CT 03 0,0,0,0
sind, so wird der Speicher 70 auf Lesebetrieb geschaltet, d. h.
die Leitung WEBL führt einen niedrigen Signalwert, und die
Daten, welche sich an den Speicherplätzen befinden, die dem
vierstelligen Realteil des komplexen Digitalwortes A zugeordnet
sind, also A _RE (Gleichungen 1 und 2) werden abgelesen und
erscheinen der Reihe nach auf der Leitung MDOW. (Unter Hinweis
auf Fig. 6 ist zu bemerken, daß bei einem Signalzustand 0
oder 1 auf der Leitung CT 03 vier Taktimpulse zu dem Speicher 70
gelangen und die Leitungen CT 01, CT 02 vier verschiedene Kombi
nationen von Binärwerten durchspielen, so daß eine vierstellige
Wortlänge festgelegt wird, nämlich die Wortlänge des Realteiles
oder Imaginärteiles der komplexen Digitalwörter A oder B).
Außerdem wird der komplexe Gewichtungsfaktor Re [W _n] aus dem
Multiplikationskoeffizient-Decodierer 64 entnommen.
Dieser Koeffizient Re [W _n] und die der Reihe nach abgeleiteten
vier Bits des Realteils des Digitalwortes A, nämlich A _RE , wer
den in der Serien-Parallel-Multiplikationseinrichtung 72 miteinander
multipliziert und das Produkt X ₁ = A _RE · Re [W _n] erscheint als
achtstelliges Serienwort auf der Leitung XBOW, wie oben beschrie
ben worden ist. Nachdem das Produkt X ₁ ein achtstelliges Wort
ist (also ein Wort doppelter Genauigkeit), erscheinen die vier
letzten Bits, also die höchstwertigen Bits auf der Leitung XBOW,
wenn die Signalzustände auf den Leitungen CT 06, CT 05, CT 04 und
CT 03 jeweils 0,0,0,1 lauten. Das Produkt X ₁ wird über den Da
ten-Decodierer 68 und die Leitung SRIN an den Eingang
des Serienschieberegisters 90 angekopppelt.
Wenn die Signalzustände auf den Leitungen CT 06, CT 05, CT 04 und
CT 03 jeweils 0,0,1,0 lauten, so werden die vier Stellen des
Imaginärteiles des komplexen Wortes A, also A _IM , von dem Spei
cher 70 abgelesen und erscheinen genauso, wie A _RE in Serie
auf der Leitung MDOW. Der Multiplikationskoeffizient-Decodierer
64 erzeugt den Koeffizienten - Im [W _n], welcher
mit A _IM in der Serien-Parallel-Multiplikationseinrichtung 72 multi
pliziert wird. Das Produkt X ₂ = A _IM · Im [W _n] erscheint in
Serie als achtstelliges Wort auf der Leitung XBOW, wobei die
letzten vier Bits, nämlich die höchstwertigen Bits, des Produktes
X ₂ auf der Leitung XBOW auftreten, wenn die Signalzustände auf
den Leitungen CT 06, CT 05, CT 04 und CT 03 jeweils 0,0,1,1 lauten.
Es sei bemerkt, daß dann, wenn die Signalzustände auf den Lei
tungen CT 06, CT 05, CT 04 und CT 03 jeweils 0,0,1,0 sind, die
ersten vier Bits des Produktes X ₁ an dem Ausgang des Speichers 90
zur vorübergehenden Speicherung auftreten und dem Daten-Deco
dierer 68 synchron mit den ersten vier Bits des Pro
duktes X ₂ mitgeteilt werden, während bei einem Signalzustand
0,0,1,1 auf den Leitungen CT 06, CT 05, CT 04 und CT 03 die letzten
vier Bits der Produkte X ₁ und X ₂ synchron zu dem Daten-Decodierer
68 geführt werden. Während dieser beiden Zeiträu
me nimmt der Daten-Decodierer 68 eine Decodierung der
zugeführten Digitalworte vor und erzeugt auf den Leitungen SRIN,
FIN ₁ und FIN ₂ die Summe des in Serie auf der Leitung XBOW auf
tretenden Digitalwortes, also des Produktes X ₂, und des in Se
rie auf der Leitung SROW auftretenden Digitalwortes, also des
Produktes X ₁, in der vorstehend angegebenen Weise. Es sei
darauf hingewiesen, daß die vier geringstwertigen Bits der
Summe X ₁ + X ₂ in einem Zeitraum gebildet werden, in welchem
die Signalzustände auf den Leitungen CT 06, CT 05, CT 04 und CT 03
jeweils 0,0,1,0 lauten, während die vier höchstwertigen Bits
der Summe X ₁ + X ₂ während des Zeitraumes gebildet werden,
während welchem die Signalzustände auf den Leitungen CT 06,
CT 05, CT 04 und CT 03 jeweils 0,0,1,1 sind.
Während der Zeit, in der die Leitungen CT 06, CT 05 und CT 04
die Signalzustände 0,1,0 aufweisen, wird der Realteil des
komplexen Digitalwortes B, also B _RE , aus dem Speicher 70 abge
lesen und mit dem Maßstabsfaktor 1 in der Serien-Parallel-Multi
plikationsstufe 72 multipliziert, so daß sich das Produkt X ₃=B _RE
ergibt. Die Summe der Produkte X ₁ und X ₂, also X ₁ + X ₂, er
scheint am Ausgang des zur zeitweisen Einspeicherung dienenden
Speichers 90 und wird dem Daten-Decodierer 68 synchron
mit dem Produkt X ₃ zugeleitet. Der Daten-Decodierer 68
bildet die Differenz zwischen den serienweise in den Decodierer
68 eingegebenen Digitalworten, wobei auch die Über
tragsbits der Leitungen FOW ₁ und FOW ₂ berücksichtigt werden,
so daß auf den Leitungen SRIN, FIN ₁, FIN ₂ ein Seriendigitalwort
entsteht, welches dem Ausdruck A′ _RE = -(X ₁+X ₂) + X ₃ entspricht,
während auf der Leitung MDIN ein Seriendigitalwort auftritt,
welches dem Ausdruck B′ _RE = (X ₁+X ₂) + X ₃ entspricht. Die vier
höchstwertigen Stellen von B′ _RE erscheinen, wenn die Leitungen
CT 06, CT 05, CT 04 und CT 03 die jeweiligen Signalzustände 0,1,0,1
aufweisen und während dieses Zeitraumes erzeugt der Adreß-
und Steuer-Decodierer 62 für den Speicher 70 auf der
Leitung WEBL ein hohes Signal, so daß die vier höchstwertigen
Bits von B′ _RE in den Speicher 70 eingegeben werden können.
Während des Zeitraumes, in welchem die Leistungen CT 06, CT 05,
und CT 04 den jeweiligen Signalzustand 0,1,1 aufweisen, wird
der Realteil des komplexen Digitalwortes A, also A _RE , wieder
in Serie von dem Speicher 70 entnommen und nun in der Serien-
Parallel-Multiplikationseinrichtung 72 mit dem Maßstabsfaktor Im [W _n]
multipliziert, so daß sich das Produkt X ₄ = A _RE · Im [W _n] ergibt,
das als achtstelliges Serienwort auf der Leitung XBOW auftritt.
Das Wort A′ _RE erscheint in Serie an dem Ausgang des zur zeit
weisen Speicherung dienenden Speichers 90 und wird dem Daten-
Decodierer 68 synchron mit dem Produkt X ₄ zugeführt.
Der Daten-Decodierer 68 liefert das Produkt X ₄ in Serie
an die Leitung SRIN und ferner das Wort A′ _RE in Serie an die
Leitung MDIN. Die vier höchstwertigen Stellen des Wortes A′ _RE
werden in dem Speicher 70 gespeichert, wenn die Leitungen CT 06,
CT 05, und CT 04 und CT 03 den jeweiligen Signalzustand 0,1,1,1 auf
weisen.
Während des Zeitraumes, in welchem die Leitungen CT 06, CT 05
und CT 04 den jeweiligen Signalzustand 1,0,0 aufweisen, wird der
Imaginärteil des komplexen Digitalwortes A, also A _IM , wiederum
in Serie aus dem Speicher 70 entnommen und nun in der Serien-
Parallel-Multiplikationseinrichtung 72 mit dem Maßstabsfaktor oder
Maßstabskoeffizient Re [W _n] multipliziert, so daß das Produkt
X ₅ = A _IM · Re [W _n] erhalten wird, das in Serie auf der Leitung
XBOW auftritt. Das Produkt X ₄ erscheint in Serie am Ausgang
des zur zeitweisen Speicherung dienenden Speichers 90 und wird
dem Daten-Decodierer 68 synchron mit dem Produkt X ₅ zu
geleitet. Der Daten-Decodierer 68 liefert die Summe
der beiden Produkte X ₄ und X ₅, also X ₄ + X ₅, in Serie an die
Leitungen SRIN, FIN ₁ und FIN ₂.
Während des Zeitraumes, in welchem die Leistungen CT 06, C 05
und CT 04 den jeweiligen Signalzustand 1,0,1 aufweisen, wird der
Imaginärteil des komplexen Digitalwortes B′ (also B _IM) in Serien
form aus dem Speicher 70 entnommen und mit dem Maßstabsfaktor 1
multipliziert, so daß man das Produkt X ₆ = B _IM erhält, das in
Serienform auf der Leitung XBOW auftritt. Die Summe der Pro
dukte X ₄ und X ₅ erscheint in Serienform am Ausgang des Spei
chers 90 und wird dem Daten-Decodierer 68 synchron
mit dem Produkt X ₆ zugeleitet. Der Daten-Decodierer 68
gibt die Differenz A′ _IM = -(X ₄+X ₅) + X ₆ an die Leitungen SRIN,
FIN ₁ und FIN ₂ ab, während sie die Summe B′ _IM = (X ₄+X ₅) + X ₆ auf
der Leitung DIN abgibt. Während des Zeitraumes, in welchem die
Leitungen CT 06, CT 05, CT 04 und CT 03 den jeweiligen Signalzustand
1,0,1,1 führen, werden die vier höchstwertigen Stellen des Aus
druckes B′ _IM in den Speicher 70 eingeschrieben.
Während des Zeitraumes, in welchem die Leitungen CT 06, CT 05 und
CT 04 den jeweiligen Signalzustand 1,1,0 haben, wird das Wort
A′ _IM in Serienform am Ausgang des Speichers 70 gebildet und
gelangt über den Daten-Decodierer 68 zu der Leitung
MDIN, wo es in Serienform auftritt. Die vier höchstwertigen
Stellen des Wortes A _IM werden in den Speicher 70 eingeschrieben,
wenn die Leitungen CT 06, CT 05, CT 04 und CT 03 den jeweiligen
Signalzustand 1,1,0,1 führen. Es sei bemerkt, daß bei einem
jeweiligen Signalzustand von 1,1,0 auf den Leitungen CT 06,
CT 05 und CT 04 die von dem Speicher 70 abgelesenen Daten während
dieses Zeitraumes nicht bedeutsam sind und daher der Maßstabs
koeffizient des Decodierers 64 Null ist.
Zu der Zeit, zu welcher die Leitungen CT 06, CT 05 und CT 04 den
jeweiligen Signalzustand 1,1,1 aufweisen, sind die Ausdrücke
A′ _RE′ , A′ _IM′, B _RE und B′ _IM gebildet worden, worin
A′ = A′ _RE + j A′ _IM
B′ = B′ _RE + j B′ _IM
Damit ist die Rechenoperation "Butterfly", wie sie durch die
Gleichungen 1 und 2 beschrieben ist, vollständig.
Bei Betrachtung von Fig. 3 erkennt man, daß nach Beendigung des
dritten Durchganges der Rechenoperationen in der Signalverar
beitungseinrichtung 38 in dem Speicher 70 die Digitalwörter S ₀
bis S ₇ gespeichert sind, wobei diese Wörter nach Betrag und
Phase acht Frequenzkomponenten des getasteten Analogsignales
darstellen. Die Digitalwörter S ₀ bis S ₇ werden schließlich aus
dem Speicher 70 in Abhängigkeit von Signalen auf den Leitun
gen MAD ₁ bis MAD ₇ und auf der Leitung WEBL herausgelesen, wobei
diese Signale von dem Adreß- und Steuer-Decodierer 62
für den Speicher 70 in Abhängigkeit von Signalen auf den Lei
tungen CT 01 bis CT 11 bereitgestellt werden. Die in dem Speicher
70 enthaltenen Daten können von dem Speicher über die Leitung
MDOW während des Zeitraumes entnommen werden, in welchem die
Leitungen CT 10 und CT 09 den jeweiligen Signalzustand 1,1 auf
weisen und erreichen dann den Radarempfänger 20 über den in
Fig. 2 dargestellten Digital-/Analog-Umsetzer 52, um die,
Frequenz des Radarempfängers 20 abzustimmen.
Nimmt man nochmals Fig. 8 zur Hand, so ist festzustellen, daß
während des Zeitraumes, in welchem auf den Leitungen CT 06,
CT 05 und CT 04 der jeweilige Signalzustand 1,1,1 herrscht, die
auf der Leitung DTIN in Serienform auftretenden Daten an die
Leitung XBOW abgegeben werden, nachdem sie in der oben bezüg
lich der Multiplikationseinrichtung 72 beschriebenen Weise durch
die Serien-Parallel-Multiplikationseinrichtung gelaufen sind und
über die Leitung MDIN sowie den Daten-Decodierer 68
zu dem Speicher 70 gelangen. Ein Realteil und ein Imaginärteil
eines getasteten komplexen Digitalwortes wird also in dem
Speicher 70 gespeichert, so daß dann, wenn der erste Durchgang
einer schnellen Fouriertransformation an acht neuen Tastungen
des Analogsignales ausgeführt werden soll, sämtliche acht neuen
Tastungen in dem Speicher 70 gespeichert sind.
Dem Fachmann bietet sich aufgrund des Obigen eine Anzahl von
Weiterbildungs- und Abwandlungsmöglichkeiten. Beispielsweise
können die Koeffizienten einen Maßstabsfaktor, etwa 0,5, ent
halten, um die Möglichkeit eines Überlaufs in der Signalver
arbeitungseinrichtung zu vermindern bzw. auszuschließen.}

Claims

1. Signalverarbeitungseinrichtung zur diskreten schnellen Fouriertransformation von der betreffenden Einrichtung insbesondere von einem Radarempfänger zugeführten Sig nalen, wobei diese Signale in einer in Phase liegenden Komponente und einer um 90° phasenverschobenen Komponente bereitgestellt und mit bestimmter Tastgeschwindigkeit ge tastet werden, wobei die Tastergebnisse in digitale Form gebracht und zur Durchführung der diskreten schnellen Fouriertransformation als einen Realteil und einen Imagi närteil enthaltende Komplexe digitale Zahlwörter behandelt werden, welche wiederholt paarweise nach Multiplikation je eines dieser komplexen digitalen Zahlwörter eines Paares mit einem komplexen Maßstabsfaktor addiert werden und wobei die Additionsergebnisse in weiteren Durchgängen wiederum als komplexe digitale Zahlwörter zur Durchführung weiterer entsprechender Multiplikationen bzw. paarweiser Additionen behandelt werden, dadurch gekennzeichnet, daß in einem Wähler (58) die in digitale Form gebrachten Taster gebnisse in eine Folge von Binärsignalen umformbar sind, welche einem Decodierer (66), übergeben werden dem von einem Speicher (70) wahlfreien Zugriffs eine weitere Folge von Binärsignalen sowie von einem Taktgeber und Zähler (50, 52) abgeleitete binäre Steuersignale zuführbar sind und welcher ausgangsseitig in Parallelform ein binäres Steuer signalwort an eine Multiplikationseinrichtung (72) abgibt, die außerdem, ebenfalls in Parallelform, ein binäres Sig nalwort entsprechend einem Gewichtsfaktor oder entspre chend dem Realteil oder Imaginärteil des komplexen Maß stabsfaktors von einem weiteren Decodierer (64) aufnimmt und das Multiplikationsergebnis in serieller Form einem dritten Decodierer (68) übergibt, der ausgangsseitig mit dem Speicher (70) wahlfreien Zugriffs sowie mit einem Speicher (90) zur zeitweisen Speicherung von Zwischener gebnissen verbunden ist, wobei die Adressierung des Speichers (70) wahlfreien Zugriffs und die Steuerung des weiteren Decodierers (64) von binären Steuersignalen des Taktgebers und Zählers (50, 52) vorgenommen werden.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Decodierer (64, 66, 68) von integrierten Schaltungen mit Festwertspeichern gebildet sind.