DE2627931A1 - Kanalbildungsvorrichtung - Google Patents

Description

^PV 21. Juni 1976

Fo 9909 D

DipL-lng. Jürgen WEINMIL-LER 2627931

PATEN TASSESSOR

! GmbH

8OOOMünchen 8O
Zeppelinstr. 63

COMPAGNIE INDUSTRIELLE DES TELECOMMUNICATIONS

CIT-ALCATEL S.A. 12, rue de la Baume, 75008 PARIS, Frankreich

KANALBILDUNGSVORRICHTUNG

Die Erfindung bezieht sich auf eine Kanalbildungsvorrichtung mit H gleichmäßig auf einem Kreisbogen verteilten Detektoren, mit H Begrenzern, von denen jeder mit dem Ausgang eines Detektors verbunden ist, sowie mit einer aus einer abwechselnd aus Summierern und Verzögerungseinrichtungen bestehenden Kette, wobei jede Verzögerungseinrichtung mehrere elementare Verzögerungszellen mit einer Verzögerung tf ( · = -~—) aufweist

*H und mit einem Ausgang an einen Eingang eines Summierers der

Kette angeschlossen ist.

Mit dieser Vorrichtung kann die Ausbreitungsrichtung einer ebenen Welle bestimmt werden, indem diese Welle in mehreren vorbestimmten, gleichmäßig in einer Ebene verteilten Richtungen festgestellt wird.

609882/0825

Eine derartige bei Sonaren und Radaren einsetzbare Vorrichtung wird in der deutschen Patentanmeldung P 22 19 678.7 vom 21.4.1972 beschrieben.

Wenn diese Vorrichtung bei Sonaren eingesetzt wird, so handelt es sich bei den Detektoren um Hydrophone und bei der Welle, deren Richtung festgestellt wird, um eine Schallwelle.

Die bekannte Vorrichtung enthält Multiplexmittel, die aus N Multiplexern mit H Eingängen bestehen, mit denen von Kodierern gelieferte Signale auf den Eingang der Kette und auf die Seiteneingänge der Summierer geleitet werden können.

Außerdem ist bei dem bekannten System die Verzögerung mit der Cosinusfunktion veränderlich, so daß N - 1 verschiedene Verzögerungsexnrichtungen vorzusehen sind, was bei einer Ausführung in Form von gedruckten Schaltungen zu einer großen Anzahl von verschiedenen Karten führt.

Schließlich hängt die Präzision des bekannten Systems von der Zahl N ab, die die Anzahl der Multiplexer angibt, da die Anzahl von zur Ausbildung jedes Kanals verwendeten Detektorsignalen N ist, so daß die Genauigkeit umso höher ist, je mehr Elemente in der Kette vorhanden sind.

Mit dem erfindungsgemäßen System können die Verzweigungsmittel, die einen großen Aufwand darstellen, vereinfacht werden.

Außerdem kann mit Hilfe der Erfindung die Kette vereinfacht werden, die weniger Elemente aufweist und deren Elemente (Verzögerungseinrichtung) ohne Verlust an Genauigkeit standardisiert werden können.

6O9882/Ö82S

Diese Ziele werden durch die im Hauptanspruch enthaltenen Merkmale erreicht. Bevorzugte Ausfuhrungsformen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Mit Hilfe des Schieberegisters, das der Abtastung dient, kann die Verwendung der N Multiplexer mit H Eingängen entfallen; außerdem wird in der erfindungsgemäßen Vorrichtung die in der bekannten Vorrichtung lediglich durch Verzögerungseinrichtungen erzeugte Verzögerungsfunktion zusätzlich durch das Eingangsschieberegister erreicht, so daß in der erfindungsgemäßen Vorrichtung weniger Verzögerungseinrichtungen gebraucht werden als in der bekannten Vorrichtung. In einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung liefern die Verzögerungs- einrichtungen alle eine gleichlange Verzögerung T, wodurch man

T bei den Messungen eine Genauigkeit von + -r- erreicht.

Die Erfindung wird nachfolgend unter Bezugnahme auf sechs Figuren näher erläutert.

Pig. 1 zeigt eine Kanalbildungsvorrichtung bekannter Bauart.

Fig. 2 stellt eine Kanalbildungsvorrichtung gemäß der Erfindung dar.

Fig. 3 zeigt ein Ausführungsbeispiel für eine in der erfindungsgemäßen Kanalbildungsvorrichtung verwendete Verzögerungseinrichtung.

Fig. 4 zeigt eine erste Variante der erfindungsgemäßen Kanalb ildungsvorr ichtung.

Fig. 5 zeigt eine weitere Variante der erfindungsgemäßen Kanalbildungsvorrichtung.

Fig. 6 zeigt eine drittle Variante der erfindungsgemäßen Kanalbildungsvorrichtung.

Die bekannte Vorrichtung gemäß Fig. 1 enthält H von 1 bis H bezeichnete gleichmäßig auf einer kreisförmigen Basis C verteilte Detektoren. H sei beispielsweise 128. Jeder Detektor ist mit einem Kodierer verbunden, der das um einen Apostroph ergänzte Bezugszeichen des ihm zugeordneten Detektors trägt und das von diesem gelieferte Signal in einen reinen Binärkode umsetzt. Die Kodierer können beispielsweise aus Begrenzern gebildet werden. Die Ausgänge aller Kodierer sind mit einer Verzweigungseinrichtung 20 verbunden, die aus N Multiplexern 21, 22, 23, 24 mit je H Eingängen besteht.

Die Vorrichtung weist außerdem eine Kette 40 auf, die in abwechselnder Reihenfolge (N - 1) Verzögerungseinrichtungen 31, 32, 33 und (N - 1) Addierer 41, 42, 43 enthält.

Jeder Addierer weist einen Eingang A, der mit dem Ausgang der vorhergehenden Verzögerungseinrichtung verbunden ist, sowie einen seitlichen Eingang B auf. Der Addierer bildet die Summe aus den auf seinen Eingängen A und B empfangenen Signalen, wobei das vom Eingang A empfangene Signal ein Signal aus mehreren parallelen Bits sein kann.

Jede Verzögerungseinrichtung enthält eine bestimmte Anzahl von elementaren Verzögerungszellen.

Jede Zelle kann ein aus η parallelen Bits gebildetes Signal um eine Spanne T verzögern.

Der Ausgang des Multiplexers 21 ist mit dem Eingang der Kette 40 und somit der Verzögerungseinrichtung 31 verbunden, während die Ausgänge der Multiplexer 22, 23, 24 mit den Seiteneingängen B der Addierer 41, 42, 43 in Verbindung stehen.

2/0825

Jeder Gruppe von N aufeinanderfolgenden Detektoren ordnet man eine Ausbreitungsrichtung 10 einer ebenen Welle 10* mit der Frequenz F zu.

Angenommen, die Welle 10·, die sich in der Richtung 10 ausbreitet, trifft als erstes auf den Detektor 1, dann auf den Detektor 128, dann auf den Detektor 2 und schließlich auf den Detektor 127. Die Verzögerung der Einrichtung 31 wird dabei auf n, -T* festgelegt, was den Unterschied zwischen dem Zeitpunkt des Auftreffens einer sich in der Richtung 10 ausbreitenden Welle auf den Detektor 1 und dem Zeitpunkt des Auftreffens auf dem Detektor 128 bedeutet.

Die Verzögerungseinrichtung 31 weist daher n, elementare Verzögerungszellen auf.

Die Verzögerungseinrichtung 32 enthält n_ elementare Verzögerungszellen, wobei n_o»*C gleich der Ausbreitungszeit der sich in Richtung 10 fortbewegenden Welle zwischen dem Detektor und dem Detektor 2 ist.

Allgemein ausgedrückt enthält die p-te Verzögerungseinrichtung η elementare Verzögerungszellen, wobei η ♦t gleich

P P

der Ausbreitungszeit der sich in Richtung 10 ausbreitenden Welle zwischen dem als p-ten und als (p + l)ten erreichten Detektor ist,

Um festzustellen, ob die Ausbreitung in der Richtung stattfindet, d.h. also den Kanal 10 ausbildet, muß über den Multiplexer 21 der Ausgang des Kodierers I¹, der dem Detektor 1 zugeordnet ist, zum Eingang der Verzögerungseinrichtung 31, dann n.*T später über den Multiplexer 22 der Ausgang des Kodierers 128¹, der dem Detektor 128 zugeordnet ist, dem Eingang B des Addierers 41, weiter anschließend iu-t später über den Multiplexer 23 der

609882/Ö82S

Ausgang des Kodierers 2¹, der dem Detektor 2 zugeordnet ist, dem Eingang B des Addierers 42 und dann n_.1f später über den Multiplexer 24 der Ausgang des Kodierers 127*, der dem Detektor 127 zugeordnet ist, dem Eingang B des Addierers 43 zugeführt werden.

Am Ausgang der Kette 40, d.h. am Ausgang des letzten Addierers 43, erhält man ein Signal S,_o, das evtl. aus mehreren Bits besteht.

Um festzustellen, ob die Ausbreitung der Welle in der im Verhältnis zur Richtung 10 um einen Zentrumswinkel, der gleich dem zwei aufeinanderfolgende Detektoren trennenden Bogen ist, nach rechts verschobenen Richtung 11 erfolgt, genügt es, die aus den Detektoren 2, 1, 3, 128 zugeordneten Kodierern stammenden Signale auszuwerten.

Da die Detektoren von der sich in Richtung 11 ausbreitenden Welle in der Reihenfolge 2, 1, 3, 128 erreicht werden, muß das aus dem Detektor 2 stammende Signal der Verzögerungseinrichtung 31, dann η.·Χ* später das aus dem Detektor 1 stammende Signal dem Addierer 41, dann n»V später das aus dem Detektor 3 stammende Signal dem Addierer 42 und schließlich η «f später das aus dem Detektor 128 stammende Signal dem Addierer 43 zugeleitet werden.

Am Ausgang des Addierers 43, der das Summensignal S,, bildet, kann man auf diese Weise H gleichmäßig in der Ebene verteilte Richtungen erhalten, von denen jede einer Gruppe von N Detektoren zugeordnet ist.

Ein Taktgeber 100 liefert Impulse mit der Frequenz F-. (F_TT = -=:) , mit denen die Verzögerungszellen der Verzog«

H H \,

rungseinrichtungen beaufschlagt werden, wodurch die Signale in

609882/0856

der Kette vorrücken. Außerdem werden die Impulse des Taktgebers mit der Frequenz P„ den Multiplexern zugeführt und dienen zur Abtastung der Signale. Die Verzögerungseinrichtungen bestehen aus parallel angeordneten Schieberegistern, von denen jedes dem Durchgang eines Bits des am Ausgang eines Addierers erhaltenen Signals dient.

Für N = 4 enthält die Verzögerungseinrichtung 31 ein einziges Schieberegister; die Verzögerungseinrichtung 32, die eine Summe aus zwei Binärsignalen verarbeitet, enthält zwei parallel angeordnete Schieberegister. Die Einrichtung 33, durch die ein Summensignal aus drei binären Signalen läuft, enthält ebenfalls zwei parallele Schieberegister.

Alle parallelen Schieberegister einer Einrichtung weisen dieselbe Anzahl von Stufen auf, und die Stufen gleicher Ordnung bilden eine elementare Verzögerungszelle.

Alle wird der Eingang der Kette und der Seiten-

^FH
eingang jedes der (N-I) Addierer mit den aus N Kodierern stammenden Signalen beaufschlagt, wobei nach jeder Periode ·=— die Ordnungsnummer der Detektoren im Verhältnis zur Nummer des während der vorhergehenden Periode ■=— ein Signal liefernden

^PH
Kodierers um 1 erhöht ist.

Zur Bildung von H Kanälen werden sequentiell die H als erste in jedem der H Kanäle erreichten Detektoren auf den Eingang der Kette geschaltet; auf den Seiteneingang des ersten Addierers werden die H als zweite in jedem der H Kanäle eingetroffenen Detektoren geschaltet; auf den Seiteneingang des q-ten Addierers werden die als (q + 1)ste in jedem der Kanäle betroffenen H Detektoren geschaltet; und auf den Seiteneingang des (N - 1)sten

609882/082

Addierers werden die als N-te in jedem der Kanäle erreichten H Detektoren geschaltet.

In der bekannten Vorrichtung erhält man sequentiell

am Ausgang der Kette mit der Frequenz F„ die Signale S aller

ti

Detektorengruppen, somit aller Kanäle, die sämtlich um einen gleichen Winkel im Verhältnis zu den Nachbarkanälen verschoben sind. Das Maximumsignal S„, das einem bestimmten Kanal entspricht,

JcI

liefert die Einfallsrichtung der ebenen Welle mit einer Annäherung, die sich in der Größenordnung des zwei aufeinanderfolgende Kanäle trennenden Winkels bewegt.

Das Signal S„ wird mit einer Frequenz F erneuert, die

ti €

gleich F__ dividiert durch die Anzahl H der gebildeten Kanäle ist.

Diese Frequenz ist größer als der zweifache Wert der Frequenz F der Welle.

In Fig. 2, die eine erfindungsgemäße Kanalbildungsvorrichtung darstellt, wird die kreisförmige Basis mit den H von 1 bis H durchnumerierten Detektoren mit den nachfolgenden H ebenfalls von 1 bis H numerierten Begrenzern aus Gründen vereinfachter Darstellung nicht dargestellt. Als Beispiel wird auch hier für H der Wert 128 angenommen.

Die Vorrichtung enthält eine Kette 140, die aus einer Folge von abwechselnd P Verzögerungseinrichtungen 131, 132, 133 und P + 1 Slimmierern 141, 142, 143, 144 besteht (die Kette beginnt und endet mit einem Summierer).

Die Verzögerungseinrichtungen enthalten alle die gleiche Anzahl von elementaren Verzögerungszellen in Serie, von denen jede eine Verzögerung f bewirken kann, wobei ein digitales Signal mehrere parallele Bits aufweist.

609887/0825

Mit jedem Summierer kann die Summe aus einem aus der Verzögerungseinrichtung stammenden, auf seinem Eingang A angelieferten digitalen Signal und den auf seine Seiteneingänge B gegebenen binären Signalen gebildet werden.

Die erfxndungsgemäße Vorrichtung enthält ein Schieberegister 120 mit H Stufen, dessen parallele Eingänge mit den Ausgängen von H Begrenzern, d.h. einem Begrenzer pro Stufe, verbunden sind. Das Register 120 ist ringförmig geschlossen.

Der erste Summierer der Kette 140 ist mit seinen Eingängen an die Ausgänge bestimmter Stufen des Registers 120 angeschlossen, ebenso sind die Eingänge der übrigen Summierer an Ausgänge des Registers 120 angeschlossen. Wenn jeder Kanal durch N detektoren bestimmt ist, so ist die Anzahl der Eingänge der Summierer der Kette, die mit Ausgängen des Registers 120 verbunden sind, gleich N.

um zu bestimmen, welche Registerstufen mit welchem Summierer verbunden werden, wird auf die folgende Tabelle verwiesen, in der für H der Wert 128 und für N der Wert 40 angenommen wurde.

Es müssen 40 Abtastproben pro Kanal entnommen werden. In der ersten Spalte der Tabelle werden die Abtastproben der Reihe nach angegeben. In der zweiten Spalte werden die Nummern der Detektoren in der Reihenfolge ihrer Abtastproben zur Erarbeitung des Kanals Nr. 1 angegeben. Die dritte Spalte enthält die Verzögerungen in Mikrosekunden zwischen den Zeitpunkten, zu denen die in der dem Kanal 1 entsprechenden Richtung eintreffende Welle die Detektoren erreicht. Diese Verzögerungen nehmen zu und folgen einem Cosinusgesetz. ,

609882/06Si

- IC ^-
TABELLE I

Reihenfolge	Nummern der	Verzögerun	Summierer	Summierer	Summierer
der Abtast	Detektoren	gen ( /U see	Fig. 2	Fig. 4	Fig. 5
proben	für den Kanal 1	0
1	1	0,6		X	X
2	128	1.8		X	X
3	2	3,6		X	X
4	127	6		X	X
5	3	9	1	X	X
6	126	12,6		X	-fr
7	4	16,8		X	+
8	125	21,6		—	—
9	5	26,9		—	—
10	124	32,9		—	•
11	6	39,49		X	X
12	123	46,6		X	X
13	7	54,3	2	X	+
14	122	62,58		—	—
15	8	71,4		—	.
16	121	80,8		X	X
17	9	90,75	3	-	—
18	120	101,25		—
19	10	112,28		X	X
20	119	123,85	4	—	—
21	11	135,9		—	-
22	118	148,56		X	X
23	12	161,7	5	-	—
24	117	175,3		X	X
25	13	189,4	6	X	+
26	116	204		-	•
27	14	219,1		X	+
28	115	234,7	7	—	•
29	15	250,8		X	+
30	114	267,2	8	—	•
31	16	284,2		X	+
32	113	301,5	9	-	•
33	17	319,3		X	+
34	112	337,5	10	—
35	18	356	11	-	-
36	111	371		X	X
37	19	394,4	12	—	—
38	110	414,1		X	■ +.
39	20	434,2	13	-	-
40	109	14

Vorzugsweise werden Verzögerungsexnrxchtungen gewählt, die eine gleiche Verzögerung aufweisen und jeweils H Elementarverzögerungszellen mit einer Verzögerung von -ψ- besitzen,· so

609882/0825

262793Ί

muß die Gesamtheit der Summierer gleichzeitig mit Signalen beaufschlagt werden, deren Summe den Kanal 1 bildet.

Wird für F_ 4 MHz gewählt, so beträgt die Verzögerung

Xl

ti 1?8 für jede Verzögerungseinrichtung T = ■=— = —g— = 32 Ai sec. Es

H ^/

müssen daher zur Abtastung von 40 Detektoren für jeden Kanal (was einer Verzögerung von 434,2 Ai sec entspricht) 13 Verzögerungseinrichtungen (was 13 . 32 = 416 Ai see entspricht, d.h. bis auf 32 Ai see an 448 Ai see herankommt) und 14 Summierer genommen werden können. Wenn die Liste der Verzögerungen in Tranchen von 32 Ai see zerlegt wird, so wird ersichtlich, welche Detektoren an die Summierer angeschlossen werden müssen, um den Kanal 1 (siehe Spalte 4 der Tabelle) zu bilden. So muß der Summierer 3 die Ausgänge der Stufen 9, 120 und 121 des Eingangsregisters erhalten.

Falls die Verzögerungseinrichtung keine H elementare Verzögerungszellen bzw. ein Vielfaches von H an Verzögerungszellen aufweisen würde, sondern beispielsweise J Verzögerungszellen, so würde es genügen, den Nummern der Detektoren der Spalte 2 (a - I)J hinzuzufügen, um die Nummern der auf den Summierer a zu gebenden Detektoren zu erhalten; diese Nummern werden Modulo H berechnet; wird beispielsweise J = 90 für den Summierer Nr. 3 gewählt, so sind die entsprechenden Detektoren nicht die Detektoren 121, 9 und 120 sondern 65, 63 und 64. Die drei Eingänge des Summierers Nr. 3 werden dann an die Ausgänge der Stufen 63, 64, 65 angeschlossen.

Falls die Verzögerungseinrichtungen unterschiedliche Verzögerungen aufweisen würden, würde die Verzögerungsspalte unter Berücksichtigung der verschiedenen Verzögerungen unterteilt.

6 0 9 8 8 ?/ 0 8 2 B

um herauszufinden, welche Detektoren auf die verschiedenen Summierer gegeben werden müssen; die Nummern, die in der Spalte 1 zu nennen wären, wurden dann um die Nummer des auf dem n-ten Summierer vorhandenen Kanals erhöht, wenn der Kanal 1 auf dem ersten Summierer vorhanden ist.

Die erfindungsgemäße Vorrichtung enthält darüber hinaus

einen Taktgeber 100, der die Frequenz F„ und die Frequenz

F ^H

H
F„ = -=— liefert.

V JtI

gewählt.

Beispielsweise wird für F„ 4 MHz, für H 128 und F_v 31 KHz

Die Frequenz F., wird auf die Verzögerungseinrichtungen

ri

und auf das Eingangsregister angewendet, damit die Information mit dieser Frequenz um eine Zelle oder Stufe weiterrückt.

Die parallelen Eingänge des Schieberegisters 120 werden mit der Frequenz F__ gesteuert, damit alle Ausgänge der Begrenzer mit der Frequenz F_v abgetastet werden.

So erhält man am Ausgang der Kette sequentiell mit der Frequenz F„ die H Signale, die die H gebildeten Kanäle repräsentieren. Anschließend genügt es, das maximale Signale S„ zu beil

stimmen, um bei der Frequenz F = F__ das Signal S_ zu erhalten,

e ν μ

ITC

das mit einer Genauigkeit von -~— die Richtung angibt, aus der

Xl

das von den Detektoren aufgefangene Signal kommt.

In Fig. 3 wird eine Ausführung der in der Kette verwendeten binären Verzögerungseinrichtung dargestellt. Jede Einrichtung soll mit einer über 2 MHz liegenden Frequenz arbeiten (d.h. mit einer Verzögerung ⁰C von weniger als 0,5 A* see) . Deshalb werden zur Bildung jeder Verzögerungseinrichtung mehrere parallele Verzögerungskreise mit einem Demultiplexer an ihrem Ausgang verwendet.

8098 8 2/0825

Für F = 4 MHz und H = 128 bei 128 Stufen für H

jede Verzögerungseinrichtung nimmt man 4 Verzögerungskreise 60, 61, 62, 63 mit jeweils 32 Elementarzellen, die über einen gemeinsamen Draht 59 gespeist werden. Die vier Serienausgänge der Verzögerungskreise werden vier Eingängen eines Demultiplexers 70 mit einem Ausgang 71 zugeführt. Die vier Verzögerungskreise werden durch Impulsserien mit einer Frequenz von 1 MHz und zueinander um eine Viertelperiode verschoben gesteuert, während der Demultiplexer mit der Frequenz 4 MHz gesteuert wird.

So ist die tatsächlich hergestellte Verzögerungseinrichtung äquivalent zu einer binären Verzögerungseinrichtung mit 128 in Serie vorhandenen Zellen, die mit der Frequenz von 4 MHz gesteuert werden.

In Fig. 4 ist eine Variante der erfindungsgemäßen Kanalbildungsvorrichtung gezeigt. Auch hier wird die kreisförmige Basis mit den von 1 bis H numerierten H Detektoren und den von 1' bis H¹ numerierten Begrenzern nicht dargestellt.

Dia Vorrichtung enthält eine Kette 240 aus einer abwechselnden Folge von P Verzögerungseinrichtungen 231, 232, 233 und von P + 1 Summierern 241, 242, 243, 244 (die Kette beginnt und endet mit einem Summierer). Die Verzögerungsexnrichtungen enthalten alle dieselbe Anzahl von Elementarverzögerungszellen, wobei jede Verzögerungszelle ein mehrere parallele Bits umfassendes digitales Signal um T verzögern kann. Jeder Summierer kann die Summe aus einem von der Verzögerungseinrichtung stammenden, auf seinen Eingang A gelieferten Signal und den auf seine Seiteneingänge B gelieferten Binärsignalen bilden.

609882/0825

Die Vorrichtung enthält Abtastmittel 220, die aus zwei Eingangsschieberegistern 221, 222 mit je 64 Stufen bestehen; dabei sind die parallelen Eingänge der 64 Stufen des Registers mit den Begrenzern I¹ bis 64' und die parallelen Eingänge der 64 Stufen des Registers 222 mit den Begrenzern 65' bis 128· verbunden.

Außerdem enthält die Vorrichtung Übertragungsmittel 250, die einen ersten und einen zweiten Multiplexer 251, 252 umfassen, die jeweils zwei Eingänge und einen Ausgang besitzen. Der erste Eingang des Multiplexers 251 ist mit dem Ausgang des Eingangsregisters 221 und der zweite Eingang mit dem Ausgang des Registers 222 verbunden. Der erste Eingang des Multiplexers 252 ist mit dem Ausgang des zweiten Eingangsregisters 222 und der zweite Eingang mit dem Ausgang des ersten Registers 221 verbunden.

Die Übertragungsmittel 250 umfassen außerdem ein erstes und ein zweites Pufferschieberegister 261, 262, von denen jedes 64 Stufen aufweist. Dar Ausgang des ersten Multiplexers 251 ist mit dem Serieneingang des ersten Pufferregisters 261 und der Ausgang des zweiten Multiplexers 252 mit dem Serieneingang des zweiten Pufferregisters 262 verbunden. Die erfindungsgemäße Kanalbildungsvorrichtung enthält außerdem eine Quadratmatrize (2 Zeilen χ 2 Spalten) 270 mit vier Schieberegistern 271, 272, 273, 274, von denen jedes 64 Stufen enthält. Die Register der Zeilen sind in Reihe und im Ring geschaltet.

Die 64 parallelen Ausgänge des ersten Pufferregisters 261 sind mit den 64 parallelen Eingängen des ersten Registers 271 der ersten Zeile und die 64 parallelen Ausgänge des zweiten Pufferregisters 262 sind mit den 64 parallelen Eingängen des zweiten Registers 272 der ersten Zeile verbunden.

809882/0825 *^/#

Innerhalb der ersten Spalte der Matrize 270 sind die 64 parallelen Ausgänge des ersten Registers 271 der ersten Zeile mit den 64 parallelen Eingängen des folgenden Registers 273 verbunden. Ebenso sind innerhalb der zweiten Spalte die 64 parallelen Ausgänge des Registers 272 mit den 64 parallelen Eingängen des folgenden Registers 274 verbunden.

Die (P + 1) Summierer enthalten N Sextenexngänge mit N > P+l, wobei N der Anzahl von Detektoren entspricht, die einen Kanal bilden.

Die Funktionsweise dieser Vorrichtung wird nun anhand eines Beispiels verdeutlicht.

Es sollen sequentiell H = 128 Kanäle mit einer Frequenz F = 31 KHz hergestellt werden. Die kreisförmige Basis trägt somit 128 gleichmäßig über den Umfang verteilte Detektoren.

Für jeden zu bildenden Kanal werden N = 40 Detektoren verwendet. Die Frequenz F„ = F . H = 4 MHz. Die Verzögerung zwischen dem ersten und dem N-ten Detektor eines Kanals beträgt 430/U see« Wählt man Verzögerungseinrichtungen mit jeweils einer Verzögerung νομ T = 32 /U see, so muß man P = 14 derartiger Einrichtungen einsetzen.

•r wurden 16 xa see (+ 8 x. gewählt. Es sei angenommen, daß die den Kanal 1 bildenden Detektoren wie in der Tabelle I angegeben in folgender Reihenfolge erreicht werden : 1, 128, 2, 127, ... 20, 109.

Die Kette 240 enthält P + 1 = 15 Summierer. Die Tabelle I gibt die Verzögerungen wieder, nach denen die im den Detektoren 1 .... 21 zugeordneten Kanal 1 eintreffende Welle diese Detektoren erreicht. Werden diese Verzögerungen in Tranchen von 32 /U see unterteilt und diese Tranchen wiederum in jeweils 2 Untertranchen

6 0 9 8 8 ?/ 0 8 2 5

Für die Zeitzuwächse ·=· wurden 16 /x see (+ 8 /U see)

zerlegt, so erhält man die Nummer der Ausgänge der ersten und der zweiten Zeile der Matrize, die auf die Seiteneingänge der Summierer gegeben werden müssen.

Der Taktgeber liefert die Frequenz F„ und die Frequenz _ F_H ^H

^FV ~ ΪΓ ' ²*

Die Eingangsregister 221 und 222 werden mit der Kadenz

werden F_Tr gefüllt, und die Signale in den Registern/mit der Frequenz F__

V H

verschoben. Die Steuerung der Multiplexer 251 und 252 erfolgt mit der Frequenz Fy.

Mit der Frequenz F-. werden die Pufferregister 261 und 262 mit den aus den Eingangsregistern 221 und 222 stammenden Signalen gefüllt. Das Fortschreiten in den Stufen der Pufferregister 261 und 262 geschieht mit der Frequenz F„.

Die Register 271 und 272 der ersten Zeile der Matrize 270 werden auch mit der Frequenz F_v mit den von den parallelen Ausgängen der Pufferregister 261 und 262 stammenden Signalen gefüllt. Ebenso werden die Register der zweiten Zeile 273, 274 alle 1/F_V mit den von den parallelen Ausgängen der Register 271 und 272 stammenden Signalen gefüllt.

Das Umlaufen der Signale in der aus den Registern der ersten Zeile gebildeten Schleife und in der aus den Registern der zweiten Zeile gebildeten Schleife geschieht mit der Frequenz F_T_. Die Verzögerungseinrichtungen enthalten eine bestimmte Anzahl

η von Stufen, so daß, wenn der Kanal 1 auf den ersten Summierer gegeben wird, der Kanal n+1 (Modulo H) auf den zweiten Summierer der Kette gegeben wird. Die Verzögerung jeder Verzögerungseinrichtung beträgt dann ■=— .

^FH
Um zu bestimmen, welches die Verbindungen zwischen den

609882/0825

parallelen Ausgängen der Zeilen der Register und den Eingängen der Summierer der Kette sein müssen, wird die Folge der Verzögerungen in Tranchen von ■=— unterteilt, und jede Tranche wird

^FH
anschließend in k = 2 Untertranchen zerlegt.

So müssen die ρ ersten Entnahmen, deren Verzögerungen

unter ~ liegen, dem ersten Summierer zugeführt werden. Diese

^FH
ρ ersten Entnahmen werden in k Gruppen getrennt, wobei die k,

Entnahmen der ersten Gruppe mit einer Verzögerung von — )

^FH _ auf den Summierer gegeben werden, d.h., daß sie der i-ten Zeile der Matrize entnommen werden, während die k„ Entnahmen der zweiten Gruppen der (k-l)ten Zeile der Matrize und die Entnahmen der k-ten Gruppe in der ersten Zeile der Matrize erfolgen.

Die ρ Entnahmen beziehen sich auf den Kanal 1; es handelt sich also dabei um Entnahmen der Detektoren 1, 128, 2, 127,... Es genügt, die k. Stufen der k-ten Zeile, deren Nummern korrespondieren, die k₂ Stufen der (k-l)ten Zeile, deren Nummern korrespondieren, usw. mit den Eingängen des ersten Summierers zu verbinden. In der zweiten Verzögerungstranche sind q Entnahmen enthalten, die sich auf den Kanal n+1 beziehen; es handelt sich hierbei um Entnahmen der q Detektoren n+1, (128-n) , n+2, (l28-(n+l)). Nach Unterteilung in k Tranchen erhält man die Nummern der Stufen der k-ten Zeile : n+1, 128-n, usw. und die Nummern der Stufen der anderen, dem zweiten Summierer zuzuleitenden Zeilen. Alle Stufennuxnmern werden Modulo H berechnet.

Es ist vorteilhaft, für η den gleichen Wert wie H oder ein Vielfaches von H zu wählen; dann wird der Kanal 1 gleichzeitig auf die P+l Summierer gegeben, dann ■=— später der Kanal 2 usw. bis

^FH zum Kanal H.

609882/0825

Wird für η der gleiche Wert genommen wie für H, so

liegt für jede Einrichtung eine Verzögerung=— vor, d.h., von

^FH 32 ßa see (mit H = 128 und F = 4 MHz) .

In Tabelle I werden die Reihenfolgennummern der Entnahmen, die entsprechenden Verzögerungen und die Nummern der entsprechenden Detektoren für den Kanal 1 jeweils gegenübergestellt; es läßt sich dann einfach ablesen, indem gleichlange Tranchen von 32 ai see gewählt werden und jeweils k = 2 Untertranchen gebildet werden, welchen Summierern die Stufen der Zeilen der Matrize zugeführt werden müssen.

Die Tranchen sind gleich den Tranchen aus Spalte 4, jedoch müssen die Nummern der Detektoren festgestellt werden, deren Signale um 16 /i see verzögert werden sollen, sowie diejenigen, die nicht verzögert werden sollen. In der Spalte 3 sind diejenigen, die um 16 ja see verzögert werden sollen, mit einem Kreuz und diejenigen, die nicht verzögert werden sollen, mit einem Strich markiert. Soll ein Signal um 16 >u see verzögert werden, so muß es der zweiten Zeile der Matrize entnommen werden; soll es nicht verzögert werden, so wird es der ersten Zeile entnommen. So werden den zehn Eingängen des ersten Summierers für den Kanal 1 die aus den Detektoren 1, 2, 3, 4 stammenden verzögerten Signale, d.h. die vier ersten Stufen des ersten Registers 273 der zweiten Zeile der Matrize, die aus den Detektoren 128, 127, 126 stammenden verzögerten Signale, d.h. die drei letzten Stufen des Registers 274 der zweiten Zeile, das vom Begrenzer 5 stammende Signal, d.h. die fünfte Stufe des ersten egisters der ersten Zeile, und die aus den Detektoren 124 und 125 stammenden Signale, d.h. die vierte und fünfte Stufe ausgehend von der

60988 2/0825

letzten Stufe des zweiten Registers 272 der ersten Zeile zugeführt.

Beispielsweise sieht man, immer noch unter Bezugnahme auf die Spalte 5 der Tabelle , daß der zweite Summierer fünf Seiteneingänge (3 verzögerte und 2 nicht verzögerte) besitzt.

F Am Ausgang der Kette 240 erhält man daher mit der Frequenz F =»-—

(d.h. alle —) die H Signale, die die Kanäle repräsentieren

^e 1

(ein Signal in jeder Zeitspanne ·=ρ~) · Die mit der Kette erhaltene

T ^H

Genauigkeit beträgt £, d.h. 16 ₇ ^U see.

^K /
In Fig. 5 wird eine Kanalbildungsvorrichtung dargestellt,

die ähnlich der aus Fig. 4 ist, für die jedoch für Tc = 4 gewählt wurde; d.h., daß die Quadratmatrize 4x4 Register mit jeweils

=- Stufen, d.h. insgesamt 32 Stufen aufweist. Die Kette 240 ist genauso aufgebaut wie die in Fig. 3, lediglich die Abtastmittel 220", die Übertragungsmittel 25O¹ und die Quadratmatrize sind verändert.

Die Abtastmittel enthalten vier Eingangsregister 221·, 222·, 223', 224« mit jeweils 32 Stufen.

Die parallelen Eingänge der 32 Stufen des Registers 221· sind mit den Begrenzern Nr. I¹ bis 32*, die parallelen Eingänge der Stufen des Registers 222' mit den Begrenzern 33· bis 64', die parallelen Eingänge der Stufen des Registers 223' mit den Begrenzern 65' ^is 96' und die parallelen Eingänge der Stufen des Registers 224' mit den Begrenzern 97* bis 128' verbunden.

Die übertragungsmittel 250' umfassen vier Multiplexer mit vier Eingängen und einem Ausgang 251·, 252', 253', 254' und vier Pufferschieberegistern 261', 262', 263', 264·, deren Serieneingang mit dem Ausgang eines Multiplexers verbunden ist. So wird während einer Periode ■=-" äas erste Eingangsregister in das erste

609882/0825 ./.

Pufferregister 261· geleert, während in der folgenden Periode ■p— das zweite Eingangsregister 222*, dann — später das Re-

v . _χ ^hv

gister 223' und nochmal — später das Register 224¹ in das

^V 1

erste Pufferregister entleert werden; ■=— später ist von neuem das Register 221' an der Reihe.

Die in den vier Eingangsregistern enthaltenen Informationen werden somit in die vier Pufferregister entleert, wobei jeweils nach einer Zeitspanne — um ein Register verschoben

^FV
wird.

Die Quadratmatrize 27O¹ enthält 4x4 Schieberegister mit jeweils 32 Stufen, und zwar in der ersten Zeile die Register 271·, 272', 271", 272", in der zweiten Zeile die Register 273¹, 274·, 273", 274", in der dritten Zeile die Register 275¹, 276·, 275", 276" und in der vierten Zeile die Register 277', 278', 277", 278". Die vier Register jeder Zeile sind in Reihe geschaltet und bilden eine geschlossene Schleife, indem der Ausgang des ersten Registers jeder Zeile mit dem Eingang des letzten Registers verbunden wird.

Innerhalb jeder Spalte sind die 32 parallelen Ausgänge dieses Registers mit den 32 parallelen Eingängen des folgenden Registers verbunden.

Sollen die zwischen den 40 Eingängen der Summierer der Kette herzustellenden Verbindungen bestimmt werden, so benutzt man die Tabelle I und unterteilt jede Tranche von 32 Ai see in vier Untertranchen mit jeweils 8 ja see. So empfangen auf dem Kanal 1 unter den zehn Eingängen des Summierers Nr. l(d.h. dem am Anfang der Kette 240 liegenden) fünf Eingänge die Signale von den Detektoren 1, 128, 2, 127, 3, die um 24 ja see phasenverschoben sein müssen, zwei Eingänge empfangen die aus den Detektoren 126 und

609887/0825 ./.

4 stammenden Signale, die um 16 λι sec phasenverschoben sein müssen, zwei Eingänge empfangen die aus den Detektoren 125 und 5 stammenden Signale, die um 8 λι see verschoben sein müssen, und ein Eingang empfängt das vom Detektor 124 stammende Signal, das nicht phasenverschoben sein darf.

In der letzten Spalte der Tabelle I werden durch ein Kreuz bei jeder Detektornummer für den Kanal 1 diejenigen Detektoren gezeigt, deren Signale um 24 Ja see phasenverschoben sein müssen und die daher der vierten Zeile der Matrize entnommen werden müssen; mit einem "+"-Zeichen werden diejenigen gekennzeichnet, deren Signale um 16/i see phasenverschoben werden müssen und die daher auf der dritten Zeile der Matrize entnommen werden; ein "-"-Zeichen kennzeichnet diejenigen, die um 8/u see phasenverschoben sein müssen und die daher der zweiten Zeile der Matrize entnommen werden; ein "." kennzeichnet diejenigen, die nicht phasenverschoben werden dürfen und die der ersten Zeile der Matrize entnommen werden.

Daher werden von den zehn Eingängen des ersten Summierers 241 drei mit den Ausgängen der drei ,ersten Stufen des Registers 277⁸, zwei mit den beiden letzten Stufen des Registers 278", einer mit der vierten Stufe des Registers 275, einer mit der vom Ende aus gezählten dritten Stufe des Registers 276", einer mit der fünften Stufe des Registers 273^e, einer mit der vom Ende aus gesehen vierten Stufe des Registers 274" und einer mit der vom Ende aus gesehen fünften Stufe des Registers 272" verbunden.

Beispielsweise ist beim Summierer,der in der Tabelle I, Spalte 4, mit 9 bezeichnet ist, einer der beiden Seiteneingänge mit der 16. Stufe des Registers 275* und der andere mit der vom Ende aus gezählt 16. Stufe des Registers 272" verbunden. Die

609882/0825 ./.

letzte Spalte der Tabelle I zeigt die Verteilung für jeden der 14 Summierer.

Wenn jede Verzögerungseinrichtung H Stufen (oder ein Vielfaches von H) aufweiist, werden lediglich unter den ersten Ausgängen der ersten Register der Zeilen und unter den 20 letzten Ausgängen der letzten Register der Zeilen gewählte parallele Ausgänge verwendet, was eine Vereinfachung der Kanalbildungsvorrichtung, wie sie in Fig. 6 dargestellt ist, ermöglicht.

Die Vorrichtung enthält außerdem einen Taktgeber, der

k ^H
die Frequenzen F„ und F__ = —~- liefert, wobei die Frequenz F„ (4 MHz) dazu dient,

- die Übertragung der Informationen der Abtastregister in die Pu fferregister,

- das Umlaufen der Informationen in den Zeilen der Matrize und

- das Umlaufen der Informationen in den Verzögerungseinrichtungen zu steuern.

Die Frequenz F__ (124 KHz) dient dazu, das Abtasten der Ausgänge der Begrenzer, das Umschalten der Multiplexer und die Übertragung des Inhalts eines Registers der Matrize ins folgende Register derselben Spalte zu steuern.

F Man erhält daher mit der Frequenz F = τ-— (31 KHz) die

128 den 128 Kanälen zugeordneten Signale am Ausgang der Kette 240«,

In Fig. 6 wird eine weitere Variante der Kanalbildungs- ■ vorrichtung dargestellt, die eine Vereinfachung der ersten Variante wiedergibt. Auch hier ist k = 4? jedoch wird vorausgesetzt ₀ daß alle Verzögerungseinrichtungen der Kette qH Verzögerungszellen (q ?-l) aufweisen.

Als Beispiel wird nachfolgend der Fall q = 1 gewählt.

609882/0 8 25

Wie bereits bei der Beschreibung der Vorrichtung gemäß Fig. 5 bemerkt wurde, werden lediglich die 20 ersten Ausgänge der Register der ersten Spalte der Matrize und die 20 letzten Ausgänge der letzten Spalte der Matrize verwendet, so daß die zweite und dritte Spalte fortgelassen werden können, wobei jedoch das Register 272', das in das Register 271' entladen werden muß, ebenso wie die ersten Register 271¹ und 272" der ersten und der vierten Spalte beibehalten werden, während die übrigen Register der beiden Spalten durch zwei Register 311 und k—1

312 mit H .■ ■ ■ , d.h. im vorliegenden Fall 96 Stufen, ersetzt werden, von denen das eine mit dem Ausgang des Hauptregisters 271* und das andere mit dem Ausgang des Hauptregisters 272" verbunden ist.

Das Hauptregister 272' ist mit seinem Ausgang an den Eingang des Registers 271' angeschlossen, dessen Ausgang zum Eingang des Registers 272" führt, so daß sich eine offene Schleife bildet.

Da das Register 271" nicht mehr nötig ist, können der Multiplexer 253* und das Pufferregister 263· fortgelassen werden. Die Vorrichtung enthält somit Abtastmittel 22O¹ mit k Eingangsregistern 221', 222¹, 223' 224' und Übertragungsmittel 250" mit

5- Stufen (im hier vorliegenden Beispiel 32 Stufen) und h Multiplexern 251¹, 252¹, 254· mit k Eingängen, wobei h < k (im hier vorliegenden Beispiel h = 3), h Übertragungsregistern 261¹, 262', 264· sowie h Hauptregistern 271·, 272', 272" mit jeweils r- Stufen, die eine offene Schleife bilden, sowie i Laderegistern 311, 312, mit i ^ h (im vorliegenden Beispiel i = 2), mit jeweils ■ Stufen (im vorliegenden Beispiel 96 Stufen).

60988 2/0825

Um zu bestimmen, mit welchen Stufen die Eingänge der Summierer der Kette 240, die gleich der Kette der anderen in den Figuren 2, 4, 5 dargestellten Vorrichtungen ist, verbunden werden müssen, muß beachtet werden, daß die Register der ersten Spalte der Matrize der Fig. 5 in Reihe geschaltet wurden, um ein Laderegister mit 96 Stufen 311 zu bilden. Das gleiche gilt für die letzte Spalte.

Alle mit einem Kreuz versehenen Signale, d.h. somit diejenigen, die dem ersten und dem letzten Register der vierten Zeile entnommen wurden, werden den 32 ersten Stufen der beiden Laderegister entnommen; so sind beim ersten Summierer 241 drei Eingänge mit drei ersten Stufen des Laderegisters 311 und zwei Eingänge mit den Stufen 31 und 32 des Laderegisters 312 verbunden. Die mit einem "+"-Zeichen versehenen Signale werden unt^r den 32 Stufen aus der Mitte jedes Laderegisters entnommen= So wird beim Summierer 241 die 36. Stufe des Registers 311 mit einem Eingang und die 62. Stufe des Registers 312 mit einem anderen Eingang verbunden. Die mit einem "-"-Zeichen versehenen Signale werden den 32 letzten Stufen der Register 311 und 312 entnommen. So wird beim Summierer 241 ein Eingang mit der 69. Stufe des Registers 311 und ein anderer Eingang mit der 93. Stufe des Registers 312 verbunden.

Die mit einem "." versehenen Signale werden wie in der Vorrichtung gemäß Fig. 5 den Hauptregistern 271" und 272" entnommen. So ist beim Summierer 241 ein Eingang mit der vom Ende aus gezählt 5. Stufe des Registers 272" verbunden.

Der Taktgeber 200 liefert außerdem die Frequenzen F_ und F„,

609 8 82/0825 ·/·

Die Frequenz F dient zur Steuerung der Entleerung

Xl

der Eingangsregister in die Pufferregister, zur Steuerung des Umlaufens der Information in der von den Hauptregistern gebildeten offenen Schleife, zur Steuerung der Entladung der Hauptregister in die Laderegister und zur Steuerung des Umlaufens der Information in den Verzögerungseinrichtungen der Kette 240.

Die Frequenz F₇ dient zur Steuerung der Abtastung durch die Eingangsregister der von den Begrenzern stammenden Signale, zur Umschaltung der Multiplexer und zur Übertragung der in den Pufferregistern enthaltenen Informationen auf die Hauptregister.

Zur weiteren Vereinfachung der Vorrichtung gemäß Fig. und für den Fall, daß N gleich oder kleiner τ~ ist, d.h. im vorliegenden Fall kleiner als 32, können die mit den Summierern zu verbindenden 32 Stufen in einem einzigen Hauptregister zusammengefaßt werden; in diesem Fall müssen neun Summierer gewählt werden, die durch Verzögerungseinrichtungen mit einer Verzögerung von 32 Ai see getrennt werden.

Die Nummer der Begrenzer wird dann um 16 nach rückwärts verschoben, was dadurch erreicht werden kann, daß mit dem ersten Eingangsregister die Ausgänge der Begrenzer 112 bis 128 und 1 bis 16 verbunden werden und entsprechend mit den übrigen Eingangsregistern verfahren wird.

So ist es möglich, das Hauptregister 272" und sein Laderegister 312 sowie den Multiplexer 154' und das Pufferregister 264' fortzulassen. In diesem Fall, in dem Ic = 4 ist, kann man für h den Wert 2 und i den Wert 1 erhalten«

Patentansprüche

6 0 9 8 R 2 / 0 8 7 5

Claims (1)

1. PATENTANSPRÜCHE

   Kanalbildungsvorrichtung mit H gleichmäßig auf einem Kreisbogen verteilten Detektoren, mit H Begrenzern, von denen jeder mit dem Ausgang eines Detektors verbunden ist, sowie mit einer aus einer abwechselnden Folge von Summierern und Verzögerungseinrichtungen bestehenden Kette, wobei jede Verzögerungseinrichtung mehrere elementare Verzögerungszellen mit der Verzögerung c ( Ύ — —=r~) aufweist und mit ihrem Ausgang mit einem

   ^FH
   Eingang eines Summierers der Kette verbunden ist, dadurch gekennzeichnet,, daß ein zu einem Ring geschlossenes Schieberegister (120) mit H Stufen vorgesehen ist, dessen parallele Eingänge mit den Ausgängen der H Begrenzer und die parallelen Ausgänge dieser Stufen mit Eingängen der Summierer (141, 142, 143, 144) der Kette (140) verbunden sind, wobei ein Taktgeber (100) eine Frequenz F„, mit der die ausgangssignale durch das Register abgetastet werden, sowie eine Frequenz F__ (F__ = H.F„) liefert,

   ti H V

   mit der die Signale durch die Stufe des Registers (120) und durch die Verzögerungseinrichtungen (131 _p 132, 133) weiterrücken.

   2 - Kanalbxldungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet,, dafS Mittel (220) zum Abtasten mit einer Frequenz F der aus den E Begrenzern stammenden Signale vorgesehen sind, wobei die Freauenz F._T = ~ . k ist und k ein Unter-Vielfaches von H ist, daß eine Quadratmatrize (270) aus k . It Schieberegistern (271, 272 „ 273, 274) vorgesehen ist_c von denen jedes H Stufen aufweist, wobei die k Register jeder Zeile

   60988 2/0825

   der Matrize zu einem geraeinsamen Ring-Register verbunden sind und

   TT

   die parallelen τ- Ausgänge jedes Registers einer Spalte der Matrize

   TT

   mit den ϊ- parallelen des folgenden Registers der Spalte verbunden sind, wobei bestimmte parallele Ausgänge der Schieberegister der Matrize an die Eingänge der Summierer (241, 242, 243, 244) der Kette geführt werden, und! daß Mittel (250) zur Übertragung der aus den Abtastmitteln (220) stammenden Informationen zur ersten Zeile der Quadratmatrize (270), die die Anzahl der über-

   TT

   tragenen Begrenzer mit der Frequenz P„ um τ- XModulo H) verschieben, wobei ein Taktgeber eine Frequenz F.-, die zur Steuerung der Verschiebung der Information in den Zeilen der Matrize (270) und in den Verzögerungseinrichtungen (231, 232, 233) dient, und eine Frequenz F liefert, die zur Steuerung der Abtastmittel (220) und der Übertragungsmittel (250) sowie zum Weiterleiten der Information in den Spalten der Matrize (270) dient.

   3 - Kanalbildungsvorrichtung gemäß einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß die Verzögerungseinrichtungen (131, 132, 133, 231, 232, 233) der Kette (140, 240) alle eine gleichlange Verzögerung aufweisen, die gleich H' . IT oder ein Vielfaches davon ist.

   4 - Kanalbildungsvorrichtung gemäß einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Abtastmittel (220) aus k Eingangsschieberegistern (221, 222) gebildet werden,

   TJ

   die jeweils ^- Stufen enthalten, wobei jeder der H Begrenzer mit dem Paralleleingang einer Stufe eines der Eingangsregister (221, 222) verbunden ist, und die Übertragungsmittel (250) k Multiplexer (251, 252) mit k Eingängen und einem Ausgang enthalten, und die

   k Eingänge der Multiplexer (251, 252) an die Reihenausgänge der k Eingangsregister (221, 222) angeschlossen sind, und daß k Übertragungsschieberegister (261, 262) vorgesehen sind, die je-

   TT

   weils =- Stufen umfassen, wobei der Eingang jedes Übertragungsregisters mit dem Ausgang eines Multiplexers und die parallelen Ausgänge eines Übertragungsregisters mit den parallelen Eingängen eines Registers (251, 252) der ersten Zeile der Matrize verbunden sind.

   5 - Kanalbildungsvorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß darüber hinaus Mittel (220') zum Abtasten mit einer Frequenz P= — . k (k ist dabei ein Untervielfaches H größer als 1) der aus den H Begrenzern stammenden Signale besitzt„ weiter' h Hauptschieberegister (271¹, 272', 272") (h <. k) , die eine offene Schleife

   TT

   bilden und von denen jedes =- Stufen aufweist, weiter Mittel (250") zur Übertragung der aus den Abtastmitteln (220') stammenden Informationen zu den Hauptregistern (271¹, 272', 272"), die mit

   TT

   der Frequenz F„_T um τ- (Modulo H) die Nummern der übertragenen Begrenzer verschieben, weiter i Ladeschieberegister (311, 312) umfaßt, deren Eingang mit dem Ausgang von i unter den h Hauptregistern (271', 272") (i < h) ausgex^ählten Registern verbunden ist, wobei jedes dieser Laderegister (311, 312) H . ~- Stufen aufweist, wobei ein Taktgeber (200) eine Frequenz F , mit der die Verschiebung der Information in der aus den h Hauptregistern (271', 272⁸, 272") gebildeten offenen Schleife und in den Laderegistern (311, 312) sowie in den Verzögerungsvorrichtungen (231, 232, 233) erfolgt, und eine Frequenz F liefert, die zur Steuerung der Abtastmittel (220·) und der Übertragungsmittel (250") dient.

   609882/0825

   wobei bestimmte parallele Ausgänge der i Laderegister (311, 312) und der Hauptregister (271¹, 272"), mit denen diese Laderegister verbunden sind, an die Eingänge der Summierer (241, 242, 243, 244) der Kette (240) angeschlossen sind, und daß alle Verzögerungseinrichtungen (231, 232, 233) dieselbe Anzahl qH von Elementarzellen aufweisen (q ^ 1).

   6 - Kanalbildungsvorrichtung gemäß Anspruch 5, dadurch gekennzeichnet, daß die Abtastmittel (22O¹) aus

   TT

   Ic Eingangsschieberegistern (221¹ , 222', 224¹) mit jeweils r-Stufen bestehen, wobei jeder der H Begrenzer mit dem parallelen Eingang einer Stufe (221¹, 222¹, 223', 224') eines der Eingangsregister verbunden ist, und daß die Übertragungsmittel (250") h Multiplexer mit k Eingängen und einem Ausgang (251¹, 252·, 254·) aufweisen, die mit den Reihenausgängen der k Eingangsregister (221·, 222¹, 223¹, 224¹) und h Übertragungsschieberegister (261, 262, 264) mit jeweils χ- Stufen verbunden sind, wobei der Eingang jedes Übertragungsregisters (261, 262, 264) mit dem Ausgang eines Multiplexers (251¹, 252', 254¹) und die parallelen Ausgänge eines Übertragungsregisters (261¹, 262', 264') mit den parallelen Eingängen eines der Hauptregister (271¹, 272·, 272") verbunden

   χ χ

   609882/0 825

   Leerseite