DE2136771B2 - Nach dem dynamischen Prinzip arbeitende Schaltungsanordnung aus MOS-Transistoren zur Decodierung der Adressen für einen MOS-Speicher - Google Patents

Description

SSS £

(MTE) besteht, dessen eines Ende der gesteuerten ist an der

Strecke mit der Torelektrode des Entlade-MOS- ausjuhrhch^besch^ ^^

Transistors (MEF) verbunden ist und dessen an- 45 Em N^a^*eser u B ^ _Betri

deres Ende der gesteuerten Strecke und dessen dann, aau ^menre"= ^ . _{d d}

Torelektrode an die Betriebsspannungsquelle weng;; sine «c, d.^d» OjP- -f^^^,

<^FDD) angeschlossen ist. smd SeicSerchip), mehrere Anschlußstifte für die

50 Steuerimpulse besitzen muß.

Aufgabe der Erfindung ist es nun, eine Decodierungsschaltung anzugeben, bei der für die Taktversorgung nur ein Anschlußstift pro Chip notwendig ist.

Diese Aufgabe wird gelöst durch eine auf das Spei-

55 cherchip integrierte Verzögerungsschaltung, der der Steuerimpuls zugeführt wird, die nur die Ruckflanke des Steuerimpulses verzögert und deren Ausgang mit den anderen zusammengeschalteten Enden der ge-

Die Erfindung bezieht sich auf eine nach dem steuerten Strecken der MOS-Transistoren der Decodynamischen Prinzip arbeitende Schaltungsanordnung 60 dierteilschaltungen verbunden st. aus MOS-Transistoren zur Decodierung der Adressen Da die Decodierungsschaltung ™tsamt der Ver

für einen MOS-Speicher, wobei der MOS-Speicher zögerungsscnaltung auf das selbe Chφ .nt-gnert w, und die Decodierungsschaltung auf einem Chip inte- wird nur noch ein Anschlußstift :fur e.nen Steuer griert sind, bei der zur Auswahl jeder Zeile bzw. impuls benotigt. W.rd dann noch der MOS^cher Spalte des MOS-Speichers parallelgeschaltete MOS- 6₅ auf das Chip integriert, dann steht fur diesen ein Transistoren (Decodierteilschaltung) vorgesehen sind, Anschlußstift mehr zur ^Ve.^8"ⁿ8· JJf ^V"^; deren Torelektroden die Adressensignale in negierter rungsscnaltung kann sehr einfach realisiert werden bzw unnegierter Form zugeführt werden und deren und ist nur einmal fur die Decodierungsschaltung

eines Speicherchips erforderlich. Da die Verzögerungsschaltung mit auf das Chip integriert wird, unterliegt sie den gleichen Bauelementtoleranzen wie 4ie übrigen Bauelemente der Decodierungsschaltung. Pie Verzögerungszeit der Verzögerungsschaltung, die einmal durch die Dimensionierung der MOS-Transiitoren optimal ausgelegt wird, ist dann immer an die Geschwindigkeit der übrigen Teile der Decodierungsschaltung angepaßt. Ebenso erhält man einen sehr

rungsschalturg.

Die erfiDdungsgemäße Decodierungsschaltung soll an Hand eines Ausführungsbeispieles weiter erläutert werden. Es zeigt

F i g. 1 die Decodierungsschaltung,

F i g. 2 eine Verzögerungsschaltung,

F i g. 3 einen Impulsplan für die Decodierungssch2Uung.

signale erscheint verzögert die Rückflanke des Steuerimpulses P am Ausgang PV der Verzögerungsschaltung VZ (s. Zeile 2 der F i g. 3). Mit dieser Flanke werden die Adressensignale decodiert in der Art, 5 daß alle Ausgänge der Decodierungsschaltung durch leitende MOS-Transistoren MD entladen werden, bis auf den einen Ausgang XO bis Xn, bei dem durch die Kombination der anliegenden Adressensignale und deren Inversionen alle MOS-Transistoren MD

guten Temperaturgleichlauf zwischen der Verzöge- io gesperrt sind. Dieser Ausgang bleibt geladen und gilt rungsschaltung und den übrigen Teilen der Decodie- damit als ausgewählt (s. Zeile~5 der F i g. 3).

Zum Beispiel sei angenommen, daß die Torelektroden der MOS-Transistoren MD der Decodierteilschaltung DTQ alle auf tiefem Potential liegen, also 15 die Decodierteilschaltung DTO durch die Kombination der Adressensignale ausgewählt worden ist. Die Ansteuerleitung XO ist aufgeladen, hat also hohes Potential und wenn am Ausgang der Verzögeningsschaltung VZ tiefes Potential erscheint, dann bleiben

Die Decodierungsschaltung besteht air, Decodier- 20 alle MOS-Transistoren MD der Decodierteilschaltung teilschaltungen DTO bis DTm und einer Verzöge- DTO gesperrt, so daß die Ansteuerleitung XO auf rungsschaltung VZ. Für jede Zeile des MOS-Spei- hohein"Potential bleibt (s. Fig. 3, S.Zeile, strichlierte chers, der nicht dargestellt ist, wird eine Decodier- Linie). Bei allen anderen Decodierteilschaltungen teilschaltung DT vorgesehen. Diese Decodierteil- DT1 bis DTm sind ein oder mehrere MOS-Transischaltungen DT bestehen aus parallelgeschalteten 25 stören MD enthalten, deren Torelektroden auf hohem MOS-Transistoren MD, deren eine zusammengeschal- Potential liegen. Erscheint dann am Ausgang PV der teten Enden der gesteuerten Strecken über einen Verzögerungsschaltung VZ die Rückflanke des Lade-MOS-Transis'or LM mit dem ersten Pol einer Steuerimpulses, also tiefes Potential, dann werden Betriebsspannungsquelle VDD verbunden ist. Diese diese MOS-Transistoren leitend, und die Ansteuerzusammengeschalteten Enden bilden gleichzeitig die 30 leitungen Xl bis Xm können sich über die leitend Ansteuerleitung X für die zugeordnete Zeile" der gesteuerten MOS-Transistoren MD entladen (siehe Speicherzellen des MOS-Speichers. An die Torelek- Fig. 3, 5. Zeile, ausgezogene Linie), trode des Lade-MOS-Transistors LM wird ein Steuer- Durch die verzögerte Rückflanke des Steuerimpul-

impuls P angelegt. Die anderen zusammengeschalteten ses am Ausgang PV wird erreicht, daß die Decodie-Enden der gesteuerten Strecken der MOS-Transisto- 35 rungsschaltung nicht eher aktiviert wird, als die Inren MD sind an einen Ausgang PV der Verzöge- version der Adressen abgeschlossen ist. Würde diese rungsschaltung VZ angeschlossen. Der Verzögerung- Bedingung nicht eingehalten werden, so könnten auch schaltung VZ wird ebenfalls der Steuerimpuls P am die MOS-Transistoren MD der ausgewählten Deco-Eingang zugeführt. Den Torelektroden der MOS- dierteilschaltung von noch nicht invertierten Adres-Transistoren MD der Decodierteilschaltungen DT 40 sensignalen leitend gesteuert werden, so daß auch werden die Adressenbits in unnegierter bzw. negierter diese Ansteuerleitung entladen werden würde.

Ein Beispiel einer Verzögerungsschaltung ist in F i g. 2 geneigt. Diese besteht aus einem Lade-MOS-Transistor MLV, einem Entlade-MOS-Transistor

LMI der andere ein Inverter-MOS-Transistor IT ist. 45 MEV und einem Steuertransistor MTE. Der Lade-Die Xdresseninverter IV arbeiten nach dem dynami- Transistor MLV und der Entladetransistor MEV

sind genauso zusammengeschaltet wie die Adresseninverter. Ihnen wird auch auf gleiche Weise der

Form zugeleitet. Dazu sind Adresseninverter IV vorgesehen. Sie bestehen aus jeweils zwei MOS-Transistoren, wobei der eine ein Lade-MOS-Transistor

sehen Prinzip und sind aus der Literatur bekannt. Die Wirkungsweise der Decodierungsschaltung soll

im folgenden beschrieben werden. Dabei wird der Steuerimpuls P zugeführt. An der Torelektrode des impulsplan der F i g. 3 berücksichtigt, der für 5° Entladetransistors MEV ist der Steuertransistor MTE n-Kanal-Transistoren dargestellt ist. Bei p-Kanal- angeschlossen. Über den Ladetransistor MLV werden Transistoren ändert sich die Signalpolaritäi Zunächst die Leitungskapazitäten CV mit dem Beginn des tritt der Steuerimpuls P in Zeile 1 der F i g. 3 auf Steuerimpulses P aufgeladen und über den Entlade- und steuert die MOS-Transistoren LMI, LM leitend, transistor MEV nach Erscheinen der Rückflanke des so daß die Ausgänge/fü bis /Tn der Adresseninver- 55 Steuerimpulses P entladen. Für die Verzögerung der ter IV, die Ausgänge Xo bis Xm der Decodierungs- Entladung der Kapazitäten CV liefert der Steuerteilschaltungen ebenso wie der Ausgang PV der Ver- transistor MTE den Pegel zur Ansteuerung des Entzögerungsschaltung VZ über die in diesen Schaltungs- ladungstransistors MEV. Die Verzögerung des Steuerteilen enthaltenden Ladetransistoren LMI, LM auf- impulses P gegenüber der Entladung der Adressengeladen werden. Bevor der Steuerimpuls P ver- 60 inverter entsteht durch die unterschiedlichen Pegel an schwindet, liegen die Adressensignale A 0 bis A η ό*τ\ Torelektroden der Entladungstransistoren der (s. Zeile 3 der F i g. 3) an. Nach der Rückflanke des Verzögerungsschaltung bzw. der Adresseninverter. Steuerimpulses P werden die Adressensignale inver- Der Petjel der Adresseninverter im Zustand »1« ist tiert, und zwar in der Art, daß die Ausgänge der gleich der Betriebsspannung VDD, wenn der Pegel Adresseninverter IV nur dann entladen werden, 65 des Steuerimpulses P größer ist als die Betriebsspanwenn die Invertertransistoren IT durch die anliegen- nung VDD plus der Schwellspannung UT des Ladeden Adressensignale leitend gesteuert werden. Transistors LMI. Der Pegel am Punkt S an der Tor-Nach Beendigung der Inversion der Adressen- elektrode des MOS-Transistors MEV ist aber gleich

der Betriebsspannung VDD minus der Schwellspannung des Steuertransistors MTE. Damit wird während der Rückflanke des Steuerimpulses P der Entladetransistor MEV später leitend als die Invertertransistoren der Adresseninverter. Eine weitere Verzögerung kann durch die Dimensionierung des Entladetransistors MEV erreicht werden, der z. B. so ausgelegt wird, daß er die Kapazität CV etwas langsamer entlädt als die Invertcrtransistoren der Adresseninvcrter die Kapazitäten der Adrcssenleitungen.

Hierzu 2 Blatt Zeichnungen

■f.-r

Claims (2)

ι. 1 zusammengeschalteten einen Enden der gesteuerten Son Ie Ansteuerleitung fur die Speicherzellen Patentansprüche: -7PiIe bzw Spalte bilden, wobei diese Ansteuer einer Z.C1 c£en durch einen Steuerimpuls ge-

1. Nach dem dynamischen Prinzip arbeitende ^lcituDj£ _Lade-MOS-Transistur mit der Betriebs-Schaltungsanordnung aus MOS-Transistoren zur 5 sBuenraι _{bunden sind}

Decodierung der Adressen für einen MOS-Spei- ^sP^fS_{er sind} bekannt (siehe z.B. -Eleccher, wobei der MOS-Speicher und die Decodie- J»"^ _Februar 1970, S. 109 bis 115) Die Zurungsschaltung auf einem Chip integriert sind bei uom , - _{hen M}OS-Speichers wird wesent-

der zur Auswahl jeder Zeile bzw. Spalte des MOS- 8™sze«. ein _{rdierzeit der} Adressendecodierung

Speichers parallelgeschaltete MOS-Transistoren » »^ch^^cn ^_erden Decodierungsschaltungen verwen-(Decodierteilschaltung) vorgesehen sind, deren oesim - ^^ statischen Prinzip aufgebaut sind, Torelektroden die Adressensignale in negierter oei,uic ^^ _hohe Dgcodierungsgeschwindig-

bzw. unnegierter Form zugeführt werden und so wc^IU _{fat wenn d5e} Decodierungsschaltungen deren zusammengeschalteten einen Enden der kert sn » ausgelegt sind. Nach dem dyna-

gesteuerten Strecken die Ansteuerleitung fur die 15 ve™» aufgebaute Decodierungsschaltungen Speicherzellen einer Zeile bzw. Spalte bilden, wo- miscne»/, p_an_e schnel.er und benötigen weniger bei diese Ansteuerleitungen über einen durch !1°°.ϊ,.Λ;_ςΙΙ1Μ Bekannte Decodierungschaltungen, einen Steuerimpuls gesteuerten Lade-MOS-Tran- ;.f"f_cu_dein dynamischen Prinzip aufgebaut sind, sistor mit der Betriebsspannungsquelle verbunden die nach aein J _{zwei Steuer}i_mpui_se (siehe

sind, gekennzeichnet durch eine auf das » ^^^"Sbruar 1970, S. 111). Speicherchip integrierte Verzögerungsschaltung ^^"^"^.'_bekannten Schaltung besteht die Deco- (VZ), der der Steuerimpuls (P) zugeführt wird In die er oekan^nt _ha ^s _{lt£ten MO}S-Transi-

die nur die Rückflanke dieses Steuerimpulses (P) d¹^™¹""^ Torelektroden die Adressenbits zugeverzögert, und deren Ausgang (PV) mit den an- stören deren Tore ektroa _{schalteten E}J_m

deren zusammengeschalteten Enden der gesteuer- 25 ^^^^^^"η _der MOS-Transistoren buten Strecken der MOS-Transistoren der Decod.er- der i^^^Jfi? eine Zeile oder Spalte des teilschaltungen (DT) verbunden ist. Jen ^Ansteuerteitu g „^ ^^ _durch ^^

2. Decodierschaltung nach Anspruch 1, da- MOS ^bP^eicne£"" _gesteuerten MOS-Transistor mit durch gekennzeichnet, daß die Verzögerungs- ersten Steuerimpuls ge ^™_{nnu s Ue verbun}. schaltung aus einem Lade-MOS-Transistor 30 dem «»^^^SÄhalteten Enden der (MLV), dessen Torelektrode der Steuerimpuls (P) Jen ,Die anderen zusamme g ^^ ^ zugeführt wird, dessen eines Ende der gesteuerten ,^^^^^η MOS-Transistor mit Strecke mit der Betriebsspannungsquelle (VDD) ten ^SppS d^ger Betriebsspannungsquelle ververbunden ist, weiter aus einem Entlade-MOS- dem ainaeraa ^ _derarU Transistor (MEV) dessen eines Ende der ge- 35 bundg Fv^ ^^VraUtoren vorgesehi steuerten Strecke de^Steuenmpuls^P) «geführt f^f f^™^ _als Decodierteilschaltung be-

ist notwen-