DE2133726A1

DE2133726A1 - Schaltungsanordnung zum Umsetzen einer Spannung in ein Impulsverhaltnis

Info

Publication number: DE2133726A1
Application number: DE19712133726
Authority: DE
Inventors: Rolf Los Altos Cahf. Schmidhauser (V.StA.). P
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1970-07-20
Filing date: 1971-07-07
Publication date: 1972-03-30
Also published as: DE2133726C3; GB1345405A; DE2133726B2; US3639843A

Description

Hewlett-Packard Company

1501 Page Mill Road

Palo Alto

California 94304

Case 585

5. JuIi 1971

SCHALTUNGSANORDNUNG ZUM UMSETZEN EINER SPANNUNG IN EIN IMPULSVERHÄLTNIS

Die Erfindung betrifft eine Schaltungsanordnung zum Umsetzen einer Eingangsspannung in ein Impulsverhältnis, welches der Amplitude der Eingangsspannung während der Meßperiode proportional ist, mit einem Integrator mit einem Eingang zur Aufnahme von EingangsSignalen und einem Taktgeberkreis zur Abgabe periodischer Taktimpulse.

Bekannte Spannungs/Frequenz-Umsetzer weisen einen Kondensator auf, der für eine vorbestimmte Zeit durch ein Eingangssignal aufgeladen wird. Das Eingangssignal wird dann von dem Aufladungskreis abgeschaltet, und der Kondensator wird dann vollständig mittels eines Referenzsignales entladen. Die Größe des Eingangssignales wird durch die Anzahl der Taktimpulse angegeben, welche während der Entladungsperiode auftreten. Ein Nachteil dieser Technik besteht darin, daß die Auflösung des Ausgangssignales von der Empfindlichkeit

2098U/1399

und Stabilität einer Pegel-Abtastschaltung ist. Änderungen in der Charakteristik des Kondensators führen zu Fehlern im übertragungsverhalten, und die Schaltungsanordnung muß derart aufgebaut sein, daß sie den Integratoreingang zwischen dem Eingangssignal und einem Referenzsignal umschaltet.

Andere bekannte Spannungs/Frequenz-Umsetzer sind derart ausgelegt, daß sie relativ unabhängig von Änderungen der Pegelabtastschaltung und Änderungen der Charakteristik des Kondensators sind, indem ein umzusetzendes Eingangssignal mit Entladungsimpulsen kompensiert wird, die dem Summierungspunkt des Integrators während einer festen Meßperiode mehrere Male zugeführt werden. Das Eingangssignal wird dem Summierungspunkt während der Meßperiode zugeführt, so daß kein Umschaltkreis erforderlich ist. Bekannte Umsetzer dieser Art verwenden einen Entladungsimpuls, dessen Breite von der Meßperiode unabhängig ist und daher eine Quelle für Vollausschlagsfehler bei der ρ Messung darstellt. Wenn der Spannungszeitbereich des Ent- · ladungsimpulses konstant gehalten wird, so ist die Anzahl der während einer Meßperiode auftretenden Entladungsimpulse proportional der Größe des Eingangssignales.

Einige bekannte Abwandlungen dieser Art von Umsetzern können entweder dadurch gekennzeichnet werden, daß sie unabhängig von der Pegelabtastschaltung sind oder eine Anzahl

209814/1399

von Entladungsimpulsen während einer Meßperiode erzeugen.

Der Erfindung liegt die Aufgabe zugrunde, einen Spannungsumsetzer zu schaffen, der die vorgenannten Nachteile vermeidet.

Ausgehend von einer Schaltungsanordnung der eingangs genannten Gattung wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß der Zeitgeberkreis eine Meßperiode erzeugt, die ein ganzzahliges Vielfaches der Taktperiode lang ist, eine Logikschaltung mit dem Ausgang des Integrators und der Zeitgeberschaltung verbunden ist und einen hohen Ausgangspegel bei jedem Taktimpuls erzeugt, wenn der Ausgang des Integrators einen vorbestimmten Pegel erreicht und ein Ausgangssignal mit niedrigem Pegel bei jedem Taktimpuls abgibt, wenn das Ausgangssignal des Integrators niedriger als ein vorbestimmter Pegel ist, und eine Quelle für ein Bezugssignal auf das hohe Ausgangssignal der Logikschaltung anspricht und dem Integratoreingang das Referenzsignal zuführt und auf den niedrigen Ausgangspegel der Logikschaltung anspricht, um die Abgabe des Referenzsignales an den Integrator zu verhindern und eine Periode zu schaffen, in der das Referenzsignal dem Integratoreingang zugeführt ist, die ein ganzzahliges Vielfaches der Taktperiode lang ist, und eine Gatterschaltung mit der Zeitgeberschaltung

2098U/1399

und dem Ausgang der Logikschaltung verbunden ist und Taktimpulse von der Zeitgeberschaltung bei einem hohen Pegelausgang der Logikschaltung hindurchgelangen läßt und den Durchgang von Taktimpulsen der Zeitgeberschaltung bei einem niedrigen Ausgangspegel der Logikschaltung verhindert und eine Anzahl von Impulsen am Ausgang der Gatterschaltung bereitstellt, die der Eingangssignal-Amplitude proportional ist.

Die Erfindung sieht also eine Schaltungsanordnung zum Umsetzen einer Spannung in ein Impulsverhältnis vor, welche eine Meßperiode mit einer Taktperiode derart synchronisiert, daß in einer Meßperiode ein ganzzahliges Vielfaches N von Taktperioden vorkommt. Der Umsetzer führt dem Eingang des Integrators während einer- Anzahl N„ vollständiger Taktperioden einen Entladungsimpuls zu, so daß das Verhältnis der Anzahl von Entladungsimpulsen zu der Anzahl von Impulsen in einer Meßperiode proportional der Größe einer angelegten Eingangsspannung ist und VoIl-Ausschlag-Fehler infolge von Schwankungen in der Entladungszeit vermieden werden.

Durch die Schaltungsanordnung nach der Erfindung wird der in dem Integrator verwendete Kondensator mehrere Male während einer Meßperiode geladen und entladen und ist daher

20 98 U/139 9

213372G S

relativ unabhängig von Änderungen in der Pegeldetektorschaltung und Änderungen in der Charakteristik des Kondensators. Dabei wird das umzusetzende Eingangssignal dem Integrator durch die ganze Meßperiode hindurch zugeführt und es ist nicht erforderlich, den Integrätoreingang von dem Eingangssignal auf ein Referenzsignal umzusehalten.

Im folgenden wird ein bevorzugtes Ausführungsbeispiel eier Erfindung an Hand der Zeichnungen erläutert; es stellen

Fig. 1 ein Blockdiagramm der Schaltungsanordnung nach der Erfindung;

Fig. 2a -' f typische Wellenformen, welche sich bei der Schaltungsanordnung nach Fig. 1 ergeben, wenn der Vollausschlag der Skala auf 10 V eingestellt wird.

Gemäß Fig. 1 weist der Umsetzer für die Spannung in ein Impulsverhältnis einen herkömmlichen Integrator 15 auf, der einen Umkehrverstärker und in der Rückführung einen Kondensator enthält.

Die umzusetzende Spannung wird dem Eingang 11 des Umsetzers zugeführt. Ein Spannungsabfall am Eingangswiderstand R__N bewirkt, daß ein Strom i, in den Summierpunkt 17 fließt. Ein Strom i fließt vom Rückkopplungskondensator des Inte- grators in den Summierungspunkt 17. Der Ausgang des Inte-

⁵ " BAD ORIGIMAL,

2098H/1399

■^; ' ■ 6

grators ist mit den Eingängen 21 und 28 der Logikschaltung 19 bzw. 17 verbunden.

Die Logikschaltung 19 spricht auf positive Eingangsspannungen am Eingang 11 an. Die Logikschaltung weist einen Integratoreingang 21, einen Taktgebereingang 23 und einen Ausgang 25 auf. Sie enthält einen Pegeldetektor-Verstärker und eine herkömmliche D-Zwischenspeicher-Kippstufe. Der Eingang 21 ist mit dem Verstärker und der Ausgang dieses Verstärkers mit dem Eingang "D" der Kippstufe verbunden. De^ Taktgeber eingang 23 ist mit dem Taktgebereingang der Kippstufe verbunden. Der Ausgang dieser Kippstufe ist mit des?. Ausgang 25 der Logikschaltung 19 verbunden. Die abfallende Flanke eines Taktimpulses am Eingang 23 setst den Ausgang 25 auf einen niedrigen Pegel, wenn das Signal am Eingang 21 positiver als ein negativer Schwellwert ist. Die abfallende Flanke eines Taktgeberinpulses am Eingang setzt den Ausgang 25 auf einen hohen Pegel _r wenn das Signal am Eingang 21 negativer als der negative Schwellwert ist. Fig. 2e stellt den Signalverlauf am Ausgang 25 der Logikschaltung 19 dar, wenn sich das Signal am Ausgang 25 bei der abfallenden Flanke eines Taktgeberimpulses (Fig. 2a) von einem tiefen zu einem hohen Pegel ändert, wenn das Ausgangssignal des Integrators 15 negativer als der negative in Fig. 2d dargestellte Schwellwert wird.

2098U/1399

Die Logikschaltung 27 spricht auf negative Eingangsspannungen am Eingang 11 an. Die Logikschaltung 27 weist einen Integratoreingang 28, einen Taktgebereingang 29 und einen Ausgang 30 auf und unterscheidet sich im Betrieb von der Logikschaltung 19 darin, daß sich der Ausgang 30 auf einem tiefen Pegel befindet, wenn das Signal am Eingang 28 niedriger als ein positiver Schwellwert ist, und das Signal am Ausgang 30 hat einen hohen Pegelwert, wenn das Signal am Eingang 28 positiver als der positive Schwellwertpegel ist. Fig. 2e stellt das Ausgangssignal 30 der Logikschaltung 27 dar, wenn sich das Ausgangssignal 30 bei der abfallenden Flanke eines Taktgeberimpulses (Fig. 2a) von einem tiefen zu einem hohen Pegelwert ändert, da das Ausgangssignal des Integrators 15 positiver als der positive in Fig. 2c dargestellte Schwellwert wird.

Die Zeitgebereinrichtung 31 erzeugt am Ausgang A gemäß Fig. 2a periodische Taktgeberimpulse. Am Ausgang B der Zeitgebereinrichtung 31 wird eine Meßperiode erzeugt, die mit den Taktgeberimpulsen synchronisiert und ein ganzzahliges Vielfaches an Taktgeberimpulsen lang ist (Fig. 2b). Der Ausgang A ist mit dem Taktgebereingang 23 der Logikschaltung 19 und mit dem Taktgebereingang 29 der Logikschaltung 27 verbunden.

209814/1399

Der Ausgang 25 der Logikschaltung 19 ist mit einer Quelle 35 für- negative Referenzsignale verbunden. Die Quelle 35 gibt an den Suinmierungspunkt 17 bei einem hohen Pegelwert des Ausgangs 25 der Logikschaltung 19 ein negatives Referenzsignal ab, und sie verhindert die Abgabe eines negativen Referenzsignales bei einem tiefen Pegelwert am Ausgang 25 der Logikschaltung 19. Die Abgabe des negativen Referenzsignales bewirkt, daß aus dem Summierungspunkt 17 ein Strom fließt.

Der Ausgang 30 der Logikschaltung 27 ist mit einer Quelle 37 für positive Referenzsignale verbunden. Die Quelle 37 gibt bei einem hohen Pegel am Ausgang 30 der Logikschaltung 27 ein positives Referenzsignal an den Summierungspunkt 17, und sie verhindert die Abgabe des positiven Referenzsignales bei einem tiefen Pegel am Ausgang 30 der Logikschaltung Die Abgabe des positiven Referenzsignales bewirkt, daß ein Strom in den Suinmierungspunkt 17 fließt.

Eine Gatterschaltung 33 weist einen Taktgebereingang 43 auf, welcher mit dem Ausgang A der Zeitgebereinrichtung und einem Taktgebereingang 45 verbunden ist, welcher mit dem Ausgang B der Zeitgebereinrichtung 31 verbunden ist. Die Gatterschaltung 33 weist Eingänge 39 und 41 auf, die mit den Ausgängen 25 und 30 der Logikschaltung 19 bzw. und einem Ausgang 47 verbunden sind.

2098 U/ 1 399

Während einer Meßperiode gelangen "N^" Taktgeberimpulse durch die Gatterschaltung 33 zum Ausgang 47 der Gatterschaltung bei einem hohen Pegel entweder des Ausgangs 25 der Logikschaltung 19 oder am Ausgang 30 der Logikschaltung Die Impulse können nicht durch die Gatterschaltung 33 hindurchgelangen, wenn an beiden Ausgängen 25 und 30 der Logikschaltungen 19 bzw. 27 tiefe Pegel auftreten.

Wenn dem Eingang 11 eine positive Spannung zugeführt wird, erreicht der Ausgang des Integrators 15 niemals den positiven Schwellwertpegel der Logikschaltung 27, und der Ausgang bleibt auf einem tiefen Pegel. Der Ausgang 25 der Logikschaltung 19 wird durch jeden Taktgeberimpuls entweder auf einen tiefen Pegel gesetzt, wenn der Integratoreingang positiver als ein negativer Schwellwertpegel ist oder er wird auf einen hohen Pegel gesetzt, wenn der Integratoreingang 21 negativer als der negative Schwellwertpegel ist. Dies ist in Fig. 2d und 2e dargestellt.

Wenn sich das Signal am Ausgang 25 der Logikschaltung 19 auf einem hohen Pegelwert befindet, werden negative Referenzsignale von der Quelle 35 an den Summierungspunkt 17 abgegeben. Wenn sich das Signal am Ausgang 25 auf einem hohen Pegelwert befindet, gelangen Taktgeberimpulse vom Ausgang A der Zeitgebereinrichtung 31 durch die Gatterschaltung 33 zum Ausgang 47 der Gatterschaltung, wie in Fig. 2e und 2f dargestellt ist.

209814/1399

Wenn der Ausgang 25 der Logikschaltung 19 einen tiefen Pegelwert aufweist, werden keine negativen Referenzsignale von der Quelle 35 an den Summierungspunkt 17 abgegeben, und die Taktgeberxmpulse vom Ausgang A der Zeitgebereinrichtung 31 gelangen nicht durch die Gatterschaltung 33.

Wenn dem Eingang 11 eine positive Spannung zugeführt wird, muß die Summe aller in den Summierungspunkt 17 eintretenden Ströme Null sein:

¹I ^{+ 1}C ^{+ 1}S ⁼ °'

wobei i, der Eingangsstrom, i der Strom vom Rückkopplungskondensator und X₃ der Strom von der Stromquelle 35 ist. Während einer Meßperiode T gilt:

i T - IiI τ
^{1 R}IN

wobei V"_N die Spannung des Eingangssignales und R__N der Eingangswiderstand ist. Der mittlere Strom vom Rückkopplungs kondensator während der Zeitspanne T ist:

Der Strom i_ kann ausgedrückt werden durch

= -I_RtN₂

- 10 -

209814/1399

wobei τ die Periode eines einzelnen"Entladungsimpulses vom Ausgang A der Zeitgebereinrichtung 31 und N~ die Anzahl ist, mit der Entladungsimpulse von der Quelle 35 dem Summierungspunkt 17 während einer Meßperiode zugeführt werden. Daher gilt

= ItN , und
R 2

^VIN ^{β 11}IN¹R, I ^N2

Die Zeitgebereinrichtung 31 erzwingt, daß T gleichlang wie Ντ wird, wobei N eine ganze Zahl ist und daher gilt:

^VIN

Eine ähnliche Analyse kann für eine negative Spannung am Eingang 11 und für Entladungsimpulse von der Quelle 37 gemacht werden.

Daher ist die umzusetzende Eingangsspannung erfindungsgemäß proportional dem Verhältnis der Anzahl N₂ der durch die Gatterschaltung 33 hindurchgelangenden Impulse zu der Anzahl N der Impulse in einer Meßperiode, und sie ist unabhängig von Änderungen in der Entladungspulsbreite τ während einer Meßperiode.

2098 U/ 1399

Claims

133726

Hewlett-Packard Company

1501 Page Mill Road

Palo Alto

California 94304

Case 585 ■

5. JuIi 1971

Paten ta nsprüche

Schaltungsanordnung zum Umsetzen eines Eingangssignales in ein Impulsverhältnis, welches der Amplitude des Eingangssignales während einer Meßperiode proportional ist, mit einem Integrator mit einem Eingang zur Aufnahme von Eingangssignalen und einem Zeitgeberkreis zur Abgabe periodischer Taktimpulse, dadurch gekennzeichnet, daß der Zeitgeberkreis eine Meßperiode (B) erzeugt, die ein ganzzahliges Vielfaches der Taktperiode lang ist, eine Logikschlatung (19, 27) mit dem Ausgang des Integrators und der Taktgeberschaltung (A) verbunden ist und ein hohes Ausgangssignal bei jedem Taktimpuls abgibt, wenn der Ausgang des Integrators einen vorbestimmten Pegel erreicht und ein Ausgangssignal mit niedrigem Pegel bei jedem Taktimpuls abgibt, wenn das Ausgangssignal des Integrators niedriger als ein vorbestimmter Pegel ist, und eine Quelle für ein Bezugssignal (35, 37) auf das hohe Ausgangssignal der Logikschaltung an-

- 12 209814/1399

I :3372S

Αϊ

spricht und dem Integratoreingang (17) das Referenzsignal zuführt und auf das niedrige Ausgangssignal der Logikschaltung anspricht, um die Abgabe des Referenzsignales an den Integrator zu verhindern und eine Periode zu schaffen, in der das Referenzsignal dem Integratoreingang zugeführt ist, die ein ganzzahliges Vielfaches der Taktperiode lang ist, und eine Gatterschaltung (33) mit der Zeitgeberschaltung und dem Ausgang der Logikschaltung verbunden ist und Taktimpulse von der Zeitgeberschaltung bei einem hohen Pegelausgang der Logikschaltung hindurchgelangen läßt und den Durchgang von Taktimpulsen der Zextgeberschaltung bei einem niedrigen Ausgangspegel der Logikschaltung verhindert, und eine Anzahl von Impulsen am Ausgang (47) der Gatterschaltung bereitstellt, die der Eingangssignal-Amplitude proportional ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Logikschaltung (19) nur auf Eingangssignale einer Polarität anspricht und bei Eingangssignalen der entgegengesetzten Polarität (27) bei jedem Taktimpuls ein hohes Ausgangssignal abgibt, wenn die Ausgangssignale des Integrators einer Polarität mehr als einem vorbestimmten Schwellwert entsprechen, und einen niedrigen Ausgangspegel bei jedem Taktimpuls abgibt, wenn die Ausgangssignale vom Integrator in der entgegengesetzten Polarität den vorbestimmten Schwellwert überschreiten.

- 13 -

209814/1399

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Gatterschaltung auf die Ausgangsimpulse von der Logikschaltung bei Eingangssignalen beider Polaritäten anspricht.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Referenzsignalquelle einen Vorrat aufweist, der dem Ausgang der Logikschaltung zur Entladung von Eingangssignalen der einen Polarität entspricht und einen zusätzlichen Vorrat aufweist, welcher dem Ausgang der Logikschaltung zur Entladung von Eingangssignalen der entgegengesetzten Polari= tat entspricht.

5. Schaltungsanordnung nach Anspruch 1, dadurch g ekennzeichnet , daß das Verhältnis der von der Gatterschaltung hindurchgelassenen Taktimpulse von der Zeitgeberschaltung (A) zu den Taktimpulsen in einer Meßperiode (B), die von der Taktgeberschaltung bestimmt ist, wenigstens 100 zu 1 beträgt.

- 14 -

209 8 U/1399